JP5304041B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5304041B2 JP5304041B2 JP2008151763A JP2008151763A JP5304041B2 JP 5304041 B2 JP5304041 B2 JP 5304041B2 JP 2008151763 A JP2008151763 A JP 2008151763A JP 2008151763 A JP2008151763 A JP 2008151763A JP 5304041 B2 JP5304041 B2 JP 5304041B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- surface layer
- insulating film
- semiconductor substrate
- layer portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(a)半導体基板の上に絶縁膜を形成する工程と、
(b)前記絶縁膜の上に導電膜を形成する工程と、
(c)前記導電膜及び前記絶縁膜をパターニングする工程と、
(d)前記工程(c)の後、前記半導体基板の少なくとも表層部を加熱する工程と
を有し、前記工程(d)において、前記半導体基板の表層部の温度が200℃〜600℃の範囲内の少なくとも一部の第1の期間は、前記半導体基板が配置されたチャンバ内に酸素ガスと不活性ガスとの混合ガスを供給し、前記表層部の温度が600℃に到達した後は、前記チャンバ内への前記酸素ガスの供給を停止し、前記表層部の加熱を続けながら前記表層部の温度を上昇させ、前記第1の期間に供給される前記混合ガスの酸素濃度が50ppm〜400ppmの範囲内である。
(a)半導体基板の上に絶縁膜を形成する工程と、
(b)前記絶縁膜の上に導電膜を形成する工程と、
(c)前記導電膜及び前記絶縁膜をパターニングする工程と、
(d)前記工程(c)の後、前記半導体基板の少なくとも表層部を加熱する工程と
を有し、前記工程(d)において、前記半導体基板の表層部の温度が第1の温度に到達するまでの少なくとも一部の第1の期間は、該半導体基板が配置された空間に酸素ガスと不活性ガスとを供給しておき、前記第1の温度を超えた後は、酸素ガスの供給を停止させておく半導体装置の製造方法。
前記第1の温度は600℃である付記1に記載の半導体装置の製造方法。
前記第1の期間に供給されるガスの酸素濃度が50ppm〜400ppmの範囲内である付記1または2に記載の半導体装置の製造方法。
前記工程(c)と工程(d)との間に、パターニングされた前記導電膜をマスクとして、前記半導体基板の表層部にドーパントを注入する工程を含み、
前記工程(d)において、前記半導体基板の表層部に注入されたドーパントが活性化される付記3に記載の半導体装置の製造方法。
前記工程(d)の後、さらに、パターニングされた前記導電膜の側面上に、サイドウォールスペーサを形成する工程を有する付記1乃至4のいずれか1項に記載の半導体装置の製造方法。
前記工程(d)は、パターニングされた前記絶縁膜の端面が露出した状態で行う付記1乃至5のいずれか1項に記載の半導体装置の製造方法。
前記工程(c)と工程(d)との間に、
パターニングされた前記絶縁膜及び前記導電膜を、有機物を含むマスクパターンで覆う工程と、
前記絶縁膜及び前記導電膜を前記マスクパターンで覆った状態で、該マスクパターンで覆われていない前記半導体基板の表面に処理を施す工程と、
前記マスクパターンを除去する工程と
を含む付記1乃至6のいずれか1項に記載の半導体装置の製造方法。
11 素子分離絶縁膜
12 p型ウェル
13 n型ウェル
14 絶縁膜
14a、14b ゲート絶縁膜
15 導電膜
15a、15b ゲート電極
20 nMOS用活性領域
21 pMOS用活性領域
30 マスクパターン
33、34 エクステンション部
35 サイドウォールスペーサ
38 nMOSトランジスタのソース及びドレイン
39 pMOSトランジスタのソース及びドレイン
40 高融点金属シリサイド膜
102 チャンバ
103 加熱用ランプ群
104 ウエハ保持台
105 窒素ガス源
106 酸素ガス源
107、108 バルブ
109 ガス導入口
110 ガス排出口
120 半導体基板
Claims (3)
- (a)半導体基板の上に絶縁膜を形成する工程と、
(b)前記絶縁膜の上に導電膜を形成する工程と、
(c)前記導電膜及び前記絶縁膜をパターニングする工程と、
(d)前記工程(c)の後、前記半導体基板の少なくとも表層部を加熱する工程と
を有し、
前記工程(d)において、前記半導体基板の表層部の温度が200℃〜600℃の範囲内の少なくとも一部の第1の期間は、前記半導体基板が配置されたチャンバ内に酸素ガスと不活性ガスとの混合ガスを供給し、前記表層部の温度が600℃に到達した後は、前記チャンバ内への前記酸素ガスの供給を停止し、前記表層部の加熱を続けながら前記表層部の温度を上昇させ、
前記第1の期間に供給される前記混合ガスの酸素濃度が50ppm〜400ppmの範囲内である半導体装置の製造方法。 - 前記工程(c)と工程(d)との間に、パターニングされた前記導電膜をマスクとして、前記半導体基板の表層部にドーパントを注入する工程を含み、
前記工程(d)において、前記半導体基板の表層部に注入されたドーパントが活性化される請求項1に記載の半導体装置の製造方法。 - 前記工程(d)は、パターニングされた前記絶縁膜の端面が露出した状態で行う請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151763A JP5304041B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151763A JP5304041B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302125A JP2009302125A (ja) | 2009-12-24 |
JP5304041B2 true JP5304041B2 (ja) | 2013-10-02 |
Family
ID=41548754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008151763A Expired - Fee Related JP5304041B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5304041B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60249319A (ja) * | 1984-05-24 | 1985-12-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH1197374A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US6077751A (en) * | 1998-01-29 | 2000-06-20 | Steag Rtp Systems Gmbh | Method of rapid thermal processing (RTP) of ion implanted silicon |
JP2001089293A (ja) * | 1999-09-13 | 2001-04-03 | Sumitomo Metal Ind Ltd | エピタキシャルウェーハとその製造方法 |
-
2008
- 2008-06-10 JP JP2008151763A patent/JP5304041B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009302125A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7776761B2 (en) | Method of fabricating semiconductor device having multiple gate insulating layer | |
JPH1117181A (ja) | 半導体装置の製造方法 | |
JP2004014875A (ja) | 半導体装置及びその製造方法 | |
KR100837555B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP3505493B2 (ja) | 半導体装置の製造方法 | |
JP2007173840A (ja) | 半導体素子のデュアルゲート形成方法 | |
JP5292878B2 (ja) | 半導体装置の製造方法 | |
JP2007157870A (ja) | 半導体装置及びその製造方法 | |
JP5304041B2 (ja) | 半導体装置の製造方法 | |
JP3293567B2 (ja) | 半導体装置の製造方法 | |
JP2010129926A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0982812A (ja) | 半導体装置の製造方法 | |
JP2004228351A (ja) | 半導体装置及びその製造方法 | |
KR100607818B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
JP2005093530A (ja) | 半導体装置の製造方法 | |
JP2011187491A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003332579A (ja) | 半導体装置 | |
JPH1098008A (ja) | 半導体装置及びその製造方法 | |
KR101051954B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
JP2004228528A (ja) | 半導体装置の製造方法 | |
KR100571381B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
JPH11354650A (ja) | 半導体装置およびその製造方法 | |
KR100659830B1 (ko) | 반도체 장치 형성 방법 | |
KR100595863B1 (ko) | 반도체 소자 제조 방법 | |
JP2010109049A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5304041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |