JPS60249319A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60249319A JPS60249319A JP59106786A JP10678684A JPS60249319A JP S60249319 A JPS60249319 A JP S60249319A JP 59106786 A JP59106786 A JP 59106786A JP 10678684 A JP10678684 A JP 10678684A JP S60249319 A JPS60249319 A JP S60249319A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxygen
- atmosphere
- annealing
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000137 annealing Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000012298 atmosphere Substances 0.000 abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 15
- 239000001301 oxygen Substances 0.000 abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 abstract description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052796 boron Inorganic materials 0.000 abstract description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 6
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 6
- 239000007789 gas Substances 0.000 abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に関し、特に半導体装
置の製造に際し、シリコン半導体基板表面にイオン注入
機により注入された不純物注入領域のアニール処理方法
に係るものである。
置の製造に際し、シリコン半導体基板表面にイオン注入
機により注入された不純物注入領域のアニール処理方法
に係るものである。
一般にこの種の半導体装置の製造方法におって、シリコ
ン半導体基板表面にイオン注入機によシ注入された不純
物注入領域をアニールする場合、その処理は窒素雰囲気
でなされるのが普通である。
ン半導体基板表面にイオン注入機によシ注入された不純
物注入領域をアニールする場合、その処理は窒素雰囲気
でなされるのが普通である。
すなわち、従来例での半導体装置の製造方法におけるア
ニール処理の工程は、第１図（ａ）ないしくＣ）に示す
ように、例えばまずシリコン半導体基板１０表面に不純
物としてのボロン２をイオン注入機によ如直接注入させ
（第１図（ａ） ） 、ついでこれを屋素のみのガス雰
囲気に保持した拡散炉内で温度１．０５０℃によルアニ
ール処理して注入領域にボロンの拡散層３を形成させ（
第１図（ｂ） ） 、このアニール完了後、純窒素ガス
雰囲気をＷＥＴ雰囲気に置換して酸化膜４を形成させる
（第１図（Ｃ）〕ようにしているのである。
ニール処理の工程は、第１図（ａ）ないしくＣ）に示す
ように、例えばまずシリコン半導体基板１０表面に不純
物としてのボロン２をイオン注入機によ如直接注入させ
（第１図（ａ） ） 、ついでこれを屋素のみのガス雰
囲気に保持した拡散炉内で温度１．０５０℃によルアニ
ール処理して注入領域にボロンの拡散層３を形成させ（
第１図（ｂ） ） 、このアニール完了後、純窒素ガス
雰囲気をＷＥＴ雰囲気に置換して酸化膜４を形成させる
（第１図（Ｃ）〕ようにしているのである。
こ＼でこの従来例方法でのアニール処理に際し、アニー
ル完了前におって窒素ガス雰囲気中に、たとえ僅かでも
酸素が存在していると、アニール完了後における酸化膜
４の形成時に、ボロンの拡散層３およびシリコン半導体
基板１中に結晶欠陥が多発するもので、これを避けるた
めに従来からボロン注入領域のアニール処理は、このよ
うに純窒素算囲気中で行わなければならないものであっ
た。
ル完了前におって窒素ガス雰囲気中に、たとえ僅かでも
酸素が存在していると、アニール完了後における酸化膜
４の形成時に、ボロンの拡散層３およびシリコン半導体
基板１中に結晶欠陥が多発するもので、これを避けるた
めに従来からボロン注入領域のアニール処理は、このよ
うに純窒素算囲気中で行わなければならないものであっ
た。
しかし一方、前記のように、高温の窒素雰囲気中でアニ
ール処理したのちに酸化膜４を形成させると、ボロンの
拡散層３およびシリコン半導体基板１中には、酸化によ
って誘起される積層欠陥（以下己れをＯ８Ｆと呼ぶ）が
発生し、このＯ８Ｆによシ半導体装置の電気的特性が損
なわれるという不都合を有しているのである。
ール処理したのちに酸化膜４を形成させると、ボロンの
拡散層３およびシリコン半導体基板１中には、酸化によ
って誘起される積層欠陥（以下己れをＯ８Ｆと呼ぶ）が
発生し、このＯ８Ｆによシ半導体装置の電気的特性が損
なわれるという不都合を有しているのである。
この発明は従来のこのような欠点に鑑み、半導体装置の
製造方法における不純物注入領域のアニール処理に際し
て、まず低温で薄い酸化膜を形成したのち、めらためて
アニールを実行するようにすることによ、９、Ｏ８Ｆの
発生を防止する処理方法を提供するものである。
製造方法における不純物注入領域のアニール処理に際し
て、まず低温で薄い酸化膜を形成したのち、めらためて
アニールを実行するようにすることによ、９、Ｏ８Ｆの
発生を防止する処理方法を提供するものである。
以下この発明に係る半導体装置の製造方法の一実施例に
つき、第２図（ａ）、申） 、 （Ｃ） 、 （ｄ）を
参照して詳細に説明する。
つき、第２図（ａ）、申） 、 （Ｃ） 、 （ｄ）を
参照して詳細に説明する。
この第２図実施例方法は前記第１図従来例方法に対応し
て表わしたもので、各図中、同一符号は同一または相当
部分を示しておシ、この実施例方法においては、まずシ
リコン半導体基板１の表面に不純物としてのボロン２を
イオン注入機により直接注入させ（第２図（ａ） ’）
、ついでこれを温度９００℃、酸素のみのガス雰囲気
に保持した拡散炉内に装入して処理し、この工程でボロ
ン注入領域の表面に数１０ｍ度の薄い酸化膜５を形成さ
せた上で（第２図中））、拡散炉内のガス雰囲気を酸素
から純窒素に完全に置換させ、かつ雰囲気温度をアニー
ル温度である１、０５０℃まで昇温させ、その後は前記
従来例の工程と同様にアニール処理してボロンの拡散層
３を形成させ（第２図（Ｃ））、このアニール完了後、
純窒素ガス雰囲気をＷＥＴ雰囲気に置換して酸化膜４を
形成させる（第２図（ｄ））のである。
て表わしたもので、各図中、同一符号は同一または相当
部分を示しておシ、この実施例方法においては、まずシ
リコン半導体基板１の表面に不純物としてのボロン２を
イオン注入機により直接注入させ（第２図（ａ） ’）
、ついでこれを温度９００℃、酸素のみのガス雰囲気
に保持した拡散炉内に装入して処理し、この工程でボロ
ン注入領域の表面に数１０ｍ度の薄い酸化膜５を形成さ
せた上で（第２図中））、拡散炉内のガス雰囲気を酸素
から純窒素に完全に置換させ、かつ雰囲気温度をアニー
ル温度である１、０５０℃まで昇温させ、その後は前記
従来例の工程と同様にアニール処理してボロンの拡散層
３を形成させ（第２図（Ｃ））、このアニール完了後、
純窒素ガス雰囲気をＷＥＴ雰囲気に置換して酸化膜４を
形成させる（第２図（ｄ））のである。
こ＼でこの実施例方法の場合にあって欠陥発生。
を防止できる理由は次の通シでおる。
まず第２図（ａ）の工程において、直接、ボロンのイオ
ン注入を受けたシリコン半導体基板の表面は、かなりの
ダメージのためにその単結晶構造が破壊されてアモルフ
ァス状態となっている。そしてこの状態のままで従来例
方法のようにアニール処理を行ってボロンの拡散層を得
ても、シリコン内部こそ単結晶構造に戻るが、その他く
表面部分は完全な単結晶構造にまでは回復されておらず
、こ＼でをらに厚い酸化膜を形成させると、その完全な
単結晶構造に回復していない表面層が欠陥核として作用
することになシ、結果的にＯＳ Ｆの発生を招くに至る
のである。そこでこの実施例方法でのように、第２図中
）の工程において、アニール処理の前に基板表面を低温
でば素案囲気に曝すことによシ、単結晶構造に回復しに
くい薄い表面部分を一旦、薄い酸化膜に変えてしまい、
その後に第２図（Ｃ）の工程でアニール処理すると、こ
の薄い酸化膜以下の部分は全て単結晶構造に戻ル、欠陥
核として作用する存在がなくなるために、続く第２図（
ｄ）の工程での厚い酸化膜の形成時にあって、Ｏ８Ｆの
発生を招くような惧れが解消されるのである。
ン注入を受けたシリコン半導体基板の表面は、かなりの
ダメージのためにその単結晶構造が破壊されてアモルフ
ァス状態となっている。そしてこの状態のままで従来例
方法のようにアニール処理を行ってボロンの拡散層を得
ても、シリコン内部こそ単結晶構造に戻るが、その他く
表面部分は完全な単結晶構造にまでは回復されておらず
、こ＼でをらに厚い酸化膜を形成させると、その完全な
単結晶構造に回復していない表面層が欠陥核として作用
することになシ、結果的にＯＳ Ｆの発生を招くに至る
のである。そこでこの実施例方法でのように、第２図中
）の工程において、アニール処理の前に基板表面を低温
でば素案囲気に曝すことによシ、単結晶構造に回復しに
くい薄い表面部分を一旦、薄い酸化膜に変えてしまい、
その後に第２図（Ｃ）の工程でアニール処理すると、こ
の薄い酸化膜以下の部分は全て単結晶構造に戻ル、欠陥
核として作用する存在がなくなるために、続く第２図（
ｄ）の工程での厚い酸化膜の形成時にあって、Ｏ８Ｆの
発生を招くような惧れが解消されるのである。
なお、前記実施例方法においては、当初の薄い酸化膜の
形成温度を９００℃としたが、この温度は７００℃〜１
．０００℃程度の範囲であればよく、また同薄い酸化膜
形成時のカス雰囲気を完全な酸素雰囲気としたが、これ
についてもこ５ではアニール処理前に薄い酸化膜が形成
芒れ＼ばよいので、窒素ガス中に僅かに酸素を混入させ
てもよいし、あるいは全く窒素雰囲気で装入させてから
、その後に酸素雰囲気に置換きせるか、もしくは僅かに
酸素を混入させてもよい。そしてまた前記実施例方法で
は、シリコン半導体基板表面に直接ボロンを注入した場
合について述べたが、同半導体基板表面に薄いば比換を
通してボロンを注入した場合に適用しても同様の効果が
得られることは勿論である。
形成温度を９００℃としたが、この温度は７００℃〜１
．０００℃程度の範囲であればよく、また同薄い酸化膜
形成時のカス雰囲気を完全な酸素雰囲気としたが、これ
についてもこ５ではアニール処理前に薄い酸化膜が形成
芒れ＼ばよいので、窒素ガス中に僅かに酸素を混入させ
てもよいし、あるいは全く窒素雰囲気で装入させてから
、その後に酸素雰囲気に置換きせるか、もしくは僅かに
酸素を混入させてもよい。そしてまた前記実施例方法で
は、シリコン半導体基板表面に直接ボロンを注入した場
合について述べたが、同半導体基板表面に薄いば比換を
通してボロンを注入した場合に適用しても同様の効果が
得られることは勿論である。
以上詳述したようにこの発明方法によれば、半導体−ｋ
ｅ直の製造方法における不純物注入領域のアニール処理
に際して、まず低温で薄い酸化膜を形成してからアニー
ルを実行し、その後に厚い酸化族盆形成させるようにし
たので、アニール処理時の欠陥発生を効果的に防止でき
、これによって高品質、高歩留りの半導体素子を再現性
よく安定して製造できるものである。
ｅ直の製造方法における不純物注入領域のアニール処理
に際して、まず低温で薄い酸化膜を形成してからアニー
ルを実行し、その後に厚い酸化族盆形成させるようにし
たので、アニール処理時の欠陥発生を効果的に防止でき
、これによって高品質、高歩留りの半導体素子を再現性
よく安定して製造できるものである。
第１図（ａ） 、 （ｂ） 、 （ｃ）は従来例方法に
よる半導体装（０） 置製造時のアニール処理工程を順次に示す断面図、第２
図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ）はこの
発明の一実施例方法による半導体装置製造時のアニール
処理工程を順次に示す断面図である。 １・・・・シリコン半導体基板、２・・・・ボロン（不
純物）、３・・・・拡散層、４・・・・ ＋ｂｌ厚い酸
化膜、５・・・・薄い噌化膜。 代理人 大台増雄 ｃＩ 第１図 第２図 ’ＩＩ了’ｉ：Ｙ’［Ｉへ” Ｉｌ’ｔｌ！！ｒ”’手
続補正書（自発） 特許庁長官殿 ４鮎 １、事件の表示 特願昭５９−１０６７８６号２・発明
ノ名称 半導体装置の製造方法３、補正をする者 名 称 （６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 （１）明細書の発明の詳細な説明の欄 （１）明細書第２頁第８行〜第９行の１温度１，０５０
℃により」を削除する。 （２）同書第２頁第１１行のｒＷＥＴ雰囲気に」を１Ｗ
ＥＴ酸素または酸素雰囲気に」と補正する。 （３）同書第２頁第１５行の「完了前にあって」を「完
了前の」と補正する。 （４）同書第４頁第７行の「装入」を「挿入」と補正す
る。 （５）同書第４頁第１４行のｒＷＥＴ雰囲気に」を「Ｗ
ＥＴ酸素または酸素雰囲気に」と補正する。 、６）同書第５頁第１４行の「一旦、」を削除する。 （７） 同書第６頁第２行の「また同」を「また同様に
」と補正する。 ８）同書第６頁第４行〜第５行の「アニール処理前に」
を「雰囲気温度をアニール処理温度に昇温させる前にＪ
と補正する。 （９） 同書第６頁第７行の「装入」を「挿入」と補正
する。 以上
よる半導体装（０） 置製造時のアニール処理工程を順次に示す断面図、第２
図（ａ） 、 （ｂ） 、 （Ｃ） 、 （ｄ）はこの
発明の一実施例方法による半導体装置製造時のアニール
処理工程を順次に示す断面図である。 １・・・・シリコン半導体基板、２・・・・ボロン（不
純物）、３・・・・拡散層、４・・・・ ＋ｂｌ厚い酸
化膜、５・・・・薄い噌化膜。 代理人 大台増雄 ｃＩ 第１図 第２図 ’ＩＩ了’ｉ：Ｙ’［Ｉへ” Ｉｌ’ｔｌ！！ｒ”’手
続補正書（自発） 特許庁長官殿 ４鮎 １、事件の表示 特願昭５９−１０６７８６号２・発明
ノ名称 半導体装置の製造方法３、補正をする者 名 称 （６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 （１）明細書の発明の詳細な説明の欄 （１）明細書第２頁第８行〜第９行の１温度１，０５０
℃により」を削除する。 （２）同書第２頁第１１行のｒＷＥＴ雰囲気に」を１Ｗ
ＥＴ酸素または酸素雰囲気に」と補正する。 （３）同書第２頁第１５行の「完了前にあって」を「完
了前の」と補正する。 （４）同書第４頁第７行の「装入」を「挿入」と補正す
る。 （５）同書第４頁第１４行のｒＷＥＴ雰囲気に」を「Ｗ
ＥＴ酸素または酸素雰囲気に」と補正する。 、６）同書第５頁第１４行の「一旦、」を削除する。 （７） 同書第６頁第２行の「また同」を「また同様に
」と補正する。 ８）同書第６頁第４行〜第５行の「アニール処理前に」
を「雰囲気温度をアニール処理温度に昇温させる前にＪ
と補正する。 （９） 同書第６頁第７行の「装入」を「挿入」と補正
する。 以上
Claims (1)
- 半導体装置製造時にあって、シリコン半導体基板に対す
る不純物注入領域のアニール処理に際し、まず不純物注
入領域の表面に低温で薄い酸化膜を形成させ、ついでア
ニール処理を実行して不純物拡散層を形成させ、その後
に厚い酸化膜を形成させるようにしたことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106786A JPS60249319A (ja) | 1984-05-24 | 1984-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106786A JPS60249319A (ja) | 1984-05-24 | 1984-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60249319A true JPS60249319A (ja) | 1985-12-10 |
Family
ID=14442580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59106786A Pending JPS60249319A (ja) | 1984-05-24 | 1984-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60249319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302125A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119475A (en) * | 1974-07-15 | 1976-02-16 | Ibm | Ionuchikomikibanno seizohoho |
| JPS5979522A (ja) * | 1982-10-29 | 1984-05-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1984
- 1984-05-24 JP JP59106786A patent/JPS60249319A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119475A (en) * | 1974-07-15 | 1976-02-16 | Ibm | Ionuchikomikibanno seizohoho |
| JPS5979522A (ja) * | 1982-10-29 | 1984-05-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302125A (ja) * | 2008-06-10 | 2009-12-24 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0466166A1 (en) | Gate or interconnection for semiconductor device and method of manufacture thereof | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPS60249319A (ja) | 半導体装置の製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JP3810168B2 (ja) | 半導体基板の製造方法 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPH1022289A (ja) | 半導体装置およびその製造方法 | |
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| JPS6327846B2 (ja) | ||
| JPH022311B2 (ja) | ||
| JPH05218051A (ja) | イントリンシックゲッタリング処理方法 | |
| JPS58137244A (ja) | 半導体装置の製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPS63133673A (ja) | 半導体装置の製造方法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPH04737A (ja) | 半導体装置の製造方法 | |
| JPH01137624A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| JPH07161820A (ja) | 半導体装置の製造方法 | |
| JPS60113421A (ja) | 半導体装置の製造方法 | |
| JPS62194617A (ja) | 半導体装置の製造方法 | |
| JPH01260832A (ja) | 半導体素子の製造方法 | |
| JPS63260174A (ja) | 半導体装置の製造方法 |