KR100571722B1 - 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법 - Google Patents
이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법 Download PDFInfo
- Publication number
- KR100571722B1 KR100571722B1 KR1020007008262A KR20007008262A KR100571722B1 KR 100571722 B1 KR100571722 B1 KR 100571722B1 KR 1020007008262 A KR1020007008262 A KR 1020007008262A KR 20007008262 A KR20007008262 A KR 20007008262A KR 100571722 B1 KR100571722 B1 KR 100571722B1
- Authority
- KR
- South Korea
- Prior art keywords
- dopant ions
- implanted
- less
- substrate
- ions
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 12
- 239000010703 silicon Substances 0.000 title claims abstract description 12
- 239000002019 doping agent Substances 0.000 claims abstract description 53
- 150000002500 ions Chemical class 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 24
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 claims description 10
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910001882 dioxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 5
- -1 molecular oxygen ions Chemical class 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 4
- 229910052757 nitrogen Inorganic materials 0.000 claims 2
- 230000008020 evaporation Effects 0.000 claims 1
- 238000003672 processing method Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 18
- 238000004151 rapid thermal annealing Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 39
- 238000002513 implantation Methods 0.000 description 8
- 230000005855 radiation Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010923 batch production Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H01L29/6659—
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Vapour Deposition (AREA)
Abstract
본 발명은 (a) 반응성 가스로 표면을 접촉시키는 단계; (b) 상기 표면 위에 상당한 보호층을 생성하는데 충분한 일차 공정 시간 및 온도에 상기 기판을 처리하는 단계; (c) 일차 공정 시간 및 온도에 의해 상기 표면으로부터 80nm 이상의 깊이로 주입된 도펀트 이온을 이동시키는데 불충분할 때, 주입된 영역의 면적 저항률을 500Ω/스퀘어 이하로 하기 위해 도펀트 물질을 활성화시키는데 충분한 이차 공정 시간 및 온도에 의해 상기 기판을 어닐링하는 단계로 이루어지는, 도펀트 이온들이 주입된 다수 영역들을 갖는 표면을 구비하는 기판, 특히 실리콘 기판의 급속 열처리(RTP) 방법에 관한 것이다.
Description
본 발명은 매우 얕은 도펀트 분포를 갖는 낮은 저항률의 p 및 n 형 영역을 형성하는 급속 열 처리(RTP) 시스템에서 이온 주입된 실리콘을 처리하는 방법에 관한 것이다.
RTP 분야에서 직면한 주요한 문제점은 RTP 시스템에서 처리되는 반도체 웨이퍼의 균일한 가열이다. RTP 시스템은 일반적으로 램프와 같은 방사원으로부터 방사선에 투명한 적어도 하나의 벽을 갖춘 챔버를 포함한다. 처리되는 물체는 챔버 내에 위치되고 물체가 가열되도록 방사원으로부터 방사선이 조사된다. 투명한 벽을 갖는 챔버가 시스템에 반드시 필요한 것은 아니며, 처리과정 동안 물체가 놓여있는 분위기(atmosphere)를 제어하도록 제공된다. 램프는 방해 윈도우(intervening window) 없이 물체에 근접하게 놓여질 수 있다. 방사선 조사의 균일성을 증가시키기 위해 각각 램프의 개별적 제어를 이용한 램프 배터리를 사용하는데 있어 많은 진보가 있었다. 그러나, 최종 물질의 균일성과 도펀트 확산 제어는 지금까지 미래의 산업에서의 요구를 충족시키지 못해왔다. 특히, 도펀트 이온을 활성화시키기 위해 도펀트 이온이 주입된 실리콘 웨이퍼를 처리하는 종래 기술의 방법은 웨이퍼에 도펀트 이온이 너무 깊게 주입되는 결과를 가져온다. 종래 기술의 프로세스는 낮은 저항률, 웨이퍼에 대해 얕게 도핑된 영역, 실행(run to run)의 균일성 및 일괄 공정(batch to batch)을 초래하지 않는다.
RTP 에 기초한 리액터들은 종종 웨이퍼를 처리하는 과정 동안 리액터 챔버 개구부의 한쪽 단부의 전체 단면을 갖는다. 상당히 큰 치수를 가지며 웨이퍼보다 더 두꺼울 수도 있는 다양한 웨이퍼 홀더, 가아드 링, 가스 분배 플레이트가 챔버 내로 주입되어야 하며, 프로세스가 변하거나 예를 들어 상이한 크기의 웨이퍼가 사용될 때 쉽게 그리고 빨리 변해야 하기 때문에 이러한 구조가 형성되어 왔다. 반응성 챔버 치수는 이러한 생각에서 상기 보조적인 부품들로 설계된다. 본 명세서에서 참조되며, 본 발명의 양수인에게 양도된 US 특허 5,580,830호는 프로세스 챔버 내의 가스 흐름을 조절하고 불순물을 제어하기 위해 가스 흐름의 중요성과 도어내의 개구부의 사용을 나타낸다.
매우 광범위한 스펙트럼 응답의 고온계를 사용하여 웨이퍼의 온도를 측정하는 것의 중요성은 본 발명의 양수인에게 양도되며 본 명세서에서 참조되는 미국 특허 5,628,564호에 나타난다.
일반 RTP 시스템에서 가열된 웨이퍼는 시스템의 반응성 벽에 정확히 평행하게 제공되는 다수의 석영 핀들 상에 장착된다. 종래 기술의 시스템은 웨이퍼, 일반적으로 균일한 실리콘 웨이퍼를 장착된 서셉터 상에 위치시켰다. 본 명세서에서 참조되며, 본 발명의 양수인에게 양도된 계류중인 특허 출원 08/537,409호는 웨이퍼로부터 분리된 서셉터 플레이트의 중요성을 설명한다.
Ⅲ-Ⅳ족 반도체의 급속 열 처리(RTP)는 실리콘 RTP 만큼 성공적이지 않았다. 이것에 관한 하나의 이유는 표면이 예를 들어 갈륨비소(GaAs)에서의 비소(As)에 대해 상대적으로 높은 증기 압력을 가지기 때문이다. 표면 영역은 비소(As)가 고갈되며, 재료의 질은 나빠진다. 본 명세서에서 참조되며, 본 발명의 양수인에게 양도된 계류중인 특허 출원 08/631,265호는 이러한 문제를 극복하기 위한 방법과 장치에 관한 것이다.
광 펄스로 웨이퍼를 국부적으로 가열함으로써 저농도로 도핑된, 상대적으로 낮은 온도 웨이퍼의 방사율을 높이는 방법은, 본 명세서에 참조되며 본 발명의 양수인에게 양도된 계류중인 특허 출원 08/632,364호에 개시되어 있다.
회전 물체의 RTP에 관한 방법, 장치, 시스템은, 본 명세서에서 참조되며 본 발명의 양수인에게 양도된 1997년 10월 17일에 Lerch에 의해 출원된 계류중인 특허 출원 08/953,590호에 개시되어 있다.
소량의 반응성 가스가 산화물 또는 반도체의 에칭을 제어하는데 사용되는 기판의 RTP 방법은, 본 명세서에서 참조되며 본 발명의 양수인에게 양도된 1997년 7월 1일에 Nenyei 에 의해 제출된 계류중인 출원 08/886215호에 나타나있다.
본 발명에 따라, 종래 기술 프로세스에서처럼 도펀트가 기판으로 너무 깊이 주입되거나 도펀트가 기판으로부터 증발하는 결과를 가져오지 않게 실리콘에 얕게 주입된 도펀트 재료를 활성화시키는 방법을 제공한다. 도펀트 이온들은 웨이퍼의 드러난(bare) 표면으로 주입되고, 이후 도펀트 이온들이 웨이퍼 속으로 깊게 주입되기에 불충분한 온도 및 시간에서, 상기 주입된 표면 상에 매우 얇은 보호층이 형성된다. 물질은 웨이퍼 표면으로부터 도펀트 이온이 증발되지 않고 웨이퍼 속으로 깊게 주입되지 않고, 주입된 표면의 저항률이 장치를 위해 충분히 낮은 온도 및 시간에서 어닐링된다.
도 1a-d는 종래 기술 프로세스의 몇 단계를 도시한 것이다.
도 2a-d는 본 발명의 프로세스의 몇 단계를 도시한 것이다.
도 3은 자외선이 웨이퍼상에 충돌되고 및 충돌되지 않는 산소 및 오존에서의 실리콘 웨이퍼의 60초 RTP에 관한 온도 함수로서 산화물 두께가 측정된 그래프를 나타낸다.
도 4는 일반적인 실행에 대한 이온 도즈량과 RTP 시간과 온도를 구체화시킨 본 발명의 방법에 관한 블록 다이어그램을 도시한다.
도 1a-1d는 종래 기술 프로세스의 몇몇 단계들을 도시한다. 도 1a는 표면 상에 p 형 물질을 가지며, 표면상에 게이트 산화물층(12)을 갖고 상기 산화물(12)의 표면 상에 형성된 전도성 게이트 물질(14)을 갖는 것으로 도시되는 웨이퍼(10)를 나타낸다. 웨이퍼(10)의 소스 및 드레인 확장 영역 또는 면적을 도핑하기 위해 게이트 산화물(12)을 통해 주입되는 도펀트 이온들(16)에 의해 웨이퍼가 이온주입된다. 게이트 물질(16)은 폴리실리콘이거나 해당 기술에서 공지되어 있는 다른 물질일 수 있다. 게이트 물질(16)은 게이트 물질(14) 아래의 웨이퍼 물질로 이온들(16)이 주입되는 것을 중지시킨다. 도 1b는 p 형 도펀트 이온(16)의 이온주입으로부터 형성된 p 형 영역(13)을 나타낸다.(등가의 구조로, 웨이퍼 표면은 p형이 되고, n형 도펀트 이온들이 주입될 수 있다.) 그러나, 도 1a의 이온주입 구조가 도 1b의 구조를 나타내기 위해 어닐링될 때, 주입 이온들(16)에 의해 "노킹 온(knocked on)"된 산화물 층(12)은 주입된 도펀트 이온들의 확산율을 증가시키기 위한 작용을 하고, 도 1b에 도시된 p형 영역들(13)은 미래 반도체 디바이스들에 대해 너무 깊다. 또한, 산화물층(12)의 두께의 변화는 실리콘 기판(10)에 남아있는 도펀트 물질의 양 변화를 유도하여, 도핑된 영역들의 저항률의 변화를 가져온다. 종래 기술 프로세스 설명을 계속하기 위해, 도 1c는 블랭킷 산화와 산화물의 이방성 에칭후의 웨이퍼 단면을 나타낸다. 산화물 측벽들(18)은 게이트 물질(14) 상에 남게된다. 도펀트 이온(19)은 도 1d의 소스 및 드레인 영역(15)을 형성하는데 주입되는 것을 나타난다. 게이트 산화 물질(12)이 산소 이온의 노킹 온 문제를 해결하기 위해 도 1a-d의 종래 기술의 프로세스에서 이온(16)이 주입되기 이전에 게이트 영역 외부측으로부터 제거되는 경우, 어닐링 단계에서는 웨이퍼 표면으로부터 주입된 도펀트 물질이 증발되고, 남아있는 도펀트 량은 양호한 디바이스를 얻기에는 너무 가변적일 것이다.
도 2a-d는 본 발명의 프로세스의 몇몇 단계들을 도시한다. 간략히 말해서, 게이트 산화물층(12)은 도 1a에 나타나는 것처럼 도펀트 이온(16)이 주입되기 전에 게이트 물질(14) 아래를 제외한 모든 곳에서의 웨이퍼로부터 제거된다. 그 때 매우 얇은 보호층(22)이 도 2b에 나타난 것처럼 웨이퍼 표면 상에 도포되거나 성장된다. 얇은 보호층은 시간과 온도가 도펀트 이온이 너무 멀리 이동시키는 것을 허용하지 않는 프로세스에서 성장되어야 한다. 그러한 보호층(22)을 도포하거나 성장시키기 위한 정상 RTP 산화 프로세스는 그러한 도펀트 이동을 회피하기에는 너무 높은 시간과 온도에서 실행된다. 본 발명의 방법은 보호층을 생성하기 위해 분자 산소보다 더 반응성이 있는 가스나 여분의 에너지원을 갖는 분자 산소를 쓰는 RTP 프로세스를 사용한다. 보호 산화물층을 제공하는 이러한 반응성의 가스의 예로는 오존, 원자 산소와 분자 및 원자 산소 이온들이다. 가스들은 일반 산소보다 더 반응성이기 때문에, 보호층(22)을 형성하는데 필요한 시간과 온도는 일반 산소에서 그 층을 형성하는데 필요한 시간과 온도보다 더 작다. 보호 산화물층을 생성하는데 바람직한 방법은 분자 산소로 이루어진 가스에서의 RTP 프로세스를 실행하는 동안 웨이퍼 표면에 자외선광을 조사하는 것이다. 자외선광은 분자 산소보다 더 반응성의 산소 원자를 제공하기 위해 표면위에 흡수된 산소 분자들을 분리시킨다. 다른 바람직한 가스들은 질소 함유 가스를 포함한다. 이러한 얇은 보호층을 생성하는 더 세부적 방법은 다음과 같이 주어진다: 네덜란드 Kluwer 아카데미 출판사(1996)에서 나온 Ian W.Boyd의 급속 열 및 집적 공정의 개선의 제 9 장의 235p 에 "Si 및 SiGe 의 유전 광형성", 재료 연구 학회(1995)에서 나온 I.LkSagnes et al의 Mat.Res.Soc.Symp.Proc 387의 253p의 "단일 웨이퍼 클러스터 툴에서의 제어된 얇은 산화작용과 질화작용" 및 MRS 1997 스프링 미팅에서 나온 F.Glowacki et al의 "게이트 스택 형성을 위한 집적화 증기 상태 클리닝 및 순수 NO 질화작용". 상기 언급된 참조문들은 본 명세서에서 참조된다.
얇은 보호층의 두께는 바람직하게는 0.1nm 이상, 더욱 바람직하게는 0.5nm 이상, 가장 바람직하게는 1nm 이상이다. 만약 그 층이 너무 두껍다면, 너무 많은 주입된 도펀트는 산화 가스에서의 층의 성장에 소비될 것이며, 시트 저항률의 균일성이 나빠질 것이다. 얇은 보호층의 최적 두께는 주입 방사선량, 주입 에너지 및 접합 깊이의 다양한 요구 조건들에 대하여는 기술 분야에서 통상의 지식을 가진 자의 실험에 의해 알 수 있다.
얇은 보호층(22)이 생성된 후에, 주입된 도펀트 이온(16)이 원하는 낮은 저항률을 제공하기 위해 활성화되고, 그 도펀트 이온은 접합 깊이 요구에 의해 요구된 것보다 더 그 물질 안으로 들어가지 않도록 하며, 그 도펀트 이온은 웨이퍼와 웨이퍼 사이 및 일괄 공정과 일괄 공정 사이에서 저항률의 매우 큰 변화를 생성하게 될 정도로 충분히 증발시키지 않도록 하는 시간과 온도에서, 웨이퍼가 어닐링된다. 일단 주입된 도펀트 이온이 어닐링 공정후에 안전하게 격자 위치에 있을 때, 도펀트 이온은 소스/드레인 주입을 촉진하는에 요구되는 이후의 어닐링 공정에서 상대적으로 천천히 이동한다. 도 2c 및 도 2d는 소스 및 드레인 영역의 주입에 대한 도 1c 및 도 1d처럼 비슷한 공정단계를 보여준다. 소스 및 드레인 영역이 이온주입되고 난 후에, 웨이퍼는 소스/드레인 이온주입을 활성화시키도록 다시 한번 어닐링된다. 그러나 소스/드레인 영역의 경우에 있어서는, 표면으로부터 도펀트 손실, 및 도펀트의 더 깊은 주입은 소스/드레인 확장 영역의 균일성과 깊이처럼은 그 디바이스의 동작에 그리 중대한 영향을 미치지 않는다.
표 1 은 미래에 필요한 물질에 대한 지침에 관한 세미테크에서 출판된 저술에서 나온 요구들을 보여준다. 지금까지는, 그러한 얇은 주입은 정확한 저항률 및 깊이의 충분히 균일한 결과들을 보여준다.
| 요구 년도 | 접합 깊이 | p형 저항률 | n형 저항률 | 1σ균일성 |
| 1999 | 80nm | <400Ω/스퀘어 | <200Ω/스퀘어 | +/- 1% |
| 2001 | 60nm | <400Ω/스퀘어 | <200Ω/스퀘어 | +/- 1% |
| 2006 | 40nm | <500Ω/스퀘어 | <250Ω/스퀘어 | +/- 1% |
표 1. 소스/드레인 전기적 접합 깊이, 저항률, 및 균일성에 대한 미래 요구조건
도 3은 웨이퍼 상에 충돌하는 자외선광 및 충돌하지 않는 자외선광을 이용하여, 산소 및 오존에서 실리콘 웨이퍼의 60초 RTP 에 대한 온도 함수로서 측정된 산화물 두께의 그래프를 도시한다.
도 4는 본 발명의 바람직한 공정 단계들의 블록 다이어그램을 보여준다. 스텝(40)에서 산화물을 게이트 영역 외부로 떼어내고, 스텝(41)에서 5KeV에서 BF2 1015 ions/㎠를 주입한다. BF2 이온의 에너지는 또한 2.2KeV 또는 1KeV 이며, BF2 이온들의 도즈(dose)량은 요구되는 필수 소스/드레인 확장 저항률을 주도록 조절된다. 스텝(42)에서, 노출된 실리콘 표면 상에 얇은 산화물 보호층을 제공하도록 500℃에서 60초 동안 오존에서 웨이퍼 급속 열 공정을 필요로 한다. 그러한 얇은 보호층은 바람직하게는 600℃ 이하의 온도에서 도포된다. 몇몇 상황에서는 실온에서 도포된 얇은 보호층이 적당할 수 있다. 선택적으로, 얇은 보호층은 분자 또는 원자 산소 이온과 같은 다른 반응성 가스에서 RTP 프로세싱에 의해, 또는 자유 원자 산소 원자의 잔광을 흘려보냄으로써 형성될 수 있다. 선택적으로, 얇은 보호층은 분자 산소 및 자외선광을 사용하여 성장될 수 있다. 스텝(43)에서는, 소스 드레인 확장 도펀트을 활성화시키기 위해, 또 대부분의 도펀트 이온들은 격자 사이트에 있고 주입된 도펀트 이온들보다는 운동성이 작은 것을 확실하게 하기 위해 1050℃에서 10초간의 급속 열 어닐링 단계를 나타낸다. 스텝(44)에서는, 게이트 측벽들을 생성하기 위한 종래 기술의 도포 및 이방성 에칭 단계를 나타내며 스텝(45,46)에서는 소스/드레인에 대한 주입 및 어닐링 단계들을 나타낸다.
RTP 시간과 온도 및 주입 방사선량과 에너지의 정확한 배합은 공정 요구조건에 따라 매우 가변적이며 RTP 기술 분야에서 통상의 지식을 가진자에 의해 쉽게 결정된다. 특히 얇은 보호층을 생성하는 다른 방법들 또한 당업자에게는 명백할 것이다.
Claims (14)
- 도펀트 이온들이 주입된 다수의 영역들을 갖는 표면을 구비하는 실리콘 기판(10) 상에 낮은 저항률 영역들(13)을 형성하기 위해 상기 기판을 급속 열 처리(RTP:rapid thermal processing)하는 방법으로서,a) 이온 주입된 상기 영역들(13)의 시트 저항률이 500Ω/스퀘어 이하이도록 도펀트 이온들을 활성화시키기에 충분하고 상기 주입된 도펀트 이온들을 상기 표면으로부터 80 nm 깊이 이상으로는 이동시키지는 못하게 하는, 이차 공정 시간 및 온도에서 상기 기판을 어닐링하기 위한 어닐링 단계;b) 상기 어닐링 단계 이전에, 상기 표면을 분자 산소보다 반응성이 큰 반응성 가스에 접촉시키는 단계; 및c) 상기 어닐링 단계 동안 상기 웨이퍼 표면으로부터 상기 도펀트 이온들의 증발을 막기 위해 상기 웨이퍼 표면에 대해 보호층이 형성되도록, 일차 공정 시간 및 온도에서 상기 기판(10)을 상기 반응성 가스로 처리하는 단계를 포함하는 기판의 급속 열 처리(RTP) 방법.
- 제 1 항에 있어서,상기 보호층은 산화물층인 것을 특징으로 하는 기판의 급속 열처리 방법.
- 제 1 항에 있어서,상기 반응성 가스는 오존, 원자 산소, 분자 산소 이온들, 원자 산소 이온들 및 질소 5산화물로부터 선택되는 것을 특징으로 하는 기판의 급속 열 처리 방법.
- 제 1 항에 있어서,상기 반응성 가스는 분자 산소이고 상기 웨이퍼 표면은 자외선광으로 조사되는 것을 특징으로 하는 기판의 급속 열처리 방법.
- 제 1 항에 있어서,상기 반응성 가스는 질소 또는 산소 함유 가스들을 포함하는 것을 특징으로 하는 기판의 급속 열처리 방법.
- 제 1 항 또는 제 5 항에 있어서,상기 도펀트 이온들은 p형 도펀트 이온들이고, 상기 주입된 도펀트 이온들은 상기 단계 a)에서 40 nm 이하의 깊이까지 이동되며, 상기 시트 저항률은 1% 이하의 1σ변이를 갖는 것을 특징으로 하는 기판의 급속 열처리 방법.
- 제 1 항 또는 제 5 항에 있어서,상기 도펀트 이온들은 n형 도펀트 이온들이고, 상기 주입된 도펀트 이온들은 상기 단계 a)에서 40 nm 이하의 깊이까지 이동되며, 상기 주입된 영역들의 시트 저항률은 1%이하의 1σ변이를 가지면서 250Ω/스퀘어 이하인 것을 특징으로 하는 기판의 급속 열처리 방법.
- 제 1 항 또는 제 5 항에 있어서,상기 도펀트 이온들은 p형 도펀트 이온들이고, 상기 주입된 도펀트 이온들은 상기 단계 a)에서 60 nm 이하의 깊이까지 이동되며, 주입된 영역들의 시트 저항률은 1%이하의 1σ변이를 가지면서 400Ω/스퀘어 이하인 것을 특징으로 하는 기판의 급속 열처리 방법.
- 제 1 항 또는 제 5 항에 있어서,상기 도펀트 이온들은 p형 도펀트 이온들이고, 상기 주입된 영역들의 시트 저항률은 1%이하의 1σ변이를 가지면서 400Ω/스퀘어 이하인 것을 특징으로 하는 기판의 급속 열처리 방법.
- 제 1 항 또는 제 5 항에 있어서,상기 도펀트 이온들은 n형 도펀트 이온들이고, 상기 주입된 영역의 시트 저항률은 1%이하의 1σ변화를 가지면서 200Ω/스퀘어 이하인 것을 특징으로 하는 기판의 급속 열처리 방법.
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/015,441 US6077751A (en) | 1998-01-29 | 1998-01-29 | Method of rapid thermal processing (RTP) of ion implanted silicon |
| US09/015,441 | 1998-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010040444A KR20010040444A (ko) | 2001-05-15 |
| KR100571722B1 true KR100571722B1 (ko) | 2006-04-18 |
Family
ID=21771427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020007008262A KR100571722B1 (ko) | 1998-01-29 | 1999-01-20 | 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6077751A (ko) |
| EP (1) | EP1051743A1 (ko) |
| JP (1) | JP2002502123A (ko) |
| KR (1) | KR100571722B1 (ko) |
| TW (1) | TW414977B (ko) |
| WO (1) | WO1999039379A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297719B1 (ko) * | 1998-10-16 | 2001-08-07 | 윤종용 | 박막제조방법 |
| US6376387B2 (en) * | 1999-07-09 | 2002-04-23 | Applied Materials, Inc. | Method of sealing an epitaxial silicon layer on a substrate |
| US6380104B1 (en) * | 2000-08-10 | 2002-04-30 | Taiwan Semiconductor Manufacturing Company | Method for forming composite gate dielectric layer equivalent to silicon oxide gate dielectric layer |
| US6436194B1 (en) | 2001-02-16 | 2002-08-20 | Applied Materials, Inc. | Method and a system for sealing an epitaxial silicon layer on a substrate |
| DE10132430B4 (de) * | 2001-07-04 | 2010-02-18 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche |
| US6596604B1 (en) | 2002-07-22 | 2003-07-22 | Atmel Corporation | Method of preventing shift of alignment marks during rapid thermal processing |
| US6967176B1 (en) * | 2002-10-11 | 2005-11-22 | University Of South Florida | Method for making silicon containing dielectric films |
| US20060291833A1 (en) * | 2005-06-01 | 2006-12-28 | Mattson Techonology, Inc. | Switchable reflector wall concept |
| JP5304041B2 (ja) * | 2008-06-10 | 2013-10-02 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8564063B2 (en) | 2010-12-07 | 2013-10-22 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784975A (en) * | 1986-10-23 | 1988-11-15 | International Business Machines Corporation | Post-oxidation anneal of silicon dioxide |
| US5098865A (en) * | 1989-11-02 | 1992-03-24 | Machado Jose R | High step coverage silicon oxide thin films |
| DE4113143C2 (de) * | 1991-04-23 | 1994-08-04 | Forschungszentrum Juelich Gmbh | Verfahren zur Herstellung eines Schichtsystems und Schichtsystem |
| US5164331A (en) * | 1991-10-03 | 1992-11-17 | Hewlett-Packard Company | Method of forming and etching titanium-tungsten interconnects |
| US5648282A (en) * | 1992-06-26 | 1997-07-15 | Matsushita Electronics Corporation | Autodoping prevention and oxide layer formation apparatus |
| US5451799A (en) * | 1992-12-28 | 1995-09-19 | Matsushita Electric Industrial Co., Ltd. | MOS transistor for protection against electrostatic discharge |
| US5811326A (en) * | 1994-01-17 | 1998-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US5462898A (en) * | 1994-05-25 | 1995-10-31 | Georgia Tech Research Corporation | Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime |
| US5498577A (en) * | 1994-07-26 | 1996-03-12 | Advanced Micro Devices, Inc. | Method for fabricating thin oxides for a semiconductor technology |
| US5926714A (en) * | 1996-12-03 | 1999-07-20 | Advanced Micro Devices, Inc. | Detached drain MOSFET |
| US5789780A (en) * | 1996-12-03 | 1998-08-04 | Advanced Micro Devices, Inc. | Transistor with source and drain regions within the semiconductor substrate detached or laterally displaced from the transistor gate |
| US5766969A (en) * | 1996-12-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Multiple spacer formation/removal technique for forming a graded junction |
| US5949092A (en) * | 1997-08-01 | 1999-09-07 | Advanced Micro Devices, Inc. | Ultra-high-density pass gate using dual stacked transistors having a gate structure with planarized upper surface in relation to interlayer insulator |
| US5846857A (en) * | 1997-09-05 | 1998-12-08 | Advanced Micro Devices, Inc. | CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance |
| US5981347A (en) * | 1997-10-14 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance |
| US5935650A (en) * | 1997-10-17 | 1999-08-10 | Lerch; Wilfried | Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system |
| US5834353A (en) * | 1997-10-20 | 1998-11-10 | Texas Instruments-Acer Incorporated | Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric |
| US5966605A (en) * | 1997-11-07 | 1999-10-12 | Advanced Micro Devices, Inc. | Reduction of poly depletion in semiconductor integrated circuits |
| US5837588A (en) * | 1998-01-26 | 1998-11-17 | Texas Instruments-Acer Incorporated | Method for forming a semiconductor device with an inverse-T gate lightly-doped drain structure |
-
1998
- 1998-01-29 US US09/015,441 patent/US6077751A/en not_active Expired - Lifetime
-
1999
- 1999-01-20 KR KR1020007008262A patent/KR100571722B1/ko not_active IP Right Cessation
- 1999-01-20 WO PCT/EP1999/000347 patent/WO1999039379A1/en active IP Right Grant
- 1999-01-20 JP JP2000529748A patent/JP2002502123A/ja not_active Withdrawn
- 1999-01-20 EP EP99932463A patent/EP1051743A1/en not_active Withdrawn
- 1999-01-21 TW TW088100878A patent/TW414977B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002502123A (ja) | 2002-01-22 |
| TW414977B (en) | 2000-12-11 |
| US6077751A (en) | 2000-06-20 |
| EP1051743A1 (en) | 2000-11-15 |
| KR20010040444A (ko) | 2001-05-15 |
| WO1999039379A1 (en) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067302B2 (en) | Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants | |
| US8975603B2 (en) | Systems and methods for plasma doping microfeature workpieces | |
| EP0097533B1 (en) | A method of manufacturing a mis type semiconductor device | |
| KR100571722B1 (ko) | 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법 | |
| US20020187614A1 (en) | Methods for forming ultrashallow junctions with low sheet resistance | |
| US5256162A (en) | Apparatus for forming shallow electrical junctions | |
| US6358865B2 (en) | Oxidation of silicon using fluorine implant | |
| US7378335B2 (en) | Plasma implantation of deuterium for passivation of semiconductor-device interfaces | |
| Lecrosnier | Gettering by ion implantation | |
| CN112885716B (zh) | 半导体结构的形成方法 | |
| KR100699290B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
| US8815719B2 (en) | Defect-free junction formation using octadecaborane self-amorphizing implants | |
| US5874352A (en) | Method of producing MIS transistors having a gate electrode of matched conductivity type | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| Yoo et al. | Redistribution of boron and fluorine atoms in BF2 implanted silicon wafers during rapid thermal annealing | |
| Felch et al. | Characterization of ultra-shallow p+-n junctions formed by plasma doping with BF3 and N2 plasmas | |
| EP1052685A2 (en) | Integrated circuit device having a fluorine implanted oxide layer | |
| Srivastava et al. | Next Generation Plasma Doping: First Results of a Heated E-chuck | |
| WO2001080295A1 (en) | Methods for forming ultrashallow junctions in semiconductor wafers using nitrogen implantation | |
| Shibata et al. | A new fabrication method of small-dimension devices—Multiple-wall self-aligned devices | |
| KR100720405B1 (ko) | 반도체 소자의 제조방법 | |
| JP2003188110A (ja) | ドーピング方法およびイオン注入装置 | |
| JPS63164427A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |