KR20180037264A - 질화물 반도체 기판의 제조방법 - Google Patents

질화물 반도체 기판의 제조방법 Download PDF

Info

Publication number
KR20180037264A
KR20180037264A KR1020187006780A KR20187006780A KR20180037264A KR 20180037264 A KR20180037264 A KR 20180037264A KR 1020187006780 A KR1020187006780 A KR 1020187006780A KR 20187006780 A KR20187006780 A KR 20187006780A KR 20180037264 A KR20180037264 A KR 20180037264A
Authority
KR
South Korea
Prior art keywords
substrate
nitride semiconductor
buffer layer
aln
iii nitride
Prior art date
Application number
KR1020187006780A
Other languages
English (en)
Other versions
KR102052287B1 (ko
Inventor
히데토 미야케
Original Assignee
고쿠리츠다이가쿠호진 미에다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 미에다이가쿠 filed Critical 고쿠리츠다이가쿠호진 미에다이가쿠
Publication of KR20180037264A publication Critical patent/KR20180037264A/ko
Application granted granted Critical
Publication of KR102052287B1 publication Critical patent/KR102052287B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

질화물 반도체 기판(1)의 제조방법으로서, 사파이어 기판(2)을 준비하는 준비 공정(S10)과, 사파이어 기판(2) 상에 AlN 완충층(3)을 형성하는 완충층 형성 공정(S16)을 포함하며, 완충층 형성 공정(S16)은, 사파이어 기판(2) 상에 AlN 완충층 의 전구체(3a)를 형성하는 Ⅲ족 질화물 반도체 형성 공정(S16a)과, 형성된 AlN 완충층의 전구체(3a)의 주면으로부터 그 성분이 해리되는 것을 억제하기 위한 커버 부재(사파이어 기판(102) 등)로 AlN 완충층의 전구체(3a)의 주면을 덮은 기밀 상태에서, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)을 어닐링하는 어닐링 공정(S16b)을 포함한다.

Description

질화물 반도체 기판의 제조방법, 질화물 반도체 기판 및 그 가열장치
본 발명은, 기판 상에 Ⅲ족 질화물 반도체로 이루어지는 완충층이 형성된 질화물 반도체 기판의 제조방법, 질화물 반도체 기판 및 그 가열장치에 관한 것이다.
자외광 발광 소자는 조명, 살균, 포토리소그래피, 레이저 가공기, 의료기기, 형광체용 광원, 분광분포분석, 자외선 경화 등 차세대 광원으로서 폭넓게 주목 받고 있다. 이 자외광 발광 소자는 사파이어 등의 기판 상에 성막된 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN) 등의 Ⅲ족 질화물 반도체로 구성된다.
예를 들면, AlN은 반도체 재료 중에서 매우 넓은 밴드 갭을 가지고 있어 자외광을 효율적으로 외부로 꺼낼 수 있기 때문에, 고효율 발광 소자 기판으로 기대되고 있다. 그러나, 벌크 AlN 단결정 기판은 결정성이 충분하지 않고, 고가이며, 또한 사이즈가 큰 것을 입수할 수 없기 때문에, 자외광 발광 소자의 기판 재료는 결정성, 비용 면에서 과제가 크다.
이러한 상황을 감안하여, 저렴한 사파이어 기판 상에 고품질 AlN 박막의 층을 제작할 수 있다면, 이 반도체 기판을 이용하여 AlGaN을 준 호모 에피택셜 성장(epitaxial growth)시킴으로써 자외광 발광 소자나 수광 소자를 제작할 수 있다.
그러나, AlN은 사파이어와의 격자 부정합이 크기 때문에, 사파이어 기판 상에 성장한 AlN층에는 다수의 관통 전위가 존재한다. 그 때문에, 사파이어 기판 상에 성막된 AlN층은 평탄한 표면을 얻는 것이 곤란하고, 또 결정 결함이 많아지는 과제가 있다. 또한 발광층이 되는 AlGaN의 결정성은 AlN의 결정성을 이어받기 때문에, 결함 밀도가 낮은 AlN을 제작하는 기술이 매우 중요하다.
AlN 결정의 결함 밀도를 낮게 억제한 고품질 층(박막)을 얻는 방법으로는, 예를 들면 특허문헌 1, 2에 기재된 기술이 있다. 또, AlN 결정은 아니지만 기판을 밀접시킨 상태에서 고온 처리함으로써 기판의 표면 거칠기를 저감하는 기술로서, 특허문헌 3의 기술이 있다.
일본 공개특허공보 2013-21028호 일본 공개특허공보 2008-60519호 일본 공개특허공보 2006-339396호
특허문헌 1에 기재된 제조방법에서는, 사파이어 기판의 c면으로부터 부분적으로 산소가 이탈되어, 사파이어 기판에서 Al 원자가 드러난 표면과 산소 원자가 이탈하지 않은 표면이 형성된다. 그 후, 수소 가스 또는 질소 가스 또는 이들의 혼합 가스 분위기 중에서, 사파이어 기판 상에 AlN층이 형성된다. 이때, 사파이어 기판에서, Al 원자가 드러난 표면은 도입 가스와 급격히 반응하여 질화되어 N 극성을 가지며, 산소 원자가 이탈하지 않은 표면은 Al 극성을 갖는다. 또한, 사파이어 기판 상에 형성된 AlN층을 어닐링(열처리)함으로써, N 극성면의 영역으로부터 성분이 승화하여 빠져나간다. 따라서, 사파이어 기판에서 N 극성면의 영역만이 승화된다. 이에 의해, 사파이어 기판 상의 AlN층에는 패임이 형성되어 거친 표면이 된다. 따라서, 표면이 평탄하면서 고품질인 AlN층이 형성된 기판을 제공하는 것은 어렵다.
또 특허문헌 2에 기재된 제조방법은, AlN 에피택셜막을 산소 원소 함유 가스가 첨가된 질소 원소 함유 가스 분위기 중에서 열처리를 하여, 산소 원자를 상기 에피택셜막 중에 확산시킴으로써 전위를 저감하는 기술인데, 산소 원소 함유 가스 농도, 온도의 제어가 어렵고, 항상 일정한 결정 정밀도를 얻는 것이 어렵다는 과제가 있었다.
또한, 특허문헌 3은, 밀접한 탄화규소 기판을 열처리함으로써 기판의 표면 거칠기를 저감하는 기술을 개시하고 있는데, 탄화규소(SiC)의 기판에 대해, SiC 분자를 승화시켜 기판 표면에 기상 에피택셜 성장시키는 기술을 대상으로 하고 있어, 질화물 반도체 기판을 대상으로 하는 기술이 아니며, 어닐링 처리 기술과는 다른 기술이다.
본 발명은, 상술한 과제를 해결하고자 하는 것으로, 표면이 평탄하면서 고품질인 질화물 반도체 기판의 제조방법, 질화물 반도체 기판 및 그 가열장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 양태에 관한 질화물 반도체 기판의 제조방법은, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판 상에 Ⅲ족 질화물 반도체로 이루어지는 완충층의 전구체를 형성한 기판을 어닐링할 때, 형성된 상기 Ⅲ족 질화물 반도체의 주면으로부터 상기 Ⅲ족 질화물 반도체의 성분이 해리되는 것을 억제하기 위한 커버 부재로 상기 Ⅲ족 질화물 반도체의 주면을 덮은 기밀 상태에서, 상기 Ⅲ족 질화물 반도체가 형성된 상기 기판을 어닐링하는 어닐링 공정을 포함한다.
본 양태에 의하면, 기판 상의 Ⅲ족 질화물 반도체의 주면으로부터 그 성분이 해리되는 것을 억제하기 위한 커버 부재로 Ⅲ족 질화물 반도체의 주면을 덮은 기밀 상태에서 질화물 반도체 기판이 어닐링되므로, Ⅲ족 질화물 반도체의 표면이 거칠어지는 것이 억제되어, 표면이 평탄하면서 고품질인 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 실현된다.
이에 의해, 뛰어난 결정성을 갖는 질화물 반도체 기판 위에 AlN, AlGaN, 질화알루미늄갈륨인듐(AlGaInN) 등의 Ⅲ족 질화물 반도체를 재성장시킴으로써, 결함 밀도가 낮은 Ⅲ족 질화물 반도체가 얻어져, 고품질 자외광 발광 소자 등이 실현될 수 있다.
여기서, 상기 어닐링 공정에서는 상기 기판을, 1400℃ 이상 1750℃ 이하의 기판 온도로, 또한, 불활성 가스 또는 불활성 가스에 암모니아 가스를 첨가한 혼합 가스의 분위기에서, 상기 기판을 어닐링해도 된다.
본 양태에 의하면, Ⅲ족 질화물 반도체의 표면이 거칠어지는 것이 억제되는 기밀 상태에서 질화물 반도체 기판이 어닐링되므로, 1400℃ 이상 1750℃ 이하의 기판 온도라는 매우 높은 온도에서의 열처리가 가능하게 되어, Ⅲ족 질화물 반도체의 표면이 평탄화되고, 또한, Ⅲ족 질화물 반도체에서의 결정립의 경계(결정 입계; grain boundary)가 저감되어 전위 밀도가 저감된다.
또, 상기 기밀 상태에서는 상기 커버 부재와 상기 Ⅲ족 질화물 반도체의 주면 사이에서의 가스는, 실질적으로 흐르지 않는 체류 상태이어도 된다.
본 양태에 의하면, Ⅲ족 질화물 반도체의 주면에서의 가스가 실질적으로 흐르지 않는 체류 상태로 되어 있으므로, 어닐링 시에 Ⅲ족 질화물 반도체의 성분이 해리되어 빠져나가는 것이 억제되어, 표면이 평탄하면서 고품질인 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 실현된다.
또한, 기밀 상태의 구체예로서, 상기 Ⅲ족 질화물 반도체의 주면과 상기 커버 부재 사이의 거리는 1㎜ 이하, 바람직하게는 0.5㎜ 이하가 바람직하다.
본 양태에 의하면, 어닐링 시에 Ⅲ족 질화물 반도체의 성분이 해리되어 빠져나가는 것이 확실히 억제된다.
또, 기밀 상기 커버 부재는, 상기 준비 공정 및 상기 Ⅲ족 질화물 반도체 형성 공정에 의해 Ⅲ족 질화물 반도체가 형성된 다른 기판이며, 상기 기밀 상태에서는 당해 기판의 Ⅲ족 질화물 반도체와 상기 다른 기판의 Ⅲ족 질화물 반도체가 대향하도록 당해 기판의 위쪽에 상기 다른 기판이 배치되어도 된다.
본 양태에 의하면, 아래쪽의 질화물 반도체 기판에 있어서는 위쪽의 질화물 반도체 기판이 커버 부재로서 작용하고, 위쪽의 질화물 반도체 기판에 있어서는 아래쪽의 질화물 반도체 기판이 커버 부재로서 작용하여, 특별한 커버 부재를 준비하는 일 없이 2개의 질화물 반도체 기판이 동시에 기밀 상태에서 어닐링된다.
구체적으로는, 상기 기밀 상태는 당해 기판 위에 상기 다른 기판이 올려진 상태이어도 된다.
본 양태에 의하면, 질화물 반도체 기판 위에 Ⅲ족 질화물 반도체가 대향하는 방향에서, 단지 다른 질화물 반도체 기판을 얹는 것만으로 기밀 상태가 실현되어, 특별한 지그를 이용하는 일 없이 간단히 기밀 상태가 실현된다.
또, 상기 기밀 상태는, 당해 기판의 주연부에 설치된 스페이서를 사이에 두고 당해 기판의 위쪽에 상기 다른 기판이 올려진 상태이어도 된다.
본 양태에 의하면, 질화물 반도체 기판 위에 스페이서를 사이에 두고 다른 질화물 반도체 기판이 올려지므로, 2개의 질화물 반도체 기판의 Ⅲ족 질화물 반도체끼리 접촉하는 것이 회피되어, 2개의 Ⅲ족 질화물 반도체의 표면 전체에 걸쳐 어닐링에 의한 표면의 평탄화가 이루어진다.
또, 상기 기밀 상태에서는, 상기 기판은 용기 본체와 덮개로 구성되는 기밀 용기에 수용되어 있고, 상기 커버 부재는 상기 덮개이어도 된다.
본 양태에 의하면, 질화물 반도체 기판은 기밀 용기에 수용되므로, 기밀 용기의 덮개가 커버 부재로서 기능하여 기밀 상태를 형성함과 함께, 기밀 용기에 의해서도 기밀 상태가 형성되므로, 보다 확실히 기밀 상태가 유지된다.
또, 본 발명의 일 양태에 관한 질화물 반도체 기판의 제조방법은, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판을 준비하는 준비 공정과, 상기 기판을 920℃ 이상 1210℃ 이하의 기판 온도로 가열하는 클리닝 공정과, 상기 클리닝 공정 후이면서 상기 완충층의 전구체를 형성하기 전에, 상기 기판을 소정의 온도로, 또한, 암모니아 가스의 분위기에 두는 프리플로우(Preflow) 공정과, 상기 기판 상에 Ⅲ족 질화물 반도체로 이루어지는 완충층을 형성하는 완충층 형성 공정을 포함하며, 상기 완충층 형성 공정은, 상기 기판 상에 상기 Ⅲ족 질화물 반도체를 상기 전구체로서 형성하는 Ⅲ족 질화물 반도체 형성 공정과, 상기 Ⅲ족 질화물 반도체 형성 공정에 의해 상기 Ⅲ족 질화물 반도체가 형성된 상기 기판을 어닐링하는 상기 어닐링 공정을 포함한다.
본 양태에 의하면, 클리닝 공정에 의해 기판 주면의 결정성이 향상되어, 프리플로우에 의해 기판의 주면에 질소 원자가 선행 도입되므로, 기판의 결정 격자와 기판 상에 형성되는 Ⅲ족 질화물 반도체의 결정 격자가 정합되기 쉬워져, 결정성이 뛰어난 Ⅲ족 질화물 반도체가 형성될 수 있다.
또한, Ⅲ족 질화물 반도체의 재료로는, 상기 Ⅲ족 질화물 반도체는 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)으로 표시되는 질화알루미늄, 질화알루미늄갈륨 또는 질화알루미늄갈륨인듐이어도 된다.
또, 커버 부재의 재료로는, 상기 커버 부재는 Ⅲ족 질화물 반도체, 탄소, 질화붕소, 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속(몰리브덴, 텅스텐, 이리듐 및 이들의 합금을 포함하는 융점이 높은 금속), 지르코니아, 탄화탄탈(TaC) 중 적어도 하나로 구성되어도 된다.
본 발명의 일 양태에 관한 질화물 반도체 기판의 제조방법은, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판 상에 Ⅲ족 질화물 반도체가 형성된 기판을 어닐링함으로써 AlN 완충층을 형성하는 어닐링 공정과, 상기 어닐링한 후의 기판의 표면을 처리하는 표면 처리 공정을 포함하며, 상기 표면 처리 공정에서는, 1000~1300℃의 분위기 온도에서 수소 또는 질소와 암모니아를 포함하는 혼합 가스의 분위기 하에 일정 시간 상기 AlN 완충층을 방치한다.
본 양태에 의하면, 어닐링 후의 AlN 완충층이 형성된 기판에 대해 표면 처리가 실시되어, 질화물 반도체 기판의 표면에 나타난 석출물이 제거되고 클리닝되어 양호한 표면이 형성된다.
본 발명의 일 양태에 관한 질화물 반도체 기판의 제조방법은, 사파이어 기판의 표면에 AlN층을 형성하여 이루어지는 반도체 기판의 가열에 의한 AlN 성분의 해리를 억제하기 위해, 어닐링로 내에 배치되어 상기 반도체 기판의 움직임을 규제하는 홀더에 상기 반도체 기판을 겹쳐 수납하는 공정과, 상기 어닐링로 내를 불활성 가스 또는 불활성 가스에 암모니아를 첨가한 가스를 충전하는 공정과, 상기 반도체 기판의 온도를 1400℃ 이상 1750℃ 이하에서 어닐링하는 공정을 포함한다.
본 양태에 의하면, 사파이어 기판의 표면에 AlN층을 형성하여 이루어지는 반도체 기판의 가열에 의한 AlN 성분의 해리를 억제하도록 어닐링로 내에 반도체 기판을 겹쳐 수납한 상태에서 반도체 기판이 어닐링되므로, AlN층의 표면이 거칠어지는 것이 억제되어, 표면이 평탄하면서 고품질인 AlN층이 형성된 질화물 반도체 기판이 실현된다.
또, 상기 목적을 달성하기 위해, 본 발명의 일 양태에 관한 질화물 반도체 기판은, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판과, 상기 기판 상에 형성된 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층을 구비하며, 상기 완충층은, (10-12)면에서의 X선 로킹커브(Rocking Curve)의 반치폭이 400arcsec 이하이다.
혹은, 본 발명의 일 양태에 관한 질화물 반도체 기판은, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판과, 상기 기판 상에 형성된 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층을 구비하며, 상기 완충층은, 불순물로서의 실리콘 원자, 산소 원자 및 탄소 원자의 각각을 1018/㎤ 이상 포함하고, 상기 산소 원자 및 탄소 원자는 상기 실리콘 원자보다 많이 존재하며, (10-12)면에서의 X선 로킹커브의 반치폭이 1000arcsec 이하이다. 이때, 상기 완충층은 스퍼터링법에 이해 성막되어도 된다.
본 양태의 질화물 반도체 기판은, 표면이 평탄하면서 고품질인 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층이 형성된 질화물 반도체 기판으로, 이와 같이 뛰어난 결정성을 갖는 질화물 반도체 기판 위에 AlN, AlGaN, AlGaInN 등의 Ⅲ족 질화물 반도체를 재성장시킴으로써, 결함 밀도가 낮은 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 얻어져, 고품질 자외광 발광 소자 등이 실현될 수 있다. 또, 산소, 탄소 원자에 비해 실리콘 원자가 적음으로써 크랙의 발생을 적게 할 수 있다.
여기서, 상기 완충층은, 또한 (0002)면에서의 X선 로킹커브의 반치폭이 100arcsec 이하이어도 된다.
본 양태의 질화물 반도체 기판은, 또한 결정성이 높은 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층이 형성된 질화물 반도체 기판으로, 이와 같이 뛰어난 결정성을 갖는 질화물 반도체 기판 위에 AlN, AlGaN, AlGaInN 등의 Ⅲ족 질화물 반도체를 재성장시킴으로써, 보다 결함 밀도가 낮은 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 얻어져, 보다 고품질 자외광 발광 소자 등이 실현될 수 있다.
또, 상기 완충층은, 주면측이 Al 극성이어도 된다.
본 양태에 의하면, 제1 Ⅲ족 질화물 반도체의 주면측이 Al 극성이므로, 이러한 제1 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판 위에 AlN, AlGaN, AlGaInN 등의 제2 Ⅲ족 질화물 반도체를 재성장시킴으로써, 표면이 평탄하며 결함 밀도가 낮은 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 얻어진다.
또한, 상기 완충층 상에 재성장된 제2 Ⅲ족 질화물 반도체를 구비해도 되며, 상기 제1 Ⅲ족 질화물 반도체 및 상기 제2 Ⅲ족 질화물 반도체는, AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)으로 표시되는 질화알루미늄, 질화알루미늄갈륨 또는 질화알루미늄갈륨인듐이어도 된다.
본 양태에 의하면, 매우 낮은 전위 밀도의 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 얻어져, 고품질 자외광 발광 소자 등이 실현될 수 있다.
또, 상기 목적을 달성하기 위해, 본 발명의 일 양태에 관한 반도체 기판용 가열장치는, 히터에 의해 가열 제어되는 노의 내부에 두께 0.05~1㎛의 Ⅲ족 질화물 반도체로 이루어지는 완충층의 전구체를 가지며, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판을 유지하는 기판 홀더를 상기 기판의 가열 시에 갖는다.
여기서, 상기 기판 홀더의 깊이는, 상기 기판 1장의 두께보다 두껍고, 상기 기판 홀더가 상기 기판을 2장 이상 유지할 수 있는 깊이이며, 상기 기판 홀더의 재질은 Ⅲ족 질화물 반도체, 탄소, 질화붕소, 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속(몰리브덴, 텅스텐, 이리듐 및 이들의 합금), 지르코니아, 탄화탄탈 중 적어도 하나로 구성된다.
본 양태에 의하면, 기판 상의 Ⅲ족 질화물 반도체의 주면을 덮은 기밀 상태에서 질화물 반도체 기판을 어닐링할 수 있으므로, Ⅲ족 질화물 반도체의 표면이 거칠어지는 것이 억제되어, 표면이 평탄하면서 고품질인 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 제조된다.
또, 상기 기판 홀더는 바닥면과 상면 덮개를 가지며, 상기 기판을 기판 홀더에 설치했을 때에 상기 바닥면 덮개에 대향하는 상기 기판의 재질과 상기 바닥면 덮개의 재질은 동일하며, 상기 상면 덮개에 대향하는 상기 기판의 재질과 상기 상면 덮개의 재질은 동일하다.
본 양태에 의하면, 어닐링 시의 기밀 효과와 마찬가지로, 기판면 및 완충층면과 함께 표면 상태를 매우 양호하게 유지할 수 있기 때문에, 이와 같이 가공한 기판을 사용하여 제작되는 발광 소자의 발광 성능이 현격히 개량될 수 있다.
또, 상기 기판 홀더에는, Ⅲ족 질화물 반도체로 이루어지는 완충층의 전구체를 갖는 기판이, 전구체끼리 대향하도록 유지되어 있다.
본 양태에 의하면, 아래쪽의 질화물 반도체 기판에 있어서는 위쪽의 질화물 반도체 기판이 커버 부재로서 작용하고, 위쪽의 질화물 반도체 기판에 있어서는 아래쪽의 질화물 반도체 기판이 커버 부재로서 작용하여, 특별한 커버 부재를 준비하는 일 없이 2개의 질화물 반도체 기판이 동시에 기밀 상태에서 어닐링된다.
본 발명에 의하면, 표면이 평탄하면서 고품질인 질화물 반도체 기판의 제조방법 및 질화물 반도체 기판을 제공할 수 있다.
도 1은, 실시형태에 관한 질화물 반도체 기판의 개략도이다.
도 2는, 도 1에 나타낸 질화물 반도체 기판의 제조방법을 나타낸 개략도이다.
도 3a는, 실시형태에 관한 MOVPE(metal organic vapor phase epitaxy) 장치의 개략도이다.
도 3b는, 실시형태에 관한 MOVPE 장치에서의 열전대와 방사 온도계에 의한 기판 표면 온도의 측정값의 상관도이다.
도 4는, 실시형태에 관한 질화물 반도체 기판의 제조방법을 나타낸 플로차트이다.
도 5는, 실시형태에 관한 질화물 반도체 기판의 제조방법을 나타낸 타임차트이다.
도 6a는, 도 4의 어닐링 공정(단계 S16b)에서의 기밀 상태의 일례를 나타낸 도면이다.
도 6b는, 도 6a의 기밀 상태의 변형예를 나타낸 도면이다.
도 6c는, 도 6a의 기밀 상태의 다른 변형예를 나타낸 도면이다.
도 6d는, 도 4의 어닐링 공정(단계 S16b)에서의 기밀 상태의 변형예를 나타낸 도면이다.
도 7a는, 도 4의 어닐링 공정(단계 S16b)에서의 기밀 상태의 다른 일례를 나타낸 도면이다.
도 7b는, 도 7a의 기밀 상태의 변형예를 나타낸 도면이다.
도 7c는, 도 7a의 기밀 상태의 다른 변형예를 나타낸 도면이다.
도 8은, 도 4의 어닐링 공정(단계 S16b)에서의 기밀 상태의 또 다른 일례를 나타낸 도면이다.
도 9a는, 도 4의 어닐링 공정(단계 S16b)에서의 기밀 상태의 또 다른 일례를 나타낸 도면이다.
도 9b는, 도 9a의 기밀 상태의 변형예를 나타낸 도면이다.
도 10은, 도 4의 어닐링 공정(단계 S16b)에 의한 AlN 완충층 표면의 평탄화 메커니즘 및 원자간력 현미경에 의한 관찰상을 나타낸 도면이다.
도 11은, 실시형태에 관한 사파이어 기판의 클리닝 후의 표면 상태를 나타낸 도면이다.
도 12는, 실시형태에 관한 사파이어 기판의 클리닝을 위한 어닐링 온도를 변화시켰을 때의 질화알루미늄의 결정성을 나타낸 도면이다.
도 13은, 실시형태에 관한 사파이어 기판의 클리닝을 위한 어닐링 온도와 질화알루미늄의 결정성의 관계를 나타낸 도면이다.
도 14는, 실시형태에 관한 사파이어 기판의 클리닝을 위한 어닐링 온도와 사파이어 기판 및 질화알루미늄의 결정성의 관계를 나타낸 도면이다.
도 15는, 실시형태에 관한 AlN 완충층의 프리플로우와 질화알루미늄의 결정성의 관계를 나타낸 도면이다.
도 16은, 평가를 위해 제조한, 완충층으로서의 AlN막이 형성된 복수의 질화물 반도체 기판의 제조 조건 및 평가 결과를 나타낸 도면이다.
도 17은, 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판에 대해, 어닐링 공정(단계 S16b)에서의 어닐링 전후의 AlN막의 표면 상태를 나타낸 도면이다.
도 18은, 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판에 대해, 어닐링 공정(단계 S16b)에서의 온도(℃)와 AlN막의 XRC 반치폭의 관계를 나타낸 도면이다.
도 19는, 실시형태에서의 완충층으로서의 AlN막이 형성된 질화물 반도체 기판에 대해, 어닐링 공정(단계 S16b)에서의 어닐링 전후의 AlN막의 XRC 반치폭의 변화를 나타낸 도면이다.
도 20은, 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판에 대해, 어닐링 공정(단계 S16b)에서의 온도(℃)와 X선 회절에 의해 측정된 AlN막의 격자 상수(a)의 관계를 나타낸 도면이다.
도 21은, 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판에 대해, AlN막의 격자 상수(a)와 AlN막의 (10-12)면에서의 XRC 반치폭의 관계를 나타낸 도면이다.
도 22는, 실시형태에서의 완충층으로서의 AlN막이 형성된 3종류의 질화물 반도체 기판의 AlN막에서의 불순물의 농도 프로파일을 나타낸 도면이다.
도 23은, 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판의 투과 전자현미경에 의한 절단면의 관찰상을 나타낸 도면이다.
도 24는, 평가를 위해 제조한, 완충층으로서의 AlN막이 형성된 복수의 질화물 반도체 기판의 제조 조건 및 평가 결과(AlN막과 커버 부재의 간격을 바꾼 경우)를 나타낸 도면이다.
도 25a는, 어닐링 공정(단계 S16b)에서의 기판 온도와 어닐링 시간을 바꾸어 질화물 반도체 기판을 제조한 경우에 얻어진 AlN막 표면의 원자간력 현미경에 의한 관찰상을 나타낸 도면이다.
도 25b는, 도 25a에 나타난 관찰상의 일부에 대해 얻어진 표면 거칠기(RMS값)를 나타낸 도면이다.
도 26은, 어닐링 공정(단계 S16b)을 거쳐 얻어진 질화물 반도체 기판에 대해, 후 공정으로서 표면 처리를 실시한 실험에서의 조건을 나타낸 도면이다.
도 27은, 도 26에 나타난 실험 결과(결정성의 변화)를 나타낸 도면이다.
도 28은, 기판의 가열장치의 개요를 나타낸 블럭도이다.
도 29는, 가열장치에서 사용하는 기판 홀더의 일례를 나타낸 상면도와 단면도이다.
도 30은, 기판 홀더의 일례를 나타낸 단면도이다.
도 31a는, 기판 홀더의 응용예를 나타낸 단면도이다.
도 31b는, 기판 홀더의 응용예를 나타낸 단면도이다.
도 31c는, 기판 홀더의 응용예를 나타낸 단면도이다.
이하, 본 발명의 실시형태에 대해 도면을 이용하여 상세히 설명한다. 이하의 설명에서는 질화알루미늄을 AlN, 질화알루미늄갈륨을 AlGaN, 질화알루미늄갈륨인듐을 AlGaInN, 사파이어를 Al2O3, 탄화규소를 SiC로 나타낸 경우도 있다.
또한, 이하에서 설명하는 실시형태는 모두 본 발명의 바람직한 일 구체예를 나타낸 것이다. 이하의 실시형태에서 나타난 수치, 형상, 재료, 구성요소, 구성요소의 배치 위치 및 접속 형태, 단계, 단계의 순서 등은 일례로, 본 발명을 한정하는 취지가 아니다. 본 발명은, 청구범위에 의해 특정된다. 따라서, 이하의 실시형태에서의 구성요소 중 독립 청구항에 기재되지 않은 구성요소에 대해서는, 임의의 구성요소로 설명된다.
(실시형태 1)
[질화물 반도체 기판의 구성]
우선, 도 1 및 도 2를 참조하면서, 실시형태에 관한 질화물 반도체 기판에 대해 설명한다. 도 1은, 본 실시형태에 관한 질화물 반도체 기판의 개략도이다. 도 2는, 도 1에 나타낸 질화물 반도체 기판의 제조방법을 나타낸 개략도이다.
도 1에 나타낸 바와 같이, 본 실시형태에 관한 질화물 반도체 기판(1)은, 기판의 일례인 사파이어 기판(2)과, 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층의 일례인 질화알루미늄 완충층(AlN 완충층)(3)과, 완충층 상에 재성장된 제2 Ⅲ족 질화물 반도체의 일례인 질화알루미늄층(AlN층)(4)이 적층된 구성이다. 또한, 기판은 사파이어에만 한정되지 않고, 사파이어, 탄화규소(SiC) 및 질화알루미늄(AlN) 중 적어도 하나로 이루어지는 기판이면 된다. 또, 제1 Ⅲ족 질화물 반도체 및 제2 Ⅲ족 질화물 반도체는, 질화알루미늄(AlN)에만 한정되지 않고, AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)으로 표시되는 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN) 또는 질화알루미늄갈륨인듐(AlNGaIn)이어도 된다.
상세하게는, 본 실시형태에서는 도 2의 (a)에 나타낸 바와 같이, 질화물 반도체 기판(1)은, 사파이어 기판(2)의 (0001)면 상에 AlN 완충층의 전구체(3a)가 형성되어 있다. AlN 완충층의 전구체(3a)는, 소정의 온도에서 어닐링됨으로써, 도 2의 (b)에 나타낸 바와 같이, AlN 완충층(3)으로서 형성되어 있다. 또한, 도 2의 (c)에 나타낸 바와 같이, AlN 완충층(3) 위에는 AlN층(4)이 더 형성되어 있다.
이와 같이 구성함으로써, 표면이 평탄하면서 고품질인 AlN층(4)을 갖는 질화물 반도체 기판(1)이 형성된다.
[질화물 반도체 기판의 제조장치]
다음으로, 도 3a를 참조하면서 실시형태에 관한 질화물 반도체 기판의 제조장치에 대해 설명한다. 도 3a는, 본 실시형태에 관한 질화물 반도체 기판의 제조장치인 MOVPE(metal organic vapor phase epitaxy) 장치의 개략도이다.
MOVPE법은, 유기금속 화합물과 수소 화합물 등을 원료로 하여 열분해 반응에 의해 반도체 박막을 기판 상에 퇴적시키는 성장법이다. 도 3a에 나타낸 바와 같이, MOVPE 장치(10)는, 사파이어 기판(2) 등에 반도체 박막을 퇴적시키기 위한 기판(11)을 올려놓는 기판 트레이(12)와 히터(13)와 열전대(14)와 온도제어장치(15)와 가압 가스 흡기구(16)와 재료 가스 흡기구(17)와 반응 가스 흡기구(18)와 외압 가스 공급구(19)와 리액터(20)와 배기구(21)와 방사 온도계(22)와 투시창(23)을 구비하고 있다.
기판(11)은, 기판 트레이(12) 상에 설치되어 히터(13)로 가열된다. 기판(11)의 중심 부근에 설치된 열전대(14)에 의해, 기판(11) 근처의 MOVPE 장치(10) 내의 온도가 모니터되며, 온도제어장치(15)에 의해 원하는 온도가 되도록 제어되고 있다.
가압 가스 흡기구(16)는, 기판의 표면에 재료 가스, 반응 가스를 기판의 표면에 분사하는 방향으로 반응 가스의 방향을 제어하는 가압 가스를 흡기하기 위한 흡기구이다. 재료 가스 흡기구(17)는, 트리메틸알루미늄(TMAl) 등의 Al 원료와 캐리어 가스를 기체 상태로 공급하는 흡기구이다. 반응 가스 흡기구(18)는, 암모니아(NH3) 가스와 캐리어 가스를 공급하기 위한 흡기구이다. 외압 가스 공급구(19)는, 리액터(20) 내의 기압을 원하는 압력으로 하기 위한 외압 가스를 공급하는 공급구이다. 일정 유량으로 공급되는 가압 가스, 재료 가스, 반응 가스 및 외압 가스는 배기구(21)로부터 배기된다.
방사 온도계(22)는, 적외선을 이용하여 MOVPE 장치(10)의 투시창(23)으로부터 기판(11)의 중심 부근의 표면 온도를 측정하는 것이다. 여기서, 가압 가스, 캐리어 가스 및 외압 가스에는 H2, N2 또는 이들의 혼합 가스가 사용된다.
도 3b에, 상기한 열전대(14)에 의한 온도(이하, '장치 열전대 온도'라고도 한다)와 방사 온도계(22)에 의한 기판 온도(이하, '기판 표면 온도'라고도 한다)의 측정값의 상관도를 나타낸다. 기판 온도란, 기판(11)의 표면 온도를 말하는 것으로, 일례로 기판(11)으로서 사파이어 기판(2)을 이용한 경우에 대해 설명한다.
도 3b에는, 장치 열전대 온도인 1060, 1160, 1260, 1360, 1400℃의 각각에 대해 측정된 기판 온도 1001, 1087, 1179, 1266, 1295℃의 점과 그들 점을 지나는 근사 직선이 나타나 있다. 근사 직선은, 장치 열전대 온도를 tx, 기판 온도를 ty라 한 경우에, (tx, ty)로서 (1060, 1001) 및 (1400, 1295)의 2점을 지나는 이하의 식으로 표시된다.
기판 온도(ty)=0.865×장치 열전대 온도(tx)＋84.1
장치 열전대 온도와 기판 온도의 차이는, 열전대(14)가 기판(11)의 표면보다 히터(13) 가까이에 설치되어 있는 것, 및 온도계로서의 교정값의 차이 등이 포함되기 때문이다. 또한, 열전대(14)와 방사 온도계(22)에 의한 기판 온도의 측정값의 상관은, 기판 트레이(12) 상에 올려지는 기판(11)의 종류에 따라 상술한 상관과 다른 경우가 있다.
[질화물 반도체 기판의 제조방법]
다음으로, 도 4 및 도 5를 참조하면서, 실시형태에 관한 질화물 반도체 기판의 제조방법에 대해 설명한다. 도 4는, 본 실시형태에 관한 질화물 반도체 기판의 제조방법을 나타낸 플로차트이다. 도 5는, 본 실시형태에 관한 질화물 반도체 기판의 제조방법을 나타낸 타임차트이다.
사파이어 기판(2) 위에 대한 AlN층의 성막은, 도 3a에서 설명한 MOVPE법에 의해 실시된다. 또한, AlN층의 성막 방법은 MOVPE법으로 한정하지 않고, 스퍼터링법, 하이드라이드 기상 성장(Hydride vapor phase epitaxy: HVPE)법, 분자선 에피택시(Molecular beam epitaxy: MBE)법 등이어도 된다. 또, AlN층을 성막하는 사파이어 기판(2)의 면방위는 사파이어 c면에 한정되지 않고, a면, r면, n면, m면 및 그들 면으로부터 ±4° 이내의 오프각의 오차를 포함하는 것이어도 된다. 또한, 기판 재료는 상술한 바와 같이 사파이어에 한정되지 않고, SiC, AlN 등이어도 된다.
도 4에 나타낸 바와 같이, 처음에 사파이어 기판(2)이 준비된다(단계 S10). 이 단계(S10)는 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판을 준비하는 준비 공정의 일례이다. 여기서는, 예를 들면 c면 배향을 갖는 직경 2인치의 사파이어 기판(2)이 준비된다. 사파이어 기판(2)은, MOVPE 장치(10)의 기판 트레이(12)에 배치된다.
다음으로, 사파이어 기판(2)의 표면이 클리닝된다(단계 S12). 이 공정을 클리닝 공정이라고 한다. 사파이어 기판(2)의 클리닝은, 반응 용기 내에 H2 가스가 도입되어 압력 30Torr의 H2 가스 분위기 중에서 사파이어 기판(2)이 가열됨으로써 실시된다.
구체적으로는, 도 5의 (a)에 나타낸 바와 같이, 시각 t0에서 기판 트레이(12)에 올려진 사파이어 기판(2)의 가열이 개시되어, 기판 가열용 장치 열전대 온도가 1250℃(기판 온도로 약 1165℃)에 이르는 시각 t1까지 급격히 기판 가열용 장치 열전대 온도가 상승된다. 기판 가열용 장치 열전대 온도가 1250℃에 이르면, 기판 가열용 장치 열전대 온도가 1300℃(기판 온도로 약 1210℃)에 이르는 시각 t2까지 히터(13)에 의해 완만하게 기판 가열용 장치 열전대 온도가 상승된다. 이는, 설정 온도 이상으로 가열되는 것을 방지하기 위해 실시한다. 기판 가열용 장치 열전대 온도가 1300℃에 이르면, 시각 t3까지 기판 가열용 장치 열전대 온도 1300℃에서 가열이 계속된다. 시각 t1에서 t2까지의 시간은 예를 들면 5분이고, 또한 시각 t2에서 시각 t3까지의 시간은 예를 들면 5분이며, 따라서 시각 t1에서 시각 t3까지의 시간은 예를 들면 10분간이다. 그보다 장시간의 클리닝, 예를 들면 30분의 클리닝을 실시하면 표면은 거칠어진다.
시각 t3에서 사파이어 기판(2)의 클리닝이 종료되면, 사파이어 기판(2)은 시각 t3에서 시각 t4까지 동안 AlN 완충층의 전구체(3a)를 형성하기 위한 온도(여기서는, 기판 가열용 장치 열전대 온도 1200℃(기판 온도로 약 1120℃))까지 자연 냉각된다.
다음으로, 사파이어 기판(2) 위에 AlN 완충층의 전구체(3a)를 형성하기 전에, 시각 t4에서 시각 t5까지 NH3 가스가 선행 도입된다(단계 S14). 이 공정을 프리플로우 공정이라고 한다. 시각 t4에서 시각 t5까지의 시간은, 예를 들면 30초이다.
프리플로우 공정 시간은 MOVPE 장치(10)의 형상에 의존하지만, 이용한 MOVPE 장치(10)에서는 3초 정도에서 가스는 치환되어 선행 도입 효과가 발생한다. 따라서, 프리플로우 공정 시간은, 반응 용기인 리액터(20) 내가 가스 치환되는 시간보다 긴 시간이 바람직하다. 프리플로우 공정에 의해, 사파이어 기판(2)의 표면은 H2 가스 분위기 중에 따른 클리닝에 의해 O 원자의 탈리가 일어난다. NH3의 프리플로우에 의해 사파이어 기판(2)의 표면에 질소 원자가 선행 도입되므로, 사파이어 기판(2)의 표면에 있는 Al 원자와 N 원자의 결합이 사파이어 기판(2)의 전면에서 균일하게 발생한다. 따라서, 후술하는 바와 같이 사파이어 기판(2) 위에 형성된 AlN층(4)은, 사파이어 기판(2)의 면 내에서 배향의 동요가 적은 양질의 결정이 성장한다.
다음으로, 사파이어 기판(2) 위에 AlN 완충층(3)을 성장시키는 AlN 완충층 형성 공정을 실시한다(단계 S16). 이 단계(S16)는, 기판 상에 Ⅲ족 질화물 반도체(제1 Ⅲ족 질화물 반도체)로 이루어지는 완충층을 형성하는 완충층 형성 공정의 일례이다.
이 단계(S16)는, 도시된 바와 같이, AlN 완충층의 전구체(3a)를 성장시키는 공정(단계 S16a)과, 성장된 AlN 완충층의 전구체(3a)를 어닐링(열처리)하는 공정(단계 S16b)으로 이루어진다. 단계 S16a는 기판 상에 Ⅲ족 질화물 반도체를 형성하는 Ⅲ족 질화물 반도체 형성 공정의 일례이며, 단계 S16b는 형성된 Ⅲ족 질화물 반도체의 주면으로부터 Ⅲ족 질화물 반도체의 성분이 해리되는 것을 억제하기 위한 커버 부재로 Ⅲ족 질화물 반도체의 주면을 덮은 기밀 상태에서, Ⅲ족 질화물 반도체가 형성된 기판을 어닐링하는 어닐링 공정의 일례이다. 여기서 '해리'란, 이탈하여 빠져나가는 것을 말하며, 승화, 증발 및 확산이 포함된다. 또, 반도체(또는 기판)의 '주면'이란, 그 위에 다른 재료가 적층(또는 형성)되는 경우의 적층(형성)되는 측의 표면을 말한다. 또한, 특허문헌 2의 AIN 에피택셜막을 갖는 기판을 채워 간극을 적게 한 상태와 본 발명의 기밀 상태는 기술 사상이 다른데, 특허문헌 2에서는 산소 함유 가스와 질소 가스를 일정 유량의 가스를 공급함으로써 효과를 발휘하는데 비해 본 발명에서는 실질적으로 기밀하게 하는 것으로, 다른 기술 사상이다.
구체적으로는, 상기 단계 S16a로서, 시각 t5에는 일반적인 Ⅲ족 원료인 트리메틸알루미늄(TMAl)과 일반적인 V족 원료인 암모니아(NH3)가 MOVPE 장치(10) 내에 공급되고, 시각 t6까지 AlN 완충층의 전구체(3a)가 형성된다. AlN 완충층의 전구체(3a)는, 예를 들면 캐리어 가스를 H2로 하고, 성장 압력을 30Torr, TMAl의 유량을 15sc㎝, NH3의 유량을 1.0slm, 기판 가열용 장치 열전대 온도로 1200℃(기판 온도로 약 1120℃)로 하는 조건으로 결정의 핵이 형성되며, 또 결정이 섬 형상으로 성장한 결정 섬의 집합체이다. AlN 완충층의 전구체(3a)는, 예를 들면 300㎚의 두께까지 형성된다. AlN 완충층의 전구체(3a)가 300㎚의 두께까지 형성하는데 필요한 시간은, 예를 들면 20분이다.
또한, 본 실시형태에서는 기판 가열용 장치 열전대 온도 1200℃(기판 온도로 약 1120℃)에서 AlN 완충층의 전구체(3a)가 형성되었지만, Ⅲ족 질화물 반도체로 이루어지는 완충층의 성막 온도로는 이러한 온도에 한정되지 않고, 장치 열전대 온도 1300℃ 이하(기판 온도로 약 1210℃ 이하)에서 형성되어도 된다.
그 후, 도 5의 (b)에 나타낸 바와 같이, AlN 완충층의 전구체(3a)의 표면을 보호하기 위해 AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)은, 기판 가열용 장치 열전대 온도가 300℃까지 저하하는 시각 t7까지 N2와 NH3의 혼합 가스 분위기 중에서 자연 냉각된다. 또한, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)은, 기판 가열용 장치 열전대 온도가 실온까지 저하하는 시각 t8까지 H2 분위기 중에서 자연 냉각된다.
또한, AlN 완충층의 전구체(3a)의 두께는 300㎚에 한정되지 않고, 일반적으로 박막으로 사용할 수 있는 두께이면 된다. 예를 들면 AlN 완충층의 전구체(3a)의 두께는, 50㎚ 이상이면 된다. 또한, AlN 완충층의 전구체(3a)의 결정성을 중시하는 경우에는, AlN 완충층의 전구체(3a)의 두께는, 예를 들면 300㎚ 이상 1㎛ 이하(예를 들면 0.05~1㎛)로 하는 것이 바람직하다. AlN 완충층의 전구체(3a)의 두께가 3㎛ 이상에서는 크랙이 발생하는 경우가 있으므로, Ⅲ족 질화물 반도체로 이루어지는 완충층(3)의 막 두께는, 50㎚ 이상 3㎛ 이하가 바람직하다.
그 후, 상기 단계 S16b로서, AlN 완충층의 전구체(3a)가 어닐링되어 AlN 완충층(3)이 형성된다. 즉, 상기 단계 S16a에서 형성된 Ⅲ족 질화물 반도체(여기서는, AlN 완충층의 전구체(3a))의 주면으로부터 그 성분(질소, 알루미늄, 갈륨, 인듐 등)이 해리되는 것을 억제하기 위한 커버 부재로 Ⅲ족 질화물 반도체(여기서는, AlN 완충층의 전구체(3a))의 주면을 덮은 기밀 상태에서, Ⅲ족 질화물 반도체가 형성된 기판(여기서는, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2))이 어닐링(열처리)된다. 이 어닐링 공정에서는, 어닐링 장치(이하, '가열장치'라고도 한다)를 이용하여, 기판 온도가 1400℃ 이상 1750℃ 이하로, 또한, 질소, 아르곤, 헬륨 등의 불활성 가스 또는 불활성 가스에 암모니아 가스를 첨가한 혼합 가스의 분위기에서, 사파이어 기판(2)이 어닐링된다.
또한, 이 어닐링 공정에서의 준비 공정에서는, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)이 어닐링 장치 내에 배치되고, 어닐링 장치 내를 배기하여 진공으로 한 후에 불활성 가스 또는 혼합 가스를 유입함으로써 가스 치환을 실시하며, 그 후에 사파이어 기판(2)을 승온한다. 이때, 승온 개시 타이밍은, 어닐링 장치 내를 배기하여 진공으로 치환한 후이면 된다. 승온 시에는, 예를 들면 1000℃ 근방까지는 어닐링 장치 능력의 상한의 가열 속도로 고속으로 승온하고, 그 후에는 승온 속도를 저하시켜 승온한다.
또, 어닐링 장치 내의 불활성 가스 또는 혼합 가스의 압력은, 0.1~10기압(76~7600Torr)의 범위가 어닐링 효과를 기대할 수 있는 범위이지만, 고온시의 방폭 강도 등의 관계에서 0.5~2기압 정도로 설정된다. 원리적으로는, 이들 가스의 압력이 높은 편이 AlN 완충층(3)의 결정성 및 표면 거칠기의 개선을 기대할 수 있지만, 실험에서는 가스의 압력은 1기압 전후로 설정했다.
또한, 어닐링 장치는 후술하겠지만, 일정한 체적을 가진 가열 용기로, 기판 온도를 500℃~1800℃로 제어할 수 있는 기능, 및 장치 내에 도입하여 치환하기 위한 불활성 가스 및 혼합 가스의 압력과 유량을 제어할 수 있는 기능을 갖는 것이면 된다. 또, 어닐링 장치 내에서 실현되는 '기밀 상태'의 상세에 대하여는, 후술한다.
그 후, 도 4에 나타낸 바와 같이, AlN 완충층을 갖는 사파이어 기판을 MOVPE 장치 등의 반응 용기에 올려두고, 제1 Ⅲ족 질화물 반도체로서의 AlN 완충층(3) 위에 재성장에 의해 제2 Ⅲ족 질화물 반도체로서의 AlN층(4)이 더 형성된다(단계 S18). AlN층(4)은, 예를 들면 캐리어 가스를 N2:H2=85:15의 혼합 가스로 하고, 성장 압력을 30Torr, 기판 가열용 장치 열전대 온도를 1450℃(기판 온도로 약 1340℃)로 하는 조건으로 형성된다. 이와 같이, AlN 완충층(3) 위에 새로 성장을 실시하는 AlN층(4)은, 예를 들면 700㎚의 두께까지 형성된다.
또한, AlN층(4)의 형성은, 사파이어 기판(2) 상에 AlN 완충층(3)이 형성된 후 계속하여 실시되어도 되고, 일단 반응 용기에서 사파이어 기판(2)이 꺼내진 후, 다른 반응 용기 내에 복수의 사파이어 기판(2)이 배치되어, 당해 복수의 사파이어 기판(2)에 대해 동시에 실시되어도 된다.
또, 제1 Ⅲ족 질화물 반도체 위에 재성장되는 제2 Ⅲ족 질화물 반도체는, 질화알루미늄에 한정되지 않고, AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)으로 표시되는 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN) 또는 질화알루미늄갈륨인듐(AlNGaIn)이어도 된다.
다음으로, 상기 어닐링 공정(단계 S16b)에서의 기밀 상태에 대해 설명한다.
기밀 상태란, 어닐링 공정(단계 S16b)에서 어닐링 장치 내에서 실현되는 상태로, 상술한 바와 같이, 완충층으로 형성된 Ⅲ족 질화물 반도체의 주면으로부터 그 성분(질소, 알루미늄, 갈륨, 인듐 등)이 해리되는 것을 억제하기 위한 커버 부재로 Ⅲ족 질화물 반도체의 주면을 덮은 상태이다. 즉, 기밀 상태는 물리적인 방법으로 Ⅲ족 질화물 반도체의 주면으로부터 그 성분이 해리되는 것을 억제하고 있다. 이 상태에서는 커버 부재와 Ⅲ족 질화물 반도체의 주면 사이에서의 가스가 실질적으로 흐르지 않는 체류 상태가 된다. 이러한 기밀 상태에서 질화물 반도체 기판을 어닐링함으로써, Ⅲ족 질화물 반도체의 주면으로부터 그 성분이 해리됨으로써 주면이 거칠어지는 것이 억제된다. 또, 보다 고온에서의 어닐링이 가능해져, 표면이 평탄하면서 고품질인 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 실현된다. 이하, 기밀 상태의 구체예를 나타낸다.
도 6a는, 상기 어닐링 공정(단계 S16b)에서의 기밀 상태의 일례를 나타낸 도면이다. 여기서는, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2) 위에 AlN 완충층의 전구체(103a)가 형성된 다른 사파이어 기판(102)이, 질화알루미늄 완충층의 전구체(3a 및 103a)끼리 대향하는 방향에서 올려진 상태의 단면도가 나타나 있다. 이 양태에서는 질화알루미늄 완충층의 전구체(3a 및 103a)끼리 대향하여 접촉하고 있지만, AlN 완충층의 전구체(3a 및 103a)는 표면의 중앙부에서 5~20㎛ 정도 오목한 구조를 가지므로, 대향하는 AlN 완충층의 전구체(3a 및 103a)의 표면에 따라 최대 간격으로 10~40㎛의 기밀 공간(43)이 형성된다.
이 도 6a에 나타난 기밀 상태는, 상기 단계 S16a까지의 공정에서 제조된 2장의 기판(당해 기판 및 다른 기판)을 준비하여, 당해 기판의 Ⅲ족 질화물 반도체와 다른 기판의 Ⅲ족 질화물 반도체가 대향하도록 당해 기판의 위쪽에 다른 기판이 배치된(이 예에서는 당해 기판 위에 다른 기판이 올려진) 상태에 상당한다. 커버 부재는, 아래쪽에 위치하는 사파이어 기판(2)에 있어서는 위쪽에 위치하는 사파이어 기판(102)이 상당하며, 반대로 위쪽에 위치하는 사파이어 기판(102)에 있어서는 아래쪽에 위치하는 사파이어 기판(2)이 상당한다.
이러한 기밀 상태에 의해, 질화물 반도체 기판 위에 Ⅲ족 질화물 반도체가 대향하는 방향에서, 단지 다른 질화물 반도체 기판을 얹는 것만으로 기밀 상태가 실현되어, 특별한 지그를 이용하는 일 없이 간단히 기밀 상태가 실현된다. 또, 특별한 커버 부재를 준비하는 일 없이 2개의 질화물 반도체 기판이 동시에 어닐링된다. 또, 어닐링 중은 고온이기 때문에 열팽창 관계에서 기판이 휘어지는 방법이 바뀌기 때문에 기밀 상태는 약간 변하지만, 어닐링 후의 평가 결과에서는 그 영향은 적다.
또한, 도 6a에서는, 커버 부재는 AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)(또는, AlN 완충층의 전구체(103a)가 형성된 다른 사파이어 기판(102))이었지만, 이에 한정되지 않고, 질화알루미늄 등의 Ⅲ족 질화물 반도체, 탄소, 질화붕소(BN), 열분해 질화붕소(PBN), 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속, 지르코니아, 탄화탄탈(TaC) 중 적어도 하나의 재료로 구성되어도 된다. 또, 대향하는 사파이어 기판의 AlN 완충층의 전구체(3a, 103a)는 한쪽이 이미 어닐링된 AlN 완충층(3 또는 103)이어도 된다. 예를 들면 도 6b의 변형예에 나타난 바와 같이, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2) 위에 올려지는 커버 부재가, Ⅲ족 질화물 반도체가 형성되어 있지 않은 사파이어 기판(102)이어도 된다.
또, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)과 Ⅲ족 질화물 반도체가 형성되어 있지 않은 사파이어 기판(102)의 상하 관계는 반대이어도 된다. 또한 AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)을 동일한 방향으로 2장 이상 복수 장 적층함으로써 도 6a에서의 질화알루미늄 완충층의 전구체(3a)와 사파이어 기판(102)이 대향하게 되고, 동일한 효과가 얻어진다. 또, 평탄한 기판 정치용 대 위에서, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)을 AlN 완충층의 전구체(3a)측이 아래가 되도록 두는 것으로도 동일한 효과가 얻어진다.
예를 들면 도 6c에 나타낸 바와 같이, AlN 완충층의 전구체(3a)가 형성된 복수의 사파이어 기판(2)을 AlN 완충층의 전구체(3a)를 아래쪽을 향해 기대(46a)에 올려놓는 것에 의해서도 동일한 효과가 얻어진다. 기대(46a)는, 예를 들면 질화알루미늄 등의 Ⅲ족 질화물 반도체, 탄소, 질화붕소(BN), 열분해 질화붕소(PBN), 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속, 지르코니아, 탄화탄탈(TaC) 중 적어도 하나의 재료로 구성된다. 이 도 6c에 나타난 상태는, 도 6b에 나타난 상태의 상하 관계를 반대로 한 것을 복수 나열한 상태에 상당한다.
또한, 도 6c에서는 4개의 질화물 반도체 기판이 한 방향으로 기대(46a) 상에 나열되어 있지만, 질화물 반도체 기판의 개수 및 나열 방향은 이에 한정되지 않고, 2차원적으로 복수의 질화물 반도체 기판이 기대(46a) 상에 나열되어도 된다. 또한, 스페이서 등을 이용하여 기대(46a)를 적층함으로써, 도 6c에 나타난 상태를 적층해도 된다. 이러한 구성에 의해, 다수의 질화물 반도체 기판을 동시에 기밀 상태에서 어닐링할 수 있다. 여기서 기대(46a) 표면에 10~100㎛ 정도의 요철 홈을 형성하거나 표면을 거칠게 함으로써, 사파이어 기판(2)의 AlN 완충층 전구체(3a)가 기대에 부착되는 것을 방지하고, 또 올려놓고 꺼내는 작업성도 높일 수 있다.
또한, 도 6a~도 6c에 나타난 기밀 상태에서는, 질화물 반도체 기판(AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2))의 편면(즉, AlN 완충층의 전구체(3a)의 표면)만이 기밀 상태가 되었지만, 도 6d에 나타낸 바와 같이, 질화물 반도체 기판의 양면이(즉, 사파이어 기판(2)의 표면에 대해서도) 기밀 상태가 되어도 된다. 그때, 대향하는 면이 동일한 재질의 기판이 되도록 하는 것이 바람직하다.
6d의 (a)에서는, 사파이어 기판(502) 위에 AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)이 올려지고, 또 그 위에 AlN 기판(503)이 올려져 있다. 도 6d의 (b)에서는, 사파이어 기판(502) 위에 AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)이 올려지고, 또 그 위에 AlN 완충층의 전구체(103a)가 형성된 다른 사파이어 기판(102)이 AlN 완충층의 전구체(3a 및 103a)끼리 대향하는 방향에서 올려지고, 또 그 위에 사파이어 기판(602)이 올려져 있다. 도 6d의 (c)에서는, 사파이어 기판(502) 위에 AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)이 올려지고, 또 그 위에 AlN 완충층의 적어도 전구체(3a)에 대향하는 부분에는 AlN층(703)이 형성된 사파이어 기판(702)이 AlN 완충층의 전구체(3a) 및 AlN층(703)끼리 대향하는 방향에서 올려지고, 또 그 위에 AlN 완충층의 전구체(103a)가 형성된 다른 사파이어 기판(102)이 올려지고, 또 그 위에 AlN 기판(503)이 올려져 있다.
도 6d의 (a)~(c) 모두에서, 어닐링의 대상이 되는 AlN 완충층의 전구체가 형성된 사파이어 기판 중, AlN 완충층의 전구체의 표면은 동일한 재질의 AlN에 의해 막힘으로써 기밀 상태가 되고, 사파이어 기판의 표면은 동일한 재질의 사파이어에 의해 막힘으로써 기밀 상태가 된다. 이와 같이, 질화물 반도체 기판의 양면에 대해 대향하는 면을 동일한 재질의 기판으로 막도록 기밀 상태로 함으로써, AlN 완충층의 표면의 거칠기가 억제될 뿐만 아니라, 사파이어 기판의 표면에 대해서도 질소 가스 등에 의한 분해가 억제됨으로써 표면 거칠기가 억제된다.
도 7a는, 상기 어닐링 공정(단계 S16b)에서의 기밀 상태의 다른 일례를 나타낸 도면이다. 여기서는, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)이 기밀 용기(40)에 수용된 상태의 단면도가 나타나 있다. 기밀 용기(40)는, 예를 들면 질화알루미늄 등의 Ⅲ족 질화물 반도체, 탄소, 질화붕소(BN), 열분해 질화붕소(PBN), 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속, 지르코니아, 탄화탄탈(TaC) 중 적어도 하나의 재료로 이루어지며, 용기 본체(41)와 덮개(42)로 구성되어 AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)을 수용하고 있다. 기밀 용기(40) 중에는 질소, 아르곤, 헬륨 등의 불활성 가스 또는 불활성 가스에 암모니아를 첨가한 가스가 충전된다. 또, 불활성 가스를 주성분으로 하여 암모니아, 산소, 실란(SiH4), 모노메틸실란(SiH3CH3)이나 게르만(GeH4), 트리메틸알루미늄(TMA), 트리메틸갈륨(TMG) 등의 유기금속 가스도 혼입시켜도 된다. 또한, 용기 본체(41) 및 덮개(42)의 적어도 한쪽에는, 어닐링 장치 내를 배기하여 진공으로 치환할 때의 가스 배출을 위해, 기밀 공간(43)과 외부를 잇는 관통공(미도시)이 형성되어 있는 것이 바람직하다.
이 도 7a에 나타난 기밀 상태는, 완충층으로서의 Ⅲ족 질화물 반도체가 형성된 기판이 용기 본체와 덮개로 구성되는 기밀 용기에 수용된 상태에 상당한다. 커버 부재는, 기밀 용기(40)를 구성하는 덮개(42)이다. Ⅲ족 질화물 반도체(여기서는, AlN 완충층의 전구체(3a))의 주면과 덮개(42) 사이의 거리는 약 0.5㎜이며, 이 사이에 기밀 공간(43)이 형성된다. 주면과 덮개(42) 사이의 거리는 약 0.5㎜에 한정되지 않고, 도 6a에서 나타낸 접촉 상태에서 1㎜ 이하의 범위이면 효과를 발휘하는 것이다.
이러한 기밀 상태에 의해 질화물 반도체 기판은 기밀 용기에 수용되므로, 기밀 용기의 덮개가 커버 부재로 기능하여 기밀 상태를 형성함과 함께 기밀 용기에 의해서도 기밀 상태가 형성되므로, 보다 확실히 기밀 상태가 유지된다.
또한, 도 7a에서는 하나의 기밀 용기에 하나의 질화물 반도체 기판이 수용되었지만, 이러한 형태에 한정되지 않고. 도 7b 및 도 7c에 나타난 바와 같이, 복수의 질화물 반도체 기판이 하나의 기밀 용기에 수용되어 어닐링되어도 된다.
도 7b에서는, AlN 완충층의 전구체(3a)가 형성된 3개의 사파이어 기판(2)이, 예를 들면 탄소로 이루어지는 용기 본체(41a)와 예를 들면 사파이어로 이루어지는 덮개(42a)로 구성된 기밀 용기(40a)에 수용되어 있다. 용기 본체(41a)의 측면에는, 바닥면에 가까운 곳에 가스 치환용 관통공(45a)이 형성되어 있다. 커버 부재는, 기밀 용기(40a)를 구성하는 덮개(42a)이다. Ⅲ족 질화물 반도체(여기서는, AlN 완충층의 전구체(3a))의 주면과 덮개(42a) 사이의 거리는 약 0.5㎜이며, 이 사이에 기밀 공간(43)이 형성되지만, 전술한 바와 같이 주면과 덮개(42a) 사이의 거리는 약 0.5㎜에 한정되지 않는다. 또, 용기 본체(41a)는 AlN 완충층에 대한 탄소의 영향을 피하기 위해 질화붕소, 탄화규소 등으로 코팅할 수 있다. 또한 용기 본체(41a)는 산화알루미늄 다결정체, 사파이어, AlN 다결정체 등으로 구성된 것이어도 된다. 또 용기 본체(41a)와 덮개(42a)는 도 7b의 형상에 한정되지 않고, 덮개(42a)를 용기 본체(41a)의 개구 면적보다 큰 면적의 덮개로 하여 용기 본체(41a) 위에 올려놓기만 해도 된다. 이러한 용기 구조로 함으로써, 스퍼터링법 등의 성막 공정을 용기 본체(41a) 상에서 실시하여 성막 종료 후에 분위기 가스의 교체를 실시한 후, 온도를 크게 내리는 일 없이 외부로부터 덮개(42a)를 슬라이드시켜 용기 본체(41a)를 덮고, 고온 처리를 실시함으로써 연속하여 성막 공정, 어닐링 공정을 실시할 수 있어, 질화물 반도체 기판의 생산 효율이 향상된다.
도 7c에서는, AlN 완충층의 전구체(3a)가 형성된 3개의 사파이어 기판(2)이, 예를 들면 탄화규소를 코팅한 용기 본체(41b)와 예를 들면 사파이어로 이루어지는 덮개(42b)로 구성된 기밀 용기(40b)에 수용되어 있다. 용기 본체(41b)의 측면에는, 바닥면에 가까운 곳에 가스 치환용 관통공(45b)이 형성되어 있다. 커버 부재는, 기밀 용기(40b)를 구성하는 덮개(42b)이다. Ⅲ족 질화물 반도체(여기서는, AlN 완충층의 전구체(3a))의 주면과 덮개(42b) 사이의 거리는 약 0.5㎜이며, 이 사이에 기밀 공간(43)이 형성되지만, 전술한 바와 같이 주면과 덮개(42a) 사이의 거리는 약 0.5㎜에 한정되지 않는다.
이들 도 7b 및 도 7c에 나타난 구성에 의해 복수의 질화물 반도체 기판에 대해 동시에 기밀 상태에서의 어닐링이 실시되어, 질화물 반도체 기판의 생산 효율이 향상된다. 또한, 사파이어 기판, AlN 완충층 각각에, 보다 가까운 부분을 동일 재료로 하여 용기 본체(41, 41a, 41b)가 사파이어로 구성되고, 덮개(42, 42a, 42b)가AlN으로 구성되어 있는 것이 바람직하다.
도 8은, 상기 어닐링 공정(단계 S16b)에서의 기밀 상태의 또 다른 일례를 나타낸 도면이다. 여기서는, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)의 위쪽에, AlN 완충층의 전구체(103a)가 형성된 다른 사파이어 기판(102)을 AlN 완충층의 전구체(3a 및 103a)끼리 대향하는 방향에서, 고정된 상태의 상면도(도 8의 (a)) 및 도 8의 (a)의 AA 단면도(도 8의 (b))가 나타나 있다. 보다 구체적으로는, 2개의 사파이어 기판(2 및 102)은, 2개의 사파이어 기판(2 및 102)의 측면을 덮는 띠 부재(50)에 의해 서로 고정되어 있다. 띠 부재(50)는, 도 8의 (a)에 나타난 바와 같이 원통 구조를 가지며, 내측면에 2개의 사파이어 기판(2 및 102)을 일정 거리(1㎜ 이하, 바람직하게는 0.1㎜ 이하의 거리)만큼 이간시키는 스페이서로서의 돌기부(50a)를 갖는다. 이러한 띠 부재(50)에 의해 돌기부(50a)를 사이에 두도록 2개의 사파이어 기판(2 및 102)이 AlN 완충층의 전구체(3a 및 103a)끼리 대향한 상태에서 서로 고정되고, 2개의 사파이어 기판(2 및 102)과 돌기부(50a)로 둘러싸이는 기밀 공간(43)이 형성된다. 띠 부재(50)는, 예를 들면 질화알루미늄 등의 Ⅲ족 질화물 반도체, 탄소, 질화붕소(BN), 열분해 질화붕소(PBN), 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속, 지르코니아, 탄화탄탈(TaC) 중 적어도 하나의 재료로 구성된다.
또한, 돌기부(50a)는 필수가 아니며, 설치되지 않아도 된다. 그때는, 2개의 사파이어 기판(2 및 102)은, 도 6a에 나타난 바와 같이, 질화알루미늄 완충층의 전구체(3a 및 103a)끼리 대향하여 주연부에서 접촉한다.
이 도 8에 나타난 기밀 상태는, 상기 단계 S16a까지의 공정에서 제조된 2장의 기판(당해 기판 및 다른 기판)을 준비하여, 당해 기판의 Ⅲ족 질화물 반도체와 다른 기판의 Ⅲ족 질화물 반도체가 대향하도록 당해 기판의 주연부에 설치된 스페이서를 사이에 두고 당해 기판의 위쪽에 다른 기판이 올려진 상태에 상당한다. 커버 부재는, 도 6a와 마찬가지로, 아래쪽에 위치하는 사파이어 기판(2)에 있어서는 위쪽에 위치하는 사파이어 기판(102)이 상당하며, 반대로 위쪽에 위치하는 사파이어 기판(102)에 있어서는 아래쪽에 위치하는 사파이어 기판(2)이 상당한다.
이러한 기밀 상태에 의해, 질화물 반도체 기판 위에 스페이서를 사이에 두고 다른 질화물 반도체 기판이 올려지므로, 2개의 질화물 반도체 기판의 Ⅲ족 질화물 반도체끼리 접촉하는 것이 회피되어, 2개의 Ⅲ족 질화물 반도체의 표면 전체에 걸쳐 어닐링에 의한 표면 평탄화가 실시된다. 또한, 2개의 질화물 반도체 기판은, 띠 부재(50)에 의해 확실히 고정된다.
도 9a는, 상기 어닐링 공정(단계 S16b)에서의 기밀 상태의 또 다른 일례를 나타낸 도면이다. 여기서는, 복수의 오목부(52a 및 52b)가 형성된 기판 홀더(52)의 각 오목부에, AlN 완충층의 전구체가 형성된 2개의 사파이어 기판이, 스페이서를 사이에 두고 질화알루미늄 완충층의 전구체끼리 대향하는 방향에서 겹쳐 수용되어 있는 모습(단면도)이 나타나 있다. 즉, 기판 홀더(52)의 오목부(52a)에는, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)의 위쪽에 AlN 완충층의 전구체(103a)가 형성된 사파이어 기판(102)이 스페이서(54a)를 사이에 두고 질화알루미늄 완충층의 전구체(3a 및 103a)끼리 대향하는 방향에서 겹쳐 수용되어 있다. 마찬가지로, 기판 홀더(52)의 오목부(52b)에는, AlN 완충층의 전구체(203a)가 형성된 사파이어 기판(202)의 위쪽에 AlN 완충층의 전구체(303a)가 형성된 사파이어 기판(302)이 스페이서(54b)를 사이에 두고 AlN 완충층의 전구체(203a 및 303a)끼리 대향하는 방향에서 겹쳐 수용되어 있다.
기판 홀더(52) 및 스페이서(54a 및 54b)는, 예를 들면 질화알루미늄 등의 Ⅲ족 질화물 반도체, 탄소, 질화붕소(BN), 열분해 질화붕소(PBN), 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속, 지르코니아, 탄화탄탈(TaC) 중 적어도 하나의 재료로 구성된다. 스페이서(54a 및 54b)는, 예를 들면 사파이어 기판의 외형에 맞춘 원환 형상의 판체로, 상하 2개의 사파이어 기판(2 및 102)(202 및 302)을 일정 거리(1㎜ 이하, 바람직하게는 0.1㎜의 거리)만큼 이간시킴으로써, 상하 2개의 사파이어 기판과 스페이서로 둘러싸이는 기밀 공간(43)을 형성한다.
이 도 9a에 나타난 기밀 상태는, 상기 단계 S16a까지의 공정에서 제조된 2장의 기판(당해 기판 및 다른 기판)을 준비하여, 당해 기판의 Ⅲ족 질화물 반도체와 다른 기판의 Ⅲ족 질화물 반도체가 대향하도록 당해 기판의 주연부에 설치된 스페이서를 사이에 두고 당해 기판의 위쪽에 다른 기판이 올려진 상태에 상당한다. 커버 부재는, 도 6a와 마찬가지로, 아래쪽에 위치하는 사파이어 기판(2)(또는 202)에 있어서는 위쪽에 위치하는 사파이어 기판(102)(또는 (302))이 상당하며, 반대로 위쪽에 위치하는 사파이어 기판(102)(또는 (302))에 있어서는 아래쪽에 위치하는 사파이어 기판(2)(또는 202)이 상당한다.
이러한 기밀 상태에 의해 질화물 반도체 기판 위에 스페이서를 사이에 두고 다른 질화물 반도체 기판이 올려지므로, 2개의 질화물 반도체 기판의 Ⅲ족 질화물 반도체끼리 접촉하는 것이 회피되어, 2개의 Ⅲ족 질화물 반도체 표면의 전체에 걸쳐 어닐링에 의한 표면의 평탄화가 실시된다. 또, 각 질화물 반도체 기판은, 각 오목부에 수용되어. 어닐링 중에 이동하게 되는 것이 방지된다. 또한, 복수의 질화물 반도체 기판에 대해 동시에 기밀 상태에서의 어닐링이 실시되어. 질화물 반도체 기판의 생산 효율이 향상된다.
또한, 기판 홀더를 이용한 어닐링 방법으로는, 도 9a에 나타난 방법에만 한정되지 않고, 도 9b에 나타난 바와 같이, AlN 완충층의 전구체(3a)가 형성된 복수의 사파이어 기판(2)을 AlN 완충층의 전구체(3a)를 아래쪽을 향해 기판 홀더(51)에 수용한 상태에서 기대(46b)에 올려놓는 것에 의해서도 동일한 효과가 얻어진다. 각각의 기판 홀더(51)는, AlN 완충층의 전구체(3a)를 아래쪽을 향한 사파이어 기판(2)을 수용하는 홀더로 기능함과 함께, AlN 완충층의 전구체(3a)와 기대(46b) 사이에 기밀 공간을 형성하기 위한 스페이서로도 기능한다. 기판 홀더(51) 및 기대(46b)는, 예를 들면 질화알루미늄 등의 Ⅲ족 질화물 반도체, 탄소, 질화붕소(BN), 열분해 질화붕소(PBN), 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속, 지르코니아, 탄화탄탈(TaC) 중 적어도 하나의 재료로 구성된다.
또한, 도 9b에서는 복수의 질화물 반도체 기판이 한 방향으로 기대(46b) 상에 나열되어 있지만, 2차원적으로 나열되어도 된다. 또, 스페이서 등을 이용하여 기대(46b)를 적층함으로써, 도 9b에 나타난 상태를 적층해도 된다. 또한, 기판 홀더(51)가 기대(46b)에 고정되어 있으면, 도 9b에 나타난 상태를 수직으로 복수 겹쳐도 된다. 이러한 구성에 의해, 다수의 질화물 반도체 기판을 동시에 기밀 상태에서 어닐링할 수 있다.
또, 도 8에 나타난 띠 부재(50), 도 9a 및 도 9b에 나타난 기판 홀더(51 및 52)는, 원통 형상의 구조에 한정되지 않고, 질화물 반도체 기판을 어긋나지 않게 안정되게 올려놓을 수 있는 구조이면, 예를 들면 3개 이상의 기둥으로 구성되는 구조물이어도 되고, 삼각형, 사각형 등의 다각형을 도려낸 링 형상, 각통 형상의 구조물이어도 된다.
또, 탄소는, 어닐링을 위해 질화물 반도체 기판을 수용하는 가열용 용기의 재료에 적합하므로, 탄소 이외의 재료로 제작된 기판 홀더를 이용하는 경우는, 기판 홀더에 들어가는 탄소제 가열용 용기를 준비함으로써, 효율적으로 질화물 반도체 기판을 어닐링할 수 있다. 탄소제 가열용 용기의 깊이는, 2장의 기판의 위치가 어긋나지 않으면 되기 때문에 1장의 질화물 반도체 기판의 두께(예를 들면 330㎛) 이상이면 되고, 2장의 질화물 반도체 기판의 두께가 없어도 된다.
이상과 같은 기밀 상태에서의 어닐링 공정(단계 S16b)에 의해 AlN 완충층(3)의 표면이 평탄화되어, 고품질 AlN 완충층(3)이 형성된 질화물 반도체 기판이 실현된다. 도 10은, 어닐링 공정(단계 S16b)에 의한 AlN 완충층 표면의 평탄화 메커니즘(모식적 구조) 및 원자간력 현미경(AFM)에 의한 관찰상을 나타낸 도면이다. 구체적으로는, 도 10의 (a), (b) 및 (c)는 각각, 어닐링 전, 기판 온도로 1400℃에서의 어닐링 후, 및 기판 온도로 1700℃에서의 어닐링 후의 AlN 완충층의 모식적 구조(상단) 및 AFM에 의한 관찰상(하단)을 나타낸다.
도 10의 (a)에 나타낸 바와 같이, 사파이어 기판(2)의 c면 상에 형성된 AlN 완충층의 전구체(3a)는, 사파이어와 AlN의 격자의 부정합에 의해 사파이어 기판(2)에서 면 내 방향의 성장 속도가 느리기 때문에, (0001)면의 방향으로 양호하게 배향되며, 면 내 배향성의 가지런함은 양호하지 않고, 1~2°의 회전이 있는 AlN의 결정립의 집합체이므로, 결정립끼리의 계면에는 관통 전위가 형성된다. AlN 완충층의 전구체(3a)의 표면 거칠기는, 예를 들면 0.5㎚ 정도이다.
AlN 완충층의 전구체(3a)는, 상술한 어닐링 공정(단계 S16b)에서 어닐링됨으써 AlN 완충층(3)이 된다. 어닐링 공정에서, AlN 완충층의 전구체(3a)는, AlN 완충층의 전구체(3a)를 형성할 때보다 고온(예를 들면 기판 온도 1400℃)에서 어닐링됨으로써, Al 원자의 표면 이동(migration)이 촉진된다. 어닐링에 의해 AlN으로부터 이탈한 Al 원자는, 에너지적으로 안정된 사이트에 수용되어 재배열된다. 이에 의해, 도 10의 (b)에 나타낸 바와 같이, 배향이 가지런한 결정 섬을 핵으로 하여 AlN은 고상 성장하여 그레인이 되고, AlN 완충층(3)이 형성된다. 그레인의 크기는, 예를 들면 250㎚, 표면 거칠기는 0.5㎚ 정도가 유지된다.
또한, 예를 들면 기판 온도를 1700℃까지 상승하면, 도 10의 (c)에 나타낸 바와 같이, AlN 완충층(3)에서 인접하는 그레인끼리 합체되어 AlN 완충층(3)의 표면이 평탄화된다. 또, 그레인끼리의 경계에는 전위가 존재하지만, 그레인끼리 합체되어 큰 그레인이 형성됨으로써, 단위 면적당 차지하는 그레인의 수는 어닐링하는 기판 온도의 상승과 함께 감소한다. 따라서, 단위 면적당 차지하는 전위의 수도 감소한다. 따라서, 어닐링 후의 AlN 완충층(3)에서는, 관통 전위 밀도가 저감되어 표면의 평탄성이 좋고 고품질인 AlN 완충층(3)을 얻을 수 있다.
이와 같이, 기밀 상태에서의 어닐링 공정(단계 S16b)에 의해, 질화알루미늄 완충층(3)은, 표면이 평탄하고, 또한 표면측이 Al 극성이 되어 뛰어난 결정성을 갖는 고품질 완충층이 된다. 또한, 도시되지 않았지만, 어닐링의 기판 온도 1750℃에서는 AlN 완충층(3)의 결정성의 개선은 보여지지만, AlN 완충층(3)의 표면이 거칠어져, 표면 거칠기는 1㎚ 이상이 된다.
[질화물 반도체 기판의 특성 및 효과]
다음으로, 도 11~도 27을 참조하면서, 본 실시형태에 관한 제조방법에 의해 제조한 질화물 반도체 기판의 특성에 대해 설명한다.
먼저, 클리닝 공정 후의 사파이어 기판(2)의 특성에 대해 설명한다. 도 11은, 본 실시형태에 관한 사파이어 기판(2)의 클리닝 후의 표면 상태를 나타낸 도면이다. 도 12는, 본 실시형태에 관한 사파이어 기판(2)의 클리닝 시의 어닐링 온도를 변화시켰을 때의 질화알루미늄의 결정성을 나타낸 도면이다. 도 13은, 본 실시형태에 관한 사파이어 기판(2)의 클리닝 시의 어닐링 온도와 AlN의 결정성의 관계를 나타낸 도면이다. 도 14는, 본 실시형태에 관한 사파이어 기판(2)의 클리닝을 위한 어닐링 온도와 사파이어 기판(2) 및 AlN의 결정성의 관계를 나타낸 도면이다.
도 11은, 클리닝 공정에서의 사파이어 기판(2)의 기판 가열용 장치 열전대 온도를 1150℃(기판 온도로 약 1080℃), 1250℃(기판 온도로 약 1165℃), 1350℃(기판 온도로 약 1250℃)로 한 경우의 사파이어 기판(2)의 표면 거칠기를 원자간력 현미경(AFM)에 의해 1㎛×1㎛의 영역에서 관측한 관측상이다. 도 11의 (a)는 클리닝(어닐링) 전, 도 11의 (b)는 기판 가열용 장치 열전대 온도 1150℃인 경우, 도 11의 (c)는 기판 가열용 장치 열전대 온도 1250℃인 경우, (d)는 기판 가열용 장치 열전대 온도 1350℃인 경우의 사파이어 기판(2)의 표면 거칠기의 관측 결과를 나타내고 있다.
사파이어 기판(2)의 표면 상태는, 사파이어 기판(2) 위에 형성되는 AlN 완충층의 전구체(3a) 및 AlN층(4)의 표면 상태에 크게 영향을 준다. 표면이 거친 사파이어 기판(2) 위에 AlN 완충층의 전구체(3a) 및 AlN층(4)을 형성한 경우에는, AlN 완충층의 전구체(3a) 및 AlN층(4)의 표면도 거칠어져, 표면이 평탄하면서 고품질인 질화물 반도체 기판(1)을 형성하는 것은 어렵다.
클리닝 전의 사파이어 기판(2)에서는 도 11의 (a)에 나타낸 바와 같이, 입자상의 요철 형상이 관측되고 있다. 이때의 사파이어 기판(2)의 표면 거칠기는, 예를 들면 0.19㎚이다.
사파이어 기판(2)을 기판 가열용 장치 열전대 온도 1150℃까지 가열한 경우에는, 도 11의 (b)에 나타낸 바와 같이, 사파이어 기판(2)의 표면에는, 도 11의 (a)에 나타낸 입자상의 요철 형상이 사라지고, 원자층 스텝이 관측되고 있다. 이때의 사파이어 기판(2)의 표면 거칠기는, 예를 들면 0.19㎚이다. 따라서, 이 도 11의 (b)로부터, 클리닝 공정에서의 사파이어 기판(2)의 가열 온도로서 장치 열전대 온도로 1150℃(기판 온도로 약 1080℃)이면, 양호한 결과가 얻어짐을 알 수 있다. 또한, 도시하지 않았지만, 클리닝 공정에서의 사파이어 기판(2)의 가열 온도의 하한으로서 장치 열전대 온도로 970℃(기판 온도로 약 920℃)이면, 양호한 결과가 얻어지는 경우가 있음을 알 수 있다.
사파이어 기판(2)을 기판 가열용 장치 열전대 온도 1250℃까지 가열한 경우에는, 도 11의 (c)에 나타낸 바와 같이, 사파이어 기판(2)의 표면은, 도 11의 (a)에 나타낸 입자상의 요철 형상이 사라지고, 광범위에서 원자층 스텝이 균일하게 관측되고 있다. 이때의 사파이어 기판(2)의 표면 거칠기는 예를 들면 0.05㎚이며, 기판 가열용 장치 열전대 온도가 1150℃인 경우(도 11의 (b))보다 평탄화되어 있다. 이상적으로는, 원자 2개 또는 1개씩의 단차가 균일하게 형성된 원자층 스텝인 것이 바람직하다. 따라서, 이 도 11의 (c)로부터, 클리닝 공정에서의 사파이어 기판(2)의 가열 온도로서 장치 열전대 온도로 1250℃(기판 온도로 약 1165℃)에 가까운 온도이면, 양호한 결과가 얻어짐을 알 수 있다.
또한, 사파이어 기판(2)을 기판 가열용 장치 열전대 온도 1350℃까지 가열하면, 도 11의 (d)에 나타낸 바와 같이, 스텝 번칭(step bunching)이 관측되고 있다. 즉, 도 11의 (d)에서는 원자층 스텝은 관측되지 않으며, 사파이어 기판(2)의 표면에 큰 패임이 출현하여 표면이 거친 구조임을 알 수 있다. 따라서, 이 도 11의 (d)로부터, 클리닝 공정에서의 사파이어 기판(2)의 가열 온도로서 장치 열전대 온도로 1350℃(기판 온도로 약 1250℃)까지 승온하면, 양호한 결과가 얻어지지 않음을 알 수 있다.
또한, 스텝 번칭은, 사파이어 기판(2)을 기판 가영용 장치 열전대 온도 1300℃ 정도까지 가열했을 때에 출현하기 시작한다. 이때의 패임의 높이는, 일례로 1.45nm이다. 따라서, 클리닝 공정에서의 사파이어 기판(2)의 가열 온도의 상한으로서 장치 열전대 온도로 1300℃(기판 온도로 약 1210℃)인 것이 바람직하다.
이상과 같이, 도 11에 나타난 관측 결과 등으로부터, 클리닝 공정에서의 사파이어 기판(2)의 가열 온도로서 장치 열전대 온도 970℃ 이상 1300℃ 이하(기판 온도로 약 920℃ 이상 1210℃ 이하)이면, 사파이이 기판 표면의 결정성을 양호하게 할 수 있다.
또, 도 12는, 온도를 바꾸어 사파이어 기판(2)의 클리닝을 실시하고, 그 위에 AlN 완충층의 전구체를 1200℃에서 형성한 후, 또 1500℃에서 AlN층(4)의 성장을 실시한 시료에 대해 결정성을 확인한 결과이다. NH3의 프리플로우 공정은 30초이다. AlN층(4)의 결정성은, XRD(X-Ray Diffraction)에 의한 (0002)면 및 (10-12)면의 ω(omega) rocking curve(X선 로킹커브, 이하 XRC라고 한다.) 측정으로 얻어지는 회절 피크의 반치폭(FWHM: Full Width at Half Maximum)의 값에 의해 확인할 수 있다. 이 값(이하, XRC 반치폭이라고 한다.)이 작을수록, 즉 얻어지는 회절 피크가 샤프할수록 결정성이 양호함을 나타낸다. 또한, XRC 반치폭의 단위는 arcsec(”)이다. 또, 이용한 입사 X선의 확산폭은 32arcsec이다.
도 12의 (a)는, AlN층의 (0002)면의 XRC의 관측 결과를 나타내고 있다. AlN층의 (0002)면의 XRC 반치폭은, 사파이어 기판(2)을 기판 가열용 장치 열전대 온도 1150℃에서 클리닝한 경우에 598arcsec, 기판 가열용 장치 열전대 온도 1200℃에서 클리닝한 경우에 76arcsec, 기판 가열용 장치 열전대 온도 1225℃에서 클리닝한 경우에 71arcsec, 기판 가열용 장치 열전대 온도 1250℃에서 클리닝한 경우에 50arcsec, 기판 가열용 장치 열전대 온도 1275℃에서 클리닝한 경우에 81arcsec, 기판 가열용 장치 열전대 온도 1300℃에서 클리닝한 경우에 173arcsec, 기판 가열용 장치 열전대 온도 1350℃에서 클리닝한 경우에 209arcsec으로 관측되고 있다.
도 12의 (b)는, AlN층의 (10-12)면의 XRC의 관측 결과를 나타내고 있다. AlN층의 (10-12)면의 XRC 반치폭은, 사파이어 기판(2)을 기판 가열용 장치 열전대 온도 1150℃에서 클리닝한 경우에 1015arcsec, 기판 가열용 장치 열전대 온도 1200℃에서 클리닝한 경우에 911arcsec, 기판 가열용 장치 열전대 온도 1225℃에서 클리닝한 경우에 858arcsec, 기판 가열용 장치 열전대 온도 1250℃에서 클리닝한 경우에 796arcsec, 기판 가열용 장치 열전대 온도 1275℃에서 클리닝한 경우에 1651arcsec으로 관측되고 있다. 또, 사파이어 기판(2)을 기판 가열용 장치 열전대 온도 1350℃ 및 1350℃에서 클리닝한 경우는, XRC의 관측 결과에서 더블 피크가 관측되어 결정성이 양호하지 않음이 확인되고 있다.
또, 도 13에 나타낸 바와 같이, 사파이어 기판(2)의 클리닝을 위한 어닐링 온도와 AlN층(4)의 결정성의 관계로부터, AlN층의 (0002)면의 XRC 반치폭은, 사파이어 기판(2)을 기판 가열용 장치 열전대 온도 1200℃ 이상 1300℃ 이하에서 클리닝한 경우에 작고, 1275℃를 초과하면 서서히 커지고 있다. 또, AlN층의 (10-12)면의 XRC 반치폭은, 사파이어 기판(2)을 기판 가열용 장치 열전대 온도 1150℃ 이상 1275℃ 이하에서 클리닝한 경우에 작고, 1275℃를 초과하면 급격히 커지고 있다.
또, 사파이어 기판(2) 표면의 표면 거칠기(RMS)는, 기판 가열용 장치 열전대 온도 1200℃ 이상 1300℃ 이하에서는 작고, 1250℃인 경우가 가장 작아지고 있다. 따라서, 사파이어 기판(2) 표면의 평탄성과 상관이 있어, 사파이어 기판(2) 표면의 평탄성이 좋은 경우에는 AlN층(4)의 평탄성도 양호함을 알 수 있다.
도 14는, 사파이어 기판의 클리닝을 위한 어닐링을 기판 가열용 장치 열전대 온도 1250℃ 및 1350℃로 했을 때의 XRD(X-Ray Diffraction)에 의한 AlN층의 (10-12)면 및 사파이어 기판(2)의 (11-23)면에서의 Φ(phi) 측정으로 얻어지는 회절 피크를 나타낸 도면이다. 도 14의 (a)에 나타낸 바와 같이, 기판 가열용 장치 열전대 온도 1250℃에서는, AlN층의 (10-12)면 및 사파이어 기판(2)의 (11-23)면 모두, 회절 피크는 phi가 0deg로 관측되어 에피택셜하게 결정이 성장하고 있음을 알 수 있다. 즉, AlN층의 (10-12)면과 사파이어 기판(2)의 (11-23)면의 결정 방위는 일치하고 있다. 한편, 도 14의 (b)에 나타낸 바와 같이, 기판 가열용 장치 열전대 온도 1350℃에서는, 사파이어 기판(2)의 (11-23)면에서는 회절 피크는 phi가 0deg로 관측되고 있지만, AlN층의 (10-12)면에 대해서는 회절 피크는 phi가 ＋1.5deg와 -1.5deg 부근의 2곳에서 관측되는 이른바 더블 피크가 보여져, 결정성에 대해서도 회절이 넓어서 악화되고 있음을 알 수 있다.
따라서, 사파이어 기판(2)의 클리닝을 위한 어닐링은, 사파이어 기판(2) 표면의 평탄성이 양호해지는 온도에서 실시하는 것이 바람직하다.
이상으로, 사파이어 기판(2) 표면의 클리닝 공정에서, 클리닝을 위한 어닐링 온도의 하한은, 사파이어 기판(2)에 출현하는 원자층 스텝의 폭이 작은 기판 가열용 장치 열전대 온도에서 970℃(기판 온도로 약 920℃) 이상, 바람직하게는 1150℃(기판 온도로 약 1080℃) 이상, 보다 바람직하게는 장치 열전대 온도로 1200℃(기판 온도로 약 1120℃) 이상으로 하는 것이 바람직하다. 또, 사파이어 기판(2)의 클리닝을 위한 어닐링 온도의 상한은, 사파이어 기판(2)에 스텝 번칭이 발생하지 않는 기판 가열용 장치 열전대 온도로 1300℃(기판 온도로 약 1210℃) 이하로 하는 것이 바람직하다.
다음으로, AlN 완충층의 전구체(3a)를 형성하는 공정에서 프리플로우를 실시한 경우의 AlN 완충층의 전구체의 특성에 대해 설명한다. 도 15는, AlN 완충층의 전구체에 대해 프리플로우와 결정성의 관계를 나타낸 도면이다.
도 15의 (a)는, 프리플로우 시간을 -3초, -1초, 0초, 3초, 6초, 30초, 300초로 변화시킨 경우의 AlN층(4)의 (0002)면의 XRC 반치폭을 직경 50㎜ 웨이퍼의 분포를 중심으로부터의 거리로 나타낸 도면이다.
프리플로우 시간은, TMAl 가스를 도입하는 시각을 기준 시각(0초)으로 하여, 기준 시각에 대해 NH3 가스를 선행한 시간을 나타내고 있다. 즉, TMAl 가스를 도입하는 시각(기준 시각)보다 3초 빨리 NH3 가스를 도입한 경우의 프리플로우 시간은 3초, 기준 시각보다 3초 늦게 NH3 가스를 도입, 즉 TMAl 가스를 선행 도입한 경우의 프리플로우 시간은 -3초이다.
도 15의 (a)에 나타낸 바와 같이, AlN층의 전구체(3a)의 (0002)면에 대해 프리플로우 시간을 -3초, -1초, 0초로 한 경우에는, AlN층(4)의 결정성은 사파이어 기판(2)의 위치에 따라 다르다. 상세하게는, 사파이어 기판(2)의 오리엔테이션 플랫(Orientation Flat)이 형성된 측의 영역의 XRC 반치폭은, 오리엔테이션 플랫이 형성된 측과 반대측 영역의 XRC 반치폭보다 크다. 즉, 사파이어 기판(2)의 tilt각 방향으로 결정성의 편차가 발생하고 있다.
이에 대해, 프리플로우 시간을 3초, 6초, 30초, 300초로 한 경우에는, 사파이어 기판(2)의 오리엔테이션 플랫이 형성된 측 영역의 XRC 반치폭과 오리엔테이션 플랫이 형성된 측과 반대측 영역의 XRC 반치폭은 거의 동일하여, 편차는 적다. 또, 프리플로우 시간을 3초, 6초, 30초, 300초로 한 경우는, 프리플로우 시간을 -3초, -1초, 0초로 한 경우에 비해 XRC 반치폭이 작고, 결정성은 양호하다.
또, AlN의 전구체(3a)의 (10-12)면에 대해서는, 도 15의 (b)에 나타낸 바와 같이, -3초, -1초, 0초, 3초, 6초로 길게 함에 따라 XRC 반치폭이 작아져, 3초 이상 30초 이하에서 XRC 반치폭이 거의 일정 값을 나타내고 있다. 따라서, 3초 이상 30초 이하에서 결정성은 양호하다. 또한, 프리플로우 시간을 300초로 한 경우에는, 사파이어 기판(2)의 에지에서 AlN의 전구체(3a) 표면이 질화되어, 결정성이 좋지 않은 것으로 되어 있다.
사파이어 기판(2)의 표면은, H2 가스 분위기 중에 따른 클리닝에 의해 O 원자의 탈리가 발생한다. NH3 가스를 선행 도입하여 프리플로우를 실시함으로써, NH3의 프리플로우에 의해 사파이어 기판(2)의 표면에 질소 원자가 선행 도입되므로, 사파이어 기판(2)의 표면에 있는 Al 원자와 N 원자의 결합이 사파이어 기판(2)의 전면에서 균일하게 발생한다. 따라서, 후술하는 바와 같이 사파이어 기판(2) 위에 형성된 AlN의 전구체(3a)는, 면 내에서 배향의 동요가 적은 양질의 결정으로 성장한다. 예를 들면 프리플로우 시간을 30초로 한 경우, AlN의 전구체(3a)의 (0002)면의 XRC 반치폭은 72arcsec, (10-12)면의 XRC 반치폭은 833arcsec으로, 결정성의 편차가 가장 적은 AlN의 전구체(3a)를 얻을 수 있다.
다음으로, 기밀 상태에서의 어닐링 공정(단계 S16b)의 효과를 확인하기 위해, 각종 조건 하에서 사파이어 기판 상에 AlN 완충층(AlN막)이 형성된 복수의 질화물 반도체 기판을 제조하여 평가했으므로, 그 결과를 설명한다.
도 16은, 평가를 위해 제조한 완충층으로서의 AlN막이 형성된 복수의 질화물 반도체 기판의 제조 조건 및 평가 결과를 나타낸 도면이다. 어닐링 시간은 1시간이다. 여기서는, 18개의 질화물 반도체 기판의 샘플(기판 No.1a~11a, 기판 No.1b~3b, 기판 No.1c~4c)에 대해, 제조 조건으로서 어닐링 공정(단계 S16b)에서의 기판 온도('온도([℃]'), 'AlN막 체적 방법', 'AlN막 두께[㎚]', 어닐링 공정에서의 '기밀 상태', 어닐링 공정에서의 '분위기 가스'가 나타나며, 평가 결과로서 어닐링 전후의 AlN막의 (0002)면 및 (10-12)면의 XRC 반치폭('어닐링 전 XRC', '(0002)[arcsec)]', '(10-12)[arcsec)]', '어닐링 후 XRC', '(0002)[arcsec)]', '(10-12)[arcsec)]', AlN막의 '표면 상태'가 나타나 있다.
또한, '기밀 상태'에서, 'AlN/Sap.'은 도 6a에 나타난 기밀 상태, 즉 커버 부재로서 AlN막이 형성된 사파이어 기판을 이용하여 기밀 공간을 형성한 것을 의미하며, 'AlN 상자'는 도 7a에 나타난 기밀 상태, 즉 AlN막이 형성된 사파이어 기판을 기밀 용기에 수용하여 기밀 공간을 형성한 것을 의미하고, 'Sap.'은 도 6b에 나타난 기밀 상태, 즉 커버 부재로서 사파이어 기판을 이용하여 기밀 공간을 형성한 것을 의미한다. 또, '표면 상태'에서, '○'은 원자간력 현미경(AFM)에 의한 AlN막 관찰에서의 표면 거칠기(RMS)가 1㎚ 미만이었음을 의미하고, '△'은 원자간력 현미경(AFM)에 의한 AlN막 관찰에서의 표면 거칠기(RMS)가 1㎚ 이상 10㎚ 이하이었을 의미하고, '×'는 AlN막의 표면이 비경면으로 거칠기가 커서 원자간력 현미경(AFM)에 의한 관찰을 할 수 없었음을 의미한다.
또, 도 16의 (a)는 본 실시형태의 실시예로, '기밀 상태'로서 'AlN/Sap.'의 상태에서 제조한 11종류의 기판 No.1a~11a의 제조 조건 및 평가 결과를 나타낸다. 도 16의 (b)는 본 실시형태의 다른 실시예로, '기밀 상태'로서 'AlN 상자' 및 'Sap.'을 이용하여 제조한 3종류의 질화물 반도체 기판의 제조 조건 및 평가 결과를 나타낸다. 도 16의 (c)는 비교예로, '기밀 상태'로서 '없음'의 상태(기밀 상태가 아닌 개방 상태)에서 제조한 4종류의 기판 No.1c~4c의 제조 조건 및 평가 결과를 나타내고 있다.
이 도 16의 어닐링 후의 (0002)면 및 (10-12)면에서의 XRC 반치폭에 대해, 도 16의 (c)에 나타난 비교예에 관한 기판(개방 상태에서 어닐링한 기판)과 도 16의 (a) 및 (b)에 나타난 실시예에 관한 기판(기밀 상태에서 어닐링한 기판)을 비교하여 알 수 있는 바와 같이, 기판 온도 1400℃ 이상 1750℃ 이하에서 도 6a 및 도 7a에 나타난 바와 같은 기밀 상태에서 어닐링함으로써, 개방 상태에서 어닐링하는 경우에 비해 AlN막의 XRC 반치폭이 대폭 작아져, AlN막의 결정성이 대폭 개선된다.
특히, AlN막의 (0002)면에서의 XRC 반치폭에 대해서는, 기밀 상태에서의 어닐링에 의해 100arcsec 이하라는 매우 결정성이 높은 질화물 반도체 기판(기판 No.1a, 기판 No.2a, 기판 No.4a, 기판 No.5a, 기판 No.7a, 기판 No.8a, 기판 No.1 b, 기판 No.3b)이 얻어진다 또, AlN막의 (10-12)면에서의 XRC 반치폭에 대해서는, 기밀 상태에서의 어닐링에 의해 어닐링 전에 비해 1/10 이하로 개선되는 질화물 반도체 기판이나 400arcsec 이하라는 매우 결정성이 높은 질화물 반도체 기판(기판 No.4a, 기판 No.5a, 기판 No.7a~No.10a, 기판 No.3b)이 얻어진다.
또, 도 16의 '표면 상태'에 대해, 도 16의 (c)에 나타난 비교예에 관한 기판(개방 상태에서 어닐링한 기판)과 도 16의 (a) 및 (b)에 나타난 실시예에 관한 기판(기밀 상태에서 어닐링한 기판)을 비교하여 알 수 있는 바와 같이, 기판 온도 1400℃ 이상 1750℃ 이하에서 도 6a 및 도 7a에 나타난 바와 같은 기밀 상태에서 어닐링함으로써, 개방 상태에서 어닐링하는 경우에 비해 AlN막의 표면 상태가 평탄화된다.
도 17은, 본 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판(AlN막의 막 두께가 약 170㎚ 및 약 340㎚의 기판)에 대해, 어닐링 공정(단계 S16b)에서의 어닐링 전후의 AlN막의 표면 상태를 나타낸 도면이다. 여기서는, 어닐링 전, 기판 온도 1600℃에서의 어닐링 후, 기판 온도 1650℃에서의 어닐링 후 및 기판 온도 1700℃에서의 어닐링 후에, 원자간력 현미경(AFM)에 의한 AlN막 표면의 관찰상 및 표면 거칠기(RMS값)가 나타나 있다. 도면 안의 '＃'에 이어지는 부호는 관찰 대상 기판으로, 도 16에 나타난 기판 No.에 상당한다.
이 도 17에 나타난 관찰상으로부터 알 수 있는 바와 같이, 본 실시예에 관한 기판은 모두 어닐링에 의해 AlN막의 표면이 평탄화된다. 또, 도 17에 나타난 AlN막의 막 두께 340㎚에서의 관찰상으로부터 알 수 있는 바와 같이, 어닐링 시의 온도가 높아질수록 AlN막의 표면은 거칠기(RMS)가 작아져 평탄화된다.
도 18은, 본 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판(AlN막의 막 두께가 약 170㎚ 및 약 340㎚의 기판)에 대해, 어닐링 공정(단계 S16b)에서의 기판 온도(℃)와 AlN막의 XRC 반치폭의 관계를 나타낸 도면이다. 구체적으로는, 도 18의 (a)는 AlN막의 (0002)면에 대해 어닐링 공정에서의 기판 온도(℃)와 XRC 반치폭의 관계를 나타내며, 도 18의 (b)는 AlN막의 (10-12)면에 대해 어닐링 공정에서의 기판 온도(℃)와 XRC 반치폭의 관계를 나타낸다. 도면 안의 '＃'에 이어지는 부호는 플롯의 대상이 된 기판으로, 도 16에 나타난 기판 No.에 상당한다.
이 도 18에 나타난 관계로부터 알 수 있는 바와 같이, AlN막의 막 두께가 약 340㎚의 기판(No.3a, No.6a, No.8a)에 대해서는, 대략 어닐링 시의 온도가 높아질수록 XRC 반치폭이 작아져, 결정성이 좋아진다.
또, AlN막의 (0002)면 및 (10-12)면 모두에서, 기판 온도 1700℃에서는 2종류의 질화물 반도체 기판(AlN막의 막 두께가 약 170㎚ 및 약 340㎚의 기판)에 대해, XRC 반치폭이 거의 동일한 값((0002)면에서는 50arcsec 이하, (10-12)면에서는 400arcsec 이하)으로 수속되고 있음을 알 수 있다. 즉, 기판 온도 1700℃에서의 어닐링에 의해, AlN막의 전체(막 두께 방향의 전체)에 걸쳐 평탄화가 완료되었다고 생각된다.
도 19는, 본 실시형태에서의 완충층으로서의 AlN막이 형성된 질화물 반도체 기판에 대해, 어닐링 공정(단계 S16b)에서의 어닐링 전후의 AlN막의 XRC 반치폭의 변화를 나타낸 도면이다. 구체적으로는, 도 19의 (a)는, 도 16에서의 기판 No.7a의 AlN막의 (0002)면에 대해, 기판 온도 1700℃에서의 어닐링 전후의 AlN막의 XRC 회절 피크 및 XRC 반치폭의 변화를 나타낸다. 도 19의 (b)는, 도 16에서의 기판 No.7a의 AlN막의 (10-12)면에 대해, 기판 온도 1700℃에서의 어닐링 전후의 AlN막의 XRC 회절 피크 및 XRC 반치폭의 변화를 나타낸다.
이 도 19의 (a)로부터 알 수 있는 바와 같이, 기판 No.7a의 AlN막의 (0002)면에서의 XRC 반치폭은, 어닐링 전에는 317arcsec이었지만, 기판 온도 1700℃에서의 어닐링 후에는 49arcsec이 되어, AlN막의 결정성이 대폭 개선되었다. 또, 도 19의 (b)로부터 알 수 있는 바와 같이, 기판 No.7a의 AlN막의 (10-12)면에서의 XRC 반치폭은, 어닐링 전에는 5779arcsec이었지만, 기판 온도 1700℃에서의 어닐링 후에는 287arcsec가 되어, AlN막의 결정성이 대폭 개선되었다
도 20은, 본 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판(AlN막의 막 두께가 약 170㎚ 및 약 340㎚의 기판)에 대해, 어닐링 공정(단계 S16b)에서의 기판 온도(℃)와 X선 회절에 의해 측정된 AlN막의 격자 상수(a)의 관계를 나타낸 도면이다. 도면 안의 '＃'에 이어지는 부호는 플롯의 대상이 된 기판으로, 도 16에 나타난 기판 No.에 상당한다.
이 도 20으로부터 알 수 있는 바와 같이, AlN막의 막 두께가 약 170㎚ 및 약 340㎚ 모두에서, 어닐링 시의 온도가 높아질수록 AlN막의 격자 상수(a)는 작아진다. 이는, 어닐링에 의해 AlN층에서의 결정립의 경계(결정립계)가 저감됨에 따른다.
도 21은, 본 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판(AlN막의 막 두께 170㎚ 및 340㎚)에 대해, AlN막의 격자 상수(a)와 AlN막의 (10-12)면에서의 XRC 반치폭의 관계를 나타낸 도면이다. 구체적으로는, 동일한 기판에 대해, 도 20에 나타난 격자 상수(a)와 AlN막의 (10-12)면에서의 XRC 반치폭의 관계를 플롯한 도면이다. 도면 안의 '＃'에 이어지는 부호는, 플롯의 대상이 된 기판으로, 도 16에 나타난 기판 No.에 상당한다.
이 도 21로부터 알 수 있는 바와 같이, AlN막의 막 두께가 약 170㎚ 및 약 340㎚의 모두에서, AlN막의 격자 상수(a)가 작을수록 AlN막의 (10-12)면에서의 XRC 반치폭은 작아져, 뛰어난 결정성을 나타낸다.
도 22는, 본 실시형태에서의 완충층으로서의 AlN막이 형성된 3종류의 질화물 반도체 기판의 AlN막에서의 불순물(산소 원자(O), 탄소 원자(C) 및 실리콘 원자(Si))의 농도 프로파일(표면으로부터의 깊이와 불순물의 농도의 관계)을 나타낸 도면이다. 도면 안의 '＃'에 이어지는 부호는 플롯의 대상이 된 기판으로, 도 16에 나타난 기판 No.에 상당한다. 구체적으로는, AlN막의 성막 방법 및 어닐링 공정에서의 기판 온도는 각각, 도 22의 (a)에서는 스퍼터링법 및 1600℃이며, 도 22의 (b)에서는 스퍼터링법 및 1700℃이며, 도 22의 (c)에서는 MOVPE법 및 1700℃이다.
이 도 22로부터 다음 사항을 알 수 있다. 즉, 같은 스퍼터링법으로 AlN막을 성막했지만 어닐링 시의 온도가 다른(1600℃, 1700℃) 2종류의 질화물 반도체 기판의 AlN막에서의 산소 원자의 농도 프로파일(도 22의 (a) 및 (b))로부터, AlN막 중에는 사파이어 기판으로부터의 산소 원자가 확산되고 있는 것, 및 그 산소 원자의 농도는 어닐링 시의 온도가 높을수록 많은 것을 알 수 있다.
또, 어닐링 시의 온도는 동일(1700℃)하지만 AlN막의 성막 방법이 스퍼터링법과 MOVPE법에서 다른 질화물 반도체 기판의 AlN막에서의 탄소 원자와 실리콘 원자의 농도 프로파일(도 22의 (b) 및 (c))로부터, 스퍼터링법에 따른 AlN막에서 보여지는 탄소 원자 및 실리콘 원자는 어닐링 전부터 AlN막에 혼입되어 있던 것으로 판단할 수 있고, 또한 MOVPE법에 의한 AlN막에서는 스퍼터링법에 의한 AlN막에 비해 탄소 원자와 실리콘 원자의 AlN막에 대한 혼입이 낮음(도 22의 (c))을 알 수 있다.
또한, 스퍼터링법에 의해 성막된 완충층으로서의 AlN막은, 불순물로서의 실리콘 원자, 산소 원자 및 탄소 원자의 각각을 1018/㎤ 이상 포함한다. 그럼에도 불구하고, AlN막의 (10-12)면에서의 XRC 반치폭에 대해서는, 개방 상태에서 어닐링한 경우에는 1000arcsec보다 큰 값이 되지만(도 16의 (c)), 기밀 상태에서 어닐링한 경우에는 1000arcsec 이하로 되어 있다(도 16의 (a) 및 (b)). 즉, 스퍼터링법에 따라 실리콘 원자, 산소 원자 및 탄소 원자의 불순물을 포함한 AlN막의 완충층을 형성한 경우라도, 본 실시형태의 어닐링 공정(단계 S16b)을 실시함으로써, (10-12)면에서의 XRC 반치폭이 1000arcsec 이하라는 매우 결정성이 높은 질화물 반도체 기판이 실현됨을 알 수 있다.
도 23은, 본 실시형태에서의 완충층으로서의 AlN막이 형성된 2종류의 질화물 반도체 기판의 투과 전자현미경에 의한 정대축 전자선 입사 조건에서의 절단면의 관찰상을 나타낸 도면이다. 구체적으로는, AlN막의 성막 방법 및 어닐링 공정(단계 S16b)에서의 기판 온도는 각각, 도 23의 (a)에서는 스퍼터링법 및 1600℃이며, 도 23의 (b)에서는 스퍼터링법 및 1700℃이다. 이들 2종류의 질화물 반도체 기판은, 도 16에 나타난 기판 No.3a(도 23의 (a)), 기판 No.8a(도 23의 (b))에 상당한다.
도 23의 (a) 및 (b)에 나타난 AlN막의 절단면에서, 대략 막 두께의 방향으로 뻗는 선상(線狀) 모양이 전위이다. 전위 밀도는, 도 23의 (a)에서는 4.5×109㎝-2로 추측되며, 도 23의 (b)에서는 9×108㎝-2로 추측된다. 이로부터, 1700℃에서 어닐링된 질화물 반도체 기판에서는, 1600℃에서 어닐링된 질화물 반도체 기판과 비교하여 전위 밀도가 1/5로 저감했음을 알 수 있다.
도 24는, 평가를 위해 제조한 완충층으로서의 AlN막이 형성된 복수의 질화물 반도체 기판의 제조 조건 및 평가 결과를 나타낸 도면으로, 특히 어닐링 공정(단계 S16b)에서의 Ⅲ족 질화물 반도체(AlN막)의 주면과 커버 부재의 간격을 바꾼 경우의 평가 결과를 나타내고 있다. 여기서는, 4개의 질화물 반도체 기판의 샘플(기판 No.3d, 3e, 4d, 4e)에 대해 제조 조건 및 평가 결과가 나타나 있다.
또한, 표 중의 제조 조건 및 평가 결과의 항목은, 기본적으로 도 16에 도시된 것과 동일하다. 단, 제조 조건으로서 '간격(㎛)'이 추가되어 있다. '간격(㎛)’은, AlN막과 커버 부재 사이의 거리이다. 커버 부재는, 표 중의 '커버 물질' 행에 기재되어 있는 바와 같이, 기판 No.3d~4d에 대해서는 'AlN/Sap.((도 6a에 나타난 기밀 상태를 형성하기 위해, 대상 기판에 대향하도록 AlN막이 형성된 다른 기판을 올려놓은 상태)'이며, 기판 No.4e에 대해서는 '없음(커버 부재가 없다)'이다. 또, 표 중의 '온도 {℃}'는 기판 바로 아래의 온도이다. 또, 평가 항목으로서 'RMS(㎚)'가 추가되어 있다.
도 24에서의 평가 항목 '열처리 후 XRC', '표면 상태' 및 'RMS'로부터 알 수 있는 바와 같이, 커버 부재를 이용한 기밀 상태에서 어닐링 처리가 실시됨으로써(기판 No.3d~4d), 개방 상태에서 어닐링되는 경우(기판 No.4e)에 비해 AlN막의 결정성(특히, (0002)면에서의 결정성)이 개선되었다. 즉, Ⅲ족 질화물 반도체의 주면과 커버 부재 사이의 거리는 1㎜ 이하(예로 860㎛), 바람직하게는 0.5㎜ 이하(예로 430㎛), 더 바람직하게는 0㎜(도 6a와 같이 기판에 대향하도록 다른 기판이 올려진 상태)가 바람직하다. 또한, 도 6a와 같이 기판에 다른 기판이 올려진 상태이더라도, 상술한 바와 같이 쌍방의 기판 표면의 중앙부가 5~20㎛ 정도 오목한 구조를 가지므로, 최대 간격으로 10~40㎛의 기밀 공간이 형성되어 있다고 생각된다.
도 25a는, 어닐링 공정(단계 S16b)에서의 기판 온도와 어닐링 시간을 바꾸어 본 실시형태에서의 질화물 반도체 기판을 제조한 경우에 얻어진 완충층으로서의 AlN막 표면의 원자간력 현미경(AFM)에 의한 관찰상(도 25a의 (a)는 5㎛×5㎛의 관찰상, 도 25a의 (b)는 1㎛×1㎛의 관찰상)을 나타낸 도면이다. 여기서는, 질화물 반도체 기판은, 기판 온도로서 1515℃, 1615℃, 1665℃ 및 1715℃로 하고, 어닐링 시간으로서 20min, 60min, 3h, 6h로 하고, 그들 기판 온도 및 어닐링 시간의 조합 각각(일부 조합 제외)의 제조 조건으로 어닐링 공정이 실시되고 있다.
도 25b는, 도 25a에 나타난 관찰상의 일부(기판 온도 및 어닐링 시간의 조합이, 1715℃에서 1h, 1615℃에서 3h, 1615℃에서 6h, 1665℃에서 6h)에 대해 얻어진 표면 거칠기(RMS값)를 나타낸 도면이다. 또한, 도 11에 나타난 관찰상에 대해 설명한 바와 같이, 도 25b에 나타난 모든 기판에 대해, 사파이어 기판의 표면에 원자층 스텝이 관측되고 있다.
도 25a 및 도 25b에 나타난 관찰상 및 RMS로부터 알 수 있는 바와 같이, 어닐링 시의 기판 온도가 높을수록, 또한 어닐링 시간이 길수록 AlN막의 표면은 거칠기(RMS)가 작아져 평탄화된다.
다음으로, 어닐링 공정 후에 실시되는 바람직한 공정인 표면 처리에 대해 설명한다. 본 실시형태에 관한 질화물 반도체 기판의 제조방법은, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판 상에 Ⅲ족 질화물 반도체가 형성된 기판을 어닐링함으로써 AlN 완충층을 형성하는 어닐링 공정과, 어닐링한 후 기판의 표면을 처리하는 표면 처리 공정을 포함해도 된다. 표면 처리 공정에서는, 1000~1300℃의 분위기 온도에서 수소 또는 질소와 암모니아의 혼합 가스의 분위기 하에 일정 시간 AlN 완충층을 방치한다.
도 26은, 본 실시형태의 어닐링 공정(단계 S16b)을 거쳐 얻어진 질화물 반도체 기판에 대해, 후 공정으로서 표면 처리를 실시한 실험에서의 조건을 나타낸 도면이다. 여기에는, 어닐링 장치를 이용한 실험에서의 각종 조건으로서 기판 온도의 시간 경과(도 26의 (a))와 실험의 조건(도 26의 (b) '어닐링 조건')과 실험의 대상이 된 4종류의 질화물 반도체 기판(도 25a 및 도 25b에 나타난 관찰상을 얻는데 이용된 4종류의 기판(도 26의 (c)))이 나타나 있다. 즉, 어닐링 공정(단계 S16b)을 거쳐 얻어진 4종류의 질화물 반도체 기판에 대해, 수소 가스 및 암모니아 가스의 혼합 가스의 분위기, 기압 30~100Torr이고 기판 온도를 1250℃로 하여 20분간 반응시키는 표면 처리(어닐링)를 실시했다. 이때의 가스 유량은, 수소 가스가 약 3000sc㎝, 암모니아 가스는 약 200sc㎝이었다. 이러한 질화물 반도체 기판에 대한 표면 처리에 의해, 질화물 반도체 기판의 표면에 나타난 석출물이 제거되고 클리닝 되어, 양호한 표면이 형성되었다.
또한, 도 26의 (a)에 나타난 기판 온도의 시간 경과에서는, 기판 온도를 상승시킴으로써 1250℃로 하고 있지만, 반드시 기판 온도를 낮은 값부터 상승시킬 필요는 없으며, 어닐링 공정(단계 S16b) 후에 기판 온도를 하강시킴으로써 1250℃로 해도 된다. 단, AlN 완충층끼리를 대향시키거나 용기 등으로 기밀 상태로 하고 있는 경우는, 어떠한 수단에 의해 AlN 완충층을 해방시키거나 할 필요가 있다. 예를 들면 도 7a~7c 등에서는 로봇 암으로 덮개를 벗김으로써 온도를 내리지 않고 이 표면 처리 공정으로 들어갈 수 있다. 또, 도 26의 (b)에 나타난 바와 같이, 표면 처리를 위한 가스로서 수소 가스 및 암모니아 가스의 혼합 가스를 이용했지만, 질소 가스 및 암모니아 가스의 혼합 가스를 이용한 경우라도 동일한 결과가 얻어진다고 생각된다. 또, 수소 또는 질소와 암모니아의 혼합 가스에 대해서는 아르곤, 헬륨 등의 질소 이외의 불활성 가스가 포함되어 있어도 되고, 트리메틸알루미늄(TMA), 트리메틸갈륨(TMG) 등의 유기금속 가스를 포함한 혼합 가스이어도 된다.
도 27은, 도 26에 나타난 실험 결과(여기서는, 결정성의 변화)를 나타낸 도면이다. 여기서는, 실험에 이용된 4종류의 질화물 반도체 기판에 대해, 표면 처리 후의 완충층으로서의 AlN막의 (0002)면 및 (10-12)면에서의 XRC 반치폭(도 27의 (a))과, 표면 처리 전후의 AlN막의 (0002)면에서의 XRC 반치폭(도 27의 (b1)) 및 (10-12)면에서의 XRC 반치폭(도 27의 (b2))이 나타나 있다. 도 27에 나타난 실험 결과로부터 알 수 있는 바와 같이, 도 26에 나타난 표면 처리(저온 어닐링)에서는, AlN막의 결정성에 대한 변화는 보이지 않았다. 그러나, 질화물 반도체 기판의 표면에 나타난 석출물이 제거되고 클리닝되어 양호한 표면이 형성되어 있기 때문에, 도 4에서의 S16b의 후 공정이면서 S18 AlN층의 재성장 공정의 전 공정으로서 본 표면 처리 공정을 삽입함으로써, S18의 재성장에서의 AlN층의 품질을 한층 높일 수 있다.
다음으로 상기한 어닐링 처리를 실시하는 반도체 기판용 가열장치에 대해 설명한다.
도 28은 가열장치의 개략 구성을 설명하는 도면이다. 간단히 하기 위해 정면에서 본 단면도와 주요한 구성만을 기재했다. 도 28에서 60은 가열장치 전체를 나타내고 있다. 61은 가열장치(60) 내의 노 공간이다. 도 28은 단면도로, 전방 또는 후방에는 기판을 넣고 꺼내는 개폐용 문이 있지만 도시는 생략했다. 가열장치(60)인 노 전체는 대략 직육면체 또는 대략 원주 형상의 용기이며, 재질은 탄소 또는 질화붕소 등의 고내열성 소재로 제작되어 있다. 62는 고순도 카본제 용기로, 도 7에서 설명한 기밀 용기에 상당한다. 고순도 카본제 용기(62)는 노의 방식이 유도 가열인 경우는 발열 부재로서의 기능도 하지만, 본래 고온에서 안정된 물질이며, 또한 가공이 비교적 쉽고 저렴하다는 특징을 가지고 있다. 63은 고순도 카본제 용기(62)의 덮개로, 용기와 일체가 되어 어닐링하는 AlN 완충층의 전구체를 갖는 사파이어 기판을 거의 기밀 상태로 하기 위한 용기이다. 64는 가스 배출용 구멍으로, 가열하기 전에 진공 치환할 때 고순도 카본제 용기(62) 중의 가스를 배제하기 위한 것으로, 본 예에서는 직경 1㎜ 정도의 구멍이 2곳 형성되어 있다. 이 구멍은 고순도 카본제 용기(62)의 용기 측에 형성해도 된다. 65는 기판 홀더로, 이 예에서는 역시 고순도 카본을 사용하고 있지만, Ⅲ족 질화물 반도체, 탄소, 질화붕소, 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속(몰리브덴, 텅스텐, 이리듐 등의 융점이 높은 재료 및 이들의 합금 등), 지르코니아, 탄화탄탈 중에서 선택할 수 있다. 66은 온도 센서로, 도시에서는 하나지만 내부 온도의 분포를 보기 위해 복수 구비하고 있다.
67은 지령장치로, 조작자의 지시에 따라 기동, 정지, 가열 제어, 진공화, 불활성 가스 등의 유입 배출 제어 등의 지령을 내리는 장치이며, 보다 구체적으로는 프로그램으로 제어된 컴퓨터가 사용되고 있다. 앞에 기재한 진공 치환한 후에 질소 가스를 유입하면서 고속도로 승온하고, 900~1300℃ 이후에는 승온 속도를 1/2 정도로 내리는 프로그램도 이 지령장치 내에 내장되어 있다. 68은 온도센서(66)나 도시는 하지 않았지만 기압 센서로부터의 측정값을 수치화하여, 지령장치(67)로부터의 지시를 비교하는 비교장치이다. 비교장치(68)의 출력은 제어장치(69)에 전달되고, 유입 가스 제어 밸브(71), 배출 가스 제어 밸브(73)나 가열 히터(74a~74d)를 제어하는 신호를 출력한다. 70은 유입 가스 배관, 72는 배출 가스 배관인데, 각각 하나로 한정되지 않는다. 또 유입 가스는 고온으로 해 두는 편이 승온 시에 유리하기 때문에, 유입 가스의 가열장치를 구비하고 있지만 도시는 되어 있지 않다. 도 6a에서 도 9b까지의 어닐링 처리는 이러한 가열장치 내에 어떠한 형태로 안정 설치되어 고온 처리되는 것이다.
이와 같이, 본 실시형태에 관한 반도체 기판용 가열장치(60)는, 가열 히터(74a~74d)에 의해 가열 제어되는 노의 내부에, 두께 0.05~1㎛의 Ⅲ족 질화물 반도체로 이루어지는 완충층의 전구체를 가지며, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판을 유지하는 기판 홀더(65)를 기판의 가열 시에 갖는다. 여기서, 가열 히터는 제어되어 균일하게 노를 과열하는 방식이면, 유도 가열, 전파 가열, 저항 가열, 가스·석유 등의 연소 가열이어도 상관없다. 어닐링 시의 노 공간(61)은, 상온에서 일단 진공 치환된다. 그 후, 가열 히터에 의해 온도를 상승시키면서 질소, 아르곤, 헬륨 등의 불활성 가스 또는 불활성 가스에 암모니아를 첨가한 가스가 유입 가스 제어 밸브(71)를 통해 충전된다. 또, 불활성 가스를 주성분으로 하여 암모니아, 산소, 실란(SiH4), 모노메틸실란(SiH3CH3)이나 게르만(GeH4), 트리메틸알루미늄(TMA), 트리메틸갈륨(TMG) 등의 유기금속 가스도 혼입시켜도 된다. 혼합비는 20% 이하가 바람직하다. 배출 가스 제어 밸브(73)를 통해 상기 질소 가스 등이 일정한 기압이 되도록 제어함과 함께, 노 공간 내에서 발생하는 불순물이 일정량 이하가 되도록 배출되고 있다. 여기서 사용할 수 있는 가스는 염소 등의 부식성 가스를 제외하고, 상기 이외의 종류의 가스여도 혼합 가스로서 이용되어도 된다.
도 29는 기판 홀더(65)의 보다 구체적인 형상을 나타내고 있다. 도 29의 (b)에 나타낸 바와 같이 기판 홀더(65)의 상면도는 원반 형상을 하고 있고, 홀드부(65a)는 본 예의 경우 3개의 원통 형상의 구멍이 균등하게 동심원 상에 배치되어 있다. 2인치 기판의 경우는 약 52㎜ 정도의 직경으로 동일한 형상의 구멍이 배치되어 있기 때문에 상온에서는 기판과 홀더 사이에는 약 0.5㎜의 간극이 전체 둘레에 걸쳐 확보되어 있다. 깊이는 사파이어 기판을 넣는 장수에 따라 정해지지만, 2장을 넣어 어닐링하는 경우는, 최저 1장의 두께보다 조금 두꺼우면 기판은 홀드된다. 예를 들면 0.3㎜ 두께의 기판이면, 0.4㎜ 이상의 깊이가 되면 된다. 기밀도를 올리기 위해 덮개를 덮는 경우는, 기판 두께의 필요 장수배＋0.1㎜ 정도로 할 수 있다. 65b는 기판을 설치하거나 꺼낼 때 상면에서 본 경우의 반원 형상의 간극으로, 하나의 홀드부(65a)에 1개 형성되어 있지만, 2, 3개 형성해도 된다. 65C는 스페이서를 설치할 때 이용되는 T자 홈 또는 L자 홈이다. 필요에 따라 50~100㎛ 정도의 T자형 스페이서를 넣음으로써, 많은 기판을 넣었을 때 고온과 자중에 의한 용착을 방지할 수 있다. 스페이서가 불필요한 경우는 생략할 수 있다. 도 29의 (a)는 도 29의 (b)의 파선에서의 단면도이지만, 이해하기 쉽게 하기 위해, 본래 보이지 않는 양단의 홀드부(65a)도 파선으로 나타내고 있다. 여기서는, 도 6a와 마찬가지로, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)과 AlN 완충층의 전구체(103a)가 형성된 사파이어 기판(102)이, AlN 완충층의 전구체끼리 대향하도록 배치되어 있다. 본 예의 기판 홀더(65)에서는 2장씩 하나의 홀드부(65a)에서 올려놓을 수 있기 때문에, 한 번에 6장의 기판에 대해 어닐링 처리를 할 수 있다.
이와 같이, 기판 홀더(65)의 깊이는 기판 1장의 두께보다 두껍고, 기판 홀더(65)가 기판을 2장 이상 유지할 수 있는 깊이이며, 기판 홀더(65)의 재질은 Ⅲ족 질화물 반도체, 탄소, 질화붕소, 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속(몰리브덴, 텅스텐, 이리듐 및 이들의 합금), 지르코니아, 탄화탄탈 중 적어도 하나로 구성된다.
도 30은, 하나의 홀드부(65a)에 4장씩 넣은 예로, 홀드부(65a)는 도 29의 (b)와 같이 원형 배치로 해도 되고, 직선 배치로 해도 된다. 상측 2장의 기판에서는, AlN 완충층의 전구체(113a)가 형성된 사파이어 기판(112)과 AlN 완충층의 전구체(123a)가 형성된 사파이어 기판(122)이, AlN 완충층의 전구체끼리 대향하도록 배치되어 있다. 하측 2장의 기판에서는, AlN 완충층의 전구체(3a)가 형성된 사파이어 기판(2)과 AlN 완충층의 전구체(103a)가 형성된 사파이어 기판(102)이, AlN 완충층의 전구체끼리 대향하도록 배치되어 있다. 여기서 하측 기판에서 용착을 방지하기 위해, 완충층의 전구체(3a, 103a) 사이에는 100㎛ 정도 두께의 스페이서를 넣는 것이 바람직하다. 스페이서에 접촉한 부분의 수율은 나빠지지만, 사파이어 기판 상의 AlN 완충층 전체의 데미지를 줄일 수 있다. 이와 같이, 기판 홀더(65)에는, Ⅲ족 질화물 반도체로 이루어지는 완충층의 전구체를 갖는 기판이 전구체끼리 대향하도록 유지되어 있다.
도 31a~도 31c는 AlN 완충층의 결정 품질을 높임과 함께, 기판 바닥면인 사파이어의 표면 정밀도를 높이는 방법을 설명하기 위한 도면(기판 홀더의 응용예를 나타낸 단면도)이다. 도 31a는 도 29에 나타난 기판 홀더(65)를 조금 변형한 것을 나타내고 있다. 80은 사파이어 기판으로, AlN 완충층의 전구체를 갖는 기판과 동일한 재질의 원형 형상의 판이 들어가 있다. 또 81은 역시 AlN 완충층의 전구체를 갖는 기판과 동일한 재질의 사파이어로 된 상면 덮개로, 홀더가 직렬로 나열되어 있는 경우는 거의 직사각형의 박판 형상이다. 상면 덮개(81)는, 홀드부(65a)가 도 29의 (b)와 같이 동심원 형상으로 나열되어 있는 경우는, 사파이어로 된 원반 형상의 박판이다.
도 31b는 도 31a와 같은 목적의 기판 홀더를 나타내는 도면으로, 상기한 사파이어 기판(80) 대신, 상면 덮개(81)와 동일한 재질을 갖는 바닥면 덮개(80a)를 설치한 기판 홀더를 나타낸다.
도 31c는, 다른 기판 홀더를 나타내는 도면이다. 도 31a에서는 2장의 AlN 완충층의 전구체를 갖는 사파이어 기판의 전구체끼리를 대향시켜 설치했지만, 도 31c의 예에서는 1장뿐인 사파이어 기판의 AlN 완충층의 전구체를 상면을 향해 설치한 경우의 상면 덮개(82)를 AlN의 박판 혹은 AlN막을 갖는 기판으로 AlN면을 완충층의 전구체와 대향시키고 있다. 당연히 완충층의 전구체의 방향을 하향으로 한 경우는 바닥면 덮개가 AlN막을 갖는 바닥면 덮개로 하고, 상면 덮개를 사파이어판으로 할 수 있다. 즉, 기판 홀더(65)는, 바닥면 덮개(80a)와 상면 덮개(81)를 가지며, 기판을 기판 홀더(65)에 설치했을 때 바닥면 덮개(80a)에 대향하는 기판의 재질과 바닥면 덮개(80a)의 재질은 동일해지며, 상면 덮개(81)에 대향하는 기판의 재질과 상면 덮개(81)의 재질은 동일해진다.
이와 같이 기판의 재질과 대향하는 상면 덮개나 바닥면 덮개를, 접하는 기판의 재질과 동일한 재질로 함으로써, 지금까지 설명한 어닐링 시의 기밀 효과와 마찬가지로 기판면, 완충층면과 함께 표면 상태를 매우 양호하게 유지할 수 있기 때문에, 이와 같이 가공한 기판을 사용하여 제작되는 발광 소자의 발광 성능을 현격히 개량하는데 공헌하는 것이다. 당연히 기판의 재질이 탄화규소 및 질화알루미늄으로 바뀌면 상면 덮개나 바닥면 덮개도 그와 동일한 재료로 하고, 완충층의 재질도 Ⅲ족 질화물 반도체로 표현되는 재질로 대신하면 동일한 재질의 상면 덮개나 바닥면 덮개로 할 수 있다.
또한, 도 29에서는 원반 형상의 기판 홀더(65)에, 어닐링 대상인 AlN 완충층의 전구체가 형성된 사파이어 기판보다 조금 큰 원통 형상의 구멍인 홀드부(65a)가 동심원 형상으로 나열되는 형태로 설명했지만 이에 한정되지 않고, 홀드부는 사파이어 기판의 가로 방향으로 어긋나는 움직임을 규제할 수 있으면 되며, 삼각형, 사각형, 다각 형상으로 오목해도 상관없다. 또한 기판 홀더는 직육면체 형상 외 다각형의 표면 형상을 갖는 판 형상으로, 홀드부를 가로 세로로 복수 나열한 것이어도 된다. 또한 기판 홀더(65)는, 어닐링 노의 바닥면에 대해 수평으로 설치되어도, 수평으로 복수 장 설치되어도 된다. 설치 방법은 수평으로 한정하지 않고, 수직으로 1개 또는 복수개 설치해도 된다. 이 수직 설치의 경우는 도 31a~31c에서 나타낸 바닥면 덮개, 상면 덮개를 갖는 형태를 이용하는 것으로, 홀드부 내의 수직 방향의 움직임도 규제할 수 있어, 안정된 생산을 실현할 수 있다. 또한, 기판 홀더의 설치는 수평 수직으로 한정되지 않고, 일정량의 기울기를 가진 설치로, 복수 겹친 것이어도 된다. 본 발명에 의하면, 대략 일정한 노 내 온도를 유지할 수 있고, 거의 기밀 상태를 유지할 수 있는 상태를 상기한 바와 같은 형태로 실현하면, 설치 방향이나 가스 농도에 그다지 영향을 받지 않는 안정된 어닐링의 실현, 결정 정밀도가 좋은 AlN 완충층을 갖는 사파이어 기판의 생산이 가능해진다.
이상, 본 실시형태에 관한 질화물 반도체 기판은, 970℃ 이상 1300℃ 이하의 기판 가열용 장치 열전대 온도(기판 온도로 약 920℃ 이상 1210℃ 이하)에서 사파이어 기판(2)이 가열됨으로써 사파이어 기판(2)의 표면이 클리닝된다. 그 후, 사파이어 기판(2)은 암모니아 가스 분위기 중에서 프리플로우되고, 사파이어 기판(2) 위에 AlN 완충층(3)이 더 형성된다. 이에 의해, 결정성이 좋은 AlN 완충층(3)이 얻어진다. 따라서, AlN 완충층(3) 위에 형성되는 AlN층(4)의 결정성도 좋고, 표면이 평탄하고 고품질인 AlN층(4)을 얻을 수 있다. 즉, 표면이 평탄하면서 고품질인 질화물 반도체 기판(1)을 얻을 수 있다.
또, Ⅲ족 질화물 반도체로 이루어지는 완충층(상기 실시형태에서는 AlN 완충층(3))을 형성하는 완충층 형성 공정은, 기판 상에 Ⅲ족 질화물 반도체(상기 실시형태에서는, AlN 완충층의 전구체(3a))를 형성하는 Ⅲ족 질화물 반도체 형성 공정과, 형성된 Ⅲ족 질화물 반도체의 주면으로부터 Ⅲ족 질화물 반도체의 성분이 해리되는 것을 억제하기 위한 커버 부재로 Ⅲ족 질화물 반도체의 주면을 덮은 기밀 상태에서, Ⅲ족 질화물 반도체가 형성된 기판을 어닐링하는 어닐링 공정을 포함한다. 이에 의해, Ⅲ족 질화물 반도체의 주면으로부터 그 성분이 해리되는 것을 억제하기 위한 커버 부재로 Ⅲ족 질화물 반도체의 주면을 덮은 기밀 상태에서 질화물 반도체 기판이 어닐링되므로, Ⅲ족 질화물 반도체의 표면이 거칠어지는 것이 억제되어 표면이 평탄하면서 고품질인 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 실현된다. 또한, 이와 같이 뛰어난 결정성을 갖는 질화물 반도체 기판 위에 AlN, AlGaN, AlGaInN 등의 Ⅲ족 질화물 반도체를 재성장시킴으로써, 결함 밀도가 낮은 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 얻어져, 고품질 자외광 발광 소자 등이 실현될 수 있다.
또, 완충층으로서의 Ⅲ족 질화물 반도체의 표면이 거칠어지는 것이 억제되는 기밀 상태에서 질화물 반도체 기판이 어닐링되므로, 1400℃ 이상 1750℃ 이하의 기판 온도라는 매우 높은 온도에서의 열처리가 가능하게 되어, Ⅲ족 질화물 반도체의 표면이 평탄화되고, 또한, Ⅲ족 질화물 반도체에서의 결정립의 경계(결정립계)가 저감되어 전위 밀도가 저감된다.
또, 완충층으로서의 Ⅲ족 질화물 반도체의 주면에서의 가스가 실질적으로 흐르지 않는 체류 상태로 되어 있으므로, 어닐링 시에 Ⅲ족 질화물 반도체의 성분이 해리되어 빠져나가는 것이 억제되어, 표면이 평탄하면서 고품질인 Ⅲ족 질화물 반도체가 형성된 질화물 반도체 기판이 실현된다.
또, 본 실시형태에 관한 질화물 반도체 기판의 제조방법은, 사파이어 기판의 표면에 AlN층을 형성하여 이루어지는 반도체 기판의 가열에 의한 AlN 성분의 해리를 억제하기 위해, 어닐링로 내에 배치되어 반도체 기판의 움직임을 규제하는 홀더에 반도체 기판을 겹쳐 수납하는 공정과, 어닐링로 내를 불활성 가스 또는 불활성 가스에 암모니아를 첨가한 가스를 충전하는 공정과, 반도체 기판의 온도를 1400℃ 이상 1750℃ 이하에서 어닐링하는 공정을 포함한다. 이에 의해, 사파이어 기판의 표면에 AlN층을 형성하여 이루어지는 반도체 기판의 가열에 의한 AlN 성분의 해리를 억제하도록 어닐링로 내에 반도체 기판을 겹쳐 수납한 상태에서 반도체 기판이 어닐링되므로, AlN층의 표면이 거칠어지는 것이 억제되어, 표면이 평탄하면서 고품질인 AlN층이 형성된 질화물 반도체 기판이 실현된다.
또한, 본 발명의 실시형태에 관한 질화물 반도체 기판 및 그 제조방법은, 상기한 실시형태에 한정되는 것이 아니다.
예를 들면 상술한 실시형태에서는 제1 및 제2 Ⅲ족 질화물 반도체의 형성 방법으로는, 유기금속 기상 성장(metal organic vapor phase epitaxy: MOVPE)법, 스퍼터링법으로 한정하지 않고, 하이드라이드 기상 성장(hydride vapor phase epitaxy: HVPE)법, 분자선 에피택시(Molecular beam epitaxy: MBE)법 등을 사용해도 된다.
또, 제1 Ⅲ족 질화물 반도체의 형성은, 사파이어 등의 기판 상에 AlN 완충층등의 완충층이 형성된 후 계속하여 실시되어도 되고, 일단 반응 용기에서 질화물 반도체 기판이 꺼내진 후, 다른 반응 용기 내에 복수의 질화물 반도체 기판이 배치되고, 당해 복수의 질화물 반도체 기판에 대해 동시에 실시되어도 된다.
또, 상술한 클리닝 공정에서의 어닐링을 실시하지 않고 AlN 완충층의 전구체를 형성할 때의 기판 가열용 장치 열전대 온도보다 높은 온도, 예를 들면 1200℃ 정도에서 기판 상에 완충층이 형성되어도 된다.
또, 상기 실시형태에서의 설명에서는, 제1 및 제2 Ⅲ족 질화물 반도체의 층으로서 AlN층의 성장에 대해 설명했지만, 이 막을 AlN층 대신 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)층 및 그 적층 구조로 해도 된다. AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)층 및 그 적층 구조에서도 고품질 결정이 얻어진다.
구체적으로는, AlxGayIn(1-x-y)N에서 x=0, y=1로 한 경우의 GaN에 대해서는, (0002)면의 FWHM이 80arcsec, (10-12)의 FWHM이 250arcsec의 양호한 결정이 얻어졌다.
또, AlxGayIn(1-x-y)N에서 x=0.7, y=0.3으로 한 경우의 Al0 . 7Ga0 .3N 혼정(混晶)에 대해서는, (0002)면의 FWHM이 85arcsec, (10-12)면의 FWHM이 387arcsec의 양호한 결정이 얻어졌다.
또, AlxGayIn(1-x-y)N에서 x=1, y=0의 AlN 및 x=0.7, y=0.3의 Al0 . 7Ga0 .3N 등의 용도로는, 심자외 LED 등의 디바이스 형성을 위해 하지 결정으로서 이용된다. 또, x=0.17, y=0, 1-x-y=0.83의 Al0 . 17In0 .83N은 GaN에 격자 정합하는 결정으로서 큰 기대가 있다.
이 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)으로 표시되는 Ⅲ족 질화물 반도체의 층은, 예를 들면 MOVPE법을 이용하여 TMA(트리메틸알루미늄), TMG(트리메틸갈륨), TMI(트리메틸인듐) 3족 원료에 NH3를 5족 원료로 이용하여 AlN층 및AlxGayN(y=1-x)층은 1200~1500℃에서, IN을 포함한 혼정(1-x-y＞0)은 질소를 캐리어 가스로 이용하여 600℃ 이상 1000℃ 이하에서 결정 성장을 실시함으로써 얻어진다. 이 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)층에 대해서는, LED 등의 디바이스 형성이나 기판 제작용 후막 성장 등에서 양호한 결정 성장을 기대할 수 있어, 50㎚에서 10㎜까지 상술한 제조방법에 의해 양호한 결정이 얻어진다.
또, 상기 실시형태에서는 사파이어 등의 기판 편면에 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층을 형성하고, 그 완충층 상에 제2 Ⅲ족 질화물 반도체를 재성장시키는 예가 나타났지만, 기판 양면에 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층을 형성하고, 그들 완충층 상에 제2 Ⅲ족 질화물 반도체를 재성장시켜도 된다. 이에 의해, 기판의 휘어짐을 억제할 수 있다.
또한, 사파이어 등의 기판 양면에 Ⅲ족 질화물 반도체를 형성하는 방법은, 특허문헌 4(일본국 공개특허공보 평9-312417호) 등에 개시된 제조방법을 이용할 수 있다. 기판 양면에 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층을 형성할 때, 상기 실시형태에서의 어닐링 공정(단계 S16b)을 실시함으로써, 표면이 평탄하면서 고품질인 질화물 반도체 기판이 제조된다.
또한, 상술한 실시형태 및 변형예를 조합해도 된다.
[산업상의 이용 가능성]
본 발명은, 기판 상에 Ⅲ족 질화물 반도체로 이루어지는 완충층이 형성된 질화물 반도체 기판으로서, 예를 들면 조명, 살균, 포토리소그래피, 레이저 가공기, 의료기기, 형광체용 광원, 분광분포분석, 자외선 경화 등의 광원으로서 사용되는 자외광 발광 소자에 사용하는 질화물 반도체 기판으로서 이용할 수 있다.
1: 질화물 반도체 기판
2, 80, 102, 112, 122, 202, 302, 502, 602, 702: 사파이어 기판
3: AlN 완충층(질화알루미늄 완충층)
3a, 103a, 113a, 123a, 203a, 303a: AlN 완충층의 전구체(전구체)
4: AlN층 10: MOVPE 장치
11: 기판(사파이어 기판) 12: 기판 트레이
13: 히터 14: 열전대
15: 온도제어장치 16: 가압 가스 흡기구
17: 재료 가스 흡기구 18: 반응 가스 흡기구
19: 외압 가스 공급구 20: 리액터
21: 배기구 22: 방사 온도계
40, 40a, 40b: 기밀 용기 41, 41a, 41b: 용기 본체
42, 42a, 42b: 덮개 43: 기밀 공간
45a, 45b: 관통공 46a, 46b: 기대
50: 띠 부재 50a: 돌기부
51, 52, 65: 기판 홀더 52a, 52b: 오목부
54a, 54b: 스페이서 60: 가열장치(어닐링 장치)
61: 노 공간 62: 고순도 카본제 용기
63: 덮개 64: 가스 배출용 구멍
66: 온도센서 65a: 홀드부
65b: 간극 65c: T자 홈(또는 L자 홈)
67: 지령장치 68: 비교장치
69: 제어장치 70: 유입 가스 배관
71: 유입 가스 제어 밸브 72: 배출 가스 배관
73: 배출 가스 제어 밸브 74a~74d: 가열 히터
80a: 바닥면 덮개 81, 82: 상면 덮개
103, 703: AlN층 503: AlN 기판

Claims (20)

  1. 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판 상에 Ⅲ족 질화물 반도체로 이루어지는 완충층의 전구체를 형성한 기판을 어닐링할 때, 형성된 상기 Ⅲ족 질화물 반도체의 주면으로부터 상기 Ⅲ족 질화물 반도체의 성분이 해리되는 것을 억제하기 위한 커버 부재로 상기 Ⅲ족 질화물 반도체의 주면을 덮은 기밀 상태에서, 상기 Ⅲ족 질화물 반도체가 형성된 상기 기판을 어닐링하는 어닐링 공정을 포함하는, 질화물 반도체 기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 어닐링 공정에서는, 상기 기판을, 1400℃ 이상 1750℃ 이하의 기판 온도로, 또한, 불활성 가스 또는 불활성 가스에 암모니아 가스를 첨가한 혼합 가스의 분위기에서, 상기 기판을 어닐링하는, 질화물 반도체 기판의 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 기밀 상태에서는, 상기 커버 부재와 상기 Ⅲ족 질화물 반도체의 주면 사이에서의 가스는, 실질적으로 흐르지 않는 체류 상태인, 질화물 반도체 기판의 제조방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 기밀 상태에서는, 상기 Ⅲ족 질화물 반도체의 주면과 상기 커버 부재 사이의 거리는, 1㎜ 이하인, 질화물 반도체 기판의 제조방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 커버 부재는 Ⅲ족 질화물 반도체가 형성된 다른 기판이며,
    상기 기밀 상태에서는, 당해 기판의 Ⅲ족 질화물 반도체와 상기 다른 기판의 Ⅲ족 질화물 반도체가 대향하도록 당해 기판의 위쪽에 상기 다른 기판이 배치되는, 질화물 반도체 기판의 제조방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 기밀 상태에서는, 상기 기판은 용기 본체와 덮개로 구성되는 기밀 용기에 수용되어 있고,
    상기 커버 부재는 상기 덮개인, 질화물 반도체 기판의 제조방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판을 준비하는 준비 공정과,
    상기 기판을 920℃ 이상 1210℃ 이하의 기판 온도로 가열하는 클리닝 공정과,
    상기 클리닝 공정 후이면서 상기 완충층의 전구체를 형성하기 전에, 상기 기판을 소정의 온도로, 또한, 암모니아 가스의 분위기에 두는 프리플로우(Preflow) 공정과,
    상기 기판 상에 Ⅲ족 질화물 반도체로 이루어지는 완충층을 형성하는 완충층 형성 공정을 포함하며,
    상기 완충층 형성 공정은,
    상기 기판 상에 상기 Ⅲ족 질화물 반도체를 상기 전구체로서 형성하는 Ⅲ족 질화물 반도체 형성 공정과,
    상기 Ⅲ족 질화물 반도체 형성 공정에 의해 상기 Ⅲ족 질화물 반도체가 형성된 상기 기판을 어닐링하는 상기 어닐링 공정을 포함하는, 질화물 반도체 기판의 제조방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 Ⅲ족 질화물 반도체는 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)으로 표시되는 질화알루미늄, 질화알루미늄갈륨 또는 질화알루미늄갈륨인듐이며,
    상기 커버 부재는 Ⅲ족 질화물 반도체, 탄소, 질화붕소, 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속(몰리브덴, 텅스텐, 이리듐 및 이들의 합금), 지르코니아, 탄화탄탈 중 적어도 하나로 구성되는, 질화물 반도체 기판의 제조방법.
  9. 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판 상에 Ⅲ족 질화물 반도체가 형성된 기판을 어닐링함으로써 AlN 완충층을 형성하는 어닐링 공정과,
    상기 어닐링한 후의 기판의 표면을 처리하는 표면 처리 공정을 포함하며,
    상기 표면 처리 공정에서는, 1000~1300℃의 분위기 온도에서 수소 또는 질소와 암모니아를 포함하는 혼합 가스의 분위기 하에 일정 시간 상기 AlN 완충층을 방치하는, 질화물 반도체 기판의 제조방법.
  10. 사파이어 기판의 표면에 AlN층을 형성하여 이루어지는 반도체 기판의 가열에 의한 AlN 성분의 해리를 억제하기 위해, 어닐링로 내에 배치되어 상기 반도체 기판의 움직임을 규제하는 홀더에 상기 반도체 기판을 겹쳐 수납하는 공정과,
    상기 어닐링로 내를 불활성 가스 또는 불활성 가스에 암모니아를 첨가한 가스를 충전하는 공정과,
    상기 반도체 기판의 온도를 1400℃ 이상 1750℃ 이하에서 어닐링하는 공정을 포함하는, 질화물 반도체 기판의 제조방법.
  11. 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판과,
    상기 기판 상에 형성된 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층을 구비하며,
    상기 완충층은, (10-12)면에서의 X선 로킹커브(Rocking Curve)의 반치폭이 400arcsec 이하인 청구항 1 내지 청구항 10 중 어느 한 항에 기재된 질화물 반도체 기판의 제조방법으로 제작된 것을 특징으로 하는 질화물 반도체 기판.
  12. 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판과,
    상기 기판 상에 형성된 제1 Ⅲ족 질화물 반도체로 이루어지는 완충층을 구비하며,
    상기 완충층은, 불순물로서의 실리콘 원자, 산소 원자 및 탄소 원자의 각각을 1018/㎤ 이상 포함하고, 상기 산소 원자 및 탄소 원자는 상기 실리콘 원자보다 많으며, (10-12)면에서의 X선 로킹커브의 반치폭이 1000arcsec 이하인 청구항 1 내지 청구항 10 중 어느 한 항에 기재된 질화물 반도체 기판의 제조방법으로 제작된 것을 특징으로 하는 질화물 반도체 기판.
  13. 청구항 12에 있어서,
    상기 완충층은 스퍼터링법에 의해 성막되어 있는, 질화물 반도체 기판.
  14. 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 완충층은 또한 (0002)면에서의 X선 로킹커브의 반치폭이 100arcsec 이하이며,
    상기 완충층은 주면측이 Al 극성인, 질화물 반도체 기판.
  15. 청구항 11 내지 청구항 14 중 어느 한 항에 있어서,
    상기 완충층 상에 재성장된 제2 Ⅲ족 질화물 반도체를 더 구비하는, 질화물 반도체 기판.
  16. 청구항 15에 있어서,
    상기 제1 Ⅲ족 질화물 반도체 및 상기 제2 Ⅲ족 질화물 반도체는 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, (x＋y)≤1)으로 표시되는 질화알루미늄, 질화알루미늄갈륨 또는 질화알루미늄갈륨인듐인, 질화물 반도체 기판.
  17. 히터에 의해 가열 제어되는 노의 내부에 두께 0.05~1㎛의 Ⅲ족 질화물 반도체로 이루어지는 완충층의 전구체를 가지며, 사파이어, 탄화규소 및 질화알루미늄 중 적어도 하나로 이루어지는 기판을 유지하는 기판 홀더를 상기 기판의 가열 시에 갖는, 반도체 기판용 가열장치.
  18. 청구항 17에 있어서,
    상기 기판 홀더의 깊이는 상기 기판 1장의 두께보다 두껍고, 상기 기판 홀더가 상기 기판을 2장 이상 유지할 수 있는 깊이이며,
    상기 기판 홀더의 재질은 Ⅲ족 질화물 반도체, 탄소, 질화붕소, 산화알루미늄(사파이어), 세라믹, 탄화규소, 고융점 금속(몰리브덴, 텅스텐, 이리듐 및 이들의 합금), 지르코니아, 탄화탄탈 중 적어도 하나로 구성되는, 반도체 기판용 가열장치.
  19. 청구항 17 또는 청구항 18에 있어서,
    상기 기판 홀더는 바닥면 덮개와 상면 덮개를 가지며,
    상기 기판을 기판 홀더에 설치했을 때에 상기 바닥면 덮개에 대향하는 상기 기판의 재질과 상기 바닥면 덮개의 재질은 동일하며,
    상기 상면 덮개에 대향하는 상기 기판의 재질과 상기 상면 덮개의 재질은 동일한, 반도체 기판용 가열장치.
  20. 청구항 17 내지 청구항 19 중 어느 한 항에 있어서,
    상기 기판 홀더에는 Ⅲ족 질화물 반도체로 이루어지는 완충층의 전구체를 갖는 기판이, 상기 전구체끼리 대향하도록 유지되어 있는, 반도체 기판용 가열장치.
KR1020187006780A 2015-09-11 2016-09-09 질화물 반도체 기판의 제조방법 KR102052287B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-180173 2015-09-11
JP2015180173 2015-09-11
PCT/JP2016/076622 WO2017043628A1 (ja) 2015-09-11 2016-09-09 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置

Publications (2)

Publication Number Publication Date
KR20180037264A true KR20180037264A (ko) 2018-04-11
KR102052287B1 KR102052287B1 (ko) 2019-12-04

Family

ID=58240868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187006780A KR102052287B1 (ko) 2015-09-11 2016-09-09 질화물 반도체 기판의 제조방법

Country Status (7)

Country Link
US (2) US10260146B2 (ko)
EP (1) EP3349238B1 (ko)
JP (4) JP6238322B2 (ko)
KR (1) KR102052287B1 (ko)
CN (2) CN107078030B (ko)
TW (1) TWI712701B (ko)
WO (1) WO2017043628A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN107768234A (zh) * 2017-09-27 2018-03-06 中国科学院长春光学精密机械与物理研究所 一种获得高质量AlN模板的方法
JP7100309B2 (ja) * 2017-10-12 2022-07-13 国立大学法人三重大学 窒化物半導体基板、窒化物半導体基板の製造方法、窒化物半導体基板の製造装置及び窒化物半導体デバイス
WO2019094742A1 (en) 2017-11-10 2019-05-16 Crystal Is, Inc. Large, uv-transparent aluminum nitride single crystals and methods of forming them
CN108155090A (zh) * 2017-12-15 2018-06-12 北京大学 一种高质量AlN外延薄膜及其制备方法和应用
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法
WO2019159354A1 (ja) * 2018-02-19 2019-08-22 日本碍子株式会社 光学部品および照明装置
JP7116985B2 (ja) * 2018-03-02 2022-08-12 国立大学法人三重大学 半導体基板の製造方法
JP7233849B2 (ja) * 2018-04-11 2023-03-07 株式会社アルバック 熱処理装置
CN108642561B (zh) * 2018-07-06 2021-01-05 中国电子科技集团公司第四十六研究所 一种在氮化铝单晶的生长中保护籽晶表面的方法
CN108922946B (zh) * 2018-07-16 2021-02-02 厦门乾照光电股份有限公司 一种led结构及其制作方法
CN109192827B (zh) * 2018-07-27 2020-12-22 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其生长方法
JP7352271B2 (ja) * 2018-09-03 2023-09-28 国立大学法人三重大学 窒化物半導体基板の製造方法
JP7104408B2 (ja) * 2018-09-03 2022-07-21 国立大学法人三重大学 窒化物半導体基板の製造方法および窒化物半導体基板
JP7296614B2 (ja) * 2018-10-10 2023-06-23 国立大学法人三重大学 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP2020061510A (ja) * 2018-10-12 2020-04-16 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7350477B2 (ja) * 2018-11-02 2023-09-26 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP7290952B2 (ja) * 2019-02-06 2023-06-14 大陽日酸株式会社 窒化物半導体基板のアニール方法
JP7277908B2 (ja) * 2019-03-01 2023-05-22 国立大学法人三重大学 窒化物半導体基板の製造方法
CN110129765B (zh) * 2019-05-23 2021-04-02 广东省半导体产业技术研究院 一种氮化物半导体材料及其制备方法
JP7364183B2 (ja) * 2019-05-31 2023-10-18 国立研究開発法人理化学研究所 ＡｌＮバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法
CN110491774B (zh) * 2019-08-19 2021-10-26 中国科学院苏州纳米技术与纳米仿生研究所 一种蓝宝石衬底的表面处理方法及其使用的坩埚
WO2021138771A1 (zh) * 2020-01-06 2021-07-15 奥趋光电技术(杭州)有限公司 一种大批量制备高质量氮化铝模板的加热装置及制备方法
WO2021172531A1 (ja) 2020-02-27 2021-09-02 国立大学法人三重大学 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法
CN111607824A (zh) * 2020-06-02 2020-09-01 无锡吴越半导体有限公司 基于ScAlMgO4衬底的氮化镓单晶及其制备方法
CN112164672B (zh) * 2020-09-09 2023-07-11 广东省科学院半导体研究所 一种衬底剥离方法
CN113380603B (zh) * 2021-05-18 2022-05-17 厦门大学 高硼组分二维iii族多元氮化物混合晶体及其制备方法
US11901484B2 (en) * 2021-06-11 2024-02-13 Applied Materials, Inc. Methods and systems for UV LED structures
CN113437186A (zh) * 2021-06-25 2021-09-24 中国科学院半导体研究所 AlGaN薄膜的制备方法
CN113539791B (zh) * 2021-06-25 2024-02-27 中国科学院半导体研究所 极性交替AlN模板的制备方法
CN113668061B (zh) * 2021-07-27 2023-02-03 奥趋光电技术(杭州)有限公司 一种提高氮化铝晶片紫外透过率的方法
KR20240053652A (ko) 2021-09-09 2024-04-24 고쿠리츠다이가쿠호진 미에다이가쿠 Iii족 질화물 발광 디바이스, iii족 질화물 에피택셜 웨이퍼, iii족 질화물 발광 디바이스를 제작하는 방법
CN113913749B (zh) * 2021-09-30 2023-09-22 松山湖材料实验室 氮化铝薄膜及其制备方法、光电子器件
CN113913771A (zh) * 2021-10-09 2022-01-11 中紫半导体科技(东莞)有限公司 一种高激活率掺杂氮化铝单晶薄膜的制作方法
CN113913750A (zh) * 2021-10-09 2022-01-11 中紫半导体科技(东莞)有限公司 一种高质量氮极性氮化铝模板的制作方法
CN114566566A (zh) * 2022-02-28 2022-05-31 吉林大学 一种氮化铝日盲光电探测器及其制备方法
DE102022130610A1 (de) * 2022-11-18 2024-05-23 Ams-Osram International Gmbh Herstellung eines substrats

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287774A1 (en) * 2004-06-29 2005-12-29 Ngk Insulators, Ltd. Method of improving surface flatness of group-III nitride crystal, substrate for epitaxial growth, and semiconductor device
JP2006339396A (ja) 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP2008060519A (ja) 2005-12-28 2008-03-13 Ngk Insulators Ltd ＡｌＮ系ＩＩＩ族窒化物エピタキシャル膜の転位低減方法
JP2013021028A (ja) 2011-07-07 2013-01-31 Ritsumeikan ＡｌＮ層の製造方法およびＡｌＮ層
US20140315394A1 (en) * 2011-10-27 2014-10-23 Commissariat Á L'energie Atomique Et Aux Energies Alternatives Process for smoothing a surface via heat treatment

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012721A (ja) * 1983-07-01 1985-01-23 Sumitomo Electric Ind Ltd 半導体熱処理治具
JPS6050916A (ja) * 1983-08-30 1985-03-22 Sumitomo Electric Ind Ltd 化合物半導体の熱処理方法
JPS60163440A (ja) * 1984-02-03 1985-08-26 Sumitomo Electric Ind Ltd 高温熱処理における化合物半導体の保護方法
JPS62119196A (ja) * 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
JPH04107918A (ja) * 1990-08-29 1992-04-09 Nikko Kyodo Co Ltd 半導体装置の製造方法
JP3147316B2 (ja) * 1991-08-05 2001-03-19 日本電信電話株式会社 半導体発光素子の作製方法
JPH05121323A (ja) * 1991-10-28 1993-05-18 Asahi Chem Ind Co Ltd 電子機能素子用基板
JP3712789B2 (ja) 1996-05-21 2005-11-02 豊田合成株式会社 ３族窒化物半導体基板及び素子の製造方法
JPH1032370A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd 窒化物系化合物半導体の成長方法及び半導体装置
JP4465748B2 (ja) 1999-06-30 2010-05-19 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR20010029852A (ko) 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
JP4131618B2 (ja) 2000-05-22 2008-08-13 日本碍子株式会社 フォトニックデバイス用基板の製造方法
JP4476174B2 (ja) * 2005-06-02 2010-06-09 国立大学法人東京農工大学 アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
JP5085067B2 (ja) 2006-07-19 2012-11-28 日本碍子株式会社 Ｉｉｉ族窒化物結晶の結晶品質改善方法
JP2008056553A (ja) 2006-08-01 2008-03-13 Ngk Insulators Ltd 窒化アルミニウム単結晶
JP5490368B2 (ja) 2007-03-26 2014-05-14 公益財団法人神奈川科学技術アカデミー エピタキシャル薄膜の形成方法及び半導体基板の製造方法
JP5049659B2 (ja) 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8569794B2 (en) 2008-03-13 2013-10-29 Toyoda Gosei Co., Ltd. Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
JP5916980B2 (ja) 2009-09-11 2016-05-11 シャープ株式会社 窒化物半導体発光ダイオード素子の製造方法
KR101697486B1 (ko) 2009-11-10 2017-01-18 가부시키가이샤 도쿠야마 적층체의 제조방법
JP2011181762A (ja) 2010-03-02 2011-09-15 Tohoku Univ 半導体装置の製造方法
US8617915B2 (en) * 2010-09-20 2013-12-31 International Business Machines Corporation Annealing thin films
JP2011103472A (ja) 2010-12-14 2011-05-26 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体
US8409895B2 (en) 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
US10109481B2 (en) 2012-07-02 2018-10-23 Applied Materials, Inc. Aluminum-nitride buffer and active layers by physical vapor deposition
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP6206758B2 (ja) * 2013-08-26 2017-10-04 国立大学法人東北大学 窒化アルミニウム（ＡｌＮ）膜の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050287774A1 (en) * 2004-06-29 2005-12-29 Ngk Insulators, Ltd. Method of improving surface flatness of group-III nitride crystal, substrate for epitaxial growth, and semiconductor device
JP2006339396A (ja) 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP2008060519A (ja) 2005-12-28 2008-03-13 Ngk Insulators Ltd ＡｌＮ系ＩＩＩ族窒化物エピタキシャル膜の転位低減方法
JP2013021028A (ja) 2011-07-07 2013-01-31 Ritsumeikan ＡｌＮ層の製造方法およびＡｌＮ層
US20140315394A1 (en) * 2011-10-27 2014-10-23 Commissariat Á L'energie Atomique Et Aux Energies Alternatives Process for smoothing a surface via heat treatment

Also Published As

Publication number Publication date
US20180204722A1 (en) 2018-07-19
JP6830658B2 (ja) 2021-02-17
TW201718921A (zh) 2017-06-01
JP7244116B2 (ja) 2023-03-22
US20180274088A1 (en) 2018-09-27
TWI712701B (zh) 2020-12-11
WO2017043628A1 (ja) 2017-03-16
CN107078030B (zh) 2022-08-23
KR102052287B1 (ko) 2019-12-04
JP2021073702A (ja) 2021-05-13
EP3349238B1 (en) 2021-09-01
JP6311834B2 (ja) 2018-04-18
JP2018046283A (ja) 2018-03-22
EP3349238A4 (en) 2019-07-10
JP2017055116A (ja) 2017-03-16
CN115064621A (zh) 2022-09-16
US10260146B2 (en) 2019-04-16
JP2018056568A (ja) 2018-04-05
EP3349238A1 (en) 2018-07-18
CN107078030A (zh) 2017-08-18
JP6238322B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
JP7244116B2 (ja) 窒化物半導体基板
EP2196565B1 (en) Method for producing sic epitaxial substrate
JP5560528B2 (ja) Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
JP4992703B2 (ja) Ｉｉｉ族窒化物半導体結晶の成長方法
US6936490B2 (en) Semiconductor wafer and its manufacturing method
JP4431647B2 (ja) 単結晶炭化ケイ素基板の表面改良方法及び単結晶炭化ケイ素成長方法
JP4431643B2 (ja) 単結晶炭化ケイ素成長方法
JP4840841B2 (ja) 単結晶炭化ケイ素基板の製造方法、及びこの方法で製造された単結晶炭化ケイ素基板
JP4482642B2 (ja) 単結晶炭化ケイ素成長方法
JP4850807B2 (ja) 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法
JP2009155140A (ja) 単結晶ＳｉＣ膜の製造方法
JP5023834B2 (ja) 半導体結晶の成長方法
JP5164121B2 (ja) 単結晶炭化ケイ素成長方法
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
JP4418879B2 (ja) 熱処理装置及び熱処理方法
JP2006041544A5 (ko)
JP2007297251A (ja) 成膜方法および被成膜基板
KR20120012174A (ko) 엘이디 기판의 배치타입 증착장치
JP2017214232A (ja) 窒化物化合物半導体基板の製造方法
KR20150020498A (ko) 반도체 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant