JPS6050916A - 化合物半導体の熱処理方法 - Google Patents
化合物半導体の熱処理方法Info
- Publication number
- JPS6050916A JPS6050916A JP15857983A JP15857983A JPS6050916A JP S6050916 A JPS6050916 A JP S6050916A JP 15857983 A JP15857983 A JP 15857983A JP 15857983 A JP15857983 A JP 15857983A JP S6050916 A JPS6050916 A JP S6050916A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat
- treated
- vapor pressure
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000010438 heat treatment Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 150000001875 compounds Chemical class 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000000470 constituent Substances 0.000 claims abstract description 9
- 238000001704 evaporation Methods 0.000 abstract description 7
- 230000008020 evaporation Effects 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化合物半導体の熱処理方法に関する。
従来、化合物半導体の熱処理においては、化合物の一部
構成元素の蒸気圧が高く、熱処理中に該元素が基板より
蒸発して基板の電気的特性が変化するのを防止すべく次
のような種々の方法が採用されている。
構成元素の蒸気圧が高く、熱処理中に該元素が基板より
蒸発して基板の電気的特性が変化するのを防止すべく次
のような種々の方法が採用されている。
（１）第１図（α）に示すように、同じ基板ｌ、１を互
いに対向させるか、または同図（ｂ）に示すように上下
から同じ基板１．１ではさみ込んで熱処理する。
いに対向させるか、または同図（ｂ）に示すように上下
から同じ基板１．１ではさみ込んで熱処理する。
（２）蒸気圧源として元素単体まだはそれを含む化合物
を熱処理する化合物半導体とともに石英管に真空封入し
て熱処理する。
を熱処理する化合物半導体とともに石英管に真空封入し
て熱処理する。
（３）蒸気圧の高い元素からなる気体物質を熱処理中に
石英管に流し込んで蒸気圧を得る。
石英管に流し込んで蒸気圧を得る。
（４）熱処理しようとする基板にｓｉ ０２またはＳｉ
３Ｎ４等の保護膜を設けて蒸気圧の高い一部構成元素の
蒸発を防止する。
３Ｎ４等の保護膜を設けて蒸気圧の高い一部構成元素の
蒸発を防止する。
しかしながら、上記（１）の方法は、同じ組成の基板を
互いに対向配置（第１図α）または上下配置（第１図６
）Ｌだだけでは十分な蒸気圧が得られないため基板表面
からの一部構成元素の蒸発が十分に抑制されておらず電
気的特性の変化を抑止することができす、また基板のミ
クロな凹凸によって蒸気圧が変化するため、基板面内で
の電気的特性の不均一の問題を解決することができない
。また、上記（２）の方法は真空封入に手間がかかり生
産性の点から問題があり、上記（３）の方法は蒸気圧を
コントロールすることが困難であり、また該一部構成元
素を含む気体が有毒であるため取扱上問題がある。さら
に、上記（４）の方法は膜圧制御が困難であるばかりで
はなく、基板と保護膜との膨張係数の差から基板に歪を
もたらす等の欠点がある。
互いに対向配置（第１図α）または上下配置（第１図６
）Ｌだだけでは十分な蒸気圧が得られないため基板表面
からの一部構成元素の蒸発が十分に抑制されておらず電
気的特性の変化を抑止することができす、また基板のミ
クロな凹凸によって蒸気圧が変化するため、基板面内で
の電気的特性の不均一の問題を解決することができない
。また、上記（２）の方法は真空封入に手間がかかり生
産性の点から問題があり、上記（３）の方法は蒸気圧を
コントロールすることが困難であり、また該一部構成元
素を含む気体が有毒であるため取扱上問題がある。さら
に、上記（４）の方法は膜圧制御が困難であるばかりで
はなく、基板と保護膜との膨張係数の差から基板に歪を
もたらす等の欠点がある。
本発明は上記従来の欠点を除去すべくなされたもので、
このため本発明は熱処理しようとする化合物半導体基板
と、蒸気圧の高い一部構成元素を過剰に含む同じ基板と
を互いに表面が密着するよう対向配置して熱処理する。
このため本発明は熱処理しようとする化合物半導体基板
と、蒸気圧の高い一部構成元素を過剰に含む同じ基板と
を互いに表面が密着するよう対向配置して熱処理する。
このように一部構成元素を過剰に含む基板を対向基板と
して用いることにより該一部構成元素の高い蒸気圧を熱
処理すべき基板の表面に付与することができ、これによ
り該一部構成元素の蒸発を抑制して基板の電気的特性の
変化を抑止するとともに該基板のミクロな凹凸による蒸
発の不均一をなくして電気的特性の均一性を向上させる
ことができる。
して用いることにより該一部構成元素の高い蒸気圧を熱
処理すべき基板の表面に付与することができ、これによ
り該一部構成元素の蒸発を抑制して基板の電気的特性の
変化を抑止するとともに該基板のミクロな凹凸による蒸
発の不均一をなくして電気的特性の均一性を向上させる
ことができる。
以下、本発明の好適な実施例を添附し、図に沿って説明
する。
する。
第２図は熱処理すべき化合物半導体としてＧａＡｓｆ選
んだ場合の例を示す。ＧａＡｓの場合にはＡｓの蒸気圧
が高い。そこで熱処理する基板１に対向配置する基板と
して、Ａｓの成分を過剰に含む同じ基板２を用いると、
熱処理中に基板２より高いＡｓ蒸気圧が供給されるため
、基板１からのＡｓの蒸発を抑制して基板の電気的特性
の変化を抑止することができ、かつ基板のミクロな凹凸
に起因するＡｓ蒸気圧の差もなくなるため、基板面内の
電気的特性も均一に維持することができる。
んだ場合の例を示す。ＧａＡｓの場合にはＡｓの蒸気圧
が高い。そこで熱処理する基板１に対向配置する基板と
して、Ａｓの成分を過剰に含む同じ基板２を用いると、
熱処理中に基板２より高いＡｓ蒸気圧が供給されるため
、基板１からのＡｓの蒸発を抑制して基板の電気的特性
の変化を抑止することができ、かつ基板のミクロな凹凸
に起因するＡｓ蒸気圧の差もなくなるため、基板面内の
電気的特性も均一に維持することができる。
基板の配置は第２図（ａ、）のように、熱処理すべき基
板１表面を下にしてＡｓ過剰基板２と対向させてもよく
、また第２図（ｂ）のように熱処理すべき基板１をＡｓ
過剰基板２で上下からはさみ込んでもよい。
板１表面を下にしてＡｓ過剰基板２と対向させてもよく
、また第２図（ｂ）のように熱処理すべき基板１をＡｓ
過剰基板２で上下からはさみ込んでもよい。
Ａｓ過剰基板は水平ブリッジマン法や液体封止チョクラ
ルスキー法で、Ａｓ過剰の融液から結晶を成長させるこ
とにより容易に得ることができる。
ルスキー法で、Ａｓ過剰の融液から結晶を成長させるこ
とにより容易に得ることができる。
以下に本発明の実験例を示す。
アンドープＧａＡｓ結晶基板に注入電圧１８０ＫＶ、注
入量１．５Ｘ１０′２儂−２の条件でＳ往をイオン注入
し、これをＡｓ過剰基板と第２図（（Ｌｌのように対向
させ、Ｎ２流中で８２０℃、２０分の条件で熱処理を施
した。該Ａｓ過剰基板は組成比がＣＡｓ ）／［：Ｇα
）＝１．０６のＧａＡｓ融液からり、ＥＣ法によって成
長した結晶から得た。
入量１．５Ｘ１０′２儂−２の条件でＳ往をイオン注入
し、これをＡｓ過剰基板と第２図（（Ｌｌのように対向
させ、Ｎ２流中で８２０℃、２０分の条件で熱処理を施
した。該Ａｓ過剰基板は組成比がＣＡｓ ）／［：Ｇα
）＝１．０６のＧａＡｓ融液からり、ＥＣ法によって成
長した結晶から得た。
第３図にこの方法で熱処理した基板のシート抵抗率の面
内分布と、従来法で熱処理した同じ基板のシート抵抗率
の面内分布とを比較して示す。同図から明らかなように
、本方法で熱処理した基板ではシート抵抗率が低くなり
かつ面内分布も均一化しており、イオン注入効果の減少
およびばらつきが少いことがわかる。
内分布と、従来法で熱処理した同じ基板のシート抵抗率
の面内分布とを比較して示す。同図から明らかなように
、本方法で熱処理した基板ではシート抵抗率が低くなり
かつ面内分布も均一化しており、イオン注入効果の減少
およびばらつきが少いことがわかる。
以上のように、本発明によれば基板の電気的特性の変化
を抑止しかつその均一性を向上させることができる熱処
理法が提供される。また、本発明では真空封入や気体物
質による蒸気圧制御および保護膜全必要としないので、
制御し易く、生産性が高くかつ基板に歪を生ずるおそれ
のない熱処理法が提供される。
を抑止しかつその均一性を向上させることができる熱処
理法が提供される。また、本発明では真空封入や気体物
質による蒸気圧制御および保護膜全必要としないので、
制御し易く、生産性が高くかつ基板に歪を生ずるおそれ
のない熱処理法が提供される。
なお、本発明は化合物半導体およびそれらの混晶製品に
適用可能である。
適用可能である。
第１図は半導体基板熱処理の従来法の一例全示す図、第
２図は本発明による半導体基板の熱処理方法を示す図、
第３図は本発明方法および従来法により熱処理された半
導体基板のイオン注入層のソート抵抗率分布を示すグラ
フである。 特許出願人 住友電気工業株式会社 （外４名） 第１ （ａン 第２ （ａ〕 （ｂ） 図 （ｂ） 手続補正書 １．事件の表示 昭和５８年特許願第１５８５７９ 号 ２、発明の名称 化合物半導体の熱処理方法 ６、補正をする者 事件との関係 特許出願人 住所 名称（２１３）住友電気工業株式会社 ４、代理人 明細書の〔発明の詳細な説明〕の欄 ６、補正の内容 本願明細書第５頁第８〜９行目「イオン注込効果・・・
・・・わがる。」の記載を次の通りに１１１正。 「イオン注入効果が向上しばらつきも少くなっているこ
とがわかる。」 以 上
２図は本発明による半導体基板の熱処理方法を示す図、
第３図は本発明方法および従来法により熱処理された半
導体基板のイオン注入層のソート抵抗率分布を示すグラ
フである。 特許出願人 住友電気工業株式会社 （外４名） 第１ （ａン 第２ （ａ〕 （ｂ） 図 （ｂ） 手続補正書 １．事件の表示 昭和５８年特許願第１５８５７９ 号 ２、発明の名称 化合物半導体の熱処理方法 ６、補正をする者 事件との関係 特許出願人 住所 名称（２１３）住友電気工業株式会社 ４、代理人 明細書の〔発明の詳細な説明〕の欄 ６、補正の内容 本願明細書第５頁第８〜９行目「イオン注込効果・・・
・・・わがる。」の記載を次の通りに１１１正。 「イオン注入効果が向上しばらつきも少くなっているこ
とがわかる。」 以 上
Claims (1)
- 熱処理しようとする化合物半導体基板と、蒸気圧の高い
一部構成元素を過剰に含む同じ基板とを互いに表面が密
着するよう対向配置して熱処理することを特徴とする化
合物半導体の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15857983A JPS6050916A (ja) | 1983-08-30 | 1983-08-30 | 化合物半導体の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15857983A JPS6050916A (ja) | 1983-08-30 | 1983-08-30 | 化合物半導体の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6050916A true JPS6050916A (ja) | 1985-03-22 |
Family
ID=15674770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15857983A Pending JPS6050916A (ja) | 1983-08-30 | 1983-08-30 | 化合物半導体の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6050916A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4830987A (en) * | 1987-11-19 | 1989-05-16 | Texas Instruments Incorporated | Contactless annealing process using cover slices |
| JP2011176337A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
| JP2017055116A (ja) * | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置 |
-
1983
- 1983-08-30 JP JP15857983A patent/JPS6050916A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4830987A (en) * | 1987-11-19 | 1989-05-16 | Texas Instruments Incorporated | Contactless annealing process using cover slices |
| JP2011176337A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
| JP2017055116A (ja) * | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置 |
| WO2017043628A1 (ja) * | 2015-09-11 | 2017-03-16 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置 |
| JP2018056568A (ja) * | 2015-09-11 | 2018-04-05 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法 |
| US10260146B2 (en) | 2015-09-11 | 2019-04-16 | Mie University | Method for manufacturing nitride semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834180B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPS6050916A (ja) | 化合物半導体の熱処理方法 | |
| US3314833A (en) | Process of open-type diffusion in semiconductor by gaseous phase | |
| US3783009A (en) | Method for improving perfection of epitaxially grown germanium films | |
| JPH05251481A (ja) | 半導体装置の製造方法 | |
| US4468258A (en) | Method of controlling the partial pressure of at least one substance mixture or mixture of substances | |
| US3948695A (en) | Method of diffusing an impurity into semiconductor wafers | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JP2572297B2 (ja) | 半絶縁性ＩｎＰ単結晶基板の製造方法 | |
| JPH03279294A (ja) | エピタキシャル層の成長方法 | |
| JPH0143454B2 (ja) | ||
| US4373975A (en) | Method of diffusing an impurity | |
| JPS63271923A (ja) | 化合物半導体基板の熱処理方法 | |
| JPS58151019A (ja) | 低濃度不純物拡散方法 | |
| JPS6369220A (ja) | ４族半導体薄膜の製造方法 | |
| JPS61106500A (ja) | 化合物半導体基板のアニ−ル法 | |
| JPS63203762A (ja) | 半導体化炭素薄膜の形成方法 | |
| JPH03238825A (ja) | 半導体基板 | |
| JPS6142910A (ja) | 半導体装置の製造方法 | |
| JPH077009A (ja) | 化合物半導体の熱処理方法 | |
| JPH02239196A (ja) | 希薄磁性半導体薄膜の製造方法 | |
| JPS6134949A (ja) | 化合物半導体基板の熱処理方法 | |
| JPS58151016A (ja) | 化合物半導体構成体に対する熱処理法 | |
| JPS60193332A (ja) | 化合物半導体基板のアニ−リング方法 | |
| JPS6126219A (ja) | 基板への不純物添加方法および装置 |