JP6830658B2 - 窒化物半導体基板の製造方法及び製造装置 - Google Patents

窒化物半導体基板の製造方法及び製造装置 Download PDF

Info

Publication number
JP6830658B2
JP6830658B2 JP2017206546A JP2017206546A JP6830658B2 JP 6830658 B2 JP6830658 B2 JP 6830658B2 JP 2017206546 A JP2017206546 A JP 2017206546A JP 2017206546 A JP2017206546 A JP 2017206546A JP 6830658 B2 JP6830658 B2 JP 6830658B2
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
buffer layer
aln
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017206546A
Other languages
English (en)
Other versions
JP2018046283A (ja
JP2018046283A5 (ja
Inventor
三宅　秀人
秀人 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mie University NUC
Original Assignee
Mie University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mie University NUC filed Critical Mie University NUC
Publication of JP2018046283A publication Critical patent/JP2018046283A/ja
Publication of JP2018046283A5 publication Critical patent/JP2018046283A5/ja
Application granted granted Critical
Publication of JP6830658B2 publication Critical patent/JP6830658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Description

本発明は、基板上にIII族窒化物半導体からなる緩衝層が形成された窒化物半導体基板の製造方法等に関する。
紫外光発光素子は、照明、殺菌、フォトリソグラフィ、レーザ加工機、医療機器、蛍光体用光源、分光分布分析、紫外線硬化など、次世代の光源として幅広く注目されている。この紫外光発光素子は、サファイアなどの基板上に成膜された、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）などのIII族窒化物半導体で構成される。
例えば、ＡｌＮは、半導体材料の中で非常に広いバンドギャップを有しており、紫外光を効率よく外部へ取り出すことができるため、高効率な発光素子基板として期待されている。しかし、バルクのＡｌＮ単結晶基板は、結晶性において十分ではなく、高価で、かつ大きなサイズのものを入手できないため、紫外光発光素子の基板材料には結晶性、コスト面で課題が大きい。
このような状況を鑑み、安価であるサファイア基板上に高品質なＡｌＮ薄膜の層を作製することができれば、この半導体基板を用いてＡｌＧａＮを準ホモエピタキシャル成長させることにより、紫外光発光素子や受光素子を作製することができる。
しかし、ＡｌＮはサファイアとの格子不整合が大きいため、サファイア基板上に成長したＡｌＮ層には多数の貫通転位が存在する。そのため、サファイア基板上に成膜されたＡｌＮ層は、平坦な表面を得ることが困難であり、また結晶欠陥が多くなる課題がある。さらに発光層となるＡｌＧａＮの結晶性はＡｌＮの結晶性を引き継ぐため、欠陥密度の低いＡｌＮを作製する技術は極めて重要である。
ＡｌＮ結晶の欠陥密度を低く抑えた高品質な層（薄膜）を得る方法としては、例えば、特許文献１、２に記載の技術がある。また、ＡｌＮ結晶では無いが基板を密接させた状態で高温処理することにより基板の表面荒れを低減する技術として、特許文献３の技術がある。
特開２０１３−２１０２８号公報 特開２００８−６０５１９号公報 特開２００６−３３９３９６号公報
特許文献１に記載の製造方法では、サファイア基板のｃ面から部分的に酸素が離脱され、サファイア基板において、Ａｌ原子が暴露した表面と酸素原子が離脱していない表面とが形成される。その後、水素ガスまたは窒素ガス、またはこれらの混合ガス雰囲気中で、サファイア基板上にＡｌＮ層が形成される。このとき、サファイア基板において、Ａｌ原子が暴露した表面は導入ガスと急激に反応して窒化されてＮ極性を有し、酸素離脱していない表面はＡｌ極性を有する。さらに、サファイア基板上に形成されたＡｌＮ層をアニール（熱処理）することにより、Ｎ極性面の領域から成分が昇華して抜け出す。したがって、サファイア基板において、Ｎ極性面の領域のみが昇華される。これにより、サファイア基板上のＡｌＮ層には窪みが形成され、荒れた表面となる。よって、表面が平坦でかつ高品質のＡｌＮ層が形成された基板を提供することは難しい。
また特許文献２に記載の製造方法では、ＡｌＮエピタキシャル膜を酸素元素含有ガスが添加された窒素元素含有ガス雰囲気中で熱処理をして、酸素原子を前記エピタキシャル膜中に拡散させるものことで転位を低減する技術であるが、酸素元素含有ガス濃度、温度の制御が難しく、常に一定の結晶精度を得る事が難しいという課題があった。
なお、特許文献３は、密接した炭化ケイ素基板を熱処理することによって基板の表面荒れを低減する技術を開示しているが、炭化ケイ素（ＳｉＣ）の基板に対して、ＳｉＣ分子を昇華させて基板表面に気相エピタキシャル成長させる技術を対象としており、窒化物半導体基板を対象とする技術でなく、アニール処理技術とは異なる技術である。
本発明は、上述した課題を解決しようとするものであり、表面が平坦でかつ高品質の窒化物半導体基板の製造方法等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る窒化物半導体基板の製造方法は、サファイア、炭化ケイ素および窒化アルミニウムの一つからなる基板の表面にＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）で表わされ、III族窒化物結晶粒の集合体からなるIII族窒化物半導体緩衝層の前駆体を形成した半導体基板の加熱による前記III族窒化物半導体成分の解離を抑制するため、前記前駆体との隙間が０．５ｍｍ以下になるようにカバー部材を対向させて前記半導体基板をアニール炉内に収納する工程と、前記アニール炉内を不活性ガスの雰囲気にし、前記半導体基板の温度を１６００℃以上１７５０℃以下で２０分以上、アニールするアニール工程とを含む。
アニール後における（１０−１２）面のＸ線ロッキングカーブの半値幅が１０００ａｒｃｓｅｃ以下であってもよい。
ここで、前記半導体基板は、前記アニール炉内の基板ホルダにより外周側から動きを規制された状態で収容されてもよい。
また、前記カバー部材は、前記III族窒化物半導体と同じ緩衝層の前駆体が形成された別の半導体基板であり、前記半導体基板のIII族窒化物半導体と前記別の半導体基板のIII族窒化物半導体とが対向するように、前記半導体基板の上方に前記別の半導体基板が配置されてもよい。
また、前記基板ホルダの深さは、前記基板ホルダが前記半導体基板を２枚以上保持することができる深さであり、前記基板ホルダは、前記半導体基板を重ねて載置する際に前記前駆体同士の間に隙間を形成するためのスペーサを入れる設置溝を少なくとも３以上有してもよい。
また、前記基板ホルダの底を形成する底面蓋を更に有し、前記カバー部材または前記底面蓋の前記前駆体と対向する表面は所定深さの凹凸溝を有するか、所定深さで表面を荒らしてあり、前記前駆体の少なくとも周縁部と密着させてもよい。
また、前記III族窒化物半導体緩衝層は、窒化アルミニウム、窒化ガリウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムのいずれかであり、前記カバー部材は、III族窒化物半導体、炭素、窒化ホウ素、サファイア、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタルの少なくとも一つから構成され、前記高融点金属は、モリブデン、タングステン、イリジウムおよびこれらの合金の少なくとも一つであり、前記基板ホルダの本体は、窒化アルミニウムを含むIII族窒化物半導体、炭素、窒化ホウ素（ＢＮ）、パイロリティック窒化ホウ素（ＰＢＮ）、酸化アルミニウム、セラミック、炭化ケイ素、高融点金属、ジルコニアの少なくとも一つの材料から構成されてもよい。
また、前記底面蓋は、III族窒化物半導体、炭素、窒化ホウ素、サファイア、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタルの少なくとも一つから構成され、前記高融点金属は、モリブデン、タングステン、イリジウムおよびこれらの合金の少なくとも一つであってもよい。
また、前記アニールする工程におけるアニール炉内を、１０００〜１３００℃の雰囲気温度で水素または窒素とアンモニアとを含む混合ガスの雰囲気下とし、一定時間、前記緩衝層を放置する表面処理工程を、前記アニールする工程の後に含んでもよい。
また、本発明の一態様に係る窒化物半導体基板の製造方法は、サファイア、炭化ケイ素および窒化アルミニウムの一つからなる基板の表面にＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）で表わされ、III族窒化物結晶粒の集合体からなるIII族窒化物半導体緩衝層の前駆体を形成した半導体基板の加熱による前記III族窒化物半導体成分の解離を抑制するため、前記前駆体が基台と対向するように前記半導体基板を伏せてアニール炉内に収納する工程と、前記アニール炉内を不活性ガスの雰囲気にし、前記半導体基板の温度を１４００℃以上１７５０℃以下で２０分以上、アニールする工程とを含み、アニール後における（１０−１２）面のＸ線ロッキングカーブの半値幅が１０００ａｒｃｓｅｃ以下であることを特徴とする。
ここで、前記基台の前記前駆体と対向する表面は、所定深さの凹凸溝を有するか、所定深さで表面が荒らされていてもよい。
本発明によれば、表面が平坦でかつ高品質の窒化物半導体基板の製造方法等を提供することができる。
図１は、実施の形態に係る窒化物半導体基板の概略図である。 図２は、図１に示す窒化物半導体基板の製造方法を示す概略図である。 図３Ａは、実施の形態に係るＭＯＶＰＥ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）装置の概略図である。 図３Ｂは、実施の形態に係るＭＯＶＰＥ装置における熱電対と放射温度計による基板表面温度の測定値の相関図である。 図４は、実施の形態に係る窒化物半導体基板の製造方法を示すフローチャートである。 図５は、実施の形態に係る窒化物半導体基板の製造方法を示すタイムチャートである。 図６Ａは、図４のアニール工程（ステップＳ１６ｂ）における気密状態の一例を示す図である。 図６Ｂは、図６Ａの気密状態の変形例を示す図である。 図６Ｃは、図６Ａの気密状態の他の変形例を示す図である。 図６Ｄは、図４のアニール工程（ステップＳ１６ｂ）における気密状態の変形例を示す図である。 図７Ａは、図４のアニール工程（ステップＳ１６ｂ）における気密状態の別の一例を示す図である。 図７Ｂは、図７Ａの気密状態の変形例を示す図である。 図７Ｃは、図７Ａの気密状態の別の変形例を示す図である。 図８は、図４のアニール工程（ステップＳ１６ｂ）における気密状態のさらに別の一例を示す図である。 図９Ａは、図４のアニール工程（ステップＳ１６ｂ）における気密状態のさらに別の一例を示す図である。 図９Ｂは、図９Ａの気密状態の変形例を示す図である。 図１０は、図４のアニール工程（ステップＳ１６ｂ）によるＡｌＮ緩衝層の表面の平坦化のメカニズムおよび原子間力顕微鏡による観察像を示す図である。 図１１は、実施の形態に係るサファイア基板のクリーニング後の表面状態を示す図である。 図１２は、実施の形態に係るサファイア基板のクリーニングのためのアニール温度を変化させたときの窒化アルミニウムの結晶性を示す図である。 図１３は、実施の形態に係るサファイア基板のクリーニングのためのアニール温度と窒化アルミニウムの結晶性との関係を示す図である。 図１４は、実施の形態に係るサファイア基板のクリーニングのためのアニール温度とサファイア基板および窒化アルミニウムの結晶性との関係を示す図である。 図１５は、実施の形態に係るＡｌＮ緩衝層のプリフローと窒化アルミニウムの結晶性との関係を示す図である。 図１６は、評価のために製造した、緩衝層としてのＡｌＮ膜が形成された複数の窒化物半導体基板の製造条件および評価結果を示す図である。 図１７は、実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板について、アニール工程（ステップＳ１６ｂ）でのアニールの前後におけるＡｌＮ膜の表面状態を示す図である。 図１８は、実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板について、アニール工程（ステップＳ１６ｂ）での温度（℃）とＡｌＮ膜のＸＲＣ半値幅との関係を示す図である。 図１９は、実施の形態における緩衝層としてのＡｌＮ膜が形成された窒化物半導体基板について、アニール工程（ステップＳ１６ｂ）でのアニール前後におけるＡｌＮ膜のＸＲＣ半値幅の変化を示す図である。 図２０は、実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板について、アニール工程（ステップＳ１６ｂ）での温度（℃）と、Ｘ線回折によって測定されたＡｌＮ膜の格子定数ａとの関係を示す図である。 図２１は、実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板について、ＡｌＮ膜の格子定数ａとＡｌＮ膜の（１０−１２）面でのＸＲＣ半値幅との関係を示す図である。 図２２は、実施の形態における緩衝層としてのＡｌＮ膜が形成された３種類の窒化物半導体基板のＡｌＮ膜における不純物の濃度プロファイルを示す図である。 図２３は、実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板の透過電子顕微鏡による断面の観察像を示す図である。 図２４は、評価のために製造した、緩衝層としてのＡｌＮ膜が形成された複数の窒化物半導体基板の製造条件および評価結果（ＡｌＮ膜とカバー部材との間隔を変えた場合）を示す図である。 図２５Ａは、アニール工程（ステップＳ１６ｂ）における基板温度とアニール時間とを変えて窒化物半導体基板を製造した場合に得られたＡｌＮ膜の表面の原子間力顕微鏡による観察像を示す図である。 図２５Ｂは、図２５Ａに示された観察像の一部について得られた表面粗さ（ＲＭＳ値）を示す図である。 図２６は、アニール工程（ステップＳ１６ｂ）を経て得られた窒化物半導体基板に対して、後工程として、表面処理を施した実験における条件を示す図である。 図２７は、図２６に示される実験の結果（結晶性の変化）を示す図である。 図２８は、基板の加熱装置の概要を示すブロック図である。 図２９は、加熱装置で使用する基板ホルダの一例を示す上面図と断面図である。 図３０は、基板ホルダの一例を示す断面図である。 図３１Ａは、基板ホルダの応用例を示す断面図である。 図３１Ｂは、基板ホルダの応用例を示す断面図である。 図３１Ｃは、基板ホルダの応用例を示す断面図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。以下の説明においては、窒化アルミニウムをＡｌＮ、窒化アルミニウムガリウムをＡｌＧａＮ、窒化アルミニウムガリウムインジウムをＡｌＧａＩｎＮ、サファイアをＡｌ２Ｏ３、炭化ケイ素をＳｉＣと示すこともある。
なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
（実施の形態１）
［窒化物半導体基板の構成］
まず、図１および図２を参照しながら、実施の形態に係る窒化物半導体基板について説明する。図１は、本実施の形態に係る窒化物半導体基板の概略図である。図２は、図１に示す窒化物半導体基板の製造方法を示す概略図である。
図１に示すように、本実施の形態に係る窒化物半導体基板１は、基板の一例であるサファイア基板２と、第１のIII族窒化物半導体からなる緩衝層の一例である窒化アルミニウム緩衝層（ＡｌＮ緩衝層）３と、緩衝層上に再成長された第２のIII族窒化物半導体の一例である窒化アルミニウム層（ＡｌＮ層）４とが積層された構成である。なお、基板は、サファイアだけに限られず、サファイア、炭化ケイ素（ＳｉＣ）および窒化アルミニウム（ＡｌＮ）の少なくとも一つからなる基板であればよい。また、第１のIII族窒化物半導体および第２のIII族窒化物半導体は、窒化アルミニウム（ＡｌＮ）だけに限られず、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）で表わされる窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、または、窒化アルミニウムガリウムインジウム（ＡｌＮＧａＩｎ）であってもよい。
詳細には、本実施の形態では、図２の（ａ）に示すように、窒化物半導体基板１は、サファイア基板２の（０００１）面上にＡｌＮ緩衝層の前駆体３ａが形成されている。ＡｌＮ緩衝層の前駆体３ａは、所定の温度でアニールされることにより、図２の（ｂ）に示すように、ＡｌＮ緩衝層３として形成されている。さらに、図２の（ｃ）に示すように、ＡｌＮ緩衝層３の上には、さらにＡｌＮ層４が形成されている。
このように構成することにより、表面が平坦でかつ高品質のＡｌＮ層４を有する窒化物半導体基板１が形成される。
［窒化物半導体基板の製造装置］
次に、図３Ａを参照しながら、実施の形態に係る窒化物半導体基板の製造装置について説明する。図３Ａは、本実施の形態に係る窒化物半導体基板の製造装置であるＭＯＶＰＥ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）装置の概略図である。
ＭＯＶＰＥ法は、有機金属化合物と水素化合物等を原料として熱分解反応により、半導体薄膜を基板上に堆積させる成長法である。図３Ａに示すように、ＭＯＶＰＥ装置１０は、サファイア基板２などに半導体薄膜を堆積させるための基板１１を載置する基板トレー１２と、ヒータ１３と、熱電対１４と、温度制御装置１５と、押圧ガス吸気口１６と、材料ガス吸気口１７と、反応ガス吸気口１８と、外圧ガス供給口１９と、リアクタ２０と、排気口２１と、放射温度計２２と透視窓２３とを備えている。
基板１１は、基板トレー１２上に設置されヒータ１３で加熱される。基板１１の中心近くに設置された熱電対１４により、基板１１の近くのＭＯＶＰＥ装置１０内の温度がモニターされ、温度制御装置１５により所望の温度になる様に制御されている。
押圧ガス吸気口１６は、基板の表面に、材料ガス、反応ガスを基板の表面に吹き付ける方向に反応ガスの方向を制御する押圧ガスを吸気ための吸気口である。材料ガス吸気口１７は、トリメチルアルミニウム（ＴＭＡｌ）等のＡｌ原料とキャリアガスとを気体状で供給する吸気口である。反応ガス吸気口１８は、アンモニア（ＮＨ３）ガスとキャリアガスを供給するための吸気口である。外圧ガス供給口１９は、リアクタ２０内の気圧を所望の圧力にするための外圧ガスを供給する供給口である。一定流量で供給される押圧ガス、材料ガス、反応ガスおよび外圧ガスは、排気口２１から排気される。
放射温度計２２は、赤外線を利用してＭＯＶＰＥ装置１０の透視窓２３から基板１１の中心付近の表面温度を測定するものである。ここで、押圧ガス、キャリアガスおよび外圧ガスには、Ｈ２、Ｎ２またはこれらの混合ガスが使われる。
図３Ｂに、上記した熱電対１４による温度（以下、「装置熱電対温度」ともいう）と放射温度計２２による基板温度（以下、「基板表面温度」ともいう）の測定値の相関図を示す。基板温度とは、基板１１の表面温度のことであり、一例として、基板１１としてサファイア基板２を用いた場合について説明する。
図３Ｂには、装置熱電対温度の１０６０、１１６０、１２６０、１３６０、１４００℃のそれぞれに対して測定された基板温度１００１、１０８７、１１７９、１２６６、１２９５℃の点と、それらの点を通る近似直線が示されている。近似直線は、装置熱電対温度をｔｘ、基板温度をｔｙとした場合に、（ｔｘ、ｔｙ）として、（１０６０、１００１）および（１４００、１２９５）の２点を通る以下の式で表される。
基板温度ｔｙ＝０．８６５×装置熱電対温度ｔｘ＋８４．１
装置熱電対温度と基板温度とのずれは、熱電対１４が基板１１の表面よりも、ヒータ１３の近くに設置されていること、および、温度計としての校正値のずれなどが含まれるためである。なお、熱電対１４と放射温度計２２による基板温度の測定値の相関は、基板トレー１２上に載置される基板１１の種類によって上述した相関と異なる場合がある。
［窒化物半導体基板の製造方法］
次に、図４および図５を参照しながら、実施の形態に係る窒化物半導体基板の製造方法について説明する。図４は、本実施の形態に係る窒化物半導体基板の製造方法を示すフローチャートである。図５は、本実施の形態に係る窒化物半導体基板の製造方法を示すタイムチャートである。
サファイア基板２の上へのＡｌＮ層の成膜は、図３Ａで説明したＭＯＶＰＥ法によって行われる。なお、ＡｌＮ層の成膜方法は、ＭＯＶＰＥ法に限らず、スパッタ法、ハイドライド気相成長（Ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＨＶＰＥ）法、分子線エピタキシャル（Ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法などであってもよい。また、ＡｌＮ層を成膜するサファイア基板２の面方位は、サファイアｃ面に限られず、ａ面、ｒ面、ｎ面、ｍ面およびそれらの面から±４°以内のオフ角の誤差を含むものであってもよい。さらに、基板材料は、上述したように、サファイアに限られず、ＳｉＣ、ＡｌＮなどであってもよい。
図４に示すように、はじめにサファイア基板２が用意される（ステップＳ１０）。このステップＳ１０は、サファイア、炭化ケイ素および窒化アルミニウムの少なくとも一つからなる基板を準備する準備工程の一例である。ここでは、例えば、ｃ面配向を有する直径２インチのサファイア基板２が用意される。サファイア基板２は、ＭＯＶＰＥ装置１０の基板トレー１２に配置される。
次に、サファイア基板２の表面がクリーニングされる（ステップＳ１２）。この工程をクリーニング工程という。サファイア基板２のクリーニングは、反応容器内にＨ２ガスが導入され、圧力３０ＴｏｒｒのＨ２ガス雰囲気中でサファイア基板２が加熱されることにより行われる。
具体的には、図５の（ａ）に示すように、時刻ｔ０から基板トレー１２にのせられたサファイア基板２の加熱が開始され、基板加熱用の装置熱電対温度が１２５０℃（基板温度で約１１６５℃）に達する時刻ｔ１まで急激に基板加熱用の装置熱電対温度が上昇される。基板加熱用の装置熱電対温度が１２５０℃に達すると、基板加熱用の装置熱電対温度が１３００℃（基板温度で約１２１０℃）に達する時刻ｔ２までヒータ１３により緩やかに基板加熱用の装置熱電対温度が上昇される。これは、設定温度以上に加熱されることを防ぐために行う。基板加熱用の装置熱電対温度が１３００℃に達すると、時刻ｔ３まで基板加熱用の装置熱電対温度１３００℃で加熱が継続される。時刻ｔ１からｔ２までの時間は例えば５分で、さらに時刻ｔ２から時刻ｔ３までの時間は例えば５分で、したがって時刻ｔ１から時刻ｔ３までの時間は、例えば１０分間である。それより長時間のクリーニング、例えば３０分のクリーニングを行うと表面は荒れを生じる。
時刻ｔ３においてサファイア基板２のクリーニングが終了すると、サファイア基板２は、時刻ｔ３から時刻ｔ４までの間、ＡｌＮ緩衝層の前駆体３ａを形成するための温度（ここでは、基板加熱用の装置熱電対温度１２００℃（基板温度で約１１２０℃））まで自然冷却される。
次に、サファイア基板２の上にＡｌＮ緩衝層の前駆体３ａを形成する前に、時刻ｔ４から時刻ｔ５まで、ＮＨ３ガスが先行導入される（ステップＳ１４）。この工程をプリフロー工程という。時刻ｔ４から時刻ｔ５までの時間は、例えば３０秒である。
プリフロー工程の時間はＭＯＶＰＥ装置１０の形状に依存するが、用いたＭＯＶＰＥ装置１０では、３秒程度でガスは置換され先行導入の効果が生じる。したがって、プリフロー工程の時間は、反応容器であるリアクタ２０内がガス置換される時間よりも長い時間が好ましい。プリフロー工程により、サファイア基板２の表面はＨ２ガス雰囲気中によるクリーニングによりＯ原子の脱離がおこる。ＮＨ３のプリフローにより、サファイア基板２の表面に窒素原子が先行導入されるので、サファイア基板２の表面にあるＡｌ原子とＮ原子との結合がサファイア基板２の全面で均一に生じる。したがって、後述するようにサファイア基板２の上に形成されたＡｌＮ層４は、サファイア基板２の面内において配向の揺らぎが少ない良質の結晶が成長する。
次に、サファイア基板２の上にＡｌＮ緩衝層３を成長させるＡｌＮ緩衝層形成工程を行う（ステップＳ１６）。このステップＳ１６は、基板上にIII族窒化物半導体（第１のIII族窒化物半導体）からなる緩衝層を形成する緩衝層形成工程の一例である。
このステップＳ１６は、図示されるように、ＡｌＮ緩衝層の前駆体３ａを成長させる工程（ステップＳ１６ａ）と、成長されたＡｌＮ緩衝層の前駆体３ａをアニール（熱処理）する工程（ステップＳ１６ｂ）とからなる。ステップＳ１６ａは、基板上にIII族窒化物半導体を形成するIII族窒化物半導体形成工程の一例であり、ステップＳ１６ｂは、形成されたIII族窒化物半導体の主面からIII族窒化物半導体の成分が解離するのを抑制するためのカバー部材でIII族窒化物半導体の主面を覆った気密状態で、III族窒化物半導体が形成された基板をアニールするアニール工程の一例である。ここで、「解離」とは、離脱して抜け出すことをいい、昇華、蒸発および拡散が含まれる。また、半導体（または基板）の「主面」とは、その上に他の材料が積層（または形成）される場合における積層（形成）される側の表面をいう。なお、特許文献２において、ＡｌＮエピタキシャル膜を有する基板を詰め込んで、隙間を少なくした状態と本発明の気密状態は、技術思想が異なり特許文献２では、酸素含有ガスと窒素ガスを一定流量のガスを供給することにより効果を奏するのに対して、本発明では、実質的に気密にするもので、異なる技術思想である。
具体的には、上記ステップＳ１６ａとして、時刻ｔ５には、一般的なIII族原料であるトリメチルアルミニウム（ＴＭＡｌ）と、一般的なＶ族原料であるアンモニア（ＮＨ３）とがＭＯＶＰＥ装置１０内に供給され、時刻ｔ６までＡｌＮ緩衝層の前駆体３ａが形成される。ＡｌＮ緩衝層の前駆体３ａは、例えば、キャリアガスをＨ２とし、成長圧力を３０Ｔｏｒｒ、ＴＭＡｌの流量を１５ｓｃｃｍ、ＮＨ３の流量を１．０ｓｌｍ、基板加熱用の装置熱電対温度で１２００℃（基板温度で約１１２０℃）とする条件で結晶の核が形成され、さらに結晶が島状に成長した結晶島の集合体である。ＡｌＮ緩衝層の前駆体３ａは、例えば３００ｎｍの厚さまで形成される。ＡｌＮ緩衝層の前駆体３ａが３００ｎｍの厚さまで形成するのに要する時間は、例えば２０分である。
なお、本実施の形態では、基板加熱用の装置熱電対温度１２００℃（基板温度で約１１２０℃）でＡｌＮ緩衝層の前駆体３ａが形成されたが、III族窒化物半導体からなる緩衝層の成膜温度としては、このような温度に限られず、装置熱電対温度１３００℃以下（基板温度で約１２１０℃以下）で形成されてもよい。
その後、図５の（ｂ）に示すように、ＡｌＮ緩衝層の前駆体３ａの表面を保護するために、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２は、基板加熱用の装置熱電対温度が３００℃まで低下する時刻ｔ７までＮ２とＮＨ３との混合ガス雰囲気中で自然冷却される。さらに、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２は、基板加熱用の装置熱電対温度が室温まで低下する時刻ｔ８までＨ２雰囲気中で自然冷却される。
なお、ＡｌＮ緩衝層の前駆体３ａの厚さは、３００ｎｍに限られず、一般的に薄膜として使用できる厚さであればよい。例えば、ＡｌＮ緩衝層の前駆体３ａの厚さは、５０ｎｍ以上であればよい。なお、ＡｌＮ緩衝層の前駆体３ａの結晶性を重視する場合には、ＡｌＮ緩衝層の前駆体３ａの厚さは例えば３００ｎｍ以上で１μｍ以下（例えば、０．０５〜１μｍ）とするのが好ましい。ＡｌＮ緩衝層の前駆体３ａの厚さが３μｍ以上では、クラックを生じる場合があるので、III族窒化物半導体からなる緩衝層３の膜厚は、５０ｎｍ以上３μｍ以下が好ましい。
その後、上記ステップＳ１６ｂとして、ＡｌＮ緩衝層の前駆体３ａがアニールされ、ＡｌＮ緩衝層３が形成される。つまり、上記ステップＳ１６ａで形成されたIII族窒化物半導体（ここでは、ＡｌＮ緩衝層の前駆体３ａ）の主面からその成分（窒素、アルミニウム、ガリウム、インジウム等）が解離するのを抑制するためのカバー部材でIII族窒化物半導体（ここでは、ＡｌＮ緩衝層の前駆体３ａ）の主面を覆った気密状態で、III族窒化物半導体が形成された基板（ここでは、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２）がアニール（熱処理）される。このアニール工程では、アニール装置（以下、「加熱装置」ともいう）を用いて、基板温度が１４００℃以上１７５０℃以下で、かつ、窒素、アルゴン、ヘリウム等の不活性ガスまたは不活性ガスにアンモニアガスを添加した混合ガスの雰囲気で、サファイア基板２がアニールされる。
なお、このアニール工程における準備工程では、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２がアニール装置内に配置され、アニール装置内を排気して真空にした後に不活性ガスまたは混合ガスを流入することでガス置換を行い、その後に、サファイア基板２を昇温する。このとき、昇温の開始のタイミングは、アニール装置内を排気して真空に置換した後であればよい。昇温においては、例えば、１０００℃近傍まではアニール装置の能力の上限の加熱速度で高速に昇温し、その後は昇温速度を低下させて昇温する。
また、アニール装置内の不活性ガスまたは混合ガスの圧力は、０．１〜１０気圧（７６〜７６００Ｔｏｒｒ）の範囲がアニール効果を期待できる範囲であるが、高温時の防爆強度等の関係から０．５〜２気圧程度に設定される。原理的には、これらのガスの圧力が高い方がＡｌＮ緩衝層３の結晶性および表面荒れの改善が期待できるが、実験では、ガスの圧力は１気圧前後に設定した。
なお、アニール装置は、後述するが、一定の体積を持った加熱容器であって、基板温度を５００℃〜１８００℃で制御できる機能、および、装置内に導入して置換するための不活性ガスおよび混合ガスの圧力と流量とを制御できる機能を有するものであればよい。また、アニール装置内で実現される「気密状態」の詳細については、後述する。
その後、図４に示すように、ＡｌＮ緩衝層を有するサファイア基板をＭＯＶＰＥ装置等の反応容器に載置し第１のIII族窒化物半導体としてのＡｌＮ緩衝層３の上にさらに再成長により、第２のIII族窒化物半導体としてのＡｌＮ層４が形成される（ステップＳ１８）。ＡｌＮ層４は、例えば、キャリアガスをＮ２：Ｈ２＝８５：１５の混合ガスとし、成長圧力を３０Ｔｏｒｒ、基板加熱用の装置熱電対温度を１４５０℃（基板温度で約１３４０℃）とする条件で形成される。このように、ＡｌＮ緩衝層３の上に新たに成長を行うＡｌＮ層４は、例えば７００ｎｍの厚さまで形成される。
なお、ＡｌＮ層４の形成は、サファイア基板２上にＡｌＮ緩衝層３が形成された後継続して行われてもよいし、一旦、反応容器からサファイア基板２が取り出された後、他の反応容器内に複数のサファイア基板２が配置され、当該複数のサファイア基板２に対して同時に行われてもよい。
また、第１のIII族窒化物半導体の上に再成長される第２のIII族窒化物半導体は、窒化アルミニウムに限られず、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）で表わされる窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、または、窒化アルミニウムガリウムインジウム（ＡｌＮＧａＩｎ）であってもよい。
次に、上記アニール工程（ステップＳ１６ｂ）における気密状態について説明する。
気密状態とは、アニール工程（ステップＳ１６ｂ）においてアニール装置内で実現される状態であり、上述したように、緩衝層として形成されたIII族窒化物半導体の主面からその成分（窒素、アルミニウム、ガリウム、インジウム等）が解離するのを抑制するためのカバー部材でIII族窒化物半導体の主面を覆った状態である。つまり、気密状態は、物理的な手法で、III族窒化物半導体の主面からその成分が解離するのを抑制している。この状態では、カバー部材とIII族窒化物半導体の主面との間におけるガスが実質的に流れない滞留状態となる。このような気密状態で、窒化物半導体基板をアニールすることで、III族窒化物半導体の主面からその成分が解離することによって主面が荒れてしまうことが抑制される。また、より高温でのアニールが可能となり、表面が平坦でかつ高品質のIII族窒化物半導体が形成された窒化物半導体基板が実現される。以下、気密状態の具体例を示す。
図６Ａは、上記アニール工程（ステップＳ１６ｂ）における気密状態の一例を示す図である。ここでは、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２の上に、ＡｌＮ緩衝層の前駆体１０３ａが形成された別のサファイア基板１０２が、窒化アルミニウム緩衝層の前駆体３ａおよび１０３ａ同士が対向する向きで、載置された状態の断面図が示されている。この態様では、窒化アルミニウム緩衝層の前駆体３ａおよび１０３ａ同士が対向して接触しているが、ＡｌＮ緩衝層の前駆体３ａおよび１０３ａは、表面の中央部において５〜２０μｍ程度、凹んだ構造を有するので、対向するＡｌＮ緩衝層の前駆体３ａおよび１０３ａの表面によって、最大間隔で１０〜４０μｍの気密空間４３が形成される。
この図６Ａに示される気密状態は、上記ステップ１６ａまでの工程で製造された２枚の基板（当該基板および別の基板）を用意し、当該基板のIII族窒化物半導体と別の基板のIII族窒化物半導体とが対向するように、当該基板の上方に別の基板が配置（この例では、当該基板の上に別の基板が載置）された状態に相当する。カバー部材は、下方に位置するサファイア基板２にとっては、上方に位置するサファイア基板１０２が相当し、逆に、上方に位置するサファイア基板１０２にとっては、下方に位置するサファイア基板２が相当する。
このような気密状態により、窒化物半導体基板の上に、III族窒化物半導体が対向する向きで、単に、別の窒化物半導体基板を載せるだけで、気密状態が実現され、特別な治具を用いることなく、簡単に気密状態が実現される。また、特別なカバー部材を準備することなく、２個の窒化物半導体基板が同時にアニールされる。また、アニール中は高温であるため熱膨張の関係で基板の反り方が変わるため気密状態は若干変化するが、アニール後の評価結果ではその影響は少ない。
なお、図６Ａでは、カバー部材は、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２（または、ＡｌＮ緩衝層の前駆体１０３ａが形成された別のサファイア基板１０２）であったが、これに限られず、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素（ＢＮ）、パイロリティック窒化ホウ素（ＰＢＮ）、酸化アルミニウム（サファイア）、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル（ＴａＣ）の少なくとも一つの材料で構成されてもよい。また、対向するサファイア基板のＡｌＮ緩衝層の前駆体３ａ、１０３ａは一方が既にアニールされたＡｌＮ緩衝層３または１０３であっても良い。例えば、図６Ｂの変形例に示されるように、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２の上に載置されるカバー部材が、III族窒化物半導体が形成さ
れていないサファイア基板１０２であってもよい。
また、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２とIII族窒化物半導体が形成されていないサファイア基板１０２の上下関係は逆であっても良い。さらにＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２を同一の方向に、２枚以上複数枚積み重ねることで図６Ａにおける窒化アルミニウム緩衝層の前駆体３ａとサファイア基板１０２が対向することになり、同様の効果が得られる。また、平坦な基板静置用の台の上で、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２を、ＡｌＮ緩衝層の前駆体３ａ側が下になるように置くことでも同様の効果が得られる。
例えば、図６Ｃに示すように、ＡｌＮ緩衝層の前駆体３ａが形成された複数のサファイア基板２を、ＡｌＮ緩衝層の前駆体３ａを下方に向けて、基台４６ａに載置することによっても同様の効果が得られる。基台４６ａは、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素（ＢＮ）、パイロリティック窒化ホウ素（ＰＢＮ）、酸化アルミニウム（サファイア）、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル（ＴａＣ）の少なくとも一つの材料で構成される。この図６Ｃに示される状態は、図６Ｂに示される状態の上下関係を逆にしたものを複数、並べた状態に相当する。
なお、図６Ｃでは、４つの窒化物半導体基板が一方向に基台４６ａ上に並べられているが、窒化物半導体基板の個数および並びの方向はこれに限られず、二次元的に複数の窒化物半導体基板が基台４６ａ上に並べられてもよい。さらに、スペーサなどを利用して基台４６ａを積み重ねることで、図６Ｃに示される状態を積み重ねてもよい。このような構成により、多数の窒化物半導体基板を、同時に、気密状態でアニールできる。ここで基台４６ａ表面に１０〜１００μｍ程度の凹凸溝を設けたり、表面を荒らしたりすることにより、サファイア基板２のＡｌＮ緩衝層前駆体３ａが基台に貼り付くのを防ぎ、また載置、取り出しの作業性も上げることができる。
なお、図６Ａ〜図６Ｃに示される気密状態では、窒化物半導体基板（ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２）の片面（つまり、ＡｌＮ緩衝層の前駆体３ａの表面）だけが気密状態にされたが、図６Ｄに示すように、窒化物半導体基板の両面が（つまり、サファイア基板２の表面についても）気密状態にされてもよい。その際に、対向する面が同じ材質の基板となるようにするのが好ましい。
図６Ｄの（ａ）では、サファイア基板５０２の上に、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２が載置され、さらにその上に、ＡｌＮ基板５０３が載置されている。図６Ｄの（ｂ）では、サファイア基板５０２の上に、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２が載置され、さらにその上に、ＡｌＮ緩衝層の前駆体１０３ａが形成された別のサファイア基板１０２が、ＡｌＮ緩衝層の前駆体３ａおよび１０３ａ同士が対向する向きで載置され、さらにその上に、サファイア基板６０２が載置されている。図６Ｄの（ｃ）では、サファイア基板５０２の上に、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２が載置され、さらにその上に、ＡｌＮ緩衝層の少なくとも前駆体３ａに対向する部分にはＡｌＮ層７０３が形成されたサファイア基板７０２が、ＡｌＮ緩衝層の前駆体３ａおよびＡｌＮ層７０３同士が対向する向きで載置され、さらにその上に、ＡｌＮ緩衝層の前駆体１０３ａが形成された別のサファイア基板１０２が載置され、さらにその上、ＡｌＮ基板５０３が載置されている。
図６Ｄの（ａ）〜（ｃ）のいずれにおいても、アニールの対象となるＡｌＮ緩衝層の前駆体が形成されたサファイア基板のうち、ＡｌＮ緩衝層の前駆体の表面は、同じ材質のＡｌＮによって塞がれることで気密状態となり、サファイア基板の表面は、同じ材質のサファイアによって塞がれることで気密状態となる。このように、窒化物半導体基板の両面について、対向する面を同じ材質の基板で塞ぐように気密状態にすることで、ＡｌＮ緩衝層の表面の荒れが抑制されるだけでなく、サファイア基板の表面についても、窒素ガス等による分解が抑制されることで、表面荒れが抑制される。
図７Ａは、上記アニール工程（ステップＳ１６ｂ）における気密状態の別の一例を示す図である。ここでは、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２が気密容器４０に収容された状態の断面図が示されている。気密容器４０は、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素（ＢＮ）、パイロリティック窒化ホウ素（ＰＢＮ）、酸化アルミニウム（サファイア）、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル（ＴａＣ）の少なくとも一つの材料からなり、容器本体４１と蓋４２とで構成され、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２を収容している。気密容器４０の中には、窒素、アルゴン、ヘリウム等の不活性ガス、または、不活性ガスにアンモニアを添加したガスが充填される。また、不活性ガスを主成分として、アンモニア、酸素、シラン（ＳｉＨ４）、モノメチルシラン（ＳｉＨ３ＣＨ３）やゲルマン（ＧｅＨ４）、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）などの有機金属ガスも混入させてもよい。なお、容器本体４１および蓋４２の少なくとも一方には、アニール装置内を排気して真空に置換する際のガス抜きのために、気密空間４３と外部とをつなぐ貫通孔（図示せず）が形成されていることが好ましい。
この図７Ａに示される気密状態は、緩衝層としてのIII族窒化物半導体が形成された基板が容器本体と蓋とから構成される気密容器に収容された状態に相当する。カバー部材は、気密容器４０を構成する蓋４２である。III族窒化物半導体（ここでは、ＡｌＮ緩衝層の前駆体３ａ）の主面と蓋４２との間の距離は、約０．５ｍｍであり、この間に、気密空間４３が形成される。主面と蓋４２との間の距離は、約０．５ｍｍに限定されず、図６Ａで示した接触状態から１ｍｍ以下の範囲であれば、効果を奏するものである。
このような気密状態により、窒化物半導体基板は気密容器に収容されるので、気密容器の蓋がカバー部材として機能して気密状態を形成するとともに、気密容器によっても気密状態が形成されるので、より確実に気密状態が維持される。
なお、図７Ａでは、一つの気密容器に一つの窒化物半導体基板が収容されたが、このような形態に限られず、図７Ｂおよび図７Ｃに示されるように、複数の窒化物半導体基板が一つの気密容器に収容されてアニールされてもよい。
図７Ｂでは、ＡｌＮ緩衝層の前駆体３ａが形成された３つのサファイア基板２が、例えば炭素からなる容器本体４１ａと例えばサファイアからなる蓋４２ａとで構成された気密容器４０ａに収容されている。容器本体４１ａの側面には、底面に近い箇所に、ガス置換用の貫通孔４５ａが設けられている。カバー部材は、気密容器４０ａを構成する蓋４２ａである。III族窒化物半導体（ここでは、ＡｌＮ緩衝層の前駆体３ａ）の主面と蓋４２ａとの間の距離は、約０．５ｍｍであり、この間に、気密空間４３が形成されるが、前述したように主面と蓋４２ａとの間の距離は、約０．５ｍｍに限られない。また、容器本体４１ａは、ＡｌＮ緩衝層への炭素の影響を避けるために窒化ホウ素、炭化ケイ素などでコーティングすることができる。さらに容器本体４１ａは酸化アルミニウム多結晶体、サファイア、ＡｌＮ多結晶体等で構成されたものであっても良い。また容器本体４１ａと蓋４２ａは図７Ｂの形状に限定されず、蓋４２ａを容器本体４１ａの開口面積より大きな面積の蓋として、容器本体４１ａ上に載置するだけでも良い。このような容器構造にすることにより、スパッタ法などの成膜工程を容器本体４１ａ上で行い成膜終了後に雰囲気ガスの入れ替えを行った後、温度を大きく下げる事なく外部から蓋４２ａをスライドさせて、容器本体４１ａを覆い、高温処理を行うことにより連続して成膜工程、アニール工程を行うことができ、窒化物半導体基板の生産効率が向上される。
図７Ｃでは、ＡｌＮ緩衝層の前駆体３ａが形成された３つのサファイア基板２が、例えば炭化ケイ素をコーティングした容器本体４１ｂと例えばサファイアからなる蓋４２ｂとで構成された気密容器４０ｂに収容されている。容器本体４１ｂの側面には、底面に近い箇所に、ガス置換用の貫通孔４５ｂが設けられている。カバー部材は、気密容器４０ｂを構成する蓋４２ｂである。III族窒化物半導体（ここでは、ＡｌＮ緩衝層の前駆体３ａ）の主面と蓋４２ｂとの間の距離は、約０．５ｍｍであり、この間に、気密空間４３が形成されるが、前述したように主面と蓋４２ａとの間の距離は、約０．５ｍｍに限られない。
これらの図７Ｂおよび図７Ｃに示される構成によって、複数の窒化物半導体基板に対して、同時に、気密状態でのアニールが行われ、窒化物半導体基板の生産効率が向上される。なお、サファイア基板、ＡｌＮ緩衝層それぞれに、より近い部分を同材料として、容器本体４１、４１ａ、４１ｂがサファイアで構成され、蓋４２、４２ａ、４２ｂがＡｌＮで構成されていることが好ましい。
図８は、上記アニール工程（ステップＳ１６ｂ）における気密状態のさらに別の一例を示す図である。ここでは、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２の上方に、ＡｌＮ緩衝層の前駆体１０３ａが形成された別のサファイア基板１０２を、ＡｌＮ緩衝層の前駆体３ａおよび１０３ａ同士が対向する向きで、固定された状態の上面図（図８の（ａ））および図８の（ａ）のＡＡ断面図（図８の（ｂ））が示されている。より具体的には、２つのサファイア基板２および１０２は、２つのサファイア基板２および１０２の側面を覆う帯部材５０によって、お互いに固定されている。帯部材５０は、図８の（ａ）に示されるように、円筒構造を有し、内側面に、２つのサファイア基板２および１０２を一定距離（１ｍｍ以下、好ましくは、０．１ｍｍ以下の距離）だけ離間させるスペーサとしての突起部５０ａを有する。このような帯部材５０によって、突起部５０ａを挟むように２つのサファイア基板２および１０２が、ＡｌＮ緩衝層の前駆体３ａおよび１０３ａ同士が対向した状態で、相互に固定され、２つのサファイア基板２および１０２と突起部５０ａとで囲まれる気密空間４３が形成される。帯部材５０は、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素（ＢＮ）、パイロリティック窒化ホウ素（ＰＢＮ）、酸化アルミニウム（サファイア）、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル（ＴａＣ）の少なくとも一つの材料で構成される。
なお、突起部５０ａは、必須ではなく、設けられていなくてもよい。そのときには、２つのサファイア基板２および１０２は、図６Ａに示されるように、窒化アルミニウム緩衝層の前駆体３ａおよび１０３ａ同士が対向して周縁部で接触する。
この図８に示される気密状態は、上記ステップ１６ａまでの工程で製造された２枚の基板（当該基板および別の基板）を用意し、当該基板のIII族窒化物半導体と別の基板のIII族窒化物半導体とが対向するように、当該基板の周縁部に設けられたスペーサを挟んで、当該基板の上方に別の基板が載置された状態に相当する。カバー部材は、図６Ａと同様に、下方に位置するサファイア基板２にとっては、上方に位置するサファイア基板１０２が相当し、逆に、上方に位置するサファイア基板１０２にとっては、下方に位置するサファイア基板２が相当する。
このような気密状態により、窒化物半導体基板の上に、スペーサを挟んで、別の窒化物半導体基板が載置されるので、２つの窒化物半導体基板のIII族窒化物半導体同士が接触することが回避され、２つのIII族窒化物半導体の表面の全体に渡ってアニールによる表面の平坦化が行われる。さらに、２つの窒化物半導体基板は、帯部材５０によって確実に固定される。
図９Ａは、上記アニール工程（ステップＳ１６ｂ）における気密状態のさらに別の一例を示す図である。ここでは、複数の凹部５２ａおよび５２ｂが形成された基板ホルダ５２の各凹部に、ＡｌＮ緩衝層の前駆体が形成された２つのサファイア基板が、スペーサを挟んで、窒化アルミニウム緩衝層の前駆体同士が対向する向きで、重ねて収容されている様子（断面図）が示されている。つまり、基板ホルダ５２の凹部５２ａには、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２の上方に、ＡｌＮ緩衝層の前駆体１０３ａが形成されたサファイア基板１０２が、スペーサ５４ａを挟んで、窒化アルミニウム緩衝層の前駆体３ａおよび１０３ａ同士が対向する向きで、重ねて収容されている。同様に、基板ホルダ５２の凹部５２ｂには、ＡｌＮ緩衝層の前駆体２０３ａが形成されたサファイア基板２０２の上方に、ＡｌＮ緩衝層の前駆体３０３ａが形成されたサファイア基板３０２が、スペーサ５４ｂを挟んで、ＡｌＮ緩衝層の前駆体２０３ａおよび３０３ａ同士が対向する向きで、重ねて収容されている。
基板ホルダ５２およびスペーサ５４ａおよび５４ｂは、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素（ＢＮ）、パイロリティック窒化ホウ素（ＰＢＮ）、酸化アルミニウム（サファイア）、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル（ＴａＣ）の少なくとも一つの材料で構成される。スペーサ５４ａおよび５４ｂは、例えば、サファイア基板の外形に合わせた円環形状の板体であり、上下２つのサファイア基板２および１０２（２０２および３０２）を一定距離（１ｍｍ以下、好ましくは０．１ｍｍの距離）だけ離間させることで、上下２つのサファイア基板とスペーサとで囲まれる気密空間４３を形成する。
この図９Ａに示される気密状態は、上記ステップ１６ａまでの工程で製造された２枚の基板（当該基板および別の基板）を用意し、当該基板のIII族窒化物半導体と別の基板のIII族窒化物半導体とが対向するように、当該基板の周縁部に設けられたスペーサを挟んで、当該基板の上方に別の基板が載置された状態に相当する。カバー部材は、図６Ａと同様に、下方に位置するサファイア基板２（または２０２）にとっては、上方に位置するサファイア基板１０２（または３０２）が相当し、逆に、上方に位置するサファイア基板１０２（または３０２）にとっては、下方に位置するサファイア基板２（または２０２）が相当する。
このような気密状態により、窒化物半導体基板の上に、スペーサを挟んで、別の窒化物半導体基板が載置されるので、２つの窒化物半導体基板のIII族窒化物半導体同士が接触することが回避され、２つのIII族窒化物半導体の表面の全体に渡ってアニールによる表面の平坦化が行われる。また、各窒化物半導体基板は、各凹部に収容され、アニール中に移動してしまうことが防止される。さらに、複数の窒化物半導体基板に対して、同時に、気密状態でのアニールが行われ、窒化物半導体基板の生産効率が向上される。
なお、基板ホルダを用いたアニール方法としては、図９Ａに示された方法だけに限られず、図９Ｂに示されるように、ＡｌＮ緩衝層の前駆体３ａが形成された複数のサファイア基板２を、ＡｌＮ緩衝層の前駆体３ａを下方に向けて基板ホルダ５１に収容した状態で、基台４６ｂに載置することによっても同様の効果が得られる。個々の基板ホルダ５１は、ＡｌＮ緩衝層の前駆体３ａを下方に向けたサファイア基板２を収容するホルダとして機能するとともに、ＡｌＮ緩衝層の前駆体３ａと基台４６ｂとの間に気密空間を形成するためのスペーサとしても機能する。基板ホルダ５１および基台４６ｂは、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素（ＢＮ）、パイロリティック窒化ホウ素（ＰＢＮ）、酸化アルミニウム（サファイア）、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル（ＴａＣ）の少なくとも一つの材料で構成される。
なお、図９Ｂでは、複数の窒化物半導体基板が一方向に基台４６ｂ上に並べられているが、二次元的に並べられてもよい。また、スペーサなどを利用して基台４６ｂを積み重ねることで、図９Ｂに示される状態を積み重ねてもよい。さらに、基板ホルダ５１が基台４６ｂに固定されていれば、図９Ｂに示される状態を縦置きで複数重ねてもよい。このような構成により、多数の窒化物半導体基板を、同時に、気密状態でアニールできる。
また、図８に示される帯部材５０、図９Ａおよび図９Ｂに示される基板ホルダ５１および５２は、円筒状の構造に限られず、窒化物半導体基板をずれないように安定して載置できる構造であれば、例えば、三本以上の柱で構成される構造物でもよいし、三角形、四角形などの多角形をくり抜いたリング状、角筒状の構造物であってもよい。
また、炭素は、アニールのために窒化物半導体基板を収容する加熱用容器の材料に適しているので、炭素以外の材料で作られた基板ホルダを用いる場合は、基板ホルダに入れる炭素製の加熱用容器を準備することで、効率的に窒化物半導体基板をアニールできる。炭素製の加熱用容器の深さは、２枚の基板が位置ずれを起こさなければ良いため１枚の窒化物半導体基板の厚み（例えば、３３０μｍ）以上であれば良く、２枚の窒化物半導体基板の厚みがなくても良い。
以上のような気密状態でのアニール工程（ステップＳ１６ｂ）により、ＡｌＮ緩衝層３の表面が平坦化され、高品質のＡｌＮ緩衝層３が形成された窒化物半導体基板が実現される。図１０は、アニール工程（ステップＳ１６ｂ）によるＡｌＮ緩衝層の表面の平坦化のメカニズム（模式的構造）および原子間力顕微鏡（ＡＦＭ）による観察像を示す図である。具体的には、図１０の（ａ）、（ｂ）および（ｃ）は、それぞれ、アニール前、基板温度で１４００℃でのアニール後、および、基板温度で１７００℃でのアニール後におけるＡｌＮ緩衝層の模式的構造（上段）およびＡＦＭによる観察像（下段）を示す。
図１０の（ａ）に示すように、サファイア基板２のｃ面上に形成されたＡｌＮ緩衝層の前駆体３ａは、サファイアとＡｌＮとの格子の不整合により、サファイア基板２において面内方向の成長速度が遅いため、（０００１）面の方向に良好に配向し、面内配向性の揃いは良好で無く、１〜２°の回転があるＡｌＮの結晶粒の集合体であるので、結晶粒同士の界面には貫通転位が形成される。ＡｌＮ緩衝層の前駆体３ａの表面粗さは、例えば０．５ｎｍ程度である。
ＡｌＮ緩衝層の前駆体３ａは、上述したアニール工程（ステップＳ１６ｂ）においてアニールされることによりＡｌＮ緩衝層３となる。アニール工程において、ＡｌＮ緩衝層の前駆体３ａは、ＡｌＮ緩衝層の前駆体３ａを形成するときよりも高温（例えば基板温度１４００℃でアニールされることにより、Ａｌ原子の表面のマイグレーションが促進される。アニールによりＡｌＮから離脱したＡｌ原子は、エネルギー的に安定なサイトに取り込まれて再配列される。これにより、図１０の（ｂ）に示すように、配向の整った結晶島を核としてＡｌＮは固相成長してグレインとなり、ＡｌＮ緩衝層３が形成される。グレインの大きさは、例えば２５０ｎｍ、表面粗さは０．５ｎｍ程度が維持される。
さらに、例えば、基板温度を１７００℃まで上昇すると、図１０の（ｃ）に示すように、ＡｌＮ緩衝層３において隣接するグレイン同士が合体され、ＡｌＮ緩衝層３の表面が平坦化される。また、グレイン同士の境界には、転位が存在するが、グレイン同士が合体して大きなグレインが形成されることにより、単位面積当たりに占めるグレインの数はアニールする基板温度の上昇と共に減少する。よって、単位面積当たりに占める転位の数も減少する。したがって、アニール後のＡｌＮ緩衝層３では、貫通転位密度が低減され、表面の平坦性がよく高品質なＡｌＮ緩衝層３を得ることができる。
このように、気密状態でのアニール工程（ステップＳ１６ｂ）により、窒化アルミニウム緩衝層３は、表面が平坦で、かつ、表面側がＡｌ極性となり、すぐれた結晶性を有する高品質な緩衝層となる。なお、図示されていないが、アニールの基板温度１７５０℃では、ＡｌＮ緩衝層３の結晶性の改善はみられるものの、ＡｌＮ緩衝層３の表面に荒れを生じて、表面粗さは１ｎｍ以上となる。
［窒化物半導体基板の特性および効果］
次に、図１１〜図２７を参照しながら、本実施の形態に係る製造方法により製造した窒化物半導体基板の特性について説明する。
はじめに、クリーニングの工程後のサファイア基板２の特性について説明する。図１１は、本実施の形態に係るサファイア基板２のクリーニング後の表面状態を示す図である。図１２は、本実施の形態に係るサファイア基板２のクリーニング時のアニール温度を変化させたときの窒化アルミニウムの結晶性を示す図である。図１３は、本実施の形態に係るサファイア基板２のクリーニング時のアニール温度とＡｌＮの結晶性との関係を示す図である。図１４は、本実施の形態に係るサファイア基板２のクリーニングのためのアニール温度とサファイア基板２およびＡｌＮの結晶性との関係を示す図である。
図１１は、クリーニング工程におけるサファイア基板２の基板加熱用の装置熱電対温度を、１１５０℃（基板温度で約１０８０℃）、１２５０℃（基板温度で約１１６５℃）、１３５０℃（基板温度で約１２５０℃）とした場合のサファイア基板２の表面粗さを、原子間力顕微鏡（ＡＦＭ）により１μｍ×１μｍの領域で観測した観測像である。図１１の（ａ）はクリーニング（アニール）前、図１１の（ｂ）は基板加熱用の装置熱電対温度１１５０℃の場合、図１１の（ｃ）は基板加熱用の装置熱電対温度１２５０℃の場合、（ｄ）は基板加熱用の装置熱電対温度１３５０℃の場合のサファイア基板２の表面粗さの観測結果を示している。
サファイア基板２の表面状態は、サファイア基板２の上に形成されるＡｌＮ緩衝層の前駆体３ａおよびＡｌＮ層４の表面状態に大きく影響する。表面が粗いサファイア基板２の上にＡｌＮ緩衝層の前駆体３ａおよびＡｌＮ層４を形成した場合には、ＡｌＮ緩衝層の前駆体３ａおよびＡｌＮ層４の表面も粗いものとなり、表面が平坦でかつ高品質の窒化物半導体基板１を形成することは難しい。
クリーニング前のサファイア基板２では、図１１の（ａ）に示すように、粒状の凹凸形状が観測されている。このときのサファイア基板２の表面粗さは、例えば０．１９ｎｍである。
サファイア基板２を基板加熱用の装置熱電対温度１１５０℃まで加熱した場合には、図１１の（ｂ）に示すように、サファイア基板２の表面には、図１１の（ａ）に示す粒状の凹凸形状が消え、原子層ステップが観測されている。このときのサファイア基板２の表面粗さは、例えば０．１９ｎｍである。よって、この図１１の（ｂ）より、クリーニング工程におけるサファイア基板２の加熱温度として、装置熱電対温度で１１５０℃（基板温度で約１０８０℃）であれば、良好な結果が得られることが分かる。なお、図示していないが、クリーニング工程におけるサファイア基板２の加熱温度の下限として、装置熱電対温度で９７０℃（基板温度で約９２０℃）であれば、良好な結果を得られる場合があることが分かっている。
サファイア基板２を基板加熱用の装置熱電対温度１２５０℃まで加熱した場合には、図１１の（ｃ）に示すように、サファイア基板２の表面は、図１１の（ａ）に示す粒状の凹凸形状が消え、広範囲において、原子層ステップが均一に観測されている。このときのサファイア基板２の表面粗さは、例えば０．０５ｎｍであり、基板加熱用の装置熱電対温度が１１５０℃の場合（図１１の（ｂ））よりも平坦化されている。理想的には、原子２個または１個ずつの段差が均一に形成された原子層ステップであることが好ましい。よって、この図１１の（ｃ）より、クリーニング工程におけるサファイア基板２の加熱温度として、装置熱電対温度で１２５０℃（基板温度で約１１６５℃）に近い温度であれば、良好な結果が得られることが分かる。
さらに、サファイア基板２を基板加熱用の装置熱電対温度１３５０℃まで加熱すると、図１１の（ｄ）に示すように、ステップバンチングが観測されている。すなわち、図１１の（ｄ）においては、原子層ステップは観測されず、サファイア基板２の表面に大きな窪みが出現し、表面が粗い構造であることがわかる。よって、この図１１の（ｄ）より、クリーニング工程におけるサファイア基板２の加熱温度として、装置熱電対温度で１３５０℃（基板温度で約１２５０℃）まで上昇すると、良好な結果が得られないことが分かる。
なお、ステップバンチングは、サファイア基板２を基板加熱用の装置熱電対温度１３００℃程度まで加熱したときに出現し始める。このときの窪みの高さは、一例として１．４５ｎｍである。よって、クリーニング工程におけるサファイア基板２の加熱温度の上限として、装置熱電対温度で１３００℃（基板温度で約１２１０℃）であるのが好ましい。
以上のように、図１１に示される観測結果等から、クリーニング工程におけるサファイア基板２の加熱温度として、装置熱電対温度９７０℃以上１３００℃以下（基板温度で約９２０℃以上１２１０℃以下）であれば、サファイア基板の表面の結晶性を良好にすることができる。
また、図１２は、温度を変えてサファイア基板２のクリーニングを行い、その上にＡｌＮ緩衝層の前駆体を１２００℃で形成した後、さらに１５００℃でＡｌＮ層４の成長を行った試料について、結晶性を確認した結果である。ＮＨ３のプリフロー工程は３０秒である。ＡｌＮ層４の結晶性は、ＸＲＤ（Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）による（０００２）面および（１０−１２）面のω（ｏｍｅｇａ） ｒｏｃｋｉｎｇ ｃｕｒｖｅ（Ｘ線ロッキングカーブ、以下、ＸＲＣという。）測定で得られる回折ピークの半値幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）の値により確認することができる。この値（以下、ＸＲＣ半値幅という。）が小さいほど、つまり、得られる回折ピークがシャープなほど結晶性が良好であることを示す。なお、ＸＲＣ半値幅の単位は、ａｒｃｓｅｃ（”）である。また、用いた入射Ｘ線の拡がり幅は、３２ａｒｃｓｅｃである。
図１２の（ａ）は、ＡｌＮ層の（０００２）面のＸＲＣの観測結果を示している。ＡｌＮ層の（０００２）面のＸＲＣ半値幅は、サファイア基板２を基板加熱用の装置熱電対温度１１５０℃でクリーニングした場合に５９８ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１２００℃でクリーニングした場合に７６ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１２２５℃でクリーニングした場合に７１ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１２５０℃でクリーニングした場合に５０ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１２７５℃でクリーニングした場合に８１ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１３００℃でクリーニングした場合に１７３ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１３５０℃でクリーニングした場合に２０９ａｒｃｓｅｃと観測されている。
図１２の（ｂ）は、ＡｌＮ層の（１０−１２）面のＸＲＣの観測結果を示している。ＡｌＮ層の（１０−１２）面のＸＲＣ半値幅は、サファイア基板２を基板加熱用の装置熱電対温度１１５０℃でクリーニングした場合に１０１５ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１２００℃でクリーニングした場合に９１１ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１２２５℃でクリーニングした場合に８５８ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１２５０℃でクリーニングした場合に７９６ａｒｃｓｅｃ、基板加熱用の装置熱電対温度１２７５℃でクリーニングした場合に１６５１ａｒｃｓｅｃと観測されている。また、サファイア基板２を基板加熱用の装置熱電対温度１３５０℃および１３５０℃でクリーニングした場合は、ＸＲＣの観測結果においてダブルピークが観測され、結晶性が良好でないことが確認されている。
また、図１３に示すように、サファイア基板２のクリーニングのためのアニール温度とＡｌＮ層４の結晶性との関係より、ＡｌＮ層の（０００２）面のＸＲＣ半値幅は、サファイア基板２を基板加熱用の装置熱電対温度１２００℃以上１３００℃以下でクリーニングした場合に小さく、１２７５℃を超えると徐々に大きくなっている。また、ＡｌＮ層の（１０−１２）面のＸＲＣ半値幅は、サファイア基板２を基板加熱用の装置熱電対温度１１５０℃以上１２７５℃以下でクリーニングした場合に小さく、１２７５℃を超えると急激に大きくなっている。
また、サファイア基板２の表面の表面粗さ（ＲＭＳ）は、基板加熱用の装置熱電対温度１２００℃以上１３００℃以下ではで小さく、１２５０℃の場合が最も小さくなっている。したがって、サファイア基板２の表面の平坦性と相関があり、サファイア基板２の表面の平坦性がよい場合には、ＡｌＮ層４の平坦性も良好であることがわかる。
図１４は、サファイア基板のクリーニングのためのアニールを基板加熱用の装置熱電対温度１２５０℃および１３５０℃としたときの、ＸＲＤ（Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によるＡｌＮ層の（１０−１２）面およびサファイア基板２の（１１−２３）面におけるΦ（ｐｈｉ）測定で得られる回折ピークを示した図である。図１４の（ａ）に示すように、基板加熱用の装置熱電対温度１２５０℃では、ＡｌＮ層の（１０−１２）面およびサファイア基板２の（１１−２３）面のいずれも、回折ピークはｐｈｉが０ｄｅｇで観測されてエピタキシャルに結晶が成長していることがわかる。すなわち、ＡｌＮ層の（１０−１２）面とサファイア基板２の（１１−２３）面の結晶の方位はそろっている。一方、図１４の（ｂ）に示すように、基板加熱用の装置熱電対温度１３５０℃では、サファイア基板２の（１１−２３）面では、回折ピークはｐｈｉが０ｄｅｇで観測されているが、ＡｌＮ層の（１０−１２）面については、回折ピークはｐｈｉが＋１．５ｄｅｇと−１．５ｄｅｇ付近の２箇所で観測される、いわゆるダブルピークが見られ、結晶性についても回折が広いことから悪化していることが分かる。
よって、サファイア基板２のクリーニングのためのアニールは、サファイア基板２の表面の平坦性が良好となる温度で行うことが好ましい。
以上より、サファイア基板２の表面のクリーニング工程において、クリーニングのためのアニール温度の下限は、サファイア基板２に出現する原子層ステップの幅が小さい基板加熱用の装置熱電対温度で９７０℃（基板温度で約９２０℃）以上、好ましくは１１５０℃（基板温度で約１０８０℃）以上、より好ましくは装置熱電対温度で１２００℃（基板温度で約１１２０℃）以上とすることが望ましい。また、サファイア基板２のクリーニングのためのアニール温度の上限は、サファイア基板２にステップバンチングが発生しない基板加熱用の装置熱電対温度で１３００℃（基板温度で約１２１０℃）以下とすることが好ましい。
次に、ＡｌＮ緩衝層の前駆体３ａを形成する工程においてプリフローを行った場合の、ＡｌＮ緩衝層の前駆体の特性について説明する。図１５は、ＡｌＮ緩衝層の前駆体について、プリフローと結晶性との関係を示す図である。
図１５の（ａ）は、プリフロー時間を−３秒、−１秒、０秒、３秒、６秒、３０秒、３００秒と変化させた場合の、ＡｌＮ層４の（０００２）面のＸＲＣ半値幅を直径５０ｍｍウエハの分布を中心からの距離で示した図である。
プリフロー時間は、ＴＭＡｌガスを導入する時刻を基準時刻（０秒）として、基準時刻に対してＮＨ３ガスを先行した時間を示している。すなわち、ＴＭＡｌガスを導入する時刻（基準時刻）よりも３秒早くＮＨ３ガスを導入した場合のプリフロー時間は３秒、基準時刻よりも３秒遅れてＮＨ３ガスを導入、すなわちＴＭＡｌガスを先行導入した場合のプリフロー時間は−３秒である。
図１５の（ａ）に示すように、ＡｌＮ層の前駆体３ａの（０００２）面について、プリフロー時間を−３秒、−１秒、０秒とした場合には、ＡｌＮ層４の結晶性は、サファイア基板２の位置によって異なっている。詳細には、サファイア基板２のオリフラ（Ｏｒｉｅｎｔａｔｉｏｎ Ｆｌａｔ）が形成された側の領域のＸＲＣ半値幅は、オリフラが形成された側と反対側の領域のＸＲＣ半値幅よりも大きい。すなわち、サファイア基板２のｔｉｌｔ角方向に結晶性のばらつきが生じている。
これに対し、プリフロー時間を３秒、６秒、３０秒、３００秒とした場合には、サファイア基板２のオリフラが形成された側の領域のＸＲＣ半値幅とオリフラが形成された側と反対側の領域のＸＲＣ半値幅とはほぼ同じであり、ばらつきは少ない。また、プリフロー時間を３秒、６秒、３０秒、３００秒とした場合は、プリフロー時間を−３秒、−１秒、０秒とした場合に比べてＸＲＣ半値幅が小さく、結晶性は良好である。
また、ＡｌＮの前駆体３ａの（１０−１２）面については、図１５の（ｂ）に示すように、−３秒、−１秒、０秒、３秒、６秒、と長くするに従って、ＸＲＣ半値幅が小さくなり、３秒以上３０秒以下でＸＲＣ半値幅がほぼ一定値を示している。したがって、３秒以上３０秒以下で結晶性は良好である。なお、プリフロー時間を３００秒とした場合には、サファイア基板２のエッジにおいてＡｌＮの前駆体３ａの表面が窒化し、結晶性がよくないものとなっている。
サファイア基板２の表面は、Ｈ２ガス雰囲気中によるクリーニングによりＯ原子の脱離が生じる。ＮＨ３ガスを先行導入してプリフローを行うことにより、ＮＨ３のプリフローにより、サファイア基板２の表面に窒素原子が先行導入されるので、サファイア基板２の表面にあるＡｌ原子とＮ原子との結合がサファイア基板２の全面で均一に生じる。したがって、後述するようにサファイア基板２の上に形成されたＡｌＮの前駆体３ａは、面内において配向の揺らぎが少ない良質の結晶に成長する。例えばプリフロー時間を３０秒とした場合、ＡｌＮの前駆体３ａの（０００２）面のＸＲＣ半値幅は７２ａｒｃｓｅｃ、（１０−１２）面のＸＲＣ半値幅は８３３ａｒｃｓｅｃであり、結晶性のばらつきが最も少ないＡｌＮの前駆体３ａを得ることができる。
次に、気密状態でのアニール工程（ステップＳ１６ｂ）の効果を確認するために、各種条件下で、サファイア基板上にＡｌＮ緩衝層（ＡｌＮ膜）が形成された複数の窒化物半導体基板を製造し、評価したので、その結果を説明する。
図１６は、評価のために製造した、緩衝層としてのＡｌＮ膜が形成された複数の窒化物半導体基板の製造条件および評価結果を示す図である。アニールの時間は１時間である。ここでは、１８個の窒化物半導体基板のサンプル（基板Ｎｏ．１ａ〜１１ａ、基板Ｎｏ．１ｂ〜３ｂ、基板Ｎｏ．１ｃ〜４ｃ）について、製造条件として、アニール工程（ステップＳ１６ｂ）における基板温度（「温度（［℃］」）、「ＡｌＮ膜体積方法」、「ＡｌＮ膜厚［ｎｍ］」、アニール工程における「気密状態」、アニール工程における「雰囲気ガス」が示され、評価結果として、アニール前後におけるＡｌＮ膜の（０００２）面および（１０−１２）面のＸＲＣ半値幅（「アニール前ＸＲＣ」、「（０００２）［ａｒｃｓｅｃ）］」、「（１０−１２）［ａｒｃｓｅｃ）］」、「アニール後ＸＲＣ」、「（０００２）［ａｒｃｓｅｃ）］」、「（１０−１２）［ａｒｃｓｅｃ）］」、ＡｌＮ膜の「表面状態」が示されている。
なお、「気密状態」において、「ＡｌＮ／Ｓａｐ．」は、図６Ａに示された気密状態、つまり、カバー部材としてＡｌＮ膜が形成されたサファイア基板を用いて気密空間を形成したことを意味し、「ＡｌＮ箱」は、図７Ａに示された気密状態、つまり、ＡｌＮ膜が形成されたサファイア基板を気密容器に収容して気密空間を形成したことを意味し、「Ｓａｐ．」は、図６Ｂに示された気密状態、つまり、カバー部材としてサファイア基板を用いて気密空間を形成したことを意味する。また、「表面状態」において、「○」は、原子間力顕微鏡（ＡＦＭ）によるＡｌＮ膜の観察における表面粗さ（ＲＭＳ）が１ｎｍ未満であったことを意味し、「△」は、原子間力顕微鏡（ＡＦＭ）によるＡｌＮ膜の観察における表面粗さ（ＲＭＳ）が１ｎｍ以上１０ｎｍ以下であったことを意味し、「×」は、ＡｌＮ膜の表面が非鏡面で荒れが大きく、原子間力顕微鏡（ＡＦＭ）による観察ができなかったことを意味する。
また、図１６の（ａ）は、本実施の形態の実施例であり、「気密状態」として「ＡｌＮ／Ｓａｐ．」の状態で製造した１１種類の基板Ｎｏ．１ａ〜１１ａの製造条件および評価結果を示す。図１６の（ｂ）は、本実施の形態の他の実施例であり、「気密状態」として「ＡｌＮ箱」および「Ｓａｐ．」を用いて製造した３種類の窒化物半導体基板の製造条件および評価結果を示す。図１６の（ｃ）は、比較例であり、「気密状態」として「なし」の状態（気密状態ではない開放状態）で製造した４種類の基板Ｎｏ．１ｃ〜４ｃの製造条件および評価結果を示している。
この図１６のアニール後における（０００２）面および（１０−１２）面でのＸＲＣ半値幅について、図１６の（ｃ）に示される比較例に係る基板（開放状態でアニールした基板）と、図１６の（ａ）および（ｂ）に示される実施例に係る基板（気密状態でアニールした基板）とを比較して分かるように、基板温度１４００℃以上１７５０℃以下で図６Ａおよび図７Ａに示されるような気密状態でアニールすることで、開放状態でアニールする場合に比べ、ＡｌＮ膜のＸＲＣ半値幅が大幅に小さくなり、ＡｌＮ膜の結晶性が大幅に改善される。
特に、ＡｌＮ膜の（０００２）面でのＸＲＣ半値幅については、気密状態でのアニールにより、１００ａｒｃｓｅｃ以下という極めて結晶性の高い窒化物半導体基板（基板Ｎｏ．１ａ、基板Ｎｏ．２ａ、基板Ｎｏ．４ａ、基板Ｎｏ．５ａ、基板Ｎｏ．７ａ、基板Ｎｏ．８ａ、基板Ｎｏ．１ｂ、基板Ｎｏ．３ｂ）が得られる。また、ＡｌＮ膜の（１０−１２）面でのＸＲＣ半値幅については、気密状態でのアニールにより、アニール前に比べて１／１０以下に改善される窒化物半導体基板や、４００ａｒｃｓｅｃ以下という極めて結晶性の高い窒化物半導体基板（基板Ｎｏ．４ａ、基板Ｎｏ．５ａ、基板Ｎｏ．７ａ〜Ｎｏ．１０ａ、基板Ｎｏ．３ｂ）が得られる。
また、図１６の「表面状態」について、図１６の（ｃ）に示される比較例に係る基板（開放状態でアニールした基板）と、図１６の（ａ）および（ｂ）に示される実施例に係る基板（気密状態でアニールした基板）とを比較して分かるように、基板温度１４００℃以上１７５０℃以下で図６Ａおよび図７Ａに示されるような気密状態でアニールすることで、開放状態でアニールする場合に比べ、ＡｌＮ膜の表面状態が平坦化される。
図１７は、本実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板（ＡｌＮ膜の膜厚が約１７０ｎｍおよび約３４０ｎｍの基板）について、アニール工程（ステップＳ１６ｂ）でのアニール前後におけるＡｌＮ膜の表面状態を示す図である。ここでは、アニール前、基板温度１６００℃でのアニール後、基板温度１６５０℃でのアニール後、および、基板温度１７００℃でのアニール後において、原子間力顕微鏡（ＡＦＭ）によるＡｌＮ膜の表面の観察像、および、表面粗さ（ＲＭＳ値）が示されている。図中の「♯」に続く符号は、観察対象の基板であり、図１６に示される基板Ｎｏ．に相当する。
この図１７に示される観察像から分かるように、本実施例に係る基板は、いずれも、アニールによって、ＡｌＮ膜の表面が平坦化される。また、図１７に示されるＡｌＮ膜の膜厚３４０ｎｍにおける観察像から分かるように、アニール時の温度が高くなるほど、ＡｌＮ膜の表面は、粗さ（ＲＭＳ）が小さくなり、平坦化される。
図１８は、本実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板（ＡｌＮ膜の膜厚が約１７０ｎｍおよび約３４０ｎｍの基板）について、アニール工程（ステップＳ１６ｂ）での基板温度（℃）とＡｌＮ膜のＸＲＣ半値幅との関係を示す図である。具体的には、図１８の（ａ）は、ＡｌＮ膜の（０００２）面について、アニール工程での基板温度（℃）とＸＲＣ半値幅との関係を示し、図１８の（ｂ）は、ＡｌＮ膜の（１０−１２）面について、アニール工程での基板温度（℃）とＸＲＣ半値幅との関係を示す。図中の「♯」に続く符号は、プロットの対象となった基板であり、図１６に示される基板Ｎｏ．に相当する。
この図１８に示される関係から分かるように、ＡｌＮ膜の膜厚が約３４０ｎｍの基板（Ｎｏ．３ａ、Ｎｏ．６ａ、Ｎｏ．８ａ）については、およそ、アニール時の温度が高くなるほどＸＲＣ半値幅が小さくなり、結晶性がよくなる。
また、ＡｌＮ膜の（０００２）面および（１０−１２）面の両方において、基板温度１７００℃では、２種類の窒化物半導体基板（ＡｌＮ膜の膜厚が約１７０ｎｍおよび約３４０ｎｍの基板）について、ＸＲＣ半値幅がほぼ同じ値（（０００２）面では５０ａｒｃｓｅｃ以下、（１０−１２）面では４００ａｒｃｓｅｃ以下）に収束していることが分かる。つまり、基板温度１７００℃でのアニールによって、ＡｌＮ膜の全体（膜厚方向の全体）にわたって平坦化が完了したと考えられる。
図１９は、本実施の形態における緩衝層としてのＡｌＮ膜が形成された窒化物半導体基板について、アニール工程（ステップＳ１６ｂ）でのアニール前後におけるＡｌＮ膜のＸＲＣ半値幅の変化を示す図である。具体的には、図１９の（ａ）は、図１６における基板Ｎｏ．７ａのＡｌＮ膜の（０００２）面について、基板温度１７００℃でのアニール前後におけるＡｌＮ膜のＸＲＣ回折ピークおよびＸＲＣ半値幅の変化を示す。図１９の（ｂ）は、図１６における基板Ｎｏ．７ａのＡｌＮ膜の（１０−１２）面について、基板温度１７００℃でのアニール前後におけるＡｌＮ膜のＸＲＣ回折ピークおよびＸＲＣ半値幅の変化を示す。
この図１９の（ａ）から分かるように、基板Ｎｏ．７ａのＡｌＮ膜の（０００２）面でのＸＲＣ半値幅は、アニール前では３１７ａｒｃｓｅｃであったが、基板温度１７００℃でのアニール後では４９ａｒｃｓｅｃとなり、ＡｌＮ膜の結晶性が大幅に改善されている。また、図１９の（ｂ）から分かるように、基板Ｎｏ．７ａのＡｌＮ膜の（１０−１２）面でのＸＲＣ半値幅は、アニール前では５７７９ａｒｃｓｅｃであったが、基板温度１７００℃でのアニール後では２８７ａｒｃｓｅｃとなり、ＡｌＮ膜の結晶性が大幅に改善されている。
図２０は、本実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板（ＡｌＮ膜の膜厚が約１７０ｎｍおよび約３４０ｎｍの基板）について、アニール工程（ステップＳ１６ｂ）での基板温度（℃）と、Ｘ線回折によって測定されたＡｌＮ膜の格子定数ａとの関係を示す図である。図中の「♯」に続く符号は、プロットの対象となった基板であり、図１６に示される基板Ｎｏ．に相当する。
この図２０から分かるように、ＡｌＮ膜の膜厚が約１７０ｎｍおよび約３４０ｎｍのいずれであっても、アニール時の温度が高くなるほど、ＡｌＮ膜の格子定数ａは小さくなる。これは、アニールによってＡｌＮ層における結晶粒の境界（グレイン・バウンダリー）が低減されることによる。
図２１は、本実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板（ＡｌＮ膜の膜厚１７０ｎｍおよび３４０ｎｍ）について、ＡｌＮ膜の格子定数ａとＡｌＮ膜の（１０−１２）面でのＸＲＣ半値幅との関係を示す図である。具体的には、同一の基板について、図２０に示された格子定数ａと、ＡｌＮ膜の（１０−１２）面でのＸＲＣ半値幅との関係をプロットした図である。図中の「♯」に続く符号は、プロットの対象となった基板であり、図１６に示される基板Ｎｏ．に相当する。
この図２１から分かるように、ＡｌＮ膜の膜厚が約１７０ｎｍおよび約３４０ｎｍのいずれであっても、ＡｌＮ膜の格子定数ａが小さいほど、ＡｌＮ膜の（１０−１２）面でのＸＲＣ半値幅は小さくなり、優れた結晶性を示す。
図２２は、本実施の形態における緩衝層としてのＡｌＮ膜が形成された３種類の窒化物半導体基板のＡｌＮ膜における不純物（酸素原子（Ｏ）、炭素原子（Ｃ）およびシリコン原子（Ｓｉ））の濃度プロファイル（表面からの深さと不純物の濃度との関係）を示す図である。図中の「♯」に続く符号は、プロットの対象となった基板であり、図１６に示される基板Ｎｏ．に相当する。具体的には、ＡｌＮ膜の成膜方法およびアニール工程での基板温度は、それぞれ、図２２の（ａ）では、スパッタ法および１６００℃であり、図２２の（ｂ）では、スパッタ法および１７００℃であり、図２２の（ｃ）では、ＭＯＶＰＥ法および１７００℃である。
この図２２から、次のことが分かる。つまり、同じスパッタ法でＡｌＮ膜を成膜したがアニール時の温度が異なる（１６００℃、１７００℃）２種類の窒化物半導体基板のＡｌＮ膜における酸素原子の濃度プロファイル（図２２の（ａ）および（ｂ））から、ＡｌＮ膜中にはサファイア基板からの酸素原子が拡散していること、および、その酸素原子の濃度はアニール時の温度が高いほど多いことが分かる。
また、アニール時の温度は同じ（１７００℃）であるがＡｌＮ膜の成膜方法がスパッタ法とＭＯＶＰＥ法とで異なる窒化物半導体基板のＡｌＮ膜における炭素原子とシリコン原子の濃度プロファイル（図２２の（ｂ）および（ｃ））から、スパッタ法によるＡｌＮ膜で見られる炭素原子およびシリコン原子は、アニール前からＡｌＮ膜に混入していたものと判断でき、さらに、ＭＯＶＰＥ法によるＡｌＮ膜では、スパッタ法によるＡｌＮ膜比べ、炭素原子とシリコン原子のＡｌＮ膜への混入が低い（図２２の（ｃ））ことが分かる。
さらに、スパッタ法によって成膜された緩衝層としてのＡｌＮ膜は、不純物としてのシリコン原子、酸素原子および炭素原子のそれぞれを１０１８／ｃｍ３以上含む。それにも拘わらず、ＡｌＮ膜の（１０−１２）面でのＸＲＣ半値幅については、開放状態でアニールした場合には１０００ａｒｃｓｅｃより大きい値となるところが（図１６の（ｃ））、気密状態でアニールした場合には１０００ａｒｃｓｅｃ以下となっている（図１６の（ａ）および（ｂ））。つまり、スパッタ法によってシリコン原子、酸素原子および炭素原子の不純物を含むＡｌＮ膜の緩衝層を形成した場合であっても、本実施の形態のアニール工程（ステップＳ１６ｂ）を施すことで、（１０−１２）面でのＸＲＣ半値幅が１０００ａｒｃｓｅｃ以下という極めて結晶性の高い窒化物半導体基板が実現されることが分かる。
図２３は、本実施の形態における緩衝層としてのＡｌＮ膜が形成された２種類の窒化物半導体基板の透過電子顕微鏡による晶帯軸電子線入射条件での断面の観察像を示す図である。具体的には、ＡｌＮ膜の成膜方法およびアニール工程（ステップＳ１６ｂ）での基板温度は、それぞれ、図２３の（ａ）では、スパッタ法および１６００℃であり、図２３の（ｂ）では、スパッタ法および１７００℃である。これらの２種類の窒化物半導体基板は、図１６に示された基板Ｎｏ．３ａ（図２３の（ａ））、基板Ｎｏ．８ａ（図２３の（ｂ））に相当する。
図２３の（ａ）および（ｂ）に示されるＡｌＮ膜の断面において、およそ膜厚の方向に走る線状の模様が転位である。転位密度は、図２３の（ａ）では、４．５×１０９ｃｍ−２と見積もられ、図２３の（ｂ）では、９×１０８ｃｍ−２と見積もられる。このことから、１７００℃でアニールされた窒化物半導体基板では、１６００℃でアニールされた窒化物半導体基板と比較して、転位密度が１／５に低減していることが分かる。
図２４は、評価のために製造した、緩衝層としてのＡｌＮ膜が形成された複数の窒化物半導体基板の製造条件および評価結果を示す図であり、特に、アニール工程（ステップＳ１６ｂ）におけるIII族窒化物半導体（ＡｌＮ膜）の主面とカバー部材との間隔を変えた場合の評価結果を示している。ここでは、４個の窒化物半導体基板のサンプル（基板Ｎｏ．３ｄ、３ｅ、４ｄ、４ｅ）について、製造条件および評価結果が示されている。
なお、表中の製造条件および評価結果の項目は、基本的に、図１６に示されたものと同じである。ただし、製造条件として、「間隔（μｍ）」が追加されている。「間隔（μｍ）」は、ＡｌＮ膜とカバー部材との間の距離である。カバー部材は、表中の「カバー物質」の行に記載されているように、基板Ｎｏ．３ｄ〜４ｄについては、「ＡｌＮ／Ｓａｐ．（（図６Ａに示された気密状態を形成するために、対象の基板に対向するように、ＡｌＮ膜が形成された別の基板を載置した状態）」であり、基板Ｎｏ．４ｅについては、「なし（カバー部材がない）」である。また、表中の「温度｛℃｝」は、基板の直下における温度である。また、評価項目として、「ＲＭＳ（ｎｍ）」が追加されている。
図２４における評価項目「熱処理後ＸＲＣ」、「表面状態」および「ＲＭＳ」から分かるように、カバー部材を用いた気密状態でアニール処理が行われることで（基板Ｎｏ．３ｄ〜４ｄ）、開放状態でアニールされる場合（基板Ｎｏ．４ｅ）に比べ、ＡｌＮ膜の結晶性（特に、（０００２）面における結晶性）が改善されている。つまり、III族窒化物半導体の主面とカバー部材との間の距離は、１ｍｍ以下（例として、８６０μｍ）、好ましくは０．５ｍｍ以下（例として、４３０μｍ）、さらに好ましくは０ｍｍ（図６Ａのように基板に対向するように別の基板が載置された状態）が望ましい。なお、図６Ａのように基板に別の基板が載置された状態であっても、上述したように、双方の基板の表面の中央部が５〜２０μｍ程度、凹んだ構造を有するので、最大間隔で１０〜４０μｍの気密空間が形成されていると考えられる。
図２５Ａは、アニール工程（ステップＳ１６ｂ）における基板温度とアニール時間とを変えて本実施の形態における窒化物半導体基板を製造した場合に得られた緩衝層としてのＡｌＮ膜の表面の原子間力顕微鏡（ＡＦＭ）による観察像（図２５Ａの（ａ）は５μｍ×５μｍの観察像、図２５Ａの（ｂ）は１μｍ×１μｍの観察像）を示す図である。ここでは、窒化物半導体基板は、基板温度として、１５１５℃、１６１５℃、１６６５℃および１７１５℃とし、アニール時間として、２０ｍｉｎ、６０ｍｉｎ、３ｈ、６ｈとし、それらの基板温度およびアニール時間の組み合わせのそれぞれ（一部の組み合わせを除く）の製造条件でアニール工程が行われている。
図２５Ｂは、図２５Ａに示された観察像の一部（基板温度およびアニール時間の組み合わせが、１７１５℃で１ｈ、１６１５℃で３ｈ、１６１５℃で６ｈ、１６６５℃で６ｈ）について得られた表面粗さ（ＲＭＳ値）を示す図である。なお、図１１に示される観察像について説明したように、図２５Ｂに示されるいずれの基板についても、サファイア基板の表面に原子層ステップが観測されている。
図２５Ａおよび図２５Ｂに示される観察像およびＲＭＳから分かるように、アニール時の基板温度が高いほど、かつ、アニール時間が長いほど、ＡｌＮ膜の表面は、粗さ（ＲＭＳ）が小さくなり、平坦化される。
次に、アニール工程の後に行われる好ましい工程である表面処理について説明する。本実施の形態に係る窒化物半導体基板の製造方法は、サファイア、炭化ケイ素および窒化アルミニウムの少なくとも一つからなる基板上にIII族窒化物半導体が形成された基板をアニールすることでＡｌＮ緩衝層を形成するアニール工程と、アニールした後の基板の表面を処理する表面処理工程とを含んでもよい。表面処理工程では、１０００〜１３００℃の雰囲気温度で水素または窒素とアンモニアの混合ガスの雰囲気下に一定時間、ＡｌＮ緩衝層を放置する。
図２６は、本実施の形態のアニール工程（ステップＳ１６ｂ）を経て得られた窒化物半導体基板に対して、後工程として、表面処理を施した実験における条件を示す図である。ここには、アニール装置を用いた実験における各種条件として、基板温度の時間経過（図２６の（ａ））と、実験の条件（図２６の（ｂ）「アニール条件」）と、実験の対象となった４種類の窒化物半導体基板（図２５Ａおよび図２５Ｂに示される観察像を得るのに用いられた４種類の基板（図２６の（ｃ）））とが示されている。つまり、アニール工程（ステップＳ１６ｂ）を経て得られた４種類の窒化物半導体基板に対して、水素ガスおよびアンモニアガスの混合ガスの雰囲気、気圧３０〜１００Ｔｏｒｒで、基板温度を１２５０℃にし、２０分間の反応をさせる表面処理（アニール）を行った。このときのガス流量は、水素ガスが約３０００ｓｃｃｍ、アンモニアガスは約２００ｓｃｃｍであった。このような窒化物半導体基板に対する表面処理によって、窒化物半導体基板の表面に現れた析出物が除去されてクリーニングされ、良好な表面が形成された。
なお、図２６の（ａ）に示される基板温度の時間経過では、基板温度を上昇させることによって１２５０℃にしているが、必ずしも基板温度を低い値から上昇させる必要はなく、アニール工程（ステップＳ１６ｂ）の後に、基板温度を下降させることによって１２５０℃にしてもよい。ただし、ＡｌＮ緩衝層同士を対向させたり、容器などで気密状態にしている場合は、何らかの手段によりＡｌＮ緩衝層を解放させたりする必要がある。例えば図７Ａ〜７Ｃ等ではロボットアームで蓋を外すことで温度を下げずに、この表面処理工程に入ることができる。また、図２６の（ｂ）に示されるように、表面処理のためのガスとして、水素ガスおよびアンモニアガスの混合ガスを用いたが、窒素ガスおよびアンモニアガスの混合ガスを用いた場合であって同様の結果が得られると考えられる。また、水素または窒素とアンモニアの混合ガスに対しては、アルゴン、ヘリウムなどの窒素以外の不活性ガスが含まれていても良く、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）などの有機金属ガスを含んだ混合ガスであっても良い。
図２７は、図２６に示される実験の結果（ここでは、結晶性の変化）を示す図である。ここでは、実験に用いられた４種類の窒化物半導体基板について、表面処理後における緩衝層としてのＡｌＮ膜の（０００２）面および（１０−１２）面でのＸＲＣ半値幅（図２７の（ａ））と、表面処理の前後におけるＡｌＮ膜の（０００２）面でのＸＲＣ半値幅（図２７の（ｂ１））および（１０−１２）面でのＸＲＣ半値幅（図２７の（ｂ２））とが示されている。図２７に示される実験の結果から分かるように、図２６に示される表面処理（低温アニール）では、ＡｌＮ膜の結晶性についての変化は見られなかった。しかし、窒化物半導体基板の表面に現れた析出物が除去されてクリーニングされ、良好な表面が形成されていることから、図４におけるＳ１６ｂの後工程であり、かつＳ１８ＡｌＮ層の再成長工程の前工程として本表面処理工程を挿入することにより、Ｓ１８の再成長におけるＡｌＮ層の品質を一層高くすることができる。
次に上記したアニール処理を行う半導体基板用の加熱装置について説明する。
図２８は加熱装置の概略構成を説明する図である。簡単の為正面からみた断面図と主要な構成だけを記載している。図２８において６０は加熱装置全体を示している。６１は加熱装置６０内の炉空間である。図２８は断面図であり、前方または後方には基板を出し入れする開閉用の扉があるが図示は省略している。加熱装置６０である炉全体は、略直方体または略円柱状の容器であり、材質は炭素または窒化ホウ素などの高耐熱性素材でつくられている。６２は高純度カーボン製容器であり、図７で説明した気密容器に相当する。高純度カーボン製容器６２は、炉の方式が誘導加熱の場合は発熱部材としての機能も果たすが、本来高温における安定な物質であり、かつ加工が比較的しやすく安価であるという特徴を有している。６３は高純度カーボン製容器６２の蓋であり容器と一体になってアニールするＡｌＮ緩衝層の前駆体を有するサファイア基板をほぼ気密状態にする為の容器である。６４はガス抜き用穴であり加熱する前に真空置換する際に高純度カーボン製容器６２中のガスを排除するためのものであり、本例では直径１ｍｍ程度の穴が２箇所付けられている。この穴は高純度カーボン製容器６２の容器側に設けても良い。６５は基板ホルダであり、この例ではやはり高純度カーボンを使用しているが、III族窒化物半導体、炭素、窒化ホウ素、酸化アルミニウム（サファイア）、セラミック、炭化ケイ素、高融点金属（モリブデン、タングステン、イリジウムなどの融点の高い材料およびこれらの合金など）、ジルコニア、炭化タンタルの中から選ぶことができる。６６は温度センサーであり、図示では一つであるが内部温度の分布を見る為に複数備えている。
６７は指令装置であり、操作者の指示に従って、起動、停止、加熱制御、真空化、不活性ガスなどの流入排出制御等の指令を出す装置であり、より具体的にはプログラムで制御されたコンピュータが使用されている。先に記載した真空置換した後に窒素ガスを流入しながら高速度で昇温し、９００〜１３００℃以降は昇温速度を１／２程度に下げるプログラムもこの指令装置内に組み込まれている。６８は温度センサー６６や図示はしていないが気圧センサーからの測定値を数値化し、指令装置６７からの指示を比較する比較装置である。比較装置６８の出力は制御装置６９に伝えられ、流入ガス制御弁７１、排出ガス制御弁７３や、加熱ヒータ７４ａ〜７４ｄを制御する信号を出力する。７０は流入ガス配管、７２は排出ガス配管であるが、それぞれ一つには限定されない。また流入ガスは高温にしておいた方が昇温の際に有利である為、流入ガスの加熱装置を備えているが図示はされていない。図６Ａから図９Ｂ迄のアニール処理はこのような加熱装置内に何らかの形で安定設置されて高温処理されるものである。
このように、本実施の形態に係る半導体基板用の加熱装置６０は、加熱ヒータ７４ａ〜７４ｄによって加熱制御される炉の内部に、厚さ０．０５〜１μｍのIII族窒化物半導体からなる緩衝層の前駆体を有し、サファイア、炭化ケイ素および窒化アルミニウムの少なくとも一つからなる基板を保持する基板ホルダ６５を、基板の加熱時に有する。ここで、加熱ヒータは制御され均一に炉を過熱する方式であれば、誘導加熱、電波加熱、抵抗加熱、ガス・石油等の燃焼加熱であっても構わない。アニール時の炉空間６１は、常温において一旦真空置換される。その後、加熱ヒータにより温度を上昇させながら、窒素、アルゴン、ヘリウム等の不活性ガス、または、不活性ガスにアンモニアを添加したガスが流入ガス制御弁７１を通して充填される。また、不活性ガスを主成分として、アンモニア、酸素、シラン（ＳｉＨ４）、モノメチルシラン（ＳｉＨ３ＣＨ３）やゲルマン（ＧｅＨ４）、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）などの有機金属ガスも混入させてもよい。混合比は２０％以下が好ましい。排出ガス制御弁７３を通して上記窒素ガス等が一定の気圧になるように制御すると共に、炉空間内で発生する不純物が一定量以下になるように排出されている。ここで使用できるガスは塩素などの腐食性ガスを除き、上記以外の種類のガスであっても混合ガスとして用いられても良い。
図２９は基板ホルダ６５のより具体的な形状を示している。図２９の（ｂ）に示すように基板ホルダ６５の上面図は円盤形状をしており、ホールド部６５ａは本例の場合３つの円筒状の穴が均等に同心円上に配置されている。２インチ基板の場合は約５２ｍｍ程度の直径で同形状の穴が配置されているため常温では基板とホルダとの間には約０．５ｍｍの隙間が全周に渡って確保できている。深さはサファイア基板を入れる枚数によって決まるが、２枚入れてアニールする場合は、最低１枚の厚みより少し厚ければ、基板はホールドされる。例えば０．３ｍｍの厚みの基板であれば、０．４ｍｍ以上の深さがあれば良い。気密度を上げる為に蓋をする場合は、基板の厚みの必要枚数倍＋０．１ｍｍ程度とすることができる。６５ｂは基板を設置したり取り出したりするときの、上面視で半円状の隙間であり、一つのホールド部６５ａに１個設けているが、２、３個設けても良い。６５Ｃはスペーサを設置する際に用いられるＴ字溝またはＬ字型溝である。必要に応じ５０〜１００μｍ程度のＴ字型スペーサを入れることで、多くの基板を入れた際、高温と自重による溶着を防止することができる。スペーサが不要な場合は、省略することができるものである。図２９の（ａ）は図２９の（ｂ）の破線における断面図であるが、理解をし易くする為、本来見えていない両端のホールド部６５ａも破線で示している。ここでは、図６Ａと同様に、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２と、ＡｌＮ緩衝層の前駆体１０３ａが形成されたサファイア基板１０２とが、ＡｌＮ緩衝層の前駆体同士が対向するように配置されている。本例の基板ホルダ６５では２枚ずつ一つのホールド部６５ａで載置できるため、一度に６枚の基板に対してアニール処理をする事ができる。
このように、基板ホルダ６５の深さは、基板１枚の厚みより厚く、基板ホルダ６５が基板を２枚以上保持することができる深さであり、基板ホルダ６５の材質はIII族窒化物半導体、炭素、窒化ホウ素、酸化アルミニウム（サファイア）、セラミック、炭化ケイ素、高融点金属（モリブデン、タングステン、イリジウムおよびこれらの合金）、ジルコニア、炭化タンタルの少なくとも一つから構成される。
図３０は、一つのホールド部６５ａに４枚ずつ入れた例で、ホールド部６５ａは図２９の（ｂ）のように円形配置としても良いし、直線配置としても良い。上側の２枚の基板では、ＡｌＮ緩衝層の前駆体１１３ａが形成されたサファイア基板１１２と、ＡｌＮ緩衝層の前駆体１２３ａが形成されたサファイア基板１２２とが、ＡｌＮ緩衝層の前駆体同士が対向するように配置されている。下側の２枚の基板では、ＡｌＮ緩衝層の前駆体３ａが形成されたサファイア基板２と、ＡｌＮ緩衝層の前駆体１０３ａが形成されたサファイア基板１０２とが、ＡｌＮ緩衝層の前駆体同士が対向するように配置されている。ここで下側の基板において溶着を防ぐ為、緩衝層の前駆体３ａ、１０３ａ間には１００μｍ程度の厚みのスペーサを入れることが好ましい。スペーサに接触した部分の歩留まりは悪くなるが、サファイア基板上のＡｌＮ緩衝層全体のダメージを減らすことができる。このように、基板ホルダ６５には、III族窒化物半導体からなる緩衝層の前駆体を有する基板が、前駆体同士が対向する様に保持されている。
図３１Ａ〜図３１ＣはＡｌＮ緩衝層の結晶品質を上げると共に、基板底面であるサファイアの表面精度を上げる方法を説明するための図（基板ホルダの応用例を示す断面図）である。図３１Ａは図２９に示される基板ホルダ６５を少し変形したものを示している。８０はサファイア基板でありＡｌＮ緩衝層の前駆体を有する基板と同じ材質の円形状の板が入っている。また８１はやはりＡｌＮ緩衝層の前駆体を有する基板と同じ材質のサファイアでできた上面蓋であり、ホルダが直列に並んでいる場合はほぼ長方形の薄板状である。上面蓋８１は、ホールド部６５ａが図２９の（ｂ）のように同心円状に並んでいる場合は、サファイアでできた円盤状の薄板である。
図３１Ｂは図３１Ａと同目的の基板ホルダを示す図であり、前記したサファイア基板８０の代わりに、上面蓋８１と同様の材質を有する底面蓋８０ａを設けた基板ホルダを示す。
図３１Ｃは、別の基板ホルダを示す図である。図３１Ａでは２枚のＡｌＮ緩衝層の前駆体を有するサファイア基板の前駆体同士を対向させて設置していたが、図３１Ｃの例では一枚だけのサファイア基板のＡｌＮ緩衝層の前駆体を上面に向けて設置した場合の上面蓋８２をＡｌＮの薄板若しくはＡｌＮ膜を有する基板であってＡｌＮ面を緩衝層の前駆体と対向させている。当然に緩衝層の前駆体の方向を下向きにした場合は底面蓋がＡｌＮ膜を有する底面蓋とし、上面蓋をサファイア板とすることができる。つまり、基板ホルダ６５は、底面蓋８０ａと上面蓋８１とを有し、基板を基板ホルダ６５に設置した際に底面蓋８０ａに対向する基板の材質と底面蓋８０ａの材質とは同じとなり、上面蓋８１に対向する基板の材質と上面蓋８１の材質とは同じとなる。
このように基板の材質と対向する上面蓋や底面蓋を、接する基板の材質と同じ材質にすることにより、これまで説明してきたアニール時の気密効果と同様に、基板面、緩衝層面ともに表面状態を極めて良好に保てる為、このように加工した基板を使って作られる発光素子の発光性能を格段に改良することに貢献するものである。当然に基板の材質が炭化ケイ素および窒化アルミニウムと変われば上面蓋や底面蓋もそれと同じ材料とし、緩衝層の材質もIII族窒化物半導体で表現される材質に代われば同じ材質の上面蓋や底面蓋とする
ことができる。
なお、図２９では円盤状の基板ホルダ６５に、アニール対象のＡｌＮ緩衝層の前駆体が形成されたサファイア基板より少し大きい円筒状の穴であるホールド部６５ａが、同心円状に並ぶような形態で説明したがこれに限定されず、ホールド部はサファイア基板の横方向にずれる動きを規制できれば良く、三角形、四角形、多角形状の凹みでも構わない。さらに基板ホルダは直方体形状他多角形の表面形状を有する板状であって、ホールド部を縦横に複数並べたものでも良い。更に基板ホルダ６５は、アニール炉の底面に対し水平に設置されても、水平に複数枚設置されても良い。設置方法は水平に限らず、垂直に１または複数個設置しても良い。この垂直設置の場合は図３１Ａ〜３１Ｃで示した底面蓋、上面蓋を有する形態を利用すること、ホールド部内の垂直方向の動きも規制でき、安定な生産を実現できるものである。さらに、基板ホルダの設置は水平垂直にも限定されず、一定量の傾きを持った設置であって、複数重ねたものであっても良い。本発明によれば、略一定の炉内温度が保て、ほぼ気密状態を保てる状態を上記した様な形態で実現すれば、設置の方向やガス濃度にあまり影響されない安定なアニールの実現、結晶精度の良いＡｌＮ緩衝層を有するサファイア基板の生産が可能となるものである。
以上、本実施の形態に係る窒化物半導体基板は、９７０℃以上１３００℃以下の基板加熱用の装置熱電対温度（基板温度で約９２０℃以上１２１０℃以下）でサファイア基板２が加熱されることによってサファイア基板２の表面がクリーニングされる。その後、サファイア基板２はアンモニアガス雰囲気中でプリフローされ、さらにサファイア基板２の上にＡｌＮ緩衝層３が形成される。これにより、結晶性のよいＡｌＮ緩衝層３が得られる。したがって、ＡｌＮ緩衝層３の上に形成されるＡｌＮ層４の結晶性もよく、表面が平坦で高品質なＡｌＮ層４を得ることができる。すなわち、表面が平坦でかつ高品質の窒化物半導体基板１を得ることができる。
また、III族窒化物半導体からなる緩衝層（上記実施の形態では、ＡｌＮ緩衝層３）を形成する緩衝層形成工程は、基板上にIII族窒化物半導体（上記実施の形態では、ＡｌＮ緩衝層の前駆体３ａ）を形成するIII族窒化物半導体形成工程と、形成されたIII族窒化物半導体の主面からIII族窒化物半導体の成分が解離するのを抑制するためのカバー部材でIII族窒化物半導体の主面を覆った気密状態で、III族窒化物半導体が形成された基板をアニールするアニール工程とを含む。これにより、III族窒化物半導体の主面からその成分が解離するのを抑制するためのカバー部材でIII族窒化物半導体の主面を覆った気密状態で窒化物半導体基板がアニールされるので、III族窒化物半導体の表面が荒れてしまうことが抑制され、表面が平坦でかつ高品質のIII族窒化物半導体が形成された窒化物半導体基板が実現される。さらに、このようにすぐれた結晶性を有する窒化物半導体基板の上にＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮなどのIII族窒化物半導体を再成長させることで、欠陥密度の低いIII族窒化物半導体が形成された窒化物半導体基板が得られ、高品質な紫外光発光素子などが実現され得る。
また、緩衝層としてのIII族窒化物半導体の表面が荒れてしまうことが抑制される気密状態で窒化物半導体基板がアニールされるので、１４００℃以上１７５０℃以下の基板温度という極めて高い温度での熱処理が可能になり、III族窒化物半導体の表面が平坦化され、かつ、III族窒化物半導体での結晶粒の境界（グレイン・バウンダリー）が低減され、転位密度が低減される。
また、緩衝層としてのIII族窒化物半導体の主面におけるガスが実質的に流れない滞留状態となっているので、アニール時にIII族窒化物半導体の成分が解離して抜け出すのが抑制され、表面が平坦でかつ高品質のIII族窒化物半導体が形成された窒化物半導体基板が実現される。
また、本実施の形態に係る窒化物半導体基板の製造方法は、サファイア基板の表面にＡｌＮ層を形成して成る半導体基板の加熱によるＡｌＮ成分の解離を抑制するため、アニール炉内に配置され半導体基板の動きを規制するホルダに半導体基板を重ね合わせて収納する工程と、アニール炉内を不活性ガス、または不活性ガスにアンモニアを加えたガスを充填する工程と、半導体基板の温度を１４００℃以上１７５０℃以下でアニールする工程とを含む。これにより、サファイア基板の表面にＡｌＮ層を形成して成る半導体基板の加熱によるＡｌＮ成分の解離を抑制するようにアニール炉内に半導体基板を重ね合わせて収納した状態で、半導体基板がアニールされるので、ＡｌＮ層の表面が荒れてしまうことが抑制され、表面が平坦でかつ高品質のＡｌＮ層が形成された窒化物半導体基板が実現される。
なお、本発明の実施の形態に係る窒化物半導体基板およびその製造方法は、上記した実施の形態に限定されるものではない。
例えば、上述した実施の形態では、第１および第２のIII族窒化物半導体の形成方法としては、有機金属気相成長（ｍｅｔａｌ ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）法、スパッタ法に限らず、ハイドライド気相成長（ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＨＶＰＥ）法、分子線エピタキシー（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法などを使用してもよい。
また、第１のIII族窒化物半導体の形成は、サファイア等の基板上にＡｌＮ緩衝層等の緩衝層が形成された後継続して行われてもよいし、一旦、反応容器から窒化物半導体基板が取り出された後、他の反応容器内に複数の窒化物半導体基板が配置され、当該複数の窒化物半導体基板に対して同時に行われてもよい。
また、上述したクリーニング工程におけるアニールを行わないで、ＡｌＮ緩衝層の前駆体を形成するときの基板加熱用の装置熱電対温度よりも高い温度、例えば、１２００℃程度で、基板上に緩衝層が形成されてもよい。
また、上記実施の形態での説明では、第１および第２のIII族窒化物半導体の層としてＡｌＮ層の成長について説明を行ったが、この膜をＡｌＮ層に代えてＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）層およびその積層構造としてもよい。ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）層およびその積層構造においても高品質な結晶が得られる。
具体的には、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎにおいてｘ＝０、ｙ＝１とした場合のＧａＮについては、（０００２）面のＦＷＨＭが８０ａｒｃｓｅｃ、（１０−１２）のＦＷＨＭが２５０ａｒｃｓｅｃの良好な結晶が得られた。
また、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎにおいてｘ＝０．７、ｙ＝０．３とした場合のＡｌ０．７Ｇａ０．３Ｎ混晶については、（０００２）面のＦＷＨＭが８５ａｒｃｓｅｃ、（１０−１２）面のＦＷＨＭが３８７ａｒｃｓｅｃの良好な結晶が得られた。
また、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎにおいてｘ＝１、ｙ＝０のＡｌＮ、および、ｘ＝０．７、ｙ＝０．３のＡｌ０．７Ｇａ０．３Ｎ等の用途としては、深紫外ＬＥＤ等のデバイス形成のために下地結晶として用いられる。また、ｘ＝０．１７、ｙ＝０、１−ｘ−ｙ＝０．８３のＡｌ０．１７Ｉｎ０．８３ＮはＧａＮに格子整合する結晶として大きな期待がある。
このＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）で表わされるIII族窒化物半導体の層は、例えばＭＯＶＰＥ法を用いて、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、ＴＭＩ（トリメチルインジウム）３族原料に、ＮＨ３を５族原料にもちいて、ＡｌＮ層およびはＡｌｘＧａｙＮ（ｙ＝１−ｘ）層は１２００から１５００℃で、Ｉｎを含む混晶（１−ｘ−ｙ＞０）は、窒素をキャリアガスして用いて６００℃以上１０００℃以下で結晶成長を行うことで得られる。このＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）層については、ＬＥＤなどのデバイス形成や基板作製用の厚膜成長などで良好な結晶成長が期待でき、５０ｎｍから１０ｍｍまで上述した製造方法によって良好な結晶が得られる。
また、上記実施の形態では、サファイア等の基板の片面に第１のIII族窒化物半導体からなる緩衝層を形成し、その緩衝層上に第２のIII族窒化物半導体を再成長させる例が示されたが、基板の両面に第１のIII族窒化物半導体からなる緩衝層を形成し、それらの緩衝層上に第２のIII族窒化物半導体を再成長させてもよい。これにより、基板の反りを抑制することができる。
なお、サファイア等の基板の両面にIII族窒化物半導体を形成する方法は、特許文献４（特開平９−３１２４１７号公報）等に開示された製造方法を用いることができる。基板の両面に第１のIII族窒化物半導体からなる緩衝層を形成する際に、上記実施の形態におけるアニール工程（ステップＳ１６ｂ）を施すことで、表面が平坦でかつ高品質の窒化物半導体基板が製造される。
さらに、上述した実施の形態及び変形例を組み合わせてもよい。
本発明は、基板上にIII族窒化物半導体からなる緩衝層が形成された窒化物半導体基板として、例えば、照明、殺菌、フォトリソグラフィ、レーザ加工機、医療機器、蛍光体用光源、分光分布分析、紫外線硬化などの光源として使用される紫外光発光素子に使用する窒化物半導体基板として利用することができる。
１ 窒化物半導体基板
２、８０、１０２、１１２、１２２、２０２、３０２、５０２、６０２、７０２ サファイア基板
３ ＡｌＮ緩衝層（窒化アルミニウム緩衝層）
３ａ、１０３ａ、１１３ａ、１２３ａ、２０３ａ、３０３ａ ＡｌＮ緩衝層の前駆体（前駆体）
４ ＡｌＮ層
１０ ＭＯＶＰＥ装置
１１ 基板（サファイア基板）
１２ 基板トレー
１３ ヒータ
１４ 熱電対
１５ 温度制御装置
１６ 押圧ガス吸気口
１７ 材料ガス吸気口
１８ 反応ガス吸気口
１９ 外圧ガス供給口
２０ リアクタ
２１ 排気口
２２ 放射温度計
４０、４０ａ、４０ｂ 気密容器
４１、４１ａ、４１ｂ 容器本体
４２、４２ａ、４２ｂ 蓋
４３ 気密空間
４５ａ、４５ｂ 貫通孔
４６ａ、４６ｂ 基台
５０ 帯部材
５０ａ 突起部
５１、５２、６５ 基板ホルダ
５２ａ、５２ｂ 凹部
５４ａ、５４ｂ スペーサ
６０ 加熱装置（アニール装置）
６１ 炉空間
６２ 高純度カーボン製容器
６３ 蓋
６４ ガス抜き用穴
６６ 温度センサー
６５ａ ホールド部
６５ｂ 隙間
６５ｃ Ｔ字溝（またはＬ字溝）
６７ 指令装置
６８ 比較装置
６９ 制御装置
７０ 流入ガス配管
７１ 流入ガス制御弁
７２ 排出ガス配管
７３ 排出ガス制御弁
７４ａ〜７４ｄ 加熱ヒータ
８０ａ 底面蓋
８１、８２ 上面蓋
１０３、７０３ ＡｌＮ層
５０３ ＡｌＮ基板

Claims (11)

  1. サファイア、炭化ケイ素および窒化アルミニウムの一つからなる基板の表面にＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）で表わされ、III族窒化物結晶粒の集合体からなるIII族窒化物半導体緩衝層の前駆体を形成した半導体基板の加熱による前記III族窒化物半導体成分の解離を抑制するため、前記前駆体との隙間が０．５ｍｍ以下になるようにカバー部材を対向させて前記半導体基板をアニール炉内に収納する工程と、
    前記アニール炉内を不活性ガスの雰囲気にし、前記半導体基板の温度を１６００℃以上１７５０℃以下で２０分以上、アニールするアニール工程とを含む
    窒化物半導体基板の製造方法。
  2. 前記半導体基板は、前記アニール炉内の基板ホルダにより外周側から動きを規制された状態で収容されており、
    前記III族窒化物半導体緩衝層のアニール後における（１０−１２）面のＸ線ロッキングカーブの半値幅が１０００ａｒｃｓｅｃ以下であり、
    前記III族窒化物半導体緩衝層のアニール後における結晶の格子定数ａが３．１０１オングストローム以下である
    請求項１記載の窒化物半導体基板の製造方法。
  3. 前記カバー部材は、前記III族窒化物半導体と同じ緩衝層の前駆体が形成された別の半導体基板であり、
    前記半導体基板のIII族窒化物半導体と前記別の半導体基板のIII族窒化物半導体とが対向するように、前記半導体基板の上方に前記別の半導体基板が配置される、
    請求項２に記載の窒化物半導体基板の製造方法。
  4. 前記基板ホルダの底を形成する底面蓋を更に有し、
    前記カバー部材または前記底面蓋の前記前駆体と対向する表面は所定深さの凹凸溝を有するか、所定深さで表面を荒らしてあり、前記前駆体の少なくとも周縁部と密着させる、
    請求項２に記載の窒化物半導体基板の製造方法。
  5. 前記III族窒化物半導体緩衝層は、窒化アルミニウム、窒化ガリウム、窒化アルミニウムガリウム、または、窒化アルミニウムガリウムインジウムのいずれかであり、
    前記カバー部材は、III族窒化物半導体、炭素、窒化ホウ素、サファイア、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタルの少なくとも一つから構成され、
    前記高融点金属は、モリブデン、タングステン、イリジウムおよびこれらの合金の少なくとも一つであり、
    前記基板ホルダの本体は、窒化アルミニウムを含むIII族窒化物半導体、炭素、窒化ホウ素（ＢＮ）、パイロリティック窒化ホウ素（ＰＢＮ）、酸化アルミニウム、セラミック、炭化ケイ素、高融点金属、ジルコニアの少なくとも一つの材料から構成される
    請求項２〜４のいずれか１項に記載の窒化物半導体基板の製造方法。
  6. 前記底面蓋は、III族窒化物半導体、炭素、窒化ホウ素、サファイア、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタルの少なくとも一つから構成され、
    前記高融点金属は、モリブデン、タングステン、イリジウムおよびこれらの合金の少なくとも一つである
    請求項４に記載の窒化物半導体基板の製造方法。
  7. 前記III族窒化物半導体緩衝層は、ＡｌＮ緩衝層であり、
    前記アニール工程に用いる半導体基板は、
    サファイア基板の温度を１１６５℃以上１２１０℃以下に加熱することにより表面をクリーニングするクリーニング工程と、
    前記クリーニング工程の後、前記サファイア基板をアンモニアガス雰囲気中でプリフローするプリフロー工程と、
    前記プリフロー工程の後、前記サファイア基板上にＡｌＮ緩衝層を形成する工程とによって、前記ＡｌＮ緩衝層の前駆体が形成されている
    請求項１〜６のいずれか１項に記載の窒化物半導体基板の製造方法。
  8. さらに、前記アニールした後の前記半導体基板の表面を処理する表面処理工程を含み、
    前記表面処理工程では、１０００〜１３００℃の雰囲気温度で水素または窒素とアンモニアとを含む混合ガスの雰囲気下とし、一定時間、前記緩衝層を放置する
    請求項１〜７のいずれか１項に記載の窒化物半導体基板の製造方法。
  9. サファイア、炭化ケイ素および窒化アルミニウムの一つからなる基板の表面にＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）で表わされ、III族窒化物結晶粒の集合体からなるIII族窒化物半導体緩衝層の前駆体を形成した半導体基板の加熱による前記III族窒化物半導体成分の解離を抑制するため、前記前駆体との隙間が０．５ｍｍ以下になるようにカバー部材を対向させる形態の一つとして前記前駆体が基台と対向するように前記半導体基板を伏せてアニール炉内に収納する工程と、
    前記アニール炉内を不活性ガスの雰囲気にし、前記半導体基板の温度を１４００℃以上１７５０℃以下で２０分以上、アニールする工程とを含み、
    前記半導体基板のアニール後における（１０−１２）面のＸ線ロッキングカーブの半値幅がアニール前の半値幅の１／３以下である
    窒化物半導体基板の製造方法。
  10. 前記基台の前記前駆体と対向する表面は、所定深さの凹凸溝を有するか、所定深さで表面が荒らされている、
    請求項９に記載の窒化物半導体基板の製造方法。
  11. サファイア、炭化ケイ素および窒化アルミニウムの少なくとも一つからなる基板を、基板を収めた状態で蓋ができる容器と、
    前記容器の蓋をしない状態で、前記基板上に、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、（ｘ＋ｙ）≦１）で表わされるIII族窒化物半導体からなる緩衝
    層の前駆体を形成する緩衝層形成手段と、
    前記前駆体の形成後、前記前駆体との隙間が０．５ｍｍ以下になるようにカバー部材として対向させて前記容器内を気密状態とする容器蓋手段と、
    前記前駆体が形成された前記基板を不活性ガスの雰囲気下で、温度を下げること無く、前記前駆体の形成時より高い温度でアニールするアニール手段と
    を備える窒化物半導体基板の製造装置。
JP2017206546A 2015-09-11 2017-10-25 窒化物半導体基板の製造方法及び製造装置 Active JP6830658B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015180173 2015-09-11
JP2015180173 2015-09-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016176298A Division JP6238322B2 (ja) 2015-09-11 2016-09-09 窒化物半導体基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021003653A Division JP7244116B2 (ja) 2015-09-11 2021-01-13 窒化物半導体基板

Publications (3)

Publication Number Publication Date
JP2018046283A JP2018046283A (ja) 2018-03-22
JP2018046283A5 JP2018046283A5 (ja) 2019-10-17
JP6830658B2 true JP6830658B2 (ja) 2021-02-17

Family

ID=58240868

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016176298A Active JP6238322B2 (ja) 2015-09-11 2016-09-09 窒化物半導体基板の製造方法
JP2017205140A Active JP6311834B2 (ja) 2015-09-11 2017-10-24 窒化物半導体基板の製造方法
JP2017206546A Active JP6830658B2 (ja) 2015-09-11 2017-10-25 窒化物半導体基板の製造方法及び製造装置
JP2021003653A Active JP7244116B2 (ja) 2015-09-11 2021-01-13 窒化物半導体基板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016176298A Active JP6238322B2 (ja) 2015-09-11 2016-09-09 窒化物半導体基板の製造方法
JP2017205140A Active JP6311834B2 (ja) 2015-09-11 2017-10-24 窒化物半導体基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021003653A Active JP7244116B2 (ja) 2015-09-11 2021-01-13 窒化物半導体基板

Country Status (7)

Country Link
US (2) US10260146B2 (ja)
EP (1) EP3349238B1 (ja)
JP (4) JP6238322B2 (ja)
KR (1) KR102052287B1 (ja)
CN (2) CN115064621A (ja)
TW (1) TWI712701B (ja)
WO (1) WO2017043628A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN107768234A (zh) * 2017-09-27 2018-03-06 中国科学院长春光学精密机械与物理研究所 一种获得高质量AlN模板的方法
JP7100309B2 (ja) * 2017-10-12 2022-07-13 国立大学法人三重大学 窒化物半導体基板、窒化物半導体基板の製造方法、窒化物半導体基板の製造装置及び窒化物半導体デバイス
WO2019094742A1 (en) 2017-11-10 2019-05-16 Crystal Is, Inc. Large, uv-transparent aluminum nitride single crystals and methods of forming them
CN108155090A (zh) * 2017-12-15 2018-06-12 北京大学 一种高质量AlN外延薄膜及其制备方法和应用
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法
EP3757629B1 (en) * 2018-02-19 2024-03-06 NGK Insulators, Ltd. Optical component and illuminating device
JP7116985B2 (ja) * 2018-03-02 2022-08-12 国立大学法人三重大学 半導体基板の製造方法
JP7233849B2 (ja) * 2018-04-11 2023-03-07 株式会社アルバック 熱処理装置
CN108642561B (zh) * 2018-07-06 2021-01-05 中国电子科技集团公司第四十六研究所 一种在氮化铝单晶的生长中保护籽晶表面的方法
CN108922946B (zh) * 2018-07-16 2021-02-02 厦门乾照光电股份有限公司 一种led结构及其制作方法
CN109192827B (zh) * 2018-07-27 2020-12-22 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其生长方法
JP7104408B2 (ja) * 2018-09-03 2022-07-21 国立大学法人三重大学 窒化物半導体基板の製造方法および窒化物半導体基板
JP7352271B2 (ja) * 2018-09-03 2023-09-28 国立大学法人三重大学 窒化物半導体基板の製造方法
JP7296614B2 (ja) * 2018-10-10 2023-06-23 国立大学法人三重大学 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP2020061510A (ja) * 2018-10-12 2020-04-16 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7350477B2 (ja) * 2018-11-02 2023-09-26 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP7290952B2 (ja) * 2019-02-06 2023-06-14 大陽日酸株式会社 窒化物半導体基板のアニール方法
JP7277908B2 (ja) * 2019-03-01 2023-05-22 国立大学法人三重大学 窒化物半導体基板の製造方法
CN110129765B (zh) * 2019-05-23 2021-04-02 广东省半导体产业技术研究院 一种氮化物半导体材料及其制备方法
JP7364183B2 (ja) * 2019-05-31 2023-10-18 国立研究開発法人理化学研究所 ＡｌＮバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法
WO2021025085A1 (ja) * 2019-08-06 2021-02-11 学校法人関西学院 ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法
CN110491774B (zh) * 2019-08-19 2021-10-26 中国科学院苏州纳米技术与纳米仿生研究所 一种蓝宝石衬底的表面处理方法及其使用的坩埚
WO2021138771A1 (zh) * 2020-01-06 2021-07-15 奥趋光电技术(杭州)有限公司 一种大批量制备高质量氮化铝模板的加热装置及制备方法
US20230100683A1 (en) 2020-02-27 2023-03-30 Mie University Nitride semiconductor substrate, semiconductor element, and method for manufacturing nitride semiconductor substrate
US20230141370A1 (en) * 2020-03-20 2023-05-11 The Regents Of The University Of Michigan Semiconductor growth-anneal cycling
CN111607824A (zh) * 2020-06-02 2020-09-01 无锡吴越半导体有限公司 基于ScAlMgO4衬底的氮化镓单晶及其制备方法
CN112164672B (zh) * 2020-09-09 2023-07-11 广东省科学院半导体研究所 一种衬底剥离方法
CN113380603B (zh) * 2021-05-18 2022-05-17 厦门大学 高硼组分二维iii族多元氮化物混合晶体及其制备方法
US11901484B2 (en) * 2021-06-11 2024-02-13 Applied Materials, Inc. Methods and systems for UV LED structures
CN113437186A (zh) * 2021-06-25 2021-09-24 中国科学院半导体研究所 AlGaN薄膜的制备方法
CN113539791B (zh) * 2021-06-25 2024-02-27 中国科学院半导体研究所 极性交替AlN模板的制备方法
CN113668061B (zh) * 2021-07-27 2023-02-03 奥趋光电技术(杭州)有限公司 一种提高氮化铝晶片紫外透过率的方法
WO2023038129A1 (ja) 2021-09-09 2023-03-16 国立大学法人三重大学 Ｉｉｉ族窒化物発光デバイス、ｉｉｉ族窒化物エピタキシャルウエハ、ｉｉｉ族窒化物発光デバイスを作製する方法
CN113913749B (zh) * 2021-09-30 2023-09-22 松山湖材料实验室 氮化铝薄膜及其制备方法、光电子器件
CN113913771A (zh) * 2021-10-09 2022-01-11 中紫半导体科技(东莞)有限公司 一种高激活率掺杂氮化铝单晶薄膜的制作方法
CN113913750A (zh) * 2021-10-09 2022-01-11 中紫半导体科技(东莞)有限公司 一种高质量氮极性氮化铝模板的制作方法
CN114583019A (zh) * 2022-01-17 2022-06-03 华灿光电（浙江）有限公司 提高晶体质量的发光二极管外延片制备方法
CN114566566A (zh) * 2022-02-28 2022-05-31 吉林大学 一种氮化铝日盲光电探测器及其制备方法
DE102022130610A1 (de) * 2022-11-18 2024-05-23 Ams-Osram International Gmbh Herstellung eines substrats

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012721A (ja) * 1983-07-01 1985-01-23 Sumitomo Electric Ind Ltd 半導体熱処理治具
JPS6050916A (ja) * 1983-08-30 1985-03-22 Sumitomo Electric Ind Ltd 化合物半導体の熱処理方法
JPS60163440A (ja) * 1984-02-03 1985-08-26 Sumitomo Electric Ind Ltd 高温熱処理における化合物半導体の保護方法
JPS62119196A (ja) * 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
JPH04107918A (ja) * 1990-08-29 1992-04-09 Nikko Kyodo Co Ltd 半導体装置の製造方法
JP3147316B2 (ja) * 1991-08-05 2001-03-19 日本電信電話株式会社 半導体発光素子の作製方法
JPH05121323A (ja) * 1991-10-28 1993-05-18 Asahi Chem Ind Co Ltd 電子機能素子用基板
JP3712789B2 (ja) 1996-05-21 2005-11-02 豊田合成株式会社 ３族窒化物半導体基板及び素子の製造方法
JPH1032370A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd 窒化物系化合物半導体の成長方法及び半導体装置
JP4465748B2 (ja) * 1999-06-30 2010-05-19 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR20010029852A (ko) 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
JP4131618B2 (ja) 2000-05-22 2008-08-13 日本碍子株式会社 フォトニックデバイス用基板の製造方法
JP4712450B2 (ja) * 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
JP4476174B2 (ja) 2005-06-02 2010-06-09 国立大学法人東京農工大学 アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
JP4943132B2 (ja) 2005-12-28 2012-05-30 日本碍子株式会社 ＡｌＮ系ＩＩＩ族窒化物エピタキシャル膜の転位低減方法
JP5085067B2 (ja) 2006-07-19 2012-11-28 日本碍子株式会社 Ｉｉｉ族窒化物結晶の結晶品質改善方法
JP2008056553A (ja) 2006-08-01 2008-03-13 Ngk Insulators Ltd 窒化アルミニウム単結晶
JP5490368B2 (ja) 2007-03-26 2014-05-14 公益財団法人神奈川科学技術アカデミー エピタキシャル薄膜の形成方法及び半導体基板の製造方法
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR101159995B1 (ko) 2008-03-13 2012-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP5916980B2 (ja) 2009-09-11 2016-05-11 シャープ株式会社 窒化物半導体発光ダイオード素子の製造方法
JP5631889B2 (ja) 2009-11-10 2014-11-26 株式会社トクヤマ 積層体の製造方法
JP2011181762A (ja) 2010-03-02 2011-09-15 Tohoku Univ 半導体装置の製造方法
US8617915B2 (en) * 2010-09-20 2013-12-31 International Business Machines Corporation Annealing thin films
JP2011103472A (ja) 2010-12-14 2011-05-26 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体
US8409895B2 (en) 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
JP5791399B2 (ja) 2011-07-07 2015-10-07 学校法人立命館 ＡｌＮ層の製造方法
FR2982071B1 (fr) * 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
JP6272850B2 (ja) 2012-07-02 2018-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 物理的気相成長法による窒化アルミニウムの緩衝及び活性層
JP5928366B2 (ja) 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP6206758B2 (ja) * 2013-08-26 2017-10-04 国立大学法人東北大学 窒化アルミニウム（ＡｌＮ）膜の製造方法

Also Published As

Publication number Publication date
JP6311834B2 (ja) 2018-04-18
EP3349238B1 (en) 2021-09-01
KR102052287B1 (ko) 2019-12-04
KR20180037264A (ko) 2018-04-11
US20180204722A1 (en) 2018-07-19
CN107078030A (zh) 2017-08-18
US10260146B2 (en) 2019-04-16
TWI712701B (zh) 2020-12-11
EP3349238A1 (en) 2018-07-18
CN107078030B (zh) 2022-08-23
JP2018046283A (ja) 2018-03-22
TW201718921A (zh) 2017-06-01
JP2021073702A (ja) 2021-05-13
CN115064621A (zh) 2022-09-16
JP7244116B2 (ja) 2023-03-22
EP3349238A4 (en) 2019-07-10
JP2017055116A (ja) 2017-03-16
JP6238322B2 (ja) 2017-11-29
JP2018056568A (ja) 2018-04-05
WO2017043628A1 (ja) 2017-03-16
US20180274088A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP6830658B2 (ja) 窒化物半導体基板の製造方法及び製造装置
US10584427B2 (en) Processes for producing III-N single crystals, and III-N single crystal
JP5560528B2 (ja) Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
JP4593099B2 (ja) 単結晶炭化ケイ素の液相エピタキシャル成長法及びそれに用いられる熱処理装置
EP1866464A1 (en) Seeded growth process for preparing aluminum nitride single crystals
US6936490B2 (en) Semiconductor wafer and its manufacturing method
JP4431647B2 (ja) 単結晶炭化ケイ素基板の表面改良方法及び単結晶炭化ケイ素成長方法
JP4431643B2 (ja) 単結晶炭化ケイ素成長方法
JP4482642B2 (ja) 単結晶炭化ケイ素成長方法
JP4850807B2 (ja) 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法
JP2005343722A (ja) ＡｌＮ結晶の成長方法、ＡｌＮ結晶基板および半導体デバイス
US20180258550A1 (en) Growth Method of Aluminum Nitride
JP6250368B2 (ja) 自立基板の製造方法および自立基板
JP5164121B2 (ja) 単結晶炭化ケイ素成長方法
JP2007297251A (ja) 成膜方法および被成膜基板
JP2005343715A (ja) 化合物半導体単結晶の製造方法
JP2009249199A (ja) 窒化アルミニウム単結晶の製造装置
JP2009249200A (ja) 窒化アルミニウム単結晶の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210113

R150 Certificate of patent or registration of utility model

Ref document number: 6830658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250