JP6311834B2 - 窒化物半導体基板の製造方法 - Google Patents

窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP6311834B2
JP6311834B2 JP2017205140A JP2017205140A JP6311834B2 JP 6311834 B2 JP6311834 B2 JP 6311834B2 JP 2017205140 A JP2017205140 A JP 2017205140A JP 2017205140 A JP2017205140 A JP 2017205140A JP 6311834 B2 JP6311834 B2 JP 6311834B2
Authority
JP
Japan
Prior art keywords
substrate
aln
nitride semiconductor
buffer layer
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017205140A
Other languages
English (en)
Other versions
JP2018056568A (ja
Inventor
三宅 秀人
秀人 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mie University NUC
Original Assignee
Mie University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mie University NUC filed Critical Mie University NUC
Publication of JP2018056568A publication Critical patent/JP2018056568A/ja
Application granted granted Critical
Publication of JP6311834B2 publication Critical patent/JP6311834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Description

本発明は、基板上にIII族窒化物半導体からなる緩衝層が形成された窒化物半導体基板の製造方法に関する。
紫外光発光素子は、照明、殺菌、フォトリソグラフィ、レーザ加工機、医療機器、蛍光体用光源、分光分布分析、紫外線硬化など、次世代の光源として幅広く注目されている。この紫外光発光素子は、サファイアなどの基板上に成膜された、窒化アルミニウムガリウム(AlGaN)、窒化アルミニウム(AlN)などのIII族窒化物半導体で構成される。
例えば、AlNは、半導体材料の中で非常に広いバンドギャップを有しており、紫外光を効率よく外部へ取り出すことができるため、高効率な発光素子基板として期待されている。しかし、バルクのAlN単結晶基板は、結晶性において十分ではなく、高価で、かつ大きなサイズのものを入手できないため、紫外光発光素子の基板材料には結晶性、コスト面で課題が大きい。
このような状況を鑑み、安価であるサファイア基板上に高品質なAlN薄膜の層を作製することができれば、この半導体基板を用いてAlGaNを準ホモエピタキシャル成長させることにより、紫外光発光素子や受光素子を作製することができる。
しかし、AlNはサファイアとの格子不整合が大きいため、サファイア基板上に成長したAlN層には多数の貫通転位が存在する。そのため、サファイア基板上に成膜されたAlN層は、平坦な表面を得ることが困難であり、また結晶欠陥が多くなる課題がある。さらに発光層となるAlGaNの結晶性はAlNの結晶性を引き継ぐため、欠陥密度の低いAlNを作製する技術は極めて重要である。
AlN結晶の欠陥密度を低く抑えた高品質な層(薄膜)を得る方法としては、例えば、特許文献1、2に記載の技術がある。また、AlN結晶では無いが基板を密接させた状態で高温処理することにより基板の表面荒れを低減する技術として、特許文献3の技術がある。
特開2013−21028号公報 特開2008−60519号公報 特開2006−339396号公報
特許文献1に記載の製造方法では、サファイア基板のc面から部分的に酸素が離脱され、サファイア基板において、Al原子が暴露した表面と酸素原子が離脱していない表面とが形成される。その後、水素ガスまたは窒素ガス、またはこれらの混合ガス雰囲気中で、サファイア基板上にAlN層が形成される。このとき、サファイア基板において、Al原子が暴露した表面は導入ガスと急激に反応して窒化されてN極性を有し、酸素離脱していない表面はAl極性を有する。さらに、サファイア基板上に形成されたAlN層をアニール(熱処理)することにより、N極性面の領域から成分が昇華して抜け出す。したがって、サファイア基板において、N極性面の領域のみが昇華される。これにより、サファイア基板上のAlN層には窪みが形成され、荒れた表面となる。よって、表面が平坦でかつ高品質のAlN層が形成された基板を提供することは難しい。
また特許文献2に記載の製造方法では、AlNエピタキシャル膜を酸素元素含有ガスが添加された窒素元素含有ガス雰囲気中で熱処理をして、酸素原子を前記エピタキシャル膜中に拡散させるものことで転位を低減する技術であるが、酸素元素含有ガス濃度、温度の制御が難しく、常に一定の結晶精度を得る事が難しいという課題があった。
なお、特許文献3は、密接した炭化ケイ素基板を熱処理することによって基板の表面荒れを低減する技術を開示しているが、炭化ケイ素(SiC)の基板に対して、SiC分子を昇華させて基板表面に気相エピタキシャル成長させる技術を対象としており、窒化物半導体基板を対象とする技術でなく、アニール処理技術とは異なる技術である。
本発明は、上述した課題を解決しようとするものであり、表面が平坦でかつ高品質の窒化物半導体基板の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る窒化物半導体基板の製造方法は、サファイア基板の表面にAlNの結晶粒の集合体からなるAlN緩衝層の前駆体を形成して成る半導体基板の加熱によるAlN成分の解離を抑制するため、前記前駆体が基台と対
向するように前記半導体基板を伏せてアニール炉内に収納する工程と、前記アニール炉内を不活性ガスの雰囲気にし、前記半導体基板の温度を1600℃以上1750℃以下で20分以上、アニールする工程とを含み、アニール後におけるAlN緩衝層の(10−12)面のX線ロッキングカーブの半値幅が1000arcsec以下であることを特徴とする。
また、上記目的を達成するために、本発明の一態様に係る窒化物半導体基板の製造方法は、サファイア基板の表面にAlNの結晶粒の集合体からなるAlN緩衝層の前駆体を形成して成る半導体基板の加熱によるAlN成分の解離を抑制するため、上側の前記窒化物半導体基板の前記前駆体が下側の前記半導体基板と対向するように半導体基板を重ねてアニール炉内に収納する工程と、前記アニール炉内を不活性ガスの雰囲気にし、前記半導体基板の温度を1600℃以上1750℃以下で20分以上、アニールする工程とを含み、アニール後におけるAlN緩衝層の(10−12)面のX線ロッキングカーブの半値幅が1000arcsec以下であることを特徴とする。
本発明によれば、表面が平坦でかつ高品質の窒化物半導体基板の製造方法を提供することができる。
図1は、実施の形態に係る窒化物半導体基板の概略図である。 図2は、図1に示す窒化物半導体基板の製造方法を示す概略図である。 図3Aは、実施の形態に係るMOVPE(metal organic vapor phase epitaxy)装置の概略図である。 図3Bは、実施の形態に係るMOVPE装置における熱電対と放射温度計による基板表面温度の測定値の相関図である。 図4は、実施の形態に係る窒化物半導体基板の製造方法を示すフローチャートである。 図5は、実施の形態に係る窒化物半導体基板の製造方法を示すタイムチャートである。 図6Aは、図4のアニール工程(ステップS16b)における気密状態の一例を示す図である。 図6Bは、図6Aの気密状態の変形例を示す図である。 図6Cは、図6Aの気密状態の他の変形例を示す図である。 図6Dは、図4のアニール工程(ステップS16b)における気密状態の変形例を示す図である。 図7Aは、図4のアニール工程(ステップS16b)における気密状態の別の一例を示す図である。 図7Bは、図7Aの気密状態の変形例を示す図である。 図7Cは、図7Aの気密状態の別の変形例を示す図である。 図8は、図4のアニール工程(ステップS16b)における気密状態のさらに別の一例を示す図である。 図9Aは、図4のアニール工程(ステップS16b)における気密状態のさらに別の一例を示す図である。 図9Bは、図9Aの気密状態の変形例を示す図である。 図10は、図4のアニール工程(ステップS16b)によるAlN緩衝層の表面の平坦化のメカニズムおよび原子間力顕微鏡による観察像を示す図である。 図11は、実施の形態に係るサファイア基板のクリーニング後の表面状態を示す図である。 図12は、実施の形態に係るサファイア基板のクリーニングのためのアニール温度を変化させたときの窒化アルミニウムの結晶性を示す図である。 図13は、実施の形態に係るサファイア基板のクリーニングのためのアニール温度と窒化アルミニウムの結晶性との関係を示す図である。 図14は、実施の形態に係るサファイア基板のクリーニングのためのアニール温度とサファイア基板および窒化アルミニウムの結晶性との関係を示す図である。 図15は、実施の形態に係るAlN緩衝層のプリフローと窒化アルミニウムの結晶性との関係を示す図である。 図16は、評価のために製造した、緩衝層としてのAlN膜が形成された複数の窒化物半導体基板の製造条件および評価結果を示す図である。 図17は、実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板について、アニール工程(ステップS16b)でのアニールの前後におけるAlN膜の表面状態を示す図である。 図18は、実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板について、アニール工程(ステップS16b)での温度(℃)とAlN膜のXRC半値幅との関係を示す図である。 図19は、実施の形態における緩衝層としてのAlN膜が形成された窒化物半導体基板について、アニール工程(ステップS16b)でのアニール前後におけるAlN膜のXRC半値幅の変化を示す図である。 図20は、実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板について、アニール工程(ステップS16b)での温度(℃)と、X線回折によって測定されたAlN膜の格子定数aとの関係を示す図である。 図21は、実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板について、AlN膜の格子定数aとAlN膜の(10−12)面でのXRC半値幅との関係を示す図である。 図22は、実施の形態における緩衝層としてのAlN膜が形成された3種類の窒化物半導体基板のAlN膜における不純物の濃度プロファイルを示す図である。 図23は、実施の形態における緩衝層としてのAlN膜が形成された2類の窒化物半導体基板の透過電子顕微鏡による断面の観察像を示す図である。 図24は、評価のために製造した、緩衝層としてのAlN膜が形成された複数の窒化物半導体基板の製造条件および評価結果(AlN膜とカバー部材との間隔を変えた場合)を示す図である。 図25Aは、アニール工程(ステップS16b)における基板温度とアニール時間とを変えて窒化物半導体基板を製造した場合に得られたAlN膜の表面の原子間力顕微鏡による観察像を示す図である。 図25Bは、図25Aに示された観察像の一部について得られた表面粗さ(RMS値)を示す図である。 図26は、アニール工程(ステップS16b)を経て得られた窒化物半導体基板に対して、後工程として、表面処理を施した実験における条件を示す図である。 図27は、図26に示される実験の結果(結晶性の変化)を示す図である。 図28は、基板の加熱装置の概要を示すブロック図である。 図29は、加熱装置で使用する基板ホルダの一例を示す上面図と断面図である。 図30は、基板ホルダの一例を示す断面図である。 図31Aは、基板ホルダの応用例を示す断面図である。 図31Bは、基板ホルダの応用例を示す断面図である。 図31Cは、基板ホルダの応用例を示す断面図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。以下の説明においては、窒化アルミニウムをAlN、窒化アルミニウムガリウムをAlGaN、窒化アルミニウムガリウムインジウムをAlGaInN、サファイアをAl、炭化ケイ素をSiCと示すこともある。
なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
(実施の形態1)
[窒化物半導体基板の構成]
まず、図1および図2を参照しながら、実施の形態に係る窒化物半導体基板について説明する。図1は、本実施の形態に係る窒化物半導体基板の概略図である。図2は、図1に示す窒化物半導体基板の製造方法を示す概略図である。
図1に示すように、本実施の形態に係る窒化物半導体基板1は、基板の一例であるサファイア基板2と、第1のIII族窒化物半導体からなる緩衝層の一例である窒化アルミニウム緩衝層(AlN緩衝層)3と、緩衝層上に再成長された第2のIII族窒化物半導体の一例である窒化アルミニウム層(AlN層)4とが積層された構成である。なお、基板は、サファイアだけに限られず、サファイア、炭化ケイ素(SiC)および窒化アルミニウム(AlN)の少なくとも一つからなる基板であればよい。また、第1のIII族窒化物半導体および第2のIII族窒化物半導体は、窒化アルミニウム(AlN)だけに限られず、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、(x+y)≦1)で表わされる窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、または、窒化アルミニウムガリウムインジウム(AlNGaIn)であってもよい。
詳細には、本実施の形態では、図2の(a)に示すように、窒化物半導体基板1は、サファイア基板2の(0001)面上にAlN緩衝層の前駆体3aが形成されている。AlN緩衝層の前駆体3aは、所定の温度でアニールされることにより、図2の(b)に示すように、AlN緩衝層3として形成されている。さらに、図2の(c)に示すように、AlN緩衝層3の上には、さらにAlN層4が形成されている。
このように構成することにより、表面が平坦でかつ高品質のAlN層4を有する窒化物半導体基板1が形成される。
[窒化物半導体基板の製造装置]
次に、図3Aを参照しながら、実施の形態に係る窒化物半導体基板の製造装置について説明する。図3Aは、本実施の形態に係る窒化物半導体基板の製造装置であるMOVPE(metal organic vapor phase epitaxy)装置の概略図である。
MOVPE法は、有機金属化合物と水素化合物等を原料として熱分解反応により、半導体薄膜を基板上に堆積させる成長法である。図3Aに示すように、MOVPE装置10は、サファイア基板2などに半導体薄膜を堆積させるための基板11を載置する基板トレー12と、ヒータ13と、熱電対14と、温度制御装置15と、押圧ガス吸気口16と、材料ガス吸気口17と、反応ガス吸気口18と、外圧ガス供給口19と、リアクタ20と、排気口21と、放射温度計22と透視窓23とを備えている。
基板11は、基板トレー12上に設置されヒータ13で加熱される。基板11の中心近くに設置された熱電対14により、基板11の近くのMOVPE装置10内の温度がモニターされ、温度制御装置15により所望の温度になる様に制御されている。
押圧ガス吸気口16は、基板の表面に、材料ガス、反応ガスを基板の表面に吹き付ける方向に反応ガスの方向を制御する押圧ガスを吸気ための吸気口である。材料ガス吸気口17は、トリメチルアルミニウム(TMAl)等のAl原料とキャリアガスとを気体状で供給する吸気口である。反応ガス吸気口18は、アンモニア(NH)ガスとキャリアガスを供給するための吸気口である。外圧ガス供給口19は、リアクタ20内の気圧を所望の圧力にするための外圧ガスを供給する供給口である。一定流量で供給される押圧ガス、材料ガス、反応ガスおよび外圧ガスは、排気口21から排気される。
放射温度計22は、赤外線を利用してMOVPE装置10の透視窓23から基板11の中心付近の表面温度を測定するものである。ここで、押圧ガス、キャリアガスおよび外圧ガスには、H、Nまたはこれらの混合ガスが使われる。
図3Bに、上記した熱電対14による温度(以下、「装置熱電対温度」ともいう)と放射温度計22による基板温度(以下、「基板表面温度」ともいう)の測定値の相関図を示す。基板温度とは、基板11の表面温度のことであり、一例として、基板11としてサファイア基板2を用いた場合について説明する。
図3Bには、装置熱電対温度の1060、1160、1260、1360、1400℃のそれぞれに対して測定された基板温度1001、1087、1179、1266、1295℃の点と、それらの点を通る近似直線が示されている。近似直線は、装置熱電対温度をtx、基板温度をtyとした場合に、(tx、ty)として、(1060、1001)および(1400、1295)の2点を通る以下の式で表される。
基板温度ty=0.865×装置熱電対温度tx+84.1
装置熱電対温度と基板温度とのずれは、熱電対14が基板11の表面よりも、ヒータ13の近くに設置されていること、および、温度計としての校正値のずれなどが含まれるためである。なお、熱電対14と放射温度計22による基板温度の測定値の相関は、基板トレー12上に載置される基板11の種類によって上述した相関と異なる場合がある。
[窒化物半導体基板の製造方法]
次に、図4および図5を参照しながら、実施の形態に係る窒化物半導体基板の製造方法について説明する。図4は、本実施の形態に係る窒化物半導体基板の製造方法を示すフローチャートである。図5は、本実施の形態に係る窒化物半導体基板の製造方法を示すタイムチャートである。
サファイア基板2の上へのAlN層の成膜は、図3Aで説明したMOVPE法によって行われる。なお、AlN層の成膜方法は、MOVPE法に限らず、スパッタ法、ハイドライド気相成長(Hydride vapor phase epitaxy:HVPE)法、分子線エピタキシャル(Molecular beam epitaxy:MBE)法などであってもよい。また、AlN層を成膜するサファイア基板2の面方位は、サファイアc面に限られず、a面、r面、n面、m面およびそれらの面から±4°以内のオフ角の誤差を含むものであってもよい。さらに、基板材料は、上述したように、サファイアに限られず、SiC、AlNなどであってもよい。
図4に示すように、はじめにサファイア基板2が用意される(ステップS10)。このステップS10は、サファイア、炭化ケイ素および窒化アルミニウムの少なくとも一つからなる基板を準備する準備工程の一例である。ここでは、例えば、c面配向を有する直径2インチのサファイア基板2が用意される。サファイア基板2は、MOVPE装置10の基板トレー12に配置される。
次に、サファイア基板2の表面がクリーニングされる(ステップS12)。この工程をクリーニング工程という。サファイア基板2のクリーニングは、反応容器内にHガスが導入され、圧力30TorrのHガス雰囲気中でサファイア基板2が加熱されることにより行われる。
具体的には、図5の(a)に示すように、時刻t0から基板トレー12にのせられたサファイア基板2の加熱が開始され、基板加熱用の装置熱電対温度が1250℃(基板温度で約1165℃)に達する時刻t1まで急激に基板加熱用の装置熱電対温度が上昇される。基板加熱用の装置熱電対温度が1250℃に達すると、基板加熱用の装置熱電対温度が1300℃(基板温度で約1210℃)に達する時刻t2までヒータ13により緩やかに基板加熱用の装置熱電対温度が上昇される。これは、設定温度以上に加熱されることを防ぐために行う。基板加熱用の装置熱電対温度が1300℃に達すると、時刻t3まで基板加熱用の装置熱電対温度1300℃で加熱が継続される。時刻t1からt2までの時間は例えば5分で、さらに時刻t2から時刻t3までの時間は例えば5分で、したがって時刻t1から時刻t3までの時間は、例えば10分間である。それより長時間のクリーニング、例えば30分のクリーニングを行うと表面は荒れを生じる。
時刻t3においてサファイア基板2のクリーニングが終了すると、サファイア基板2は、時刻t3から時刻t4までの間、AlN緩衝層の前駆体3aを形成するための温度(ここでは、基板加熱用の装置熱電対温度1200℃(基板温度で約1120℃))まで自然冷却される。
次に、サファイア基板2の上にAlN緩衝層の前駆体3aを形成する前に、時刻t4から時刻t5まで、NHガスが先行導入される(ステップS14)。この工程をプリフロー工程という。時刻t4から時刻t5までの時間は、例えば30秒である。
プリフロー工程の時間はMOVPE装置10の形状に依存するが、用いたMOVPE装置10では、3秒程度でガスは置換され先行導入の効果が生じる。したがって、プリフロー工程の時間は、反応容器であるリアクタ20内がガス置換される時間よりも長い時間が好ましい。プリフロー工程により、サファイア基板2の表面はHガス雰囲気中によるクリーニングによりO原子の脱離がおこる。NHのプリフローにより、サファイア基板2の表面に窒素原子が先行導入されるので、サファイア基板2の表面にあるAl原子とN原子との結合がサファイア基板2の全面で均一に生じる。したがって、後述するようにサファイア基板2の上に形成されたAlN層4は、サファイア基板2の面内において配向の揺らぎが少ない良質の結晶が成長する。
次に、サファイア基板2の上にAlN緩衝層3を成長させるAlN緩衝層形成工程を行う(ステップS16)。このステップS16は、基板上にIII族窒化物半導体(第1のIII族窒化物半導体)からなる緩衝層を形成する緩衝層形成工程の一例である。
このステップS16は、図示されるように、AlN緩衝層の前駆体3aを成長させる工程(ステップS16a)と、成長されたAlN緩衝層の前駆体3aをアニール(熱処理)する工程(ステップS16b)とからなる。ステップS16aは、基板上にIII族窒化物半導体を形成するIII族窒化物半導体形成工程の一例であり、ステップS16bは、形成されたIII族窒化物半導体の主面からIII族窒化物半導体の成分が解離するのを抑制すためのカバー部材でIII族窒化物半導体の主面を覆った気密状態で、III族窒化物半導体形成された基板をアニールするアニール工程の一例である。ここで、「解離」とは、離脱して抜け出すことをいい、昇華、蒸発および拡散が含まれる。また、半導体(または基板)の「主面」とは、その上に他の材料が積層(または形成)される場合における積層(形成)される側の表面をいう。なお、特許文献2において、AlNエピタキシャル膜を有する基板を詰め込んで、隙間を少なくした状態と本発明の気密状態は、技術思想が異なり特許文献2では、酸素含有ガスと窒素ガスを一定流量のガスを供給することにより効果を奏するのに対して、本発明では、実質的に気密にするもので、異なる技術思想である。
具体的には、上記ステップS16aとして、時刻t5には、一般的なIII族原料であるトリメチルアルミニウム(TMAl)と、一般的なV族原料であるアンモニア(NH)とがMOVPE装置10内に供給され、時刻t6までAlN緩衝層の前駆体3aが形成される。AlN緩衝層の前駆体3aは、例えば、キャリアガスをHとし、成長圧力を30Torr、TMAlの流量を15sccm、NHの流量を1.0slm、基板加熱用の装置熱電対温度で1200℃(基板温度で約1120℃)とする条件で結晶の核が形成され、さらに結晶が島状に成長した結晶島の集合体である。AlN緩衝層の前駆体3aは、例えば300nmの厚さまで形成される。AlN緩衝層の前駆体3aが300nmの厚さまで形成するのに要する時間は、例えば20分である。
なお、本実施の形態では、基板加熱用の装置熱電対温度1200℃(基板温度で約1120℃)でAlN緩衝層の前駆体3aが形成されたが、III族窒化物半導体からなる緩衝層の成膜温度としては、このような温度に限られず、装置熱電対温度1300℃以下(基板温度で約1210℃以下)で形成されてもよい。
その後、図5の(b)に示すように、AlN緩衝層の前駆体3aの表面を保護するために、AlN緩衝層の前駆体3aが形成されたサファイア基板2は、基板加熱用の装置熱電対温度が300℃まで低下する時刻t7までNとNHとの混合ガス雰囲気中で自然冷却される。さらに、AlN緩衝層の前駆体3aが形成されたサファイア基板2は、基板加熱用の装置熱電対温度が室温まで低下する時刻t8までH雰囲気中で自然冷却される。
なお、AlN緩衝層の前駆体3aの厚さは、300nmに限られず、一般的に薄膜として使用できる厚さであればよい。例えば、AlN緩衝層の前駆体3aの厚さは、50nm以上であればよい。なお、AlN緩衝層の前駆体3aの結晶性を重視する場合には、AlN緩衝層の前駆体3aの厚さは例えば300nm以上で1μm以下(例えば、0.05〜1μm)とするのが好ましい。AlN緩衝層の前駆体3aの厚さが3μm以上では、クラックを生じる場合があるので、III族窒化物半導体からなる緩衝層3の膜厚は、50nm以上3μm以下が好ましい。
その後、上記ステップS16bとして、AlN緩衝層の前駆体3aがアニールされ、AlN緩衝層3が形成される。つまり、上記ステップS16aで形成されたIII族窒化物半導体(ここでは、AlN緩衝層の前駆体3a)の主面からその成分(窒素、アルミニウム、ガリウム、インジウム等)が解離するのを抑制するためのカバー部材でIII族窒化物半導体(ここでは、AlN緩衝層の前駆体3a)の主面を覆った気密状態で、III族窒化物半導体が形成された基板(ここでは、AlN緩衝層の前駆体3aが形成されたサファイア基板2)がアニール(熱処理)される。このアニール工程では、アニール装置(以下、「加熱装置」ともいう)を用いて、基板温度が1400℃以上1750℃以下で、かつ、窒素、アルゴン、ヘリウム等の不活性ガスまたは不活性ガスにアンモニアガスを添加した混合ガスの雰囲気で、サファイア基板2がアニールされる。
なお、このアニール工程における準備工程では、AlN緩衝層の前駆体3aが形成されたサファイア基板2がアニール装置内に配置され、アニール装置内を排気して真空にした後に不活性ガスまたは混合ガスを流入することでガス置換を行い、その後に、サファイア基板2を昇温する。このとき、昇温の開始のタイミングは、アニール装置内を排気して真空に置換した後であればよい。昇温においては、例えば、1000℃近傍まではアニール装置の能力の上限の加熱速度で高速に昇温し、その後は昇温速度を低下させて昇温する。
また、アニール装置内の不活性ガスまたは混合ガスの圧力は、0.1〜10気圧(76〜7600Torr)の範囲がアニール効果を期待できる範囲であるが、高温時の防爆強度等の関係から0.5〜2気圧程度に設定される。原理的には、これらのガスの圧力が高い方がAlN緩衝層3の結晶性および表面荒れの改善が期待できるが、実験では、ガスの圧力は1気圧前後に設定した。
なお、アニール装置は、後述するが、一定の体積を持った加熱容器であって、基板温度を500℃〜1800℃で制御できる機能、および、装置内に導入して置換するための不活性ガスおよび混合ガスの圧力と流量とを制御できる機能を有するものであればよい。また、アニール装置内で実現される「気密状態」の詳細については、後述する。
その後、図4に示すように、AlN緩衝層を有するサファイア基板をMOVPE装置等の反応容器に載置し第1のIII族窒化物半導体としてのAlN緩衝層3の上にさらに再成長により、第2のIII族窒化物半導体としてのAlN層4が形成される(ステップS18)。AlN層4は、例えば、キャリアガスをN:H=85:15の混合ガスとし、成長圧力を30Torr、基板加熱用の装置熱電対温度を1450℃(基板温度で約1340℃)とする条件で形成される。このように、AlN緩衝層3の上に新たに成長を行うAlN層4は、例えば700nmの厚さまで形成される。
なお、AlN層4の形成は、サファイア基板2上にAlN緩衝層3が形成された後継続して行われてもよいし、一旦、反応容器からサファイア基板2が取り出された後、他の反応容器内に複数のサファイア基板2が配置され、当該複数のサファイア基板2に対して同時に行われてもよい。
また、第1のIII族窒化物半導体の上に再成長される第2のIII族窒化物半導体は、窒化アルミニウムに限られず、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、(x+y)≦1)で表わされる窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、または、窒化アルミニウムガリウムインジウム(AlNGaIn)であってもよい。
次に、上記アニール工程(ステップS16b)における気密状態について説明する。
気密状態とは、アニール工程(ステップS16b)においてアニール装置内で実現される状態であり、上述したように、緩衝層として形成されたIII族窒化物半導体の主面からその成分(窒素、アルミニウム、ガリウム、インジウム等)が解離するのを抑制するためのカバー部材でIII族窒化物半導体の主面を覆った状態である。つまり、気密状態は、物理的な手法で、III族窒化物半導体の主面からその成分が解離するのを抑制している。この状態では、カバー部材とIII族窒化物半導体の主面との間におけるガスが実質的に流れない滞留状態となる。このような気密状態で、窒化物半導体基板をアニールすることで、III族窒化物半導体の主面からその成分が解離することによって主面が荒れてしまうことが抑制される。また、より高温でのアニールが可能となり、表面が平坦でかつ高品質のIII族窒化物半導体が形成された窒化物半導体基板が実現される。以下、気密状態の具体例を示す。
図6Aは、上記アニール工程(ステップS16b)における気密状態の一例を示す図である。ここでは、AlN緩衝層の前駆体3aが形成されたサファイア基板2の上に、AlN緩衝層の前駆体103aが形成された別のサファイア基板102が、窒化アルミニウム緩衝層の前駆体3aおよび103a同士が対向する向きで、載置された状態の断面図が示されている。この態様では、窒化アルミニウム緩衝層の前駆体3aおよび103a同士が対向して接触しているが、AlN緩衝層の前駆体3aおよび103aは、表面の中央部において5〜20μm程度、凹んだ構造を有するので、対向するAlN緩衝層の前駆体3aおよび103aの表面によって、最大間隔で10〜40μmの気密空間43が形成される。
この図6Aに示される気密状態は、上記ステップ16aまでの工程で製造された2枚の基板(当該基板および別の基板)を用意し、当該基板のIII族窒化物半導体と別の基板のIII族窒化物半導体とが対向するように、当該基板の上方に別の基板が配置(この例では、当該基板の上に別の基板が載置)された状態に相当する。カバー部材は、下方に位置するサファイア基板2にとっては、上方に位置するサファイア基板102が相当し、逆に、上方に位置するサファイア基板102にとっては、下方に位置するサファイア基板2が相当する。
このような気密状態により、窒化物半導体基板の上に、III族窒化物半導体が対向する向きで、単に、別の窒化物半導体基板を載せるだけで、気密状態が実現され、特別な治具を用いることなく、簡単に気密状態が実現される。また、特別なカバー部材を準備することなく、2個の窒化物半導体基板が同時にアニールされる。また、アニール中は高温であるため熱膨張の関係で基板の反り方が変わるため気密状態は若干変化するが、アニール後の評価結果ではその影響は少ない。
なお、図6Aでは、カバー部材は、AlN緩衝層の前駆体3aが形成されたサファイア基板2(または、AlN緩衝層の前駆体103aが形成された別のサファイア基板102)であったが、これに限られず、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素(BN)、パイロリティック窒化ホウ素(PBN)、酸化アルミニウム(サファイア)、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル(TaC)の少なくとも一つの材料で構成されてもよい。また、対向するサファイア基板のAlN緩衝層の前駆体3a、103aは一方が既にアニールされたAlN緩衝層3または103であっても良い。例えば、図6Bの変形例に示されるように、AlN緩衝層の前駆体3aが形成されたサファイア基板2の上に載置されるカバー部材が、III族窒化物半導体が形成されていないサファイア基板102であってもよい。
また、AlN緩衝層の前駆体3aが形成されたサファイア基板2とIII族窒化物半導体が形成されていないサファイア基板102の上下関係は逆であっても良い。さらにAlN緩衝層の前駆体3aが形成されたサファイア基板2を同一の方向に、2枚以上複数枚積み重ねることで図6Aにおける窒化アルミニウム緩衝層の前駆体3aとサファイア基板102が対向することになり、同様の効果が得られる。また、平坦な基板静置用の台の上で、AlN緩衝層の前駆体3aが形成されたサファイア基板2を、AlN緩衝層の前駆体3a側が下になるように置くことでも同様の効果が得られる。
例えば、図6Cに示すように、AlN緩衝層の前駆体3aが形成された複数のサファイア基板2を、AlN緩衝層の前駆体3aを下方に向けて、基台46aに載置することによっても同様の効果が得られる。基台46aは、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素(BN)、パイロリティック窒化ホウ素(PBN)、酸化アルミニウム(サファイア)、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル(TaC)の少なくとも一つの材料で構成される。この図6Cに示される状態は、図6Bに示される状態の上下関係を逆にしたものを複数、並べた状態に相当する。
なお、図6Cでは、4つの窒化物半導体基板が一方向に基台46a上に並べられているが、窒化物半導体基板の個数および並びの方向はこれに限られず、二次元的に複数の窒化物半導体基板が基台46a上に並べられてもよい。さらに、スペーサなどを利用して基台46aを積み重ねることで、図6Cに示される状態を積み重ねてもよい。このような構成により、多数の窒化物半導体基板を、同時に、気密状態でアニールできる。ここで基台46a表面に10〜100μm程度の凹凸溝を設けたり、表面を荒らしたりすることにより、サファイア基板2のAlN緩衝層前駆体3aが基台に貼り付くのを防ぎ、また載置、取り出しの作業性も上げることができる。
なお、図6A〜図6Cに示される気密状態では、窒化物半導体基板(AlN緩衝層の前駆体3aが形成されたサファイア基板2)の片面(つまり、AlN緩衝層の前駆体3aの表面)だけが気密状態にされたが、図6Dに示すように、窒化物半導体基板の両面が(つまり、サファイア基板2の表面についても)気密状態にされてもよい。その際に、対向する面が同じ材質の基板となるようにするのが好ましい。
図6Dの(a)では、サファイア基板502の上に、AlN緩衝層の前駆体3aが形成されたサファイア基板2が載置され、さらにその上に、AlN基板503が載置されている。図6Dの(b)では、サファイア基板502の上に、AlN緩衝層の前駆体3aが形成されたサファイア基板2が載置され、さらにその上に、AlN緩衝層の前駆体103aが形成された別のサファイア基板102が、AlN緩衝層の前駆体3aおよび103a同士が対向する向きで載置され、さらにその上に、サファイア基板602が載置されている。図6Dの(c)では、サファイア基板502の上に、AlN緩衝層の前駆体3aが形成されたサファイア基板2が載置され、さらにその上に、AlN緩衝層の少なくとも前駆体3aに対向する部分にはAlN層703が形成されたサファイア基板702が、AlN緩衝層の前駆体3aおよびAlN層703同士が対向する向きで載置され、さらにその上に、AlN緩衝層の前駆体103aが形成された別のサファイア基板102が載置され、さらにその上、AlN基板503が載置されている。
図6Dの(a)〜(c)のいずれにおいても、アニールの対象となるAlN緩衝層の前駆体が形成されたサファイア基板のうち、AlN緩衝層の前駆体の表面は、同じ材質のAlNによって塞がれることで気密状態となり、サファイア基板の表面は、同じ材質のサファイアによって塞がれることで気密状態となる。このように、窒化物半導体基板の両面について、対向する面を同じ材質の基板で塞ぐように気密状態にすることで、AlN緩衝層の表面の荒れが抑制されるだけでなく、サファイア基板の表面についても、窒素ガス等による分解が抑制されることで、表面荒れが抑制される。
図7Aは、上記アニール工程(ステップS16b)における気密状態の別の一例を示す図である。ここでは、AlN緩衝層の前駆体3aが形成されたサファイア基板2が気密容器40に収容された状態の断面図が示されている。気密容器40は、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素(BN)、パイロリティック窒化ホウ素(PBN)、酸化アルミニウム(サファイア)、セラミック、炭化ケイ素、高融点金
属、ジルコニア、炭化タンタル(TaC)の少なくとも一つの材料からなり、容器本体41と蓋42とで構成され、AlN緩衝層の前駆体3aが形成されたサファイア基板2を収容している。気密容器40の中には、窒素、アルゴン、ヘリウム等の不活性ガス、または、不活性ガスにアンモニアを添加したガスが充填される。また、不活性ガスを主成分として、アンモニア、酸素、シラン(SiH)、モノメチルシラン(SiHCH)やゲルマン(GeH)、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)などの有機金属ガスも混入させてもよい。なお、容器本体41および蓋42の少なくとも一方には、アニール装置内を排気して真空に置換する際のガス抜きのために、気密空間43と外部とをつなぐ貫通孔(図示せず)が形成されていることが好ましい。
この図7Aに示される気密状態は、緩衝層としてのIII族窒化物半導体が形成された基板が容器本体と蓋とから構成される気密容器に収容された状態に相当する。カバー部材は、気密容器40を構成する蓋42である。III族窒化物半導体(ここでは、AlN緩衝層の前駆体3a)の主面と蓋42との間の距離は、約0.5mmであり、この間に、気密空間43が形成される。主面と蓋42との間の距離は、約0.5mmに限定されず、図6Aで示した接触状態から1mm以下の範囲であれば、効果を奏するものである。
このような気密状態により、窒化物半導体基板は気密容器に収容されるので、気密容器の蓋がカバー部材として機能して気密状態を形成するとともに、気密容器によっても気密状態が形成されるので、より確実に気密状態が維持される。
なお、図7Aでは、一つの気密容器に一つの窒化物半導体基板が収容されたが、このような形態に限られず、図7Bおよび図7Cに示されるように、複数の窒化物半導体基板が一つの気密容器に収容されてアニールされてもよい。
図7Bでは、AlN緩衝層の前駆体3aが形成された3つのサファイア基板2が、例えば炭素からなる容器本体41aと例えばサファイアからなる蓋42aとで構成された気密容器40aに収容されている。容器本体41aの側面には、底面に近い箇所に、ガス置換用の貫通孔45aが設けられている。カバー部材は、気密容器40aを構成する蓋42aである。III族窒化物半導体(ここでは、AlN緩衝層の前駆体3a)の主面と蓋42aとの間の距離は、約0.5mmであり、この間に、気密空間43が形成されるが、前述したように主面と蓋42aとの間の距離は、約0.5mmに限られない。また、容器本体41aは、AlN緩衝層への炭素の影響を避けるために窒化ホウ素、炭化ケイ素などでコーティングすることができる。さらに容器本体41aは酸化アルミニウム多結晶体、サファイア、AlN多結晶体等で構成されたものであっても良い。また容器本体41aと蓋42aは図7Bの形状に限定されず、蓋42aを容器本体41aの開口面積より大きな面積の蓋として、容器本体41a上に載置するだけでも良い。このような容器構造にすることにより、スパッタ法などの成膜工程を容器本体41a上で行い成膜終了後に雰囲気ガスの入れ替えを行った後、温度を大きく下げる事なく外部から蓋42aをスライドさせて、容器本体41aを覆い、高温処理を行うことにより連続して成膜工程、アニール工程を行うことができ、窒化物半導体基板の生産効率が向上される。
図7Cでは、AlN緩衝層の前駆体3aが形成された3つのサファイア基板2が、例えば炭化ケイ素をコーティングした容器本体41bと例えばサファイアからなる蓋42bとで構成された気密容器40bに収容されている。容器本体41bの側面には、底面に近い箇所に、ガス置換用の貫通孔45bが設けられている。カバー部材は、気密容器40bを構成する蓋42bである。III族窒化物半導体(ここでは、AlN緩衝層の前駆体3a)の主面と蓋42bとの間の距離は、約0.5mmであり、この間に、気密空間43が形成されるが、前述したように主面と蓋42aとの間の距離は、約0.5mmに限られない。
これらの図7Bおよび図7Cに示される構成によって、複数の窒化物半導体基板に対して、同時に、気密状態でのアニールが行われ、窒化物半導体基板の生産効率が向上される。なお、サファイア基板、AlN緩衝層それぞれに、より近い部分を同材料として、容器本体41、41a、41bがサファイアで構成され、蓋42、42a、42bがAlNで構成されていることが好ましい。
図8は、上記アニール工程(ステップS16b)における気密状態のさらに別の一例を示す図である。ここでは、AlN緩衝層の前駆体3aが形成されたサファイア基板2の上方に、AlN緩衝層の前駆体103aが形成された別のサファイア基板102を、AlN緩衝層の前駆体3aおよび103a同士が対向する向きで、固定された状態の上面図(図8の(a))および図8の(a)のAA断面図(図8の(b))が示されている。より具体的には、2つのサファイア基板2および102は、2つのサファイア基板2および102の側面を覆う帯部材50によって、お互いに固定されている。帯部材50は、図8の(a)に示されるように、円筒構造を有し、内側面に、2つのサファイア基板2および102を一定距離(1mm以下、好ましくは、0.1mm以下の距離)だけ離間させるスペーサとしての突起部50aを有する。このような帯部材50によって、突起部50aを挟むように2つのサファイア基板2および102が、AlN緩衝層の前駆体3aおよび103a同士が対向した状態で、相互に固定され、2つのサファイア基板2および102と突起部50aとで囲まれる気密空間43が形成される。帯部材50は、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素(BN)、パイロリティック窒化ホウ素(PBN)、酸化アルミニウム(サファイア)、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル(TaC)の少なくとも一つの材料で構成される。
なお、突起部50aは、必須ではなく、設けられていなくてもよい。そのときには、2つのサファイア基板2および102は、図6Aに示されるように、窒化アルミニウム緩衝層の前駆体3aおよび103a同士が対向して周縁部で接触する。
この図8に示される気密状態は、上記ステップ16aまでの工程で製造された2枚の基板(当該基板および別の基板)を用意し、当該基板のIII族窒化物半導体と別の基板のIII族窒化物半導体とが対向するように、当該基板の周縁部に設けられたスペーサを挟んで、当該基板の上方に別の基板が載置された状態に相当する。カバー部材は、図6Aと同様に、下方に位置するサファイア基板2にとっては、上方に位置するサファイア基板102が相当し、逆に、上方に位置するサファイア基板102にとっては、下方に位置するサファイア基板2が相当する。
このような気密状態により、窒化物半導体基板の上に、スペーサを挟んで、別の窒化物半導体基板が載置されるので、2つの窒化物半導体基板のIII族窒化物半導体同士が接触することが回避され、2つのIII族窒化物半導体の表面の全体に渡ってアニールによる表面の平坦化が行われる。さらに、2つの窒化物半導体基板は、帯部材50によって確実に固定される。
図9Aは、上記アニール工程(ステップS16b)における気密状態のさらに別の一例を示す図である。ここでは、複数の凹部52aおよび52bが形成された基板ホルダ52の各凹部に、AlN緩衝層の前駆体が形成された2つのサファイア基板が、スペーサを挟んで、窒化アルミニウム緩衝層の前駆体同士が対向する向きで、重ねて収容されている様子(断面図)が示されている。つまり、基板ホルダ52の凹部52aには、AlN緩衝層の前駆体3aが形成されたサファイア基板2の上方に、AlN緩衝層の前駆体103aが形成されたサファイア基板102が、スペーサ54aを挟んで、窒化アルミニウム緩衝層の前駆体3aおよび103a同士が対向する向きで、重ねて収容されている。同様に、基板ホルダ52の凹部52bには、AlN緩衝層の前駆体203aが形成されたサファイア基板202の上方に、AlN緩衝層の前駆体303aが形成されたサファイア基板302が、スペーサ54bを挟んで、AlN緩衝層の前駆体203aおよび303a同士が対向する向きで、重ねて収容されている。
基板ホルダ52およびスペーサ54aおよび54bは、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素(BN)、パイロリティック窒化ホウ素(PBN)、酸化アルミニウム(サファイア)、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル(TaC)の少なくとも一つの材料で構成される。スペーサ54aおよび54bは、例えば、サファイア基板の外形に合わせた円環形状の板体であり、上下2つのサファイア基板2および102(202および302)を一定距離(1mm以下、好ましくは0.1mmの距離)だけ離間させることで、上下2つのサファイア基板とスペーサとで囲まれる気密空間43を形成する。
この図9Aに示される気密状態は、上記ステップ16aまでの工程で製造された2枚の基板(当該基板および別の基板)を用意し、当該基板のIII族窒化物半導体と別の基板のIII族窒化物半導体とが対向するように、当該基板の周縁部に設けられたスペーサを挟んで、当該基板の上方に別の基板が載置された状態に相当する。カバー部材は、図6Aと同様に、下方に位置するサファイア基板2(または202)にとっては、上方に位置するサファイア基板102(または302)が相当し、逆に、上方に位置するサファイア基板102(または302)にとっては、下方に位置するサファイア基板2(または202)が相当する。
このような気密状態により、窒化物半導体基板の上に、スペーサを挟んで、別の窒化物半導体基板が載置されるので、2つの窒化物半導体基板のIII族窒化物半導体同士が接触することが回避され、2つのIII族窒化物半導体の表面の全体に渡ってアニールによる表面の平坦化が行われる。また、各窒化物半導体基板は、各凹部に収容され、アニール中に移動してしまうことが防止される。さらに、複数の窒化物半導体基板に対して、同時に、気密状態でのアニールが行われ、窒化物半導体基板の生産効率が向上される。
なお、基板ホルダを用いたアニール方法としては、図9Aに示された方法だけに限られず、図9Bに示されるように、AlN緩衝層の前駆体3aが形成された複数のサファイア基板2を、AlN緩衝層の前駆体3aを下方に向けて基板ホルダ51に収容した状態で、基台46bに載置することによっても同様の効果が得られる。個々の基板ホルダ51は、AlN緩衝層の前駆体3aを下方に向けたサファイア基板2を収容するホルダとして機能するとともに、AlN緩衝層の前駆体3aと基台46bとの間に気密空間を形成するためのスペーサとしても機能する。基板ホルダ51および基台46bは、例えば、窒化アルミニウムなどのIII族窒化物半導体、炭素、窒化ホウ素(BN)、パイロリティック窒化ホウ素(PBN)、酸化アルミニウム(サファイア)、セラミック、炭化ケイ素、高融点金属、ジルコニア、炭化タンタル(TaC)の少なくとも一つの材料で構成される。
なお、図9Bでは、複数の窒化物半導体基板が一方向に基台46b上に並べられているが、二次元的に並べられてもよい。また、スペーサなどを利用して基台46bを積み重ね
ることで、図9Bに示される状態を積み重ねてもよい。さらに、基板ホルダ51が基台46bに固定されていれば、図9Bに示される状態を縦置きで複数重ねてもよい。このような構成により、多数の窒化物半導体基板を、同時に、気密状態でアニールできる。
また、図8に示される帯部材50、図9Aおよび図9Bに示される基板ホルダ51および52は、円筒状の構造に限られず、窒化物半導体基板をずれないように安定して載置できる構造であれば、例えば、三本以上の柱で構成される構造物でもよいし、三角形、四角形などの多角形をくり抜いたリング状、角筒状の構造物であってもよい。
また、炭素は、アニールのために窒化物半導体基板を収容する加熱用容器の材料に適しているので、炭素以外の材料で作られた基板ホルダを用いる場合は、基板ホルダに入れる炭素製の加熱用容器を準備することで、効率的に窒化物半導体基板をアニールできる。炭素製の加熱用容器の深さは、2枚の基板が位置ずれを起こさなければ良いため1枚の窒化物半導体基板の厚み(例えば、330μm)以上であれば良く、2枚の窒化物半導体基板の厚みがなくても良い。
以上のような気密状態でのアニール工程(ステップS16b)により、AlN緩衝層3の表面が平坦化され、高品質のAlN緩衝層3が形成された窒化物半導体基板が実現される。図10は、アニール工程(ステップS16b)によるAlN緩衝層の表面の平坦化のメカニズム(模式的構造)および原子間力顕微鏡(AFM)による観察像を示す図である。具体的には、図10の(a)、(b)および(c)は、それぞれ、アニール前、基板温度で1400℃でのアニール後、および、基板温度で1700℃でのアニール後におけるAlN緩衝層の模式的構造(上段)およびAFMによる観察像(下段)を示す。
図10の(a)に示すように、サファイア基板2のc面上に形成されたAlN緩衝層の前駆体3aは、サファイアとAlNとの格子の不整合により、サファイア基板2において面内方向の成長速度が遅いため、(0001)面の方向に良好に配向し、面内配向性の揃いは良好で無く、1〜2°の回転があるAlNの結晶粒の集合体であるので、結晶粒同士の界面には貫通転位が形成される。AlN緩衝層の前駆体3aの表面粗さは、例えば0.5nm程度である。
AlN緩衝層の前駆体3aは、上述したアニール工程(ステップS16b)においてアニールされることによりAlN緩衝層3となる。アニール工程において、AlN緩衝層の前駆体3aは、AlN緩衝層の前駆体3aを形成するときよりも高温(例えば基板温度1400℃でアニールされることにより、Al原子の表面のマイグレーションが促進される。アニールによりAlNから離脱したAl原子は、エネルギー的に安定なサイトに取り込まれて再配列される。これにより、図10の(b)に示すように、配向の整った結晶島を核としてAlNは固相成長してグレインとなり、AlN緩衝層3が形成される。グレインの大きさは、例えば250nm、表面粗さは0.5nm程度が維持される。
さらに、例えば、基板温度を1700℃まで上昇すると、図10の(c)に示すように、AlN緩衝層3において隣接するグレイン同士が合体され、AlN緩衝層3の表面が平坦化される。また、グレイン同士の境界には、転位が存在するが、グレイン同士が合体して大きなグレインが形成されることにより、単位面積当たりに占めるグレインの数はアニールする基板温度の上昇と共に減少する。よって、単位面積当たりに占める転位の数も減少する。したがって、アニール後のAlN緩衝層3では、貫通転位密度が低減され、表面の平坦性がよく高品質なAlN緩衝層3を得ることができる。
このように、気密状態でのアニール工程(ステップS16b)により、窒化アルミニウム緩衝層3は、表面が平坦で、かつ、表面側がAl極性となり、すぐれた結晶性を有する高品質な緩衝層となる。なお、図示されていないが、アニールの基板温度1750℃では、AlN緩衝層3の結晶性の改善はみられるものの、AlN緩衝層3の表面に荒れを生じて、表面粗さは1nm以上となる。
[窒化物半導体基板の特性および効果]
次に、図11〜図27を参照しながら、本実施の形態に係る製造方法により製造した窒化物半導体基板の特性について説明する。
はじめに、クリーニングの工程後のサファイア基板2の特性について説明する。図11は、本実施の形態に係るサファイア基板2のクリーニング後の表面状態を示す図である。図12は、本実施の形態に係るサファイア基板2のクリーニング時のアニール温度を変化させたときの窒化アルミニウムの結晶性を示す図である。図13は、本実施の形態に係るサファイア基板2のクリーニング時のアニール温度とAlNの結晶性との関係を示す図である。図14は、本実施の形態に係るサファイア基板2のクリーニングのためのアニール温度とサファイア基板2およびAlNの結晶性との関係を示す図である。
図11は、クリーニング工程におけるサファイア基板2の基板加熱用の装置熱電対温度を、1150℃(基板温度で約1080℃)、1250℃(基板温度で約1165℃)、1350℃(基板温度で約1250℃)とした場合のサファイア基板2の表面粗さを、原子間力顕微鏡(AFM)により1μm×1μmの領域で観測した観測像である。図11の(a)はクリーニング(アニール)前、図11の(b)は基板加熱用の装置熱電対温度1150℃の場合、図11の(c)は基板加熱用の装置熱電対温度1250℃の場合、(d)は基板加熱用の装置熱電対温度1350℃の場合のサファイア基板2の表面粗さの観測結果を示している。
サファイア基板2の表面状態は、サファイア基板2の上に形成されるAlN緩衝層の前駆体3aおよびAlN層4の表面状態に大きく影響する。表面が粗いサファイア基板2の上にAlN緩衝層の前駆体3aおよびAlN層4を形成した場合には、AlN緩衝層の前駆体3aおよびAlN層4の表面も粗いものとなり、表面が平坦でかつ高品質の窒化物半導体基板1を形成することは難しい。
クリーニング前のサファイア基板2では、図11の(a)に示すように、粒状の凹凸形状が観測されている。このときのサファイア基板2の表面粗さは、例えば0.19nmである。
サファイア基板2を基板加熱用の装置熱電対温度1150℃まで加熱した場合には、図11の(b)に示すように、サファイア基板2の表面には、図11の(a)に示す粒状の凹凸形状が消え、原子層ステップが観測されている。このときのサファイア基板2の表面粗さは、例えば0.19nmである。よって、この図11の(b)より、クリーニング工
程におけるサファイア基板2の加熱温度として、装置熱電対温度で1150℃(基板温度で約1080℃)であれば、良好な結果が得られることが分かる。なお、図示していないが、クリーニング工程におけるサファイア基板2の加熱温度の下限として、装置熱電対温度で970℃(基板温度で約920℃)であれば、良好な結果を得られる場合があることが分かっている。
サファイア基板2を基板加熱用の装置熱電対温度1250℃まで加熱した場合には、図11の(c)に示すように、サファイア基板2の表面は、図11の(a)に示す粒状の凹凸形状が消え、広範囲において、原子層ステップが均一に観測されている。このときのサファイア基板2の表面粗さは、例えば0.05nmであり、基板加熱用の装置熱電対温度が1150℃の場合(図11の(b))よりも平坦化されている。理想的には、原子2個または1個ずつの段差が均一に形成された原子層ステップであることが好ましい。よって、この図11の(c)より、クリーニング工程におけるサファイア基板2の加熱温度として、装置熱電対温度で1250℃(基板温度で約1165℃)に近い温度であれば、良好な結果が得られることが分かる。
さらに、サファイア基板2を基板加熱用の装置熱電対温度1350℃まで加熱すると、図11の(d)に示すように、ステップバンチングが観測されている。すなわち、図11の(d)においては、原子層ステップは観測されず、サファイア基板2の表面に大きな窪みが出現し、表面が粗い構造であることがわかる。よって、この図11の(d)より、クリーニング工程におけるサファイア基板2の加熱温度として、装置熱電対温度で1350℃(基板温度で約1250℃)まで上昇すると、良好な結果が得られないことが分かる。
なお、ステップバンチングは、サファイア基板2を基板加熱用の装置熱電対温度1300℃程度まで加熱したときに出現し始める。このときの窪みの高さは、一例として1.45nmである。よって、クリーニング工程におけるサファイア基板2の加熱温度の上限として、装置熱電対温度で1300℃(基板温度で約1210℃)であるのが好ましい。
以上のように、図11に示される観測結果等から、クリーニング工程におけるサファイア基板2の加熱温度として、装置熱電対温度970℃以上1300℃以下(基板温度で約920℃以上1210℃以下)であれば、サファイア基板の表面の結晶性を良好にすることができる。
また、図12は、温度を変えてサファイア基板2のクリーニングを行い、その上にAlN緩衝層の前駆体を1200℃で形成した後、さらに1500℃でAlN層4の成長を行った試料について、結晶性を確認した結果である。NHのプリフロー工程は30秒である。AlN層4の結晶性は、XRD(X−Ray Diffraction)による(0002)面および(10−12)面のω(omega) rocking curve(X線ロッキングカーブ、以下、XRCという。)測定で得られる回折ピークの半値幅(FWHM:Full Width at Half Maximum)の値により確認することができる。この値(以下、XRC半値幅という。)が小さいほど、つまり、得られる回折ピークがシャープなほど結晶性が良好であることを示す。なお、XRC半値幅の単位は、arcsec(”)である。また、用いた入射X線の拡がり幅は、32arcsecである。
図12の(a)は、AlN層の(0002)面のXRCの観測結果を示している。AlN層の(0002)面のXRC半値幅は、サファイア基板2を基板加熱用の装置熱電対温度1150℃でクリーニングした場合に598arcsec、基板加熱用の装置熱電対温度1200℃でクリーニングした場合に76arcsec、基板加熱用の装置熱電対温度1225℃でクリーニングした場合に71arcsec、基板加熱用の装置熱電対温度1250℃でクリーニングした場合に50arcsec、基板加熱用の装置熱電対温度1275℃でクリーニングした場合に81arcsec、基板加熱用の装置熱電対温度1300℃でクリーニングした場合に173arcsec、基板加熱用の装置熱電対温度1350℃でクリーニングした場合に209arcsecと観測されている。
図12の(b)は、AlN層の(10−12)面のXRCの観測結果を示している。AlN層の(10−12)面のXRC半値幅は、サファイア基板2を基板加熱用の装置熱電対温度1150℃でクリーニングした場合に1015arcsec、基板加熱用の装置熱電対温度1200℃でクリーニングした場合に911arcsec、基板加熱用の装置熱電対温度1225℃でクリーニングした場合に858arcsec、基板加熱用の装置熱電対温度1250℃でクリーニングした場合に796arcsec、基板加熱用の装置熱電対温度1275℃でクリーニングした場合に1651arcsecと観測されている。また、サファイア基板2を基板加熱用の装置熱電対温度1350℃および1350℃でクリーニングした場合は、XRCの観測結果においてダブルピークが観測され、結晶性が良好でないことが確認されている。
また、図13に示すように、サファイア基板2のクリーニングのためのアニール温度とAlN層4の結晶性との関係より、AlN層の(0002)面のXRC半値幅は、サファイア基板2を基板加熱用の装置熱電対温度1200℃以上1300℃以下でクリーニングした場合に小さく、1275℃を超えると徐々に大きくなっている。また、AlN層の(10−12)面のXRC半値幅は、サファイア基板2を基板加熱用の装置熱電対温度1150℃以上1275℃以下でクリーニングした場合に小さく、1275℃を超えると急激に大きくなっている。
また、サファイア基板2の表面の表面粗さ(RMS)は、基板加熱用の装置熱電対温度1200℃以上1300℃以下ではで小さく、1250℃の場合が最も小さくなっている。したがって、サファイア基板2の表面の平坦性と相関があり、サファイア基板2の表面の平坦性がよい場合には、AlN層4の平坦性も良好であることがわかる。
図14は、サファイア基板のクリーニングのためのアニールを基板加熱用の装置熱電対温度1250℃および1350℃としたときの、XRD(X−Ray Diffraction)によるAlN層の(10−12)面およびサファイア基板2の(11−23)面におけるΦ(phi)測定で得られる回折ピークを示した図である。図14の(a)に示すように、基板加熱用の装置熱電対温度1250℃では、AlN層の(10−12)面よびサファイア基板2の(11−23)面のいずれも、回折ピークはphiが0degで観測されてエピタキシャルに結晶が成長していることがわかる。すなわち、AlN層の(10−12)面とサファイア基板2の(11−23)面の結晶の方位はそろっている。一方、図14の(b)に示すように、基板加熱用の装置熱電対温度1350℃では、サファイア基板2の(11−23)面では、回折ピークはphiが0degで観測されているが、AlN層の(10−12)面については、回折ピークはphiが+1.5degと−1.5deg付近の2箇所で観測される、いわゆるダブルピークが見られ、結晶性についても回折が広いことから悪化していることが分かる。
よって、サファイア基板2のクリーニングのためのアニールは、サファイア基板2の表面の平坦性が良好となる温度で行うことが好ましい。
以上より、サファイア基板2の表面のクリーニング工程において、クリーニングのためのアニール温度の下限は、サファイア基板2に出現する原子層ステップの幅が小さい基板加熱用の装置熱電対温度で970℃(基板温度で約920℃)以上、好ましくは1150℃(基板温度で約1080℃)以上、より好ましくは装置熱電対温度で1200℃(基板温度で約1120℃)以上とすることが望ましい。また、サファイア基板2のクリーニングのためのアニール温度の上限は、サファイア基板2にステップバンチングが発生しない基板加熱用の装置熱電対温度で1300℃(基板温度で約1210℃)以下とすることが好ましい。
次に、AlN緩衝層の前駆体3aを形成する工程においてプリフローを行った場合の、AlN緩衝層の前駆体の特性について説明する。図15は、AlN緩衝層の前駆体について、プリフローと結晶性との関係を示す図である。
図15の(a)は、プリフロー時間を−3秒、−1秒、0秒、3秒、6秒、30秒、300秒と変化させた場合の、AlN層4の(0002)面のXRC半値幅を直径50mmウエハの分布を中心からの距離で示した図である。
プリフロー時間は、TMAlガスを導入する時刻を基準時刻(0秒)として、基準時刻に対してNHガスを先行した時間を示している。すなわち、TMAlガスを導入する時刻(基準時刻)よりも3秒早くNHガスを導入した場合のプリフロー時間は3秒、基準時刻よりも3秒遅れてNHガスを導入、すなわちTMAlガスを先行導入した場合のプリフロー時間は−3秒である。
図15の(a)に示すように、AlN層の前駆体3aの(0002)面について、プリフロー時間を−3秒、−1秒、0秒とした場合には、AlN層4の結晶性は、サファイア基板2の位置によって異なっている。詳細には、サファイア基板2のオリフラ(Orientation Flat)が形成された側の領域のXRC半値幅は、オリフラが形成された側と反対側の領域のXRC半値幅よりも大きい。すなわち、サファイア基板2のtilt角方向に結晶性のばらつきが生じている。
これに対し、プリフロー時間を3秒、6秒、30秒、300秒とした場合には、サファイア基板2のオリフラが形成された側の領域のXRC半値幅とオリフラが形成された側と反対側の領域のXRC半値幅とはほぼ同じであり、ばらつきは少ない。また、プリフロー時間を3秒、6秒、30秒、300秒とした場合は、プリフロー時間を−3秒、−1秒、0秒とした場合に比べてXRC半値幅が小さく、結晶性は良好である。
また、AlNの前駆体3aの(10−12)面については、図15の(b)に示すように、−3秒、−1秒、0秒、3秒、6秒、と長くするに従って、XRC半値幅が小さくなり、3秒以上30秒以下でXRC半値幅がほぼ一定値を示している。したがって、3秒以上30秒以下で結晶性は良好である。なお、プリフロー時間を300秒とした場合には、サファイア基板2のエッジにおいてAlNの前駆体3aの表面が窒化し、結晶性がよくないものとなっている。
サファイア基板2の表面は、Hガス雰囲気中によるクリーニングによりO原子の脱離が生じる。NHガスを先行導入してプリフローを行うことにより、NHのプリフローにより、サファイア基板2の表面に窒素原子が先行導入されるので、サファイア基板2の表面にあるAl原子とN原子との結合がサファイア基板2の全面で均一に生じる。したがって、後述するようにサファイア基板2の上に形成されたAlNの前駆体3aは、面内において配向の揺らぎが少ない良質の結晶に成長する。例えばプリフロー時間を30秒とした場合、AlNの前駆体3aの(0002)面のXRC半値幅は72arcsec、(10−12)面のXRC半値幅は833arcsecであり、結晶性のばらつきが最も少ないAlNの前駆体3aを得ることができる。
次に、気密状態でのアニール工程(ステップS16b)の効果を確認するために、各種条件下で、サファイア基板上にAlN緩衝層(AlN膜)が形成された複数の窒化物半導体基板を製造し、評価したので、その結果を説明する。
図16は、評価のために製造した、緩衝層としてのAlN膜が形成された複数の窒化物半導体基板の製造条件および評価結果を示す図である。アニールの時間は1時間である。ここでは、18個の窒化物半導体基板のサンプル(基板No.1a〜11a、基板No.1b〜3b、基板No.1c〜4c)について、製造条件として、アニール工程(ステップS16b)における基板温度(「温度([℃]」)、「AlN膜体積方法」、「AlN膜厚[nm]」、アニール工程における「気密状態」、アニール工程における「雰囲気ガス」が示され、評価結果として、アニール前後におけるAlN膜の(0002)面および(10−12)面のXRC半値幅(「アニール前XRC」、「(0002)[arcsec)]」、「(10−12)[arcsec)]」、「アニール後XRC」、「(0002)[arcsec)]」、「(10−12)[arcsec)]」、AlN膜の「表面状態」が示されている。
なお、「気密状態」において、「AlN/Sap.」は、図6Aに示された気密状態、つまり、カバー部材としてAlN膜が形成されたサファイア基板を用いて気密空間を形成したことを意味し、「AlN箱」は、図7Aに示された気密状態、つまり、AlN膜が形成されたサファイア基板を気密容器に収容して気密空間を形成したことを意味し、「Sap.」は、図6Bに示された気密状態、つまり、カバー部材としてサファイア基板を用いて気密空間を形成したことを意味する。また、「表面状態」において、「○」は、原子間力顕微鏡(AFM)によるAlN膜の観察における表面粗さ(RMS)が1nm未満であったことを意味し、「△」は、原子間力顕微鏡(AFM)によるAlN膜の観察における表面粗さ(RMS)が1nm以上10nm以下であったことを意味し、「×」は、AlN膜の表面が非鏡面で荒れが大きく、原子間力顕微鏡(AFM)による観察ができなかった
ことを意味する。
また、図16の(a)は、本実施の形態の実施例であり、「気密状態」として「AlN/Sap.」の状態で製造した11種類の基板No.1a〜11aの製造条件および評価結果を示す。図16の(b)は、本実施の形態の他の実施例であり、「気密状態」として「AlN箱」および「Sap.」を用いて製造した3種類の窒化物半導体基板の製造条件および評価結果を示す。図16の(c)は、比較例であり、「気密状態」として「なし」の状態(気密状態ではない開放状態)で製造した4種類の基板No.1c〜4cの製造条件および評価結果を示している。
この図16のアニール後における(0002)面および(10−12)面でのXRC半値幅について、図16の(c)に示される比較例に係る基板(開放状態でアニールした基板)と、図16の(a)および(b)に示される実施例に係る基板(気密状態でアニールした基板)とを比較して分かるように、基板温度1400℃以上1750℃以下で図6Aおよび図7Aに示されるような気密状態でアニールすることで、開放状態でアニールする場合に比べ、AlN膜のXRC半値幅が大幅に小さくなり、AlN膜の結晶性が大幅に改善される。
特に、AlN膜の(0002)面でのXRC半値幅については、気密状態でのアニールにより、100arcsec以下という極めて結晶性の高い窒化物半導体基板(基板No.1a、基板No.2a、基板No.4a、基板No.5a、基板No.7a、基板No.8a、基板No.1b、基板No.3b)が得られる。また、AlN膜の(10−12)面でのXRC半値幅については、気密状態でのアニールにより、アニール前に比べて1/10以下に改善される窒化物半導体基板や、400arcsec以下という極めて結晶性の高い窒化物半導体基板(基板No.4a、基板No.5a、基板No.7a〜No.10a、基板No.3b)が得られる。
また、図16の「表面状態」について、図16の(c)に示される比較例に係る基板(開放状態でアニールした基板)と、図16の(a)および(b)に示される実施例に係る基板(気密状態でアニールした基板)とを比較して分かるように、基板温度1400℃以上1750℃以下で図6Aおよび図7Aに示されるような気密状態でアニールすることで、開放状態でアニールする場合に比べ、AlN膜の表面状態が平坦化される。
図17は、本実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板(AlN膜の膜厚が約170nmおよび約340nmの基板)について、アニール工程(ステップS16b)でのアニール前後におけるAlN膜の表面状態を示す図である。ここでは、アニール前、基板温度1600℃でのアニール後、基板温度1650℃でのアニール後、および、基板温度1700℃でのアニール後において、原子間力顕微鏡
(AFM)によるAlN膜の表面の観察像、および、表面粗さ(RMS値)が示されている。図中の「♯」に続く符号は、観察対象の基板であり、図16に示される基板No.に相当する。
この図17に示される観察像から分かるように、本実施例に係る基板は、いずれも、アニールによって、AlN膜の表面が平坦化される。また、図17に示されるAlN膜の膜厚340nmにおける観察像から分かるように、アニール時の温度が高くなるほど、AlN膜の表面は、粗さ(RMS)が小さくなり、平坦化される。
図18は、本実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板(AlN膜の膜厚が約170nmおよび約340nmの基板)について、アニール工程(ステップS16b)での基板温度(℃)とAlN膜のXRC半値幅との関係を示す図である。具体的には、図18の(a)は、AlN膜の(0002)面について、アニール工程での基板温度(℃)とXRC半値幅との関係を示し、図18の(b)は、AlN膜の(10−12)面について、アニール工程での基板温度(℃)とXRC半値幅との関係を示す。図中の「♯」に続く符号は、プロットの対象となった基板であり、図16に示される基板No.に相当する。
この図18に示される関係から分かるように、AlN膜の膜厚が約340nmの基板(No.3a、No.6a、No.8a)については、およそ、アニール時の温度が高くなるほどXRC半値幅が小さくなり、結晶性がよくなる。
また、AlN膜の(0002)面および(10−12)面の両方において、基板温度1700℃では、2種類の窒化物半導体基板(AlN膜の膜厚が約170nmおよび約340nmの基板)について、XRC半値幅がほぼ同じ値((0002)面では50arcsec以下、(10−12)面では400arcsec以下)に収束していることが分かる。つまり、基板温度1700℃でのアニールによって、AlN膜の全体(膜厚方向の全体)にわたって平坦化が完了したと考えられる。
図19は、本実施の形態における緩衝層としてのAlN膜が形成された窒化物半導体基板について、アニール工程(ステップS16b)でのアニール前後におけるAlN膜のXRC半値幅の変化を示す図である。具体的には、図19の(a)は、図16における基板No.7aのAlN膜の(0002)面について、基板温度1700℃でのアニール前後におけるAlN膜のXRC回折ピークおよびXRC半値幅の変化を示す。図19の(b)は、図16における基板No.7aのAlN膜の(10−12)面について、基板温度1700℃でのアニール前後におけるAlN膜のXRC回折ピークおよびXRC半値幅の変化を示す。
この図19の(a)から分かるように、基板No.7aのAlN膜の(0002)面でのXRC半値幅は、アニール前では317arcsecであったが、基板温度1700℃でのアニール後では49arcsecとなり、AlN膜の結晶性が大幅に改善されている。また、図19の(b)から分かるように、基板No.7aのAlN膜の(10−12)面でのXRC半値幅は、アニール前では5779arcsecであったが、基板温度1700℃でのアニール後では287arcsecとなり、AlN膜の結晶性が大幅に改善されている。
図20は、本実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板(AlN膜の膜厚が約170nmおよび約340nmの基板)について、アニール工程(ステップS16b)での基板温度(℃)と、X線回折によって測定されたAlN膜の格子定数aとの関係を示す図である。図中の「♯」に続く符号は、プロットの対象となった基板であり、図16に示される基板No.に相当する。
この図20から分かるように、AlN膜の膜厚が約170nmおよび約340nmのいずれであっても、アニール時の温度が高くなるほど、AlN膜の格子定数aは小さくなる。これは、アニールによってAlN層における結晶粒の境界(グレイン・バウンダリー)が低減されることによる。
図21は、本実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板(AlN膜の膜厚170nmおよび340nm)について、AlN膜の格子定数aとAlN膜の(10−12)面でのXRC半値幅との関係を示す図である。具体的には、同一の基板について、図20に示された格子定数aと、AlN膜の(10−12)面でのXRC半値幅との関係をプロットした図である。図中の「♯」に続く符号は、プロットの対象となった基板であり、図16に示される基板No.に相当する。
この図21から分かるように、AlN膜の膜厚が約170nmおよび約340nmのいずれであっても、AlN膜の格子定数aが小さいほど、AlN膜の(10−12)面でのXRC半値幅は小さくなり、優れた結晶性を示す。
図22は、本実施の形態における緩衝層としてのAlN膜が形成された3種類の窒化物半導体基板のAlN膜における不純物(酸素原子(O)、炭素原子(C)およびシリコン原子(Si))の濃度プロファイル(表面からの深さと不純物の濃度との関係)を示す図である。図中の「♯」に続く符号は、プロットの対象となった基板であり、図16に示される基板No.に相当する。具体的には、AlN膜の成膜方法およびアニール工程での基板温度は、それぞれ、図22の(a)では、スパッタ法および1600℃であり、図22の(b)では、スパッタ法および1700℃であり、図22の(c)では、MOVPE法および1700℃である。
この図22から、次のことが分かる。つまり、同じスパッタ法でAlN膜を成膜したがアニール時の温度が異なる(1600℃、1700℃)2種類の窒化物半導体基板のAlN膜における酸素原子の濃度プロファイル(図22の(a)および(b))から、AlN膜中にはサファイア基板からの酸素原子が拡散していること、および、その酸素原子の濃度はアニール時の温度が高いほど多いことが分かる。
また、アニール時の温度は同じ(1700℃)であるがAlN膜の成膜方法がスパッタ法とMOVPE法とで異なる窒化物半導体基板のAlN膜における炭素原子とシリコン原子の濃度プロファイル(図22の(b)および(c))から、スパッタ法によるAlN膜で見られる炭素原子およびシリコン原子は、アニール前からAlN膜に混入していたものと判断でき、さらに、MOVPE法によるAlN膜では、スパッタ法によるAlN膜比べ、炭素原子とシリコン原子のAlN膜への混入が低い(図22の(c))ことが分かる。
さらに、スパッタ法によって成膜された緩衝層としてのAlN膜は、不純物としてのシリコン原子、酸素原子および炭素原子のそれぞれを1018/cm以上含む。それにも拘わらず、AlN膜の(10−12)面でのXRC半値幅については、開放状態でアニールした場合には1000arcsecより大きい値となるところが(図16の(c))、気密状態でアニールした場合には1000arcsec以下となっている(図16の(a)および(b))。つまり、スパッタ法によってシリコン原子、酸素原子および炭素原子の不純物を含むAlN膜の緩衝層を形成した場合であっても、本実施の形態のアニール工程(ステップS16b)を施すことで、(10−12)面でのXRC半値幅が1000arcsec以下という極めて結晶性の高い窒化物半導体基板が実現されることが分かる。
図23は、本実施の形態における緩衝層としてのAlN膜が形成された2種類の窒化物半導体基板の透過電子顕微鏡による晶帯軸電子線入射条件での断面の観察像を示す図である。具体的には、AlN膜の成膜方法およびアニール工程(ステップS16b)での基板温度は、それぞれ、図23の(a)では、スパッタ法および1600℃であり、図23の(b)では、スパッタ法および1700℃である。これらの2種類の窒化物半導体基板は、図16に示された基板No.3a(図23の(a))、基板No.8a(図23の(b))に相当する。
図23の(a)および(b)に示されるAlN膜の断面において、およそ膜厚の方向に走る線状の模様が転位である。転位密度は、図23の(a)では、4.5×10cm−2と見積もられ、図23の(b)では、9×10cm−2と見積もられる。このことから、1700℃でアニールされた窒化物半導体基板では、1600℃でアニールされた窒化物半導体基板と比較して、転位密度が1/5に低減していることが分かる。
図24は、評価のために製造した、緩衝層としてのAlN膜が形成された複数の窒化物半導体基板の製造条件および評価結果を示す図であり、特に、アニール工程(ステップS16b)におけるIII族窒化物半導体(AlN膜)の主面とカバー部材との間隔を変えた場合の評価結果を示している。ここでは、4個の窒化物半導体基板のサンプル(基板No.3d、3e、4d、4e)について、製造条件および評価結果が示されている。
なお、表中の製造条件および評価結果の項目は、基本的に、図16に示されたものと同じである。ただし、製造条件として、「間隔(μm)」が追加されている。「間隔(μm)」は、AlN膜とカバー部材との間の距離である。カバー部材は、表中の「カバー物質」の行に記載されているように、基板No.3d〜4dについては、「AlN/Sap.((図6Aに示された気密状態を形成するために、対象の基板に対向するように、AlN膜が形成された別の基板を載置した状態)」であり、基板No.4eについては、「なし(カバー部材がない)」である。また、表中の「温度{℃}」は、基板の直下における温度である。また、評価項目として、「RMS(nm)」が追加されている。
図24における評価項目「熱処理後XRC」、「表面状態」および「RMS」から分かるように、カバー部材を用いた気密状態でアニール処理が行われることで(基板No.3d〜4d)、開放状態でアニールされる場合(基板No.4e)に比べ、AlN膜の結晶性(特に、(0002)面における結晶性)が改善されている。つまり、III族窒化物半導体の主面とカバー部材との間の距離は、1mm以下(例として、860μm)、好ましくは0.5mm以下(例として、430μm)、さらに好ましくは0mm(図6Aのように基板に対向するように別の基板が載置された状態)が望ましい。なお、図6Aのように基板に別の基板が載置された状態であっても、上述したように、双方の基板の表面の中央部が5〜20μm程度、凹んだ構造を有するので、最大間隔で10〜40μmの気密空間が形成されていると考えられる。
図25Aは、アニール工程(ステップS16b)における基板温度とアニール時間とを変えて本実施の形態における窒化物半導体基板を製造した場合に得られた緩衝層としてのAlN膜の表面の原子間力顕微鏡(AFM)による観察像(図25Aの(a)は5μm×5μmの観察像、図25Aの(b)は1μm×1μmの観察像)を示す図である。ここでは、窒化物半導体基板は、基板温度として、1515℃、1615℃、1665℃および1715℃とし、アニール時間として、20min、60min、3h、6hとし、それらの基板温度およびアニール時間の組み合わせのそれぞれ(一部の組み合わせを除く)の製造条件でアニール工程が行われている。
図25Bは、図25Aに示された観察像の一部(基板温度およびアニール時間の組み合わせが、1715℃で1h、1615℃で3h、1615℃で6h、1665℃で6h)について得られた表面粗さ(RMS値)を示す図である。なお、図11に示される観察像について説明したように、図25Bに示されるいずれの基板についても、サファイア基板の表面に原子層ステップが観測されている。
図25Aおよび図25Bに示される観察像およびRMSから分かるように、アニール時の基板温度が高いほど、かつ、アニール時間が長いほど、AlN膜の表面は、粗さ(RMS)が小さくなり、平坦化される。
次に、アニール工程の後に行われる好ましい工程である表面処理について説明する。本実施の形態に係る窒化物半導体基板の製造方法は、サファイア、炭化ケイ素および窒化アルミニウムの少なくとも一つからなる基板上にIII族窒化物半導体が形成された基板をアニールすることでAlN緩衝層を形成するアニール工程と、アニールした後の基板の表面を処理する表面処理工程とを含んでもよい。表面処理工程では、1000〜1300℃の雰囲気温度で水素または窒素とアンモニアの混合ガスの雰囲気下に一定時間、AlN緩衝層を放置する。
図26は、本実施の形態のアニール工程(ステップS16b)を経て得られた窒化物半導体基板に対して、後工程として、表面処理を施した実験における条件を示す図である。ここには、アニール装置を用いた実験における各種条件として、基板温度の時間経過(図26の(a))と、実験の条件(図26の(b)「アニール条件」)と、実験の対象となった4種類の窒化物半導体基板(図25Aおよび図25Bに示される観察像を得るのに用いられた4種類の基板(図26の(c)))とが示されている。つまり、アニール工程(ステップS16b)を経て得られた4種類の窒化物半導体基板に対して、水素ガスおよびアンモニアガスの混合ガスの雰囲気、気圧30〜100Torrで、基板温度を1250℃にし、20分間の反応をさせる表面処理(アニール)を行った。このときのガス流量は、水素ガスが約3000sccm、アンモニアガスは約200sccmであった。このような窒化物半導体基板に対する表面処理によって、窒化物半導体基板の表面に現れた析出物が除去されてクリーニングされ、良好な表面が形成された。
なお、図26の(a)に示される基板温度の時間経過では、基板温度を上昇させることによって1250℃にしているが、必ずしも基板温度を低い値から上昇させる必要はなく、アニール工程(ステップS16b)の後に、基板温度を下降させることによって1250℃にしてもよい。ただし、AlN緩衝層同士を対向させたり、容器などで気密状態にしている場合は、何らかの手段によりAlN緩衝層を解放させたりする必要がある。例えば図7A〜7C等ではロボットアームで蓋を外すことで温度を下げずに、この表面処理工程に入ることができる。また、図26の(b)に示されるように、表面処理のためのガスとして、水素ガスおよびアンモニアガスの混合ガスを用いたが、窒素ガスおよびアンモニアガスの混合ガスを用いた場合であって同様の結果が得られると考えられる。また、水素または窒素とアンモニアの混合ガスに対しては、アルゴン、ヘリウムなどの窒素以外の不活性ガスが含まれていても良く、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)などの有機金属ガスを含んだ混合ガスであっても良い。
図27は、図26に示される実験の結果(ここでは、結晶性の変化)を示す図である。ここでは、実験に用いられた4種類の窒化物半導体基板について、表面処理後における緩衝層としてのAlN膜の(0002)面および(10−12)面でのXRC半値幅(図27の(a))と、表面処理の前後におけるAlN膜の(0002)面でのXRC半値幅(図27の(b1))および(10−12)面でのXRC半値幅(図27の(b2))とが示されている。図27に示される実験の結果から分かるように、図26に示される表面処理(低温アニール)では、AlN膜の結晶性についての変化は見られなかった。しかし、窒化物半導体基板の表面に現れた析出物が除去されてクリーニングされ、良好な表面が形成されていることから、図4におけるS16bの後工程であり、かつS18AlN層の再成長工程の前工程として本表面処理工程を挿入することにより、S18の再成長におけるAlN層の品質を一層高くすることができる。
次に上記したアニール処理を行う半導体基板用の加熱装置について説明する。
図28は加熱装置の概略構成を説明する図である。簡単の為正面からみた断面図と主要な構成だけを記載している。図28において60は加熱装置全体を示している。61は加熱装置60内の炉空間である。図28は断面図であり、前方または後方には基板を出し入れする開閉用の扉があるが図示は省略している。加熱装置60である炉全体は、略直方体または略円柱状の容器であり、材質は炭素または窒化ホウ素などの高耐熱性素材でつくられている。62は高純度カーボン製容器であり、図7で説明した気密容器に相当する。高純度カーボン製容器62は、炉の方式が誘導加熱の場合は発熱部材としての機能も果たすが、本来高温における安定な物質であり、かつ加工が比較的しやすく安価であるという特徴を有している。63は高純度カーボン製容器62の蓋であり容器と一体になってアニールするAlN緩衝層の前駆体を有するサファイア基板をほぼ気密状態にする為の容器である。64はガス抜き用穴であり加熱する前に真空置換する際に高純度カーボン製容器62中のガスを排除するためのものであり、本例では直径1mm程度の穴が2箇所付けられている。この穴は高純度カーボン製容器62の容器側に設けても良い。65は基板ホルダであり、この例ではやはり高純度カーボンを使用しているが、III族窒化物半導体、炭素、窒化ホウ素、酸化アルミニウム(サファイア)、セラミック、炭化ケイ素、高融点金属(モリブデン、タングステン、イリジウムなどの融点の高い材料およびこれらの合金など)、ジルコニア、炭化タンタルの中から選ぶことができる。66は温度センサーであり、図示では一つであるが内部温度の分布を見る為に複数備えている。
67は指令装置であり、操作者の指示に従って、起動、停止、加熱制御、真空化、不活性ガスなどの流入排出制御等の指令を出す装置であり、より具体的にはプログラムで制御されたコンピュータが使用されている。先に記載した真空置換した後に窒素ガスを流入しながら高速度で昇温し、900〜1300℃以降は昇温速度を1/2程度に下げるプログラムもこの指令装置内に組み込まれている。68は温度センサー66や図示はしていないが気圧センサーからの測定値を数値化し、指令装置67からの指示を比較する比較装置である。比較装置68の出力は制御装置69に伝えられ、流入ガス制御弁71、排出ガス制御弁73や、加熱ヒータ74a〜74dを制御する信号を出力する。70は流入ガス配管、72は排出ガス配管であるが、それぞれ一つには限定されない。また流入ガスは高温にしておいた方が昇温の際に有利である為、流入ガスの加熱装置を備えているが図示はされていない。図6Aから図9B迄のアニール処理はこのような加熱装置内に何らかの形で安定設置されて高温処理されるものである。
このように、本実施の形態に係る半導体基板用の加熱装置60は、加熱ヒータ74a〜74dによって加熱制御される炉の内部に、厚さ0.05〜1μmのIII族窒化物半導体からなる緩衝層の前駆体を有し、サファイア、炭化ケイ素および窒化アルミニウムの少なくとも一つからなる基板を保持する基板ホルダ65を、基板の加熱時に有する。ここで、加熱ヒータは制御され均一に炉を過熱する方式であれば、誘導加熱、電波加熱、抵抗加熱、ガス・石油等の燃焼加熱であっても構わない。アニール時の炉空間61は、常温において一旦真空置換される。その後、加熱ヒータにより温度を上昇させながら、窒素、アルゴン、ヘリウム等の不活性ガス、または、不活性ガスにアンモニアを添加したガスが流入ガス制御弁71を通して充填される。また、不活性ガスを主成分として、アンモニア、酸素、シラン(SiH)、モノメチルシラン(SiHCH)やゲルマン(GeH)、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)などの有機金属ガスも混入させてもよい。混合比は20%以下が好ましい。排出ガス制御弁73を通して上記窒素ガス等が一定の気圧になるように制御すると共に、炉空間内で発生する不純物が一定量以下になるように排出されている。ここで使用できるガスは塩素などの腐食性ガスを除き、上記以外の種類のガスであっても混合ガスとして用いられても良い。
図29は基板ホルダ65のより具体的な形状を示している。図29の(b)に示すように基板ホルダ65の上面図は円盤形状をしており、ホールド部65aは本例の場合3つの円筒状の穴が均等に同心円上に配置されている。2インチ基板の場合は約52mm程度の直径で同形状の穴が配置されているため常温では基板とホルダとの間には約0.5mmの隙間が全周に渡って確保できている。深さはサファイア基板を入れる枚数によって決まるが、2枚入れてアニールする場合は、最低1枚の厚みより少し厚ければ、基板はホールドされる。例えば0.3mmの厚みの基板であれば、0.4mm以上の深さがあれば良い。気密度を上げる為に蓋をする場合は、基板の厚みの必要枚数倍+0.1mm程度とすることができる。65bは基板を設置したり取り出したりするときの、上面視で半円状の隙間であり、一つのホールド部65aに1個設けているが、2、3個設けても良い。65Cはスペーサを設置する際に用いられるT字溝またはL字型溝である。必要に応じ50〜100μm程度のT字型スペーサを入れることで、多くの基板を入れた際、高温と自重による溶着を防止することができる。スペーサが不要な場合は、省略することができるものである。図29の(a)は図29の(b)の破線における断面図であるが、理解をし易くする為、本来見えていない両端のホールド部65aも破線で示している。ここでは、図6Aと同様に、AlN緩衝層の前駆体3aが形成されたサファイア基板2と、AlN緩衝層の前駆体103aが形成されたサファイア基板102とが、AlN緩衝層の前駆体同士が対向するように配置されている。本例の基板ホルダ65では2枚ずつ一つのホールド部65aで載置できるため、一度に6枚の基板に対してアニール処理をする事ができる。
このように、基板ホルダ65の深さは、基板1枚の厚みより厚く、基板ホルダ65が基板を2枚以上保持することができる深さであり、基板ホルダ65の材質はIII族窒化物半導体、炭素、窒化ホウ素、酸化アルミニウム(サファイア)、セラミック、炭化ケイ素、高融点金属(モリブデン、タングステン、イリジウムおよびこれらの合金)、ジルコニア、炭化タンタルの少なくとも一つから構成される。
図30は、一つのホールド部65aに4枚ずつ入れた例で、ホールド部65aは図29の(b)のように円形配置としても良いし、直線配置としても良い。上側の2枚の基板では、AlN緩衝層の前駆体113aが形成されたサファイア基板112と、AlN緩衝層の前駆体123aが形成されたサファイア基板122とが、AlN緩衝層の前駆体同士が対向するように配置されている。下側の2枚の基板では、AlN緩衝層の前駆体3aが形成されたサファイア基板2と、AlN緩衝層の前駆体103aが形成されたサファイア基板102とが、AlN緩衝層の前駆体同士が対向するように配置されている。ここで下側の基板において溶着を防ぐ為、緩衝層の前駆体3a、103a間には100μm程度の厚みのスペーサを入れることが好ましい。スペーサに接触した部分の歩留まりは悪くなるが、サファイア基板上のAlN緩衝層全体のダメージを減らすことができる。このように、基板ホルダ65には、III族窒化物半導体からなる緩衝層の前駆体を有する基板が、前駆
体同士が対向する様に保持されている。
図31A〜図31CはAlN緩衝層の結晶品質を上げると共に、基板底面であるサファイアの表面精度を上げる方法を説明するための図(基板ホルダの応用例を示す断面図)である。図31Aは図29に示される基板ホルダ65を少し変形したものを示している。80はサファイア基板でありAlN緩衝層の前駆体を有する基板と同じ材質の円形状の板が入っている。また81はやはりAlN緩衝層の前駆体を有する基板と同じ材質のサファイアでできた上面蓋であり、ホルダが直列に並んでいる場合はほぼ長方形の薄板状である。上面蓋81は、ホールド部65aが図29の(b)のように同心円状に並んでいる場合は、サファイアでできた円盤状の薄板である。
図31Bは図31Aと同目的の基板ホルダを示す図であり、前記したサファイア基板80の代わりに、上面蓋81と同様の材質を有する底面蓋80aを設けた基板ホルダを示す。
図31Cは、別の基板ホルダを示す図である。図31Aでは2枚のAlN緩衝層の前駆体を有するサファイア基板の前駆体同士を対向させて設置していたが、図31Cの例では一枚だけのサファイア基板のAlN緩衝層の前駆体を上面に向けて設置した場合の上面蓋82をAlNの薄板若しくはAlN膜を有する基板であってAlN面を緩衝層の前駆体と対向させている。当然に緩衝層の前駆体の方向を下向きにした場合は底面蓋がAlN膜を有する底面蓋とし、上面蓋をサファイア板とすることができる。つまり、基板ホルダ65は、底面蓋80aと上面蓋81とを有し、基板を基板ホルダ65に設置した際に底面蓋80aに対向する基板の材質と底面蓋80aの材質とは同じとなり、上面蓋81に対向する基板の材質と上面蓋81の材質とは同じとなる。
このように基板の材質と対向する上面蓋や底面蓋を、接する基板の材質と同じ材質にすることにより、これまで説明してきたアニール時の気密効果と同様に、基板面、緩衝層面ともに表面状態を極めて良好に保てる為、このように加工した基板を使って作られる発光素子の発光性能を格段に改良することに貢献するものである。当然に基板の材質が炭化ケイ素および窒化アルミニウムと変われば上面蓋や底面蓋もそれと同じ材料とし、緩衝層の材質もIII族窒化物半導体で表現される材質に代われば同じ材質の上面蓋や底面蓋とすることができる。
なお、図29では円盤状の基板ホルダ65に、アニール対象のAlN緩衝層の前駆体が形成されたサファイア基板より少し大きい円筒状の穴であるホールド部65aが、同心円状に並ぶような形態で説明したがこれに限定されず、ホールド部はサファイア基板の横方向にずれる動きを規制できれば良く、三角形、四角形、多角形状の凹みでも構わない。さらに基板ホルダは直方体形状他多角形の表面形状を有する板状であって、ホールド部を縦横に複数並べたものでも良い。更に基板ホルダ65は、アニール炉の底面に対し水平に設置されても、水平に複数枚設置されても良い。設置方法は水平に限らず、垂直に1または複数個設置しても良い。この垂直設置の場合は図31A〜31Cで示した底面蓋、上面蓋を有する形態を利用すること、ホールド部内の垂直方向の動きも規制でき、安定な生産を実現できるものである。さらに、基板ホルダの設置は水平垂直にも限定されず、一定量の傾きを持った設置であって、複数重ねたものであっても良い。本発明によれば、略一定の炉内温度が保て、ほぼ気密状態を保てる状態を上記した様な形態で実現すれば、設置の方向やガス濃度にあまり影響されない安定なアニールの実現、結晶精度の良いAlN緩衝層を有するサファイア基板の生産が可能となるものである。
以上、本実施の形態に係る窒化物半導体基板は、970℃以上1300℃以下の基板加熱用の装置熱電対温度(基板温度で約920℃以上1210℃以下)でサファイア基板2が加熱されることによってサファイア基板2の表面がクリーニングされる。その後、サファイア基板2はアンモニアガス雰囲気中でプリフローされ、さらにサファイア基板2の上にAlN緩衝層3が形成される。これにより、結晶性のよいAlN緩衝層3が得られる。したがって、AlN緩衝層3の上に形成されるAlN層4の結晶性もよく、表面が平坦で高品質なAlN層4を得ることができる。すなわち、表面が平坦でかつ高品質の窒化物半導体基板1を得ることができる。
また、III族窒化物半導体からなる緩衝層(上記実施の形態では、AlN緩衝層3)を形成する緩衝層形成工程は、基板上にIII族窒化物半導体(上記実施の形態では、AlN緩衝層の前駆体3a)を形成するIII族窒化物半導体形成工程と、形成されたIII族窒化物半導体の主面からIII族窒化物半導体の成分が解離するのを抑制するためのカバー部材でIII族窒化物半導体の主面を覆った気密状態で、III族窒化物半導体が形成された基板をアニールするアニール工程とを含む。これにより、III族窒化物半導体の主面からその成分が解離するのを抑制するためのカバー部材でIII族窒化物半導体の主面を覆った気密状態で窒化物半導体基板がアニールされるので、III族窒化物半導体の表面が荒れてしまうことが抑制され、表面が平坦でかつ高品質のIII族窒化物半導体が形成された窒化物半導体基板が実現される。さらに、このようにすぐれた結晶性を有する窒化物半導体基板の上にAlN、AlGaN、AlGaInNなどのIII族窒化物半導体を再成長させることで、欠陥密度の低いIII族窒化物半導体が形成された窒化物半導体基板が得られ、高品質な紫外光発光素子などが実現され得る。
また、緩衝層としてのIII族窒化物半導体の表面が荒れてしまうことが抑制される気密状態で窒化物半導体基板がアニールされるので、1400℃以上1750℃以下の基板温度という極めて高い温度での熱処理が可能になり、III族窒化物半導体の表面が平坦化され、かつ、III族窒化物半導体での結晶粒の境界(グレイン・バウンダリー)が低減され、転位密度が低減される。
また、緩衝層としてのIII族窒化物半導体の主面におけるガスが実質的に流れない滞留状態となっているので、アニール時にIII族窒化物半導体の成分が解離して抜け出すのが抑制され、表面が平坦でかつ高品質のIII族窒化物半導体が形成された窒化物半導体基板が実現される。
また、本実施の形態に係る窒化物半導体基板の製造方法は、サファイア基板の表面にAlN層を形成して成る半導体基板の加熱によるAlN成分の解離を抑制するため、アニール炉内に配置され半導体基板の動きを規制するホルダに半導体基板を重ね合わせて収納する工程と、アニール炉内を不活性ガス、または不活性ガスにアンモニアを加えたガスを充填する工程と、半導体基板の温度を1400℃以上1750℃以下でアニールする工程とを含む。これにより、サファイア基板の表面にAlN層を形成して成る半導体基板の加熱によるAlN成分の解離を抑制するようにアニール炉内に半導体基板を重ね合わせて収納した状態で、半導体基板がアニールされるので、AlN層の表面が荒れてしまうことが抑制され、表面が平坦でかつ高品質のAlN層が形成された窒化物半導体基板が実現される。
なお、本発明の実施の形態に係る窒化物半導体基板およびその製造方法は、上記した実施の形態に限定されるものではない。
例えば、上述した実施の形態では、第1および第2のIII族窒化物半導体の形成方法としては、有機金属気相成長(metal organic vapor phase epitaxy:MOVPE)法、スパッタ法に限らず、ハイドライド気相成長(hydride vapor phase epitaxy:HVPE)法、分子線エピタキシー(molecular beam epitaxy:MBE)法などを使用してもよい。
また、第1のIII族窒化物半導体の形成は、サファイア等の基板上にAlN緩衝層等の緩衝層が形成された後継続して行われてもよいし、一旦、反応容器から窒化物半導体基板が取り出された後、他の反応容器内に複数の窒化物半導体基板が配置され、当該複数の窒化物半導体基板に対して同時に行われてもよい。
また、上述したクリーニング工程におけるアニールを行わないで、AlN緩衝層の前駆体を形成するときの基板加熱用の装置熱電対温度よりも高い温度、例えば、1200℃程度で、基板上に緩衝層が形成されてもよい。
また、上記実施の形態での説明では、第1および第2のIII族窒化物半導体の層としてAlN層の成長について説明を行ったが、この膜をAlN層に代えてAlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、(x+y)≦1)層およびその積層構造としてもよい。AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、(x+y)≦1)層およびその積層構造においても高品質な結晶が得られる。
具体的には、AlGaIn(1−x−y)Nにおいてx=0、y=1とした場合のGaNについては、(0002)面のFWHMが80arcsec、(10−12)のFWHMが250arcsecの良好な結晶が得られた。
また、AlGaIn(1−x−y)Nにおいてx=0.7、y=0.3とした場合のAl0.7Ga0.3N混晶については、(0002)面のFWHMが85arcsec、(10−12)面のFWHMが387arcsecの良好な結晶が得られた。
また、AlGaIn(1−x−y)Nにおいてx=1、y=0のAlN、および、x=0.7、y=0.3のAl0.7Ga0.3N等の用途としては、深紫外LED等のデバイス形成のために下地結晶として用いられる。また、x=0.17、y=0、1−x−y=0.83のAl0.17In0.83NはGaNに格子整合する結晶として大きな期待がある。
このAlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、(x+y)≦1)
で表わされるIII族窒化物半導体の層は、例えばMOVPE法を用いて、TMA(トリメチルアルミニウム)、TMG(トリメチルガリウム)、TMI(トリメチルインジウム)3族原料に、NHを5族原料にもちいて、AlN層およびはAlGaN(y=1−x)層は1200から1500℃で、Inを含む混晶(1−x−y>0)は、窒素をキャリアガスして用いて600℃以上1000℃以下で結晶成長を行うことで得られる。このAlGaIn(1−x−y)N(0≦x≦1、0≦y≦1、(x+y)≦1)層については、LEDなどのデバイス形成や基板作製用の厚膜成長などで良好な結晶成長が期待でき、50nmから10mmまで上述した製造方法によって良好な結晶が得られる。
さらに、上述した実施の形態及び変形例を組み合わせてもよい。
1 窒化物半導体基板
2、80、102、112、122、202、302、502、602、702 サフ
ァイア基板
3 AlN緩衝層(窒化アルミニウム緩衝層)
3a、103a、113a、123a、203a、303a AlN緩衝層の前駆体(
前駆体)
4 AlN層
10 MOVPE装置
11 基板(サファイア基板)
12 基板トレー
13 ヒータ
14 熱電対
15 温度制御装置
16 押圧ガス吸気口
17 材料ガス吸気口
18 反応ガス吸気口
19 外圧ガス供給口
20 リアクタ
21 排気口
22 放射温度計
40、40a、40b 気密容器
41、41a、41b 容器本体
42、42a、42b 蓋
43 気密空間
45a、45b 貫通孔
46a、46b 基台
50 帯部材
50a 突起部
51、52、65 基板ホルダ
52a、52b 凹部
54a、54b スペーサ
60 加熱装置(アニール装置)
61 炉空間
62 高純度カーボン製容器
63 蓋
64 ガス抜き用穴
66 温度センサー
65a ホールド部
65b 隙間
65c T字溝(またはL字溝)
67 指令装置
68 比較装置
69 制御装置
70 流入ガス配管
71 流入ガス制御弁
72 排出ガス配管
73 排出ガス制御弁
74a〜74d 加熱ヒータ
80a 底面蓋
81、82 上面蓋
103、703 AlN層
503 AlN基板













Claims (2)

  1. サファイア基板の表面にAlNの結晶粒の集合体からなるAlN緩衝層の前駆体を形成して成る半導体基板の加熱によるAlN成分の解離を抑制するため、
    前記前駆体が基台とするように前記半導体基板を伏せてアニール炉内に収納する工程と、
    前記アニール炉内を不活性ガスの雰囲気にし、前記半導体基板の温度を1600℃以上1750℃以下で20分以上、アニールする工程とを含み、
    アニール後における(10−12)面のX線ロッキングカーブの半値幅が1000arcsec以下であることを特徴とする
    窒化物半導体基板の製造方法。
  2. サファイア基板の表面にAlNの結晶粒の集合体からなるAlN緩衝層の前駆体を形成して成る半導体基板の加熱によるAlN成分の解離を抑制するため、
    上側の前記半導体基板の前記前駆体が下側の前記半導体基板の前記前駆体するように半導体基板を重ねてアニール炉内に収納する工程と、
    前記アニール炉内を不活性ガスの雰囲気にし、前記半導体基板の温度を1600℃以上1750℃以下で20分以上、アニールする工程とを含み、
    アニール後における(10−12)面のX線ロッキングカーブの半値幅が1000arcsec以下であることを特徴とする
    窒化物半導体基板の製造方法。
JP2017205140A 2015-09-11 2017-10-24 窒化物半導体基板の製造方法 Active JP6311834B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015180173 2015-09-11
JP2015180173 2015-09-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016176298A Division JP6238322B2 (ja) 2015-09-11 2016-09-09 窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018056568A JP2018056568A (ja) 2018-04-05
JP6311834B2 true JP6311834B2 (ja) 2018-04-18

Family

ID=58240868

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016176298A Active JP6238322B2 (ja) 2015-09-11 2016-09-09 窒化物半導体基板の製造方法
JP2017205140A Active JP6311834B2 (ja) 2015-09-11 2017-10-24 窒化物半導体基板の製造方法
JP2017206546A Active JP6830658B2 (ja) 2015-09-11 2017-10-25 窒化物半導体基板の製造方法及び製造装置
JP2021003653A Active JP7244116B2 (ja) 2015-09-11 2021-01-13 窒化物半導体基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016176298A Active JP6238322B2 (ja) 2015-09-11 2016-09-09 窒化物半導体基板の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017206546A Active JP6830658B2 (ja) 2015-09-11 2017-10-25 窒化物半導体基板の製造方法及び製造装置
JP2021003653A Active JP7244116B2 (ja) 2015-09-11 2021-01-13 窒化物半導体基板

Country Status (7)

Country Link
US (2) US10260146B2 (ja)
EP (1) EP3349238B1 (ja)
JP (4) JP6238322B2 (ja)
KR (1) KR102052287B1 (ja)
CN (2) CN107078030B (ja)
TW (1) TWI712701B (ja)
WO (1) WO2017043628A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法
CN107768234A (zh) * 2017-09-27 2018-03-06 中国科学院长春光学精密机械与物理研究所 一种获得高质量AlN模板的方法
JP7100309B2 (ja) * 2017-10-12 2022-07-13 国立大学法人三重大学 窒化物半導体基板、窒化物半導体基板の製造方法、窒化物半導体基板の製造装置及び窒化物半導体デバイス
US10550493B2 (en) 2017-11-10 2020-02-04 Crystal Is, Inc. Thermal control for formation and processing of aluminum nitride
CN108155090A (zh) * 2017-12-15 2018-06-12 北京大学 一种高质量AlN外延薄膜及其制备方法和应用
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法
WO2019159354A1 (ja) * 2018-02-19 2019-08-22 日本碍子株式会社 光学部品および照明装置
JP7116985B2 (ja) * 2018-03-02 2022-08-12 国立大学法人三重大学 半導体基板の製造方法
JP7233849B2 (ja) * 2018-04-11 2023-03-07 株式会社アルバック 熱処理装置
CN108642561B (zh) * 2018-07-06 2021-01-05 中国电子科技集团公司第四十六研究所 一种在氮化铝单晶的生长中保护籽晶表面的方法
CN108922946B (zh) * 2018-07-16 2021-02-02 厦门乾照光电股份有限公司 一种led结构及其制作方法
CN109192827B (zh) * 2018-07-27 2020-12-22 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其生长方法
JP7104408B2 (ja) * 2018-09-03 2022-07-21 国立大学法人三重大学 窒化物半導体基板の製造方法および窒化物半導体基板
JP7352271B2 (ja) * 2018-09-03 2023-09-28 国立大学法人三重大学 窒化物半導体基板の製造方法
JP7296614B2 (ja) * 2018-10-10 2023-06-23 国立大学法人三重大学 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP2020061510A (ja) * 2018-10-12 2020-04-16 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7350477B2 (ja) * 2018-11-02 2023-09-26 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP7290952B2 (ja) * 2019-02-06 2023-06-14 大陽日酸株式会社 窒化物半導体基板のアニール方法
JP7277908B2 (ja) * 2019-03-01 2023-05-22 国立大学法人三重大学 窒化物半導体基板の製造方法
CN110129765B (zh) * 2019-05-23 2021-04-02 广东省半导体产业技术研究院 一种氮化物半导体材料及其制备方法
JP7364183B2 (ja) * 2019-05-31 2023-10-18 国立研究開発法人理化学研究所 AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法
CN110491774B (zh) * 2019-08-19 2021-10-26 中国科学院苏州纳米技术与纳米仿生研究所 一种蓝宝石衬底的表面处理方法及其使用的坩埚
WO2021138771A1 (zh) * 2020-01-06 2021-07-15 奥趋光电技术(杭州)有限公司 一种大批量制备高质量氮化铝模板的加热装置及制备方法
US20230100683A1 (en) 2020-02-27 2023-03-30 Mie University Nitride semiconductor substrate, semiconductor element, and method for manufacturing nitride semiconductor substrate
CN111607824A (zh) * 2020-06-02 2020-09-01 无锡吴越半导体有限公司 基于ScAlMgO4衬底的氮化镓单晶及其制备方法
CN112164672B (zh) * 2020-09-09 2023-07-11 广东省科学院半导体研究所 一种衬底剥离方法
CN113380603B (zh) * 2021-05-18 2022-05-17 厦门大学 高硼组分二维iii族多元氮化物混合晶体及其制备方法
US11901484B2 (en) * 2021-06-11 2024-02-13 Applied Materials, Inc. Methods and systems for UV LED structures
CN113539791B (zh) * 2021-06-25 2024-02-27 中国科学院半导体研究所 极性交替AlN模板的制备方法
CN113437186A (zh) * 2021-06-25 2021-09-24 中国科学院半导体研究所 AlGaN薄膜的制备方法
CN113668061B (zh) * 2021-07-27 2023-02-03 奥趋光电技术(杭州)有限公司 一种提高氮化铝晶片紫外透过率的方法
WO2023038129A1 (ja) 2021-09-09 2023-03-16 国立大学法人三重大学 Iii族窒化物発光デバイス、iii族窒化物エピタキシャルウエハ、iii族窒化物発光デバイスを作製する方法
CN113913749B (zh) * 2021-09-30 2023-09-22 松山湖材料实验室 氮化铝薄膜及其制备方法、光电子器件
CN113913771A (zh) * 2021-10-09 2022-01-11 中紫半导体科技(东莞)有限公司 一种高激活率掺杂氮化铝单晶薄膜的制作方法
CN113913750A (zh) * 2021-10-09 2022-01-11 中紫半导体科技(东莞)有限公司 一种高质量氮极性氮化铝模板的制作方法
CN114566566A (zh) * 2022-02-28 2022-05-31 吉林大学 一种氮化铝日盲光电探测器及其制备方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012721A (ja) * 1983-07-01 1985-01-23 Sumitomo Electric Ind Ltd 半導体熱処理治具
JPS6050916A (ja) * 1983-08-30 1985-03-22 Sumitomo Electric Ind Ltd 化合物半導体の熱処理方法
JPS60163440A (ja) * 1984-02-03 1985-08-26 Sumitomo Electric Ind Ltd 高温熱処理における化合物半導体の保護方法
JPS62119196A (ja) * 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
JPH04107918A (ja) * 1990-08-29 1992-04-09 Nikko Kyodo Co Ltd 半導体装置の製造方法
JP3147316B2 (ja) * 1991-08-05 2001-03-19 日本電信電話株式会社 半導体発光素子の作製方法
JPH05121323A (ja) * 1991-10-28 1993-05-18 Asahi Chem Ind Co Ltd 電子機能素子用基板
JP3712789B2 (ja) 1996-05-21 2005-11-02 豊田合成株式会社 3族窒化物半導体基板及び素子の製造方法
JPH1032370A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd 窒化物系化合物半導体の成長方法及び半導体装置
KR20010029852A (ko) 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
JP4465748B2 (ja) 1999-06-30 2010-05-19 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
JP4131618B2 (ja) * 2000-05-22 2008-08-13 日本碍子株式会社 フォトニックデバイス用基板の製造方法
JP4712450B2 (ja) 2004-06-29 2011-06-29 日本碍子株式会社 AlN結晶の表面平坦性改善方法
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP4476174B2 (ja) * 2005-06-02 2010-06-09 国立大学法人東京農工大学 アルミニウム系iii族窒化物結晶の製造方法および結晶積層基板
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
JP4943132B2 (ja) 2005-12-28 2012-05-30 日本碍子株式会社 AlN系III族窒化物エピタキシャル膜の転位低減方法
JP5085067B2 (ja) 2006-07-19 2012-11-28 日本碍子株式会社 Iii族窒化物結晶の結晶品質改善方法
JP2008056553A (ja) * 2006-08-01 2008-03-13 Ngk Insulators Ltd 窒化アルミニウム単結晶
JP5490368B2 (ja) 2007-03-26 2014-05-14 公益財団法人神奈川科学技術アカデミー エピタキシャル薄膜の形成方法及び半導体基板の製造方法
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
KR101159995B1 (ko) * 2008-03-13 2012-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP5916980B2 (ja) * 2009-09-11 2016-05-11 シャープ株式会社 窒化物半導体発光ダイオード素子の製造方法
EP2500451B1 (en) 2009-11-10 2019-01-30 Stanley Electric Co., Ltd. Method for producing laminate
JP2011181762A (ja) * 2010-03-02 2011-09-15 Tohoku Univ 半導体装置の製造方法
US8617915B2 (en) * 2010-09-20 2013-12-31 International Business Machines Corporation Annealing thin films
JP2011103472A (ja) * 2010-12-14 2011-05-26 Showa Denko Kk Iii族窒化物半導体積層構造体
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
JP5791399B2 (ja) 2011-07-07 2015-10-07 学校法人立命館 AlN層の製造方法
FR2982071B1 (fr) * 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
US10109481B2 (en) * 2012-07-02 2018-10-23 Applied Materials, Inc. Aluminum-nitride buffer and active layers by physical vapor deposition
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Iii族窒化物半導体の製造方法
JP6206758B2 (ja) * 2013-08-26 2017-10-04 国立大学法人東北大学 窒化アルミニウム(AlN)膜の製造方法

Also Published As

Publication number Publication date
US10260146B2 (en) 2019-04-16
US20180204722A1 (en) 2018-07-19
KR102052287B1 (ko) 2019-12-04
WO2017043628A1 (ja) 2017-03-16
JP6238322B2 (ja) 2017-11-29
EP3349238B1 (en) 2021-09-01
JP6830658B2 (ja) 2021-02-17
TW201718921A (zh) 2017-06-01
CN107078030A (zh) 2017-08-18
CN115064621A (zh) 2022-09-16
JP7244116B2 (ja) 2023-03-22
EP3349238A1 (en) 2018-07-18
JP2018056568A (ja) 2018-04-05
JP2021073702A (ja) 2021-05-13
US20180274088A1 (en) 2018-09-27
CN107078030B (zh) 2022-08-23
TWI712701B (zh) 2020-12-11
JP2017055116A (ja) 2017-03-16
EP3349238A4 (en) 2019-07-10
JP2018046283A (ja) 2018-03-22
KR20180037264A (ko) 2018-04-11

Similar Documents

Publication Publication Date Title
JP6311834B2 (ja) 窒化物半導体基板の製造方法
WO2017188381A1 (ja) 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
JP5560528B2 (ja) Iii族窒化物単結晶インゴットの製造方法、及びiii族窒化物単結晶基板の製造方法
WO2006110512A1 (en) Seeded growth process for preparing aluminum nitride single crystals
JP2004292305A (ja) 単結晶炭化ケイ素の液相エピタキシャル成長法及びそれに用いられる熱処理装置
JP4431647B2 (ja) 単結晶炭化ケイ素基板の表面改良方法及び単結晶炭化ケイ素成長方法
US6936490B2 (en) Semiconductor wafer and its manufacturing method
JP2008110907A (ja) 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
JP4431643B2 (ja) 単結晶炭化ケイ素成長方法
JP5732288B2 (ja) 自立基板の製造方法
JP4850807B2 (ja) 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法
JP4482642B2 (ja) 単結晶炭化ケイ素成長方法
JP5164121B2 (ja) 単結晶炭化ケイ素成長方法
JP2020189779A (ja) 炭化珪素の製造方法
JP4552516B2 (ja) AlN単結晶の製造方法
JP2017214232A (ja) 窒化物化合物半導体基板の製造方法
JP2008198857A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180305

R150 Certificate of patent or registration of utility model

Ref document number: 6311834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250