JP5224256B2 - 単結晶炭化ケイ素基板の処理方法、半導体素子の製造方法 - Google Patents

Description

本発明は、単結晶炭化ケイ素（ＳｉＣ）表面のマイクロパイプを修復可能な基板の処理方法、およびこの処理方法を用いた半導体素子の製造方法に関する。

炭化ケイ素（ＳｉＣ）は、耐熱性及び機械的強度に優れ、放射線にも強く、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．３ｅＶ）を有するという特徴を備えている。従って、ケイ素（Ｓｉ）やガリウムヒ素（ＧａＡｓ）などの既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現することが可能であるとされ、次世代のパワーデバイス、高周波デバイス用半導体の材料として期待が高まっている。

この単結晶ＳｉＣ基板から半導体デバイスを製造する方法に関し、特許文献１は単結晶ＳｉＣ基板を昇華法で成長させた後のＳｉ溶融液に含浸してマイクロパイプを修正する方法を開示する。具体的には特許文献１は、Ｓｉ溶融液坩堝に単結晶ＳｉＣ基板を回転させながら含浸させてＳｉＣ液相エピタキシャル層を成長させる製造方法を開示している。

また、特許文献２は、ＳｉＣ半導体素子を製作する際に、アクセプター原子に加えてＣ原子を付加的にイオン注入することで、アクセプター原子の電気的活性化率を向上するとともに、熱処理による拡散を抑制できることを開示する。

更に、特許文献３は、ＳｉＣ半導体にリン原子をドナー不純物としてドープする方法に関して、リン原子の注入温度を１，２００℃以上の高温とすることで、電気的活性化率を上げることができる旨を開示する。

また、非特許文献１は、近接昇華法４Ｈ−ＳｉＣエピタキシャル成長を開示しており、基板に４Ｈ−ＳｉＣ単結晶基板の８°オフ（０００１）方位＜１１２０＞を使用し、エピタキシャル成長供給材料は３Ｃ−ＳｉＣ多結晶基板を使用している。この非特許文献１の方法では、４Ｈ−ＳｉＣ単結晶基板と３Ｃ−ＳｉＣ多結晶基板の間隔は１.５ｍｍとし、加熱温度を２，０００℃としている。この結果、４Ｈ−ＳｉＣエピタキシャル成長速度は４０μｍ／ｈ、表面粗さは２０ｎｍと報告されている。
特表平１０−５０９９４３号公報（ＰＣＴ／ＵＳ９５／１５２７６、要約など） 特開２００４−２９２３０５号公報（要約など） 特開平１１−１２１３９３号公報（要約など） Materials Science and Engineering B61-62 1999 P121-124.‘Epitaxial growth of 4H-SiC by sublimation close Space technique’ 西野茂弘

しかしながら、上記の特許文献１の方法では、Ｓｉ溶融液坩堝内のＳｉ融液温度はＳｉの溶融温度１４５０℃に制約されてしまい、この温度は、ＳｉＣ液相成長に必要な温度（１８００℃以上）よりもかなり低くなってしまう。従って、マイクロパイプ内の良質な単結晶ＳｉＣ液相エピタキシャル成長を期待するのは困難である。

ここで、本願発明者が実験等から得た知見によれば、ＳｉＣ半導体を製造すべく単結晶ＳｉＣ基板表面にアルミニウムやボロン等の不純物（ドーパント）をイオンドープしてドーパントを十分に電気的に活性化するためには、一般に、相当な高温（例えば、１，６００℃以上）でのポストアニール処理が必要となる。しかしながら、このような高温での処理を行うと、単結晶ＳｉＣ基板の表面からＳｉＣやＳｉの昇華が始まり、表面の肌粗れが発生する原因となる。

従って、従来のＳｉＣ半導体は、低温でのアニール処理により、ドーパントの活性化が不十分のままでの製品化を余儀なくされ、半導体素子の性能向上の余地が大きく残されていた。また、過剰ドーピングによる濃度消光（クエンチング）や、バラツキ、ムラ等による歩留まりの低下も無視できないものであった。

端的に言えば、イオンの十分な電気的活性化のためには相当な高温かつ長時間のポストアニールを行う必要があるが、他方、結晶表面の良好な平坦性のためにはアニール処理は低温かつ短時間とすべきという、矛盾する２つのニーズが存在するのである。

また、不純物の電気的活性化率を向上させる観点で上記特許文献２や特許文献３等の方法が提案されてはいるが、これらの方法では工程が複雑になり、スループットが低下してしまう。

更に、非特許文献１では、近接昇華法４Ｈ−ＳｉＣエピタキシャル成長により表面粗さを２０ｎｍ程度とできたと報告されているが、それでも、半導体素子に使用できる平坦度のレベルとしては満足できるものではない。

本発明は上記の事情に鑑みてされたものであり、その主要な目的は、単結晶炭化ケイ素基板の表面のマイクロパイプ欠陥を修復し、表面の平坦レベルを顕著に改善できる処理方法ないし半導体製造方法を提供することにある。

課題を解決するための手段及び効果

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。

本発明の第１の観点によれば、単結晶炭化ケイ素基板と多結晶炭化ケイ素基板との間にスペーサを介在させて、前記単結晶炭化ケイ素基板に対し前記多結晶炭化ケイ素基板を近接させて密閉容器内に収納配置して、前記密閉容器内を１０ ^−２ Ｐａ以下の真空として、１６００℃以上２１００℃以下の等温環境で熱処理し、前記多結晶炭化ケイ素基板からＳｉＣ分子を昇華させて前記単結晶炭化ケイ素基板の表面に気相エピタキシャル成長させることで単結晶炭化ケイ素薄膜を形成し、これにより前記単結晶炭化ケイ素基板表面のマイクロパイプ欠陥を修復する、単結晶炭化ケイ素基板の処理方法が提供される。

これにより、前記単結晶炭化ケイ素基板表面のマイクロパイプ欠陥を単結晶炭化ケイ素薄膜によって短時間に修復することが可能になり、高レベルで平坦な表面を有する単結晶炭化ケイ素基板を提供できる。

本発明の第２の観点によれば、単結晶炭化ケイ素基板と、半導体を形成可能な不純物原子をイオンドーピングした多結晶炭化ケイ素基板との間にスペーサを介在させることで、前記単結晶炭化ケイ素基板に対し前記多結晶炭化ケイ素基板のイオン注入面を近接させて密閉容器内に収納配置して、前記密閉容器内を１０ ^−２ Ｐａ以下の真空として、１６００℃以上２１００℃以下の等温環境で熱処理し、前記多結晶炭化ケイ素基板からＳｉＣ分子及び前記不純物原子イオンを昇華させて前記単結晶炭化ケイ素基板の表面に気相エピタキシャル成長させることで単結晶炭化ケイ素半導体薄膜を形成し、これにより前記単結晶炭化ケイ素基板表面のマイクロパイプ欠陥を修復する、単結晶炭化ケイ素基板の処理方法が提供される。

これにより、前記単結晶炭化ケイ素基板表面のマイクロパイプ欠陥を修復しつつ、単結晶炭化ケイ素半導体薄膜を短時間で成長形成させることができる。従って、マイクロパイプ欠陥の殆ど無い単結晶炭化ケイ素半導体を提供することができる。また、不純物原子イオンの気相エピタキシャル成長の際にドーパントが電気的に活性化された状態とすることができるから、ポストアニール工程を省略できる余地があり、工程の簡素化に寄与できる。

前記の単結晶炭化ケイ素基板の処理方法においては、前記の熱処理は、前記多結晶炭化ケイ素基板に対し前記単結晶炭化ケイ素基板を、０．６ｍｍ以内の距離で近接させるようにして前記密閉容器内に収納配置して行われることが好ましい。

これにより、単結晶炭化ケイ素基板表面のマイクロパイプ欠陥を効果的に修復できる薄膜を短時間で成長させることができる。また、単結晶炭化ケイ素薄膜に半導体を形成する場合、単結晶炭化ケイ素半導体薄膜をそのまま用いる場合、の何れであっても、無欠点に近い単結晶炭化ケイ素半導体を形成でき、より高品質の単結晶炭化ケイ素半導体素子を提供できる。

前記の単結晶炭化ケイ素基板の処理方法においては、前記の熱処理は、前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板からなる一対の組を、厚み方向に複数組積層した状態で前記密閉容器内に配置されて等温環境で行われることが好ましい。

これにより、一度に多数の単結晶炭化ケイ素基板を処理することができるので、処理効率を顕著に向上でき、高スループット化への貢献を大とできる。

前記の単結晶炭化ケイ素基板の処理方法においては、前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板からなる組の積層方向の少なくとも一方の端部には、別の多結晶炭化ケイ素基板を付加的に積層させることで、前記密閉容器内のＳｉＣ分圧またはＳｉ分圧を所定の値に制御することが好ましい。

これにより、熱処理時に密閉容器内のＳｉＣやＳｉ分圧を所定の値に容易に制御することができる。

前記の単結晶炭化ケイ素基板の処理方法においては、半導体を形成可能な不純物原子を前記多結晶炭化ケイ素基板の前記単結晶炭化ケイ素基板に対向しない面にイオンドーピングすることで、前記密閉容器内のドーパントイオンの分圧を所定の値に制御することが好ましい。

これにより、熱処理時に密閉容器内のドーパントの分圧を、ダミーのイオンドープ層によって所定の値に容易に制御することができる。

前記の単結晶炭化ケイ素基板の処理方法において単結晶炭化ケイ素半導体薄膜を気相エピタキシャル成長させる場合、不純物原子としては、アルミニウム、ボロン、又はリンを挙げることができる。

前記の単結晶炭化ケイ素基板の処理方法においては、前記の熱処理は、前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板を密閉容器に収容配置して、予備加熱室と前室と本加熱室とを有する加熱炉において、前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板を前記予備加熱室で、真空下又は希薄ガス雰囲気下で８００℃以上の温度に予熱した後、前記前室へ移動し、予め１，６００℃以上２，１００℃以下の温度に昇温してある前記本加熱室へ、真空下又は希薄ガス雰囲気下で前記前室から更に移動させることにより行われることが好ましい。

これにより、気相エピタキシャル成長のための等温環境での熱処理の際に上記の高温（１，６００℃〜２，１００℃）への急速な加熱が可能になり、マイクロパイプ欠陥の修復のための気相エピタキシャル成長を安定して行うことができる。

本発明の他の観点によれば、前記の処理方法により単結晶炭化ケイ素基板を処理する工程を含む半導体素子製造方法が提供される。

［第１実施形態］
次に、発明の実施の形態を説明する。図１には第１実施形態の単結晶炭化ケイ素（ＳｉＣ）基板の処理方法の概念図が示されており、以下、これに沿って説明する。

まず、図１（ａ）に示すように、処理対象としての単結晶炭化ケイ素（ＳｉＣ）結晶基板５に対し、多結晶炭化ケイ素（ＳｉＣ）結晶基板１９を近接させて、図示しない密閉容器内に配置して等温環境で高温熱処理する。

具体的には、前記単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との間には適宜のスペーサ５０が介在され、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との間には適宜の隙間ｇが形成されている。このスペーサ５０は、例えばタンタルやタンタルカーバイドにより構成されている。

ここで、前記単結晶ＳｉＣ基板５は、後述する気相エピタキシャル成長のベースとなるものであり、例えば、昇華法で作製された単結晶６Ｈ−ＳｉＣのウエハより所望の大きさに切り出されたものを使用することができる。あるいは、熱処理によって表面改良が行われた単結晶６Ｈ若しくは４Ｈ−ＳｉＣ基板を使用することもできる。

また、前記多結晶ＳｉＣ基板１９は、例えば、ＣＶＤ法で作製されたＳｉ半導体製造工程でダミーウエハとして使用されるＳｉＣから所望の大きさに切り出されたものを使用することができる。また、この多結晶ＳｉＣ基板は、平均粒子径が１μｍ以上１０μｍ以下で、粒子径が揃っているものが好ましい。また、その多結晶ＳｉＣ基板１９の結晶構造としては、３Ｃ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣのいずれも使用することができる。

そして、単結晶ＳｉＣ基板５の表面は、鏡面に研磨加工するとともに、その表面に付着した油類、酸化膜、金属等を洗浄等によって除去しておく。多結晶ＳｉＣ基板１９の単結晶ＳｉＣ基板５側を向く面についても同様である。

上記の等温環境での高温熱処理を行うことで、図１（ｂ）に示すように、多結晶ＳｉＣ基板１９からＳｉＣ分子が昇華し、この昇華したＳｉＣ分子が前記単結晶炭化ケイ素基板５の表面に気相エピタキシャル成長し、単結晶ＳｉＣ薄膜３１を形成する。その後、スペーサ５０及び多結晶ＳｉＣ基板１９を取り去り、図１（ｃ）に示すように処理後の単結晶ＳｉＣ基板５を得る。

なお、図１（ａ）に示すように、処理前の単結晶ＳｉＣ基板５には多数のマイクロパイプ６０が含まれており、このマイクロパイプ６０が前記単結晶ＳｉＣ基板５の表面に開口している。しかしながら、図１（ｂ）に示す昇華ＳｉＣ分子による気相エピタキシャル成長により、上記マイクロパイプ６０の開口を埋めるようにしながら、単結晶ＳｉＣ基板５の表面に単結晶ＳｉＣ薄膜３１が形成される。即ち、単結晶ＳｉＣ基板５の基板表面のマイクロパイプ欠陥が単結晶ＳｉＣ薄膜３１により修復されることになる。

なお、図１（ａ）に示す単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との間隔ｇは、０．６ｍｍ以下、更に好ましくは０．３ｍｍ以下の距離をおいて近接させることが好ましい。

このような小さな距離での近接を本明細書では「超近接」と称することとするが、上記のように超近接昇華成長方法とも言うべき方法によれば、単結晶ＳｉＣ基板５表面のマイクロパイプを効果的に修復できる薄膜３１を短時間で成長させることができ、無欠点に近い単結晶ＳｉＣ基板５の表面が得られる。そして、この表面に不純物原子を適宜ドーピングすれば単結晶炭化ケイ素半導体を形成でき、元の表面を無欠点とできる分、ＳｉＣ高耐圧半導体が従来よりも高い歩留まりとスループットで生産できることになる。

なお、単結晶ＳｉＣ基板５の表面に上記の気相エピタキシャル成長をさせるための高温熱処理は、等温環境で１，６００℃以上２，１００℃以下（好ましくは１，７００℃以上１，９００℃以下）の温度に加熱することで行われることが好ましい。これにより、単結晶ＳｉＣ基板５表面のマイクロパイプ６０による開口を効果的に修復できる薄膜３１が、短時間（例えば数分）で成長できるので、高品質のＳｉＣ半導体を製造するのに好適な表面を有する単結晶ＳｉＣ基板５を高いスループットで提供できる。

［第２実施形態］
次に、第２実施形態を、図２の概念図を参照して説明する。

図２の（ａ）〜（ｄ）には第２実施形態の処理方法の概念図が示され、まず図２（ａ）に示すように、多結晶ＳｉＣ基板１９に不純物原子（ここでは、アルミニウム（Ａｌ）またはボロン（Ｂ））をイオンドーピングし、イオンドープ層２０を予め形成しておく。そして図２（ｂ）に示すように、前記単結晶ＳｉＣ基板５に対し多結晶ＳｉＣ基板１９を、そのイオンドープ層２０側の面（イオン注入面）が単結晶ＳｉＣ基板５の表面に対し適宜の隙間ｇをおいて近接するようにスペーサ５０を介在させながら配置し、この状態で、図示しない密閉容器内に収納して等温環境で高温熱処理する。

なお、前記単結晶ＳｉＣ基板５や前記多結晶ＳｉＣ基板１９としては第１実施形態と同様のものを使用することができるので、ここでは詳細な説明は省略する。

上記の等温環境での高温熱処理を行うことで、図２（ｃ）に示すように、多結晶ＳｉＣ基板１９のイオンドープ層２０からＳｉＣ分子及び不純物原子イオンが昇華し、この昇華したＳｉＣ分子及び不純物原子イオンが前記単結晶ＳｉＣ基板５の表面に気相エピタキシャル成長し、単結晶ＳｉＣ半導体薄膜３２を形成する。その後、スペーサ５０及び多結晶ＳｉＣ基板１９を取り去り、図２（ｄ）に示すように処理後の単結晶ＳｉＣ基板５を得る。

なお、前記第１実施形態と同様、図２（ｂ）に示す処理前の単結晶ＳｉＣ基板５には多数のマイクロパイプ６０が含まれており、このマイクロパイプ６０が前記単結晶ＳｉＣ基板５の表面に開口している。しかしながら、図２（ｃ）に示す昇華ＳｉＣ分子及び昇華不純物原子イオンによる気相エピタキシャル成長により、上記マイクロパイプ６０の開口を埋めるようにしながら、単結晶ＳｉＣ基板５の表面に単結晶ＳｉＣ半導体薄膜３２が形成される。即ち、単結晶ＳｉＣ基板５の基板表面のマイクロパイプ欠陥が単結晶ＳｉＣ半導体薄膜３２により修復されることになる。

また、この第２実施形態でも前記の第１実施形態と同様に、図２（ｂ）に示す単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９のイオン注入面との間隔ｇは、０．６ｍｍ以下、更に好ましくは０．３ｍｍ以下の距離をおいて近接させることが好ましい。

以上に示すような超近接での熱処理方法（いわば、超近接昇華成長方法）を採ることにより、単結晶ＳｉＣ基板５表面のマイクロパイプ６０の開口を効果的に修復できる半導体薄膜３２を短時間で成長させることができ、しかも、無欠点に近い半導体薄膜３２が、不純物原子をイオン注入した多結晶ＳｉＣ基板１９をソースとした気相エピタキシャル成長により得られる。これは、ＳｉＣ高耐圧半導体が従来よりも高い歩留まりとスループットで生産できることを意味する。

また、例えば後述のように熱処理時の温度条件を適宜定めることにより、図２（ｃ）の気相エピタキシャル成長の際に、ドーパントが電気的に十分に活性化された状態とすることができる。従って、事後の特別なポストアニール工程を不要とでき、工程の簡素化に寄与できる。

また、前記の熱処理は、等温環境で１，６００℃以上２，１００℃以下（好ましくは１，７００℃以上１，９００℃以下）の温度に加熱することで行われることが、形成される半導体の品質及びスループットの観点から好ましいことは、前記第１実施形態と同様である。

また、多結晶ＳｉＣ基板１９に事前にドーピングする不純物原子としては、上記ではアルミニウム又はボロンとしたが、その他には例えばリンを典型的なものとして挙げることができ、その他にも種々のドーパントが考えられる。

［第３実施形態］
次に、第３実施形態の処理方法について説明する。まず、本実施形態の基板処理方法に好適な熱処理装置としての加熱炉の一例を、図３の模式断面図を参照して説明する。

図３において、加熱炉１は、本加熱室２と、予備加熱室３と、この予備加熱室３から前記本加熱室２に続く部分にある前室４とを主要部分として構成されている。この構成で、前記単結晶ＳｉＣ基板５等が収納された密閉容器（熱処理容器）１６が予備加熱室３から前室４、本加熱室２へと順次移動することで、単結晶ＳｉＣ基板５を短時間で所定の温度（１，６００℃〜２，１００℃、好ましくは１，７００℃〜１，９００℃、例えば約１，８００℃）で加熱できるようになっている。

この加熱炉１では、図３に示すように、本加熱室２と前室４との接続部分、及び、前室４と予備加熱室３との接続部分が、それぞれ連通部を有して仕切られている。このため、上記の各室２・３・４は予め所定の圧力下に制御することが可能である。また必要な場合には、各室毎にゲートバルブ７を設けることによって、各室２・３・４毎に圧力調整を行うようにすることもできる。これによって、単結晶ＳｉＣ基板５等を収納した密閉容器１６の移動時において、外気に触れることなく、所定圧力下の炉内を適宜の移動手段（図略）によって移動させることができ、不純物の混入を抑制することができる。

予備加熱室３には、加熱手段としてのハロゲンランプ６が設けられており、この構成により、約１０^-2Ｐａ以下の減圧下で所定の範囲の温度（例えば、約８００℃〜１，０００℃の範囲内）に急速に加熱することができる。また前述したように、予備加熱室３と前室４との接続部分にはゲートバルブ７が設けられて、予備加熱室３及び前室４の圧力制御を容易なものにしている。

単結晶ＳｉＣ基板５等が収納された密閉容器１６は、この予備加熱室３で、テーブル８に載置された状態で約８００℃以上に予め加熱される。その後、予備加熱室３と前室４との圧力調整が行われ、調整完了後、前室４に設けられている昇降式のサセプタ９に載置されるように移動する。

前室４に移動した密閉容器１６は、一部図示している昇降式の移動手段１０によって、サセプタ９とともに前室４から本加熱室２へ移動する。本加熱室２は、図示しない真空ポンプによって予め約１０^-2Ｐａの減圧下に調整され、また、加熱ヒータ１１によって所望の温度（例えば、１，８００℃）となるように温度調節されている。なお、前記本加熱室２の圧力環境は、例えば約１０^-2Ｐａ以下の真空、好ましくは約１０^-5Ｐａ以下の真空の環境とするのが好ましい。又は、例えば約１０^-2Ｐａ以下の真空、好ましくは約１０^-5Ｐａ以下の真空にした後に、若干の不活性ガスが導入された希薄ガス雰囲気下であることが好ましい。

上記本加熱室２の状態をこのように設定しておき、密閉容器１６を前室４から本加熱室２内へ前記移動手段１０によって高速で移動させることによって、密閉容器１６を前記の所望の温度（気相エピタキシャル成長温度）に急速に短時間で加熱することができる。

本加熱室２内には、加熱ヒータ１１の周囲に反射鏡１２が設置されており、加熱ヒータ１１からの熱を反射して、加熱ヒータ１１の内部に位置する単結晶ＳｉＣ基板５側に熱が集中するようにしている。この反射鏡１２は、金メッキしたＷ、Ｔａ、Ｍｏ等の高融点金属や、ＷＣ、ＴａＣ、ＭｏＣ等の高耐熱炭化物で形成されていることが好ましい。また、本加熱室２には窓１７が設けられており、本加熱室２の外部に設置された赤外線放射温度計１８によって本加熱室２の内部温度を計測できるようになっている。

また、移動手段１０と本加熱室２との嵌合部２５は、移動手段１０に設けられている凸状の段付き部２１と、本加熱室２に形成されている凹状の段付き部２２とで構成されている。また、本加熱室２の密閉のために、移動手段１０の段付き部２１の各段部には図略のシール部材（例えば、Ｏリング）が設けられている。

本加熱室２内の加熱ヒータ１１の内側には、汚染物除去機構２９が設けられている。この汚染物除去機構２９は、単結晶ＳｉＣ基板５等から熱処理中に排出される不純物を、加熱ヒータ１１と接触しないように除去する。これによって、加熱ヒータ１１が単結晶ＳｉＣ基板５等から排出される不純物と反応し劣化することを防止できる。なお、この汚染物除去機構２９は、単結晶ＳｉＣ基板５等から排出する不純物を吸着するものであれば、特に限定されるものではない。

加熱ヒータ１１は、Ｗ又はＴａ等の金属製の抵抗加熱ヒータであり、前記サセプタ９側に設置されたベースヒータ１１ａと、本加熱室２側に設けられた上部ヒータ１１ｂとで構成されている。前記移動手段１０によって密閉容器１６がベースヒータ１１ａとともに本加熱室２側へ上昇移動すると、密閉容器１６が加熱ヒータ１１によって取り囲まれる形となる。このような加熱ヒータ１１のレイアウトにより、前述の反射鏡１２ともあいまって、加熱領域の温度分布を高精度で均一に制御できるようになっている。この結果、密閉容器１６を均一に加熱でき、熱処理時におけるドーパント活性化のバラツキやムラを低減できる。なお、本加熱室２の加熱方式としては、抵抗加熱ヒータに限定せず、例えば高周波誘導加熱式のものを採用することができる。

次に、図４を参照しつつ、図１（ｂ）又は図２（ｃ）の熱処理に用いられる前記密閉容器１６及びその内部に配置される基板等について説明する。図４は密閉容器の上容器と下容器とを取り外した状態の斜視図である。図５は、熱処理前の密閉容器の様子を示す模式断面図である。

前述の密閉容器１６は、図４や図５に示すような上容器１６ａと下容器１６ｂとを嵌め合わせることにより構成されている。密閉容器１６の形状は図４に示すようにほぼ六面体状とされているが、これは一例であって、例えば円筒状に構成されていても良い。密閉容器１６の素材としては適宜のものを採用できるが、例えば、タンタル又はタンタルカーバイドで形成されていることが好ましい。

また、上容器１６ａと下容器１６ｂとを図５に示すように嵌め合わせたときの嵌合部分の遊びは、約２ｍｍ以下であることが好ましい。これによって、略密閉状態が実現され、密閉容器１６の内圧を保ち、密閉容器１６内への不純物の混入を抑制することができる。また、前記本加熱室２での熱処理時に密閉容器１６内のＳｉＣ分圧あるいはＳｉ分圧を高め、密閉容器１６に収納される前記多結晶ＳｉＣ基板１９等からの昇華を有効に利用できる。逆に言えば、上記の嵌合部の遊びが約２ｍｍより大きい場合には、密閉容器１６内のＳｉＣ分圧あるいはＳｉ分圧等を所定圧に制御することが困難になり、また、不純物がこの嵌合部を介して密閉容器１６内に侵入するおそれが大きくなるため、好ましくない。

そして、この密閉容器１６の内部では図５（ａ）あるいは図５（ｂ）に示すような、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９の積層構造が収納されている。図５（ａ）の積層例は、前記第１実施形態（図１）で説明したような単結晶ＳｉＣエピタキシャル成長を行うためのものであり、図５（ｂ）の積層例は、前記第２実施形態（図２）で説明したような単結晶ＳｉＣ半導体エピタキシャル成長を行うためのものである。

具体的には、図５（ａ）の積層例では、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを適宜のスペーサ５０を介在させて近接させたものを一組とし、これを基板５・１９の厚み方向に複数組（図５（ａ）では、４組）積層させたものを、密閉容器１６内に収納している。このスペーサ５０は前述の第１実施形態等と同様に、タンタルやタンタルカーバイドにより構成されている。

図５（ｂ）の積層例でも図５（ａ）と同様に、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９（イオンドープ層２０を形成したもの）とを適宜のスペーサ５０を介在させて近接させたものを一組とし、これを基板５・１９の厚み方向に複数組（図５（ｂ）では、４組）積層させたものを、密閉容器１６内に収納している。

以上に説明した図５（ａ）や図５（ｂ）のような積層構造を密閉容器１６内に配置することで、１度に複数枚の単結晶ＳｉＣ基板５を処理することができ、極めて高いスループットを実現できる。

以上に説明した図５（ａ）及び図５（ｂ）の積層例において、各組における基板５・１９の間の隙間ｇの大きさは、０．６ｍｍ以下とするのが好ましい。なお、必要に応じて、最上層の多結晶ＳｉＣ基板１９の上に重石を載置することとしても良い。

なお、図示しないが、図５（ａ）や図５（ｂ）の積層構造の積層方向の少なくとも一端に、処理対象としての単結晶ＳｉＣ基板５と組をなさない多結晶ＳｉＣ基板を付加的に積層させても良い。この場合、密閉容器１６内のＳｉＣやＳｉの分圧を容易に所定の値に制御することができる。

また、これも図示しないが、図５（ｂ）の積層構造においては、その積層方向の少なくとも一端に位置する多結晶ＳｉＣ基板１９に、ボロンやリンを単結晶ＳｉＣ基板５に対向しない面にドーピングすることも可能である。具体例を挙げれば、図５（ｂ）の最上層に位置する多結晶ＳｉＣ基板１９に、単結晶ＳｉＣ基板５に対向する下面側のみならず上面側にもイオンドープ層を形成するようにする。このダミーのイオンドープ層によって、気相エピタキシャル成長時のドーパントイオンの分圧を容易に所定の値に制御することができる。また、このダミーのイオンドープ層は、上記のように付加的に積層させた多結晶ＳｉＣ基板を有する場合は、その付加された多結晶ＳｉＣ基板の一側又は両側の面に形成することが考えられる。

そして、以上に説明した積層構造を収容した密閉容器１６が、図３の加熱炉１の予備加熱室３内に設置された後、上述のように１０^-2Ｐａ以下の真空、好ましくは１０^-5Ｐａ以下の真空で８００℃以上（好ましくは１，０００℃以上）に加熱される。このとき、本加熱室２内も同様に、１０^-2Ｐａ以下の真空、好ましくは１０^-5Ｐａ以下の真空に設定された後、１，８００℃に予め加熱しておく。

上記の予備加熱工程の後、ゲートバルブ７が開かれるとともに、密閉容器１６は前室４のサセプタ９上へ移動した後、移動手段１０によって、１，８００℃に加熱されている本加熱室２内へ上昇移動される。これによって、密閉容器１６は、３０分以内の短時間で急速に１，８００℃に加熱され、気相エピタキシャル成長が行われる。

なお、上記の熱処理は、できるだけ短時間に１，８００℃に昇温することが好ましい。気相エピタキシャル成長を短時間で終了でき、表面の処理あるいは半導体素子製造の効率化を図ることができるからである。また同様の理由から、１，８００℃まで昇温した後にその温度を保持しておく時間（気相エピタキシャル成長時間）は、３０分以内、好ましくは１０分以内、更に好ましくは２分以内とする。本実施形態の加熱炉１は、予備加熱室３での予熱後に、予め１，８００℃程度まで昇温してある本加熱室２に移動させる加熱形態を採ることで、上記の短時間での加熱処理が可能になっており、工程のスループットに優れ、コストを低減することができる。

［確認実験］
次に、本実施形態の超近接昇華法気相エピタキシャル成長方法の有用性を調べるために本願の発明者が行った確認実験を以下に説明する。

まず、単結晶ＳｉＣ基板５の表面に対し多結晶ＳｉＣ基板１９を、０.２５ｍｍの大きさの隙間ｇを形成しつつ覆うように積層させ、１，８００℃で２分間熱処理して気相エピタキシャル成長させた後の単結晶ＳｉＣ基板５の表面を、Ｘ線透過型顕微鏡と光学式反射型顕微鏡で観察した。すると図６に示すように、処理後の単結晶ＳｉＣ基板５は、Ｘ線透過（図６（ａ））ではマイクロパイプ欠陥が確認できる一方、反射光観察（図６（ｂ））ではその対応する位置にマイクロパイプ欠陥の開口を確認できなかった。これは、気相エピタキシャル成長が行われることによって、開いていた状態のマイクロパイプ欠陥の表面が閉塞して基板表面のマイクロパイプ欠陥が修復された事実を裏付けるものである。

次に、図７に示すように、気相エピタキシャル成長温度を１，４００℃、１，６００℃、１，８００℃、１，９００℃の４段階に変化させながら高温熱処理を行い、処理後の基板表面のマイクロパイプ欠陥の密度を計測した。すると、１，４００℃の気相エピタキシャル成長温度ではマイクロパイプ欠陥の密度は１００個／ｃｍ²程度であったが、１，６００℃→１，８００℃と気相エピタキシャル成長温度が上昇するに従ってマイクロパイプ欠陥の密度が減少し、１，８００℃及び１，９００℃の気相エピタキシャル成長温度ではマイクロパイプ欠陥密度が数個／ｃｍ²程度以下となった。一方、図７の上記比較例で単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との間の間隔を１０ｍｍ以上に充分に大きくして近接昇華効果を与えない場合では、１，４００℃、１，８００℃、１，９００℃の何れの気相エピタキシャル成長温度でも、マイクロパイプ欠陥の密度の改善は全くみられなかった。

図８には、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との隙間ｇの大きさ（具体的に言えば、スペーサ５０の厚み）を様々に変えながら気相エピタキシャル成長を行い、気相エピタキシャル成長前後の基板表面の表面粗さを調べた拡大写真を示す。なお、気相エピタキシャル成長条件は１，８００℃、４分間とした。

また、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを密接させた状態（ｇ＝０）から増大させて気相エピタキシャル成長させて表面粗さを観察した。なお、気相エピタキシャル成長条件は１，８００℃、４分間とした。この結果が図９のグラフに示され、密接させた状態での表面粗さは数ｎｍ程度であり、隙間ｇが０．１ｍｍ以上０．３ｍｍ以下の範囲で表面粗さは０．１ｎｍ程度と、極めて良好な結果を示している。その後は、隙間ｇが大きくなるにつれて表面粗さは徐々に増大した。

また、隙間ｇの大きさが０.６ｍｍ以上に大きくなると、グラフに示すように表面の粗さが増大するだけでなく、直径サイズがｎｍオーダーのピンホールが無数に発生することが観察された。また、図９の比較例のように単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との距離を１０ｍｍ以上に大きく離すと、表面粗さが数１０ｎｍオーダーに悪化することが判った。

これは、隙間ｇが大きすぎると、気相エピタキシャル成長の速さより単結晶ＳｉＣ基板５表面からのＳｉ及びＳｉＣの昇華の速度のバランスが崩れて局部的な昇華が開始され、これがピンホールの原因になっていると考えられる。また、図９の比較例のように隙間ｇが大きすぎる場合、単結晶ＳｉＣ基板５表面からのＳｉ及びＳｉＣの蒸発昇華が支配的となって、表面粗さの大幅な悪化の原因になっていると考えられる。

この図９の結果から、上記の隙間（間隔）ｇの大きさは０.６ｍｍ以内であることが好ましく、０.１ｍｍ以上０.３ｍｍ以下であることが極めて好ましいとの知見が得られた。

次に、前述した第２実施形態（図２）の方法による半導体薄膜３２の形成に関し、気相エピタキシャル成長させる温度と当該半導体薄膜３２のイオンドープ活性化率の関係を調べ、グラフとして図１０に示した。なお、熱処理時間は３０分間及び２分間の２種類とし、単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９との間隔は０.２５ｍｍとした。

この図１０に示すように、気相エピタキシャル成長させる温度が１，５００℃の場合は、２分間の高温熱処理では活性化率は殆どゼロであり、高温熱処理を３０分間行った場合でも３０％程度である。一方、高い気相エピタキシャル成長温度（高温熱処理）では活性化率が大きく上昇する傾向がみられ、上記実施形態で示した１，８００℃での高温熱処理では、３０分間、２分間の何れの処理時間でも、ほぼ１００％の活性化率が得られることが判った。１，９００℃での高温熱処理でも同様に、ほぼ１００％の活性化率が得られた。

なお、上記実験のサンプルとして用いられる多結晶ＳｉＣ基板１９は、結晶構造を４Ｈ−ＳｉＣとし、アルミニウムを１０¹⁸だけイオン注入し、約０．７μｍの厚みのイオンドープ層とした。単結晶ＳｉＣ基板は４Ｈ型ＳｉＣの（０００１）面に対して８°オフセットさせた面を露出させ、その表面にＣＶＤ法によってＳｉＣエピタキシャル膜を１０μｍ程度の厚さだけ成長させたものを使用した。

以上に本発明の単結晶ＳｉＣ基板の処理方法の好適な実施形態を説明したが、上記の実施形態は更に以下のように変更して実施することができる。

（１）前記の単結晶ＳｉＣ基板５と多結晶ＳｉＣ基板１９とを積層させる組の数は、図５では４組としたが、１組〜３組でも良いし、５組以上であっても良い。ただし、高スループットを実現する観点からは、均熱性が許す限り、できるだけ多数組を積層して１度に処理することが好ましい。

（２）スペーサ５０はタンタル等から形成される基板５・１９とは別体の薄板状の部材としたが、これに代えて、単結晶ＳｉＣ基板５や多結晶ＳｉＣ基板１９に機械加工等で一体的に設けた凸部としても良い。なお、上記の凸部スペーサとする場合、多結晶ＳｉＣ基板１９は単結晶ＳｉＣ基板５よりも機械加工が容易であるので、多結晶ＳｉＣ基板１９に凸部を設けることが好ましい。

（３）更に、多結晶ＳｉＣ基板１９に対しイオン注入されるドーパント（不純物）としては、例示したアルミニウム、ボロン、リンのほか、他の不純物も用いることが可能である。

本発明の第１の実施形態に係る超近接昇華成長法により単結晶炭化ケイ素基板表面にほぼ無欠点の単結晶炭化ケイ素薄膜を気相エピタキシャル成長させてマイクロパイプを修復する工程概念図。 本発明の第２の実施形態に係る超近接昇華成長法により単結晶炭化ケイ素基板表面に単結晶炭化ケイ素半導体膜を気相エピタキシャル成長させてマイクロパイプの存在しない単結晶炭化ケイ素半導体を製造する工程概念図。 超近接昇華成長法により気相エピタキシャル成長の熱処理に用いられる加熱炉の模式断面図。 気相エピタキシャル成長の熱処理のための単結晶ＳｉＣ基板等を収納する密閉容器を示す分解斜視図。 密閉容器の内部の様子を示す断面図で、（ａ）は単結晶炭化ケイ素基板表面に無欠点の単結晶炭化ケイ素膜を気相エピタキシャル成長させてマイクロパイプを修復する高温熱処理する形態の概念図。（ｂ）は単結晶炭化ケイ素基板表面に単結晶炭化ケイ素半導体膜を気相エピタキシャル成長させてマイクロパイプの存在しない単結晶炭化ケイ素半導体を製造する高温熱処理する形態の概念図。 気相エピタキシャル成長で修復された単結晶ＳｉＣ基板のマイクロパイプ欠陥の修復状況を（ａ）透過Ｘ線写真と（ｂ）反射光学写真で拡大観察した図。 気相エピタキシャル成長温度と単結晶ＳｉＣ基板表面のマイクロパイプ欠陥密度との関係を示すグラフ図。 本実施形態における（ａ）気相エピタキシャル成長前、及び（ｂ）気相エピタキシャル成長後の単結晶ＳｉＣ基板表面の顕微鏡拡大写真。 気相エピタキシャル成長時の多結晶ＳｉＣ基板と単結晶ＳｉＣ基板との間の距離と、単結晶ＳｉＣ基板の表面に成長した気相エピタキシャル成長膜の表面粗さとの関係の概念を示すグラフ図。 単結晶炭化ケイ素半導体膜を気相エピタキシャル成長させる時の温度と半導体イオンドープ活性化率の関係を示すグラフ図。

１ 加熱炉
２ 本加熱室
３ 予備加熱室
４ 前室
５ 単結晶ＳｉＣ基板
６ ハロゲンランプ
７ ゲートバルブ
８ テーブル
９ サセプタ
１０ 移動手段
１１ 加熱ヒータ
１２ 反射鏡
１６ 密閉容器
１７ 窓
１８ 赤外線放射温度計
１９ 多結晶ＳｉＣ基板
２０ 不純物イオン注入多結晶ＳｉＣ層
２１・２２ 段付き部
２５ 嵌合部
２９ 汚染物除去機構
３１ 単結晶ＳｉＣエピタキシャル成長膜
３２ 単結晶ＳｉＣ半導体エピタキシャル成長膜
５０ スペーサ
６０ 単結晶ＳｉＣ基板のマイクロパイプ欠陥

Claims (9)

1. 単結晶炭化ケイ素基板と多結晶炭化ケイ素基板との間にスペーサを介在させることで、前記単結晶炭化ケイ素基板に対し前記多結晶炭化ケイ素基板を近接させて密閉容器内に収納配置して、前記密閉容器内を１０ ^−２ Ｐａ以下の真空として、１６００℃以上２１００℃以下の等温環境で熱処理し、前記多結晶炭化ケイ素基板からＳｉＣ分子を昇華させて前記単結晶炭化ケイ素基板の表面に気相エピタキシャル成長させることで単結晶炭化ケイ素薄膜を形成し、これにより前記単結晶炭化ケイ素基板表面のマイクロパイプ欠陥を修復することを特徴とする、単結晶炭化ケイ素基板の処理方法。
2. 単結晶炭化ケイ素基板と、半導体を形成可能な不純物原子をイオンドーピングした多結晶炭化ケイ素基板との間にスペーサを介在させることで、前記単結晶炭化ケイ素基板に対し前記多結晶炭化ケイ素基板のイオン注入面を近接させて密閉容器内に収納配置して、前記密閉容器内を１０ ^−２ Ｐａ以下の真空として、１６００℃以上２１００℃以下の等温環境で熱処理し、前記多結晶炭化ケイ素基板からＳｉＣ分子及び前記不純物原子イオンを昇華させて前記単結晶炭化ケイ素基板の表面に気相エピタキシャル成長させることで単結晶炭化ケイ素半導体薄膜を形成し、これにより前記単結晶炭化ケイ素基板表面のマイクロパイプ欠陥を修復することを特徴とする、単結晶炭化ケイ素基板の処理方法。
3. 請求項１又は請求項２に記載の単結晶炭化ケイ素基板の処理方法であって、
   前記の熱処理は、前記多結晶炭化ケイ素基板に対し前記単結晶炭化ケイ素基板を、０．６ｍｍ以内の距離で近接させるようにして前記密閉容器内に収納配置して行われることを特徴とする、単結晶炭化ケイ素基板の処理方法。
4. 請求項１から請求項３までの何れか一項に記載の単結晶炭化ケイ素基板の処理方法であって、
   前記の熱処理は、前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板からなる一対の組を、厚み方向に複数組積層した状態で前記密閉容器内に配置されて等温環境で行われることを特徴とする、単結晶炭化ケイ素基板の処理方法。
5. 請求項４に記載の単結晶炭化ケイ素基板の処理方法であって、
   前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板からなる組の積層方向の少なくとも一方の端部には、別の多結晶炭化ケイ素基板を付加的に積層させることで、前記密閉容器内のＳｉＣ分圧またはＳｉ分圧を所定の値に制御することを特徴とする、単結晶炭化ケイ素基板の処理方法。
6. 請求項２に記載の単結晶炭化ケイ素基板の処理方法であって、
   半導体を形成可能な不純物原子を前記多結晶炭化ケイ素基板の前記単結晶炭化ケイ素基板に対向しない面にイオンドーピングすることで、前記密閉容器内のドーパントイオンの分圧を所定の値に制御することを特徴とする、単結晶炭化ケイ素基板の処理方法。
7. 請求項２に記載の単結晶炭化ケイ素基板の処理方法であって、
   前記の半導体を形成可能な不純物原子が、アルミニウム、ボロン、又はリンを少なくとも含むことを特徴とする、単結晶炭化ケイ素基板の処理方法。
8. 請求項１から請求項７までの何れか一項に記載の単結晶炭化ケイ素基板の処理方法であって、
   前記の熱処理は、前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板を密閉容器に収容配置して、予備加熱室と前室と本加熱室とを有する加熱炉において、
   前記単結晶炭化ケイ素基板と前記多結晶炭化ケイ素基板を前記予備加熱室で、真空下又は希薄ガス雰囲気下で８００℃以上の温度に予熱した後、前記前室へ移動し、予め１，６００℃以上２，１００℃以下の温度に昇温してある前記本加熱室へ、真空下又は希薄ガス雰囲気下で前記前室から更に移動させることにより行われることを特徴とする、単結晶炭化ケイ素基板の処理方法。
9. 請求項１から請求項８までの何れか一項に記載の処理方法により単結晶炭化ケイ素基板を処理する工程を含む、半導体素子製造方法。