JP6530377B2 - 半導体基板の凹部の角部を丸める方法及び装置 - Google Patents

半導体基板の凹部の角部を丸める方法及び装置 Download PDF

Info

Publication number
JP6530377B2
JP6530377B2 JP2016510039A JP2016510039A JP6530377B2 JP 6530377 B2 JP6530377 B2 JP 6530377B2 JP 2016510039 A JP2016510039 A JP 2016510039A JP 2016510039 A JP2016510039 A JP 2016510039A JP 6530377 B2 JP6530377 B2 JP 6530377B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
heat treatment
state
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016510039A
Other languages
English (en)
Other versions
JPWO2015146162A1 (ja
Inventor
真果 柴垣
真果 柴垣
篠田　康子
康子 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Publication of JPWO2015146162A1 publication Critical patent/JPWO2015146162A1/ja
Application granted granted Critical
Publication of JP6530377B2 publication Critical patent/JP6530377B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体基板の凹部の角部を丸める方法及び装置に関する。
半導体パワーデバイスのオン抵抗を低減するために、炭化ケイ素(ＳｉＣ)基板を用いた様々なトレンチ型のＦＥＴが提案されている（例えば、特許文献１参照）。このようなトレンチ型のＦＥＴにおいて、ドライエッチング装置等により半導体基板をドライエッチング処理してトレンチを形成した際、トレンチの開口部や底部の角部の形状が角張ることが知られている。
トレンチにおける角張った角部は、ゲート絶縁膜の被覆の際に被覆不良を引き起こし、トレンチへの埋め込み電極を形成する際ボイドの発生を引き起こすことがあるため、半導体デバイスのデバイス特性に大きな影響を及ぼす。更に、トレンチの角張った角部は、電界集中によるゲート絶縁膜の絶縁破壊等を引き起こす可能性があり、改善が求められている。
そこで、トレンチの開口部や底部の角張った角部に丸みを付けることによって、電界集中を緩和し、ゲート絶縁膜の信頼性を確保するための方法が提案されている（特許文献２参照）。特許文献２には、ＡｒガスまたはＳｉＨ４ガス／不活性ガス雰囲気で１６００℃以上１８００℃以下の温度範囲の第一熱処理を行い、次に水素雰囲気で１４００℃以上１５００℃以下の第二熱処理を行うことで、トレンチ開口部やトレンチ底部の角張った角部に丸みを付けることについて開示されている。
特開２０１３−０７７７６１号公報 特開２００８−１７７５３８号公報
しかしながら、特許文献２に開示されているＡｒガスまたはＳｉＨ４ガス／不活性ガス雰囲気で１６００℃以上１８００℃以下の温度範囲の第一熱処理を行い、次に水素雰囲気で１４００℃以上１５００℃以下の第二熱処理を行うプロセスでは、第一熱処理と第二熱処理を行うため、大幅な生産性の低下を招くことが懸念される。また、燃焼性のＳｉＨ４ガスや、爆発性の水素ガスを用いるため、専用のガス導入ライン、ガス検知器、及び廃ガス処理装置等の安全に関わる付帯設備が必要となり、大幅なコストアップを招くことが懸念される。
本発明は、上記課題を契機としてなされたものであり、生産性を向上させつつ、燃焼性や爆発性を有するようなガスを用いることなく、トレンチの形状を改善可能な半導体基板の凹部の角部を丸める方法及び装置を提供することを目的とする。
本発明の一観点によれば、処理室内の排気を停止又は極めて低速にした状態であって、 分子流領域の圧力を超える圧力の不活性ガスが半導体基板に形成された凹部の表面を封止 した状態であって、前記凹部は角部を有しており、前記半導体基板の熱処理の温度は１５ ００℃以上２０００℃以下であって、前記半導体基板は、ＳｉＣ基板であって、前記封止 した状態は、前記処理室内へのガスの導入が完全に行われておらず、かつ、排気が完全に 行われていない状態又は極めて低速に排気した状態であって、前記半導体基板に対向する 基板対向面を有した状態であって、前記半導体基板と前記基板対向面が近接した状態であ って、前記近接した状態は、１〜２５ｍｍの距離範囲である、状態で、前記半導体基板に対して前記熱処理を行うことを特徴とする半導体基板の凹部の角部を丸める方法が提供される。
また、本発明の他の観点によれば、半導体基板の熱処理を行うための処理室と、前記処理室内に設けられた加熱手段と、前記半導体基板に対向する基板対向面と、前記加熱手段により前記半導体基板に対して前記熱処理を実行する制御装置とを有し、前記半導体基板 は、ＳｉＣ基板であって、前記半導体基板は、凹部を有しており、前記凹部は角部を有し ており、前記制御装置は、前記処理室内の排気を停止又は極めて低速にした状態であって 、分子流領域の圧力を超える圧力の不活性ガスが前記凹部の表面を封止した状態であって 、前記半導体基板の前記熱処理の温度は１５００℃以上２０００℃以下であって、前記封 止した状態は、前記処理室内へのガスの導入が完全に行われておらず、かつ、排気が完全 に行われていない状態又は極めて低速に排気した状態であって、前記半導体基板と前記基 板対向面が近接した状態であって、前記近接した状態は、１〜２５ｍｍの距離範囲である 、状態で、前記半導体基板に対して前記熱処理を実行することを特徴とする半導体基板の 凹部の角部を丸める装置が提供される。
本発明によれば、トレンチの角部が角張っているトレンチを持つ半導体基板を熱処理することによって、高い生産性で、高価な付帯設備も必要とせず、トレンチ幅を制御しつつ、角部を丸めることができる。
図１は、本発明の一実施形態による熱処理装置を示す概略断面図（その１）である。 図２は、本発明の一実施形態による熱処理装置を示す概略断面図（その２）である。 図３は、本発明の一実施形態による熱処理装置を示す概略断面図（その３）である。 図４は、本発明の一実施形態による熱処理装置における基板ホルダユニット及びその周辺を示す概略断面図（その１）である。 図５は、本発明の一実施形態による熱処理装置における基板ホルダユニット及びその周辺を示す概略断面図（その２）である。 図６は、本発明の一実施形態による熱処理装置における加熱ユニットを示す概略断面図である。 図７は、本発明の一実施形態による熱処理装置が組み込まれた基板処理システムの一例を示す概略断面図である。 図８Ａは、本発明の一実施形態による半導体基板の熱処理方法の事前準備を示すフローチャートである。 図８Ｂは、本発明の一実施形態による半導体基板の熱処理方法を示すフローチャートである。 図９は、本発明の一実施形態による半導体装置の製造方法を用いて製造されるトレンチ型のＭＯＳＦＥＴの一例を示す概略断面図である。 図１０は、本発明の一実施形態に用いられた熱処理前のトレンチを持つ半導体基板の断面図の一部である。 図１１は、本発明の一実施形態に用いられた熱処理後のトレンチの断面図（その１）の一部である。 図１２は、本発明の一実施形態に用いられた熱処理後のトレンチの断面図（その２）の一部である。 図１３は、本発明の比較例に用いられた熱処理後のトレンチの断面図（その１）の一部である。 図１４は、本発明の比較例に用いられた熱処理後のトレンチの断面図（その２）の一部である。
以下、本発明の実施の形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。
（熱処理装置）
まず、本発明の一実施形態による熱処理装置１００について図１乃至図６を用いて説明する。図１は、半導体基板の搬入時又は搬出時の状態の熱処理装置１００を示している。図２は、半導体基板の熱処理時の状態の熱処理装置１００を示している。図３は、半導体基板の冷却時の状態の熱処理装置１００を示している。また、図４は、図１における基板ホルダユニットＡ及びその周辺を拡大して示している。図５は、図２における基板ホルダユニットＡ及びその周辺を拡大して示している。図６は、加熱ユニットＢの具体的構成の一例を示している。
図１乃至図３に示すように、本実施形態による熱処理装置１００は、基板保持手段である基板ホルダユニットＡと、加熱手段である加熱ユニットＢと、シャッタ装置Ｃと、処理室を構成する真空チャンバＤとを有している。さらに、熱処理装置１００は、熱処理装置の動作全体を制御する制御装置６０を有している。基板ホルダユニットＡ、加熱ユニットＢ、及びシャッタ装置Ｃは、処理室内である真空チャンバＤ内に設けられている。
基板ホルダユニットＡは、最上段に基板ステージ１を備えている。加熱ユニットＢは、基板ステージ１の上方に設けられており、基板ステージ１と対向する基板対向面２を備えている。加熱ユニットＢの基板対向面２は、後述するように放熱可能に構成されている。基板ホルダユニットＡは、昇降装置Ｅにより昇降可能なものである。基板ステージ１と加熱ユニットＢの基板対向面２との近接と離間は、昇降装置Ｅの動作により制御することが可能である。加熱ユニットＢは、図２に示すように、基板ホルダユニットＡが上昇し、基板ステージ１上の半導体基板３と基板対向面２が近接されたときに、半導体基板３と非接触状態で、基板対向面２から放熱される輻射熱で半導体基板３を加熱するものとなっている。
図１に示す基板ホルダユニットＡは、下降位置にあり、半導体基板３の真空チャンバＤ内への搬入及び真空チャンバＤ内からの搬出が可能な状態である。また、図２に示す基板ホルダユニットＡは、上昇位置にあり、半導体基板３の熱処理時の状態である。図３に示す基板ホルダユニットＡは、熱処理後の下降位置にあり、半導体基板３の冷却時の状態である。図１に示す基板ホルダユニットＡ及びその周辺を拡大して示したものが図４であり、図２に示す基板ホルダユニットＡ及びその周辺を拡大して示したものが図５である。
図４及び図５に示すように、半導体基板３を保持するための基板ホルダユニットＡは、最上部に基板ステージ１、基板ステージ１の下に４枚の輻射板４、輻射板４の下に２枚の反射板５、そして最下部に冷却パネル６を備えたものとなっている。
基板ステージ１は、熱処理の対象となる半導体基板３が載置されるものである。基板ステージ１の上面中央部には凹部が形成されており、この凹部が、半導体基板３が載置される基板載置部７となっている。図４に示す半導体基板３は、後述するリフトピン８で持ち上げ支持された状態となっている。昇降装置Ｅにより基板ホルダユニットＡが上昇して基板ステージ１がリフトピン８より上方へ移動すると、図５に示すように、基板載置部７上に移し取られて載置されることになる。
熱処理の対象となる半導体基板３は、例えばイオン注入等により不純物が導入された半導体基板である。具体的には、半導体基板３として、ＳｉＣ基板、窒化ガリウム（ＧａＮ）基板等を挙げることができる。なお、半導体基板とは、半導体基板そのもののほか、半導体基板上にさらに半導体膜が形成されているもの、支持基板上に半導体膜が形成されているものをも含むものである。
基板ステージ１と冷却パネル６との間には、基板ステージ１側から冷却パネル６側に向かって順に、それぞれ間隔をあけて、４枚の輻射板４と、２枚の反射板５とが設けられている。
図４においては、リフトピン用貫通孔１３を介して、真空チャンバＤの底部に立設された複数本のリフトピン８が基板ステージ１上に突出している。リフトピン８は、基板載置部７上の半導体基板３を先端で持ち上げ支持可能な位置と本数となっている。図４に示す状態から基板ホルダユニットＡが上昇して基板ステージ１がリフトピン８より上方へ移動すると、半導体基板３は基板載置部７上に移行されることになる。半導体基板３は、こうして基板載置部７上に載置された状態で加熱ユニットＢによる熱処理に供されることになる。なお、リフトピン８は、基板ステージ１と同様、輻射率が高く、輻射熱を効率良く吸収し、高熱に耐えられる材料で構成されることが好ましい。
また、熱処理後等において、基板載置部７上に半導体基板３が載置された状態で基板ホルダユニットＡが下降すると、リフトピン８がリフトピン用貫通孔１３を介して基板ステージ１上に突出する。すると、基板載置部７上の半導体基板３がリフトピン８の先端で持ち上げ支持され、図４に示す状態となる。
加熱ユニットＢは、半導体基板３に対向する基板対向面２と、基板対向面２を加熱するための加熱機構２８とを備えている。加熱ユニットＢの加熱機構２８としては、電子衝撃加熱方式の加熱機構、高周波誘導加熱方式の加熱機構、抵抗加熱方式の加熱機構、赤外線加熱方式の加熱機構、これらの組合せによる加熱機構等を用いることができる。
加熱ユニットＢの具体的構成の一例を図６に示す。図６は、電子衝撃加熱方式の加熱機構２８を用いた加熱ユニットＢを拡大して示す断面図である。
図６に示すように、電子衝撃加熱方式の加熱機構２８を用いた加熱ユニットＢは、真空チャンバＤの第二室２３における天井部を構成する内壁１０３に設けられた導電性被加熱部１３１を有している。内壁１０３内には、上述のように水冷機構の水冷用流路１９が設けられており、内壁１０３が冷却されるようになっている。導電性被加熱部１３１は、底板１３１ａ及び周壁１３１ｂを有し、上蓋となる内壁１０３とともに、加熱ユニットＢの加熱機構２８等の各部が収容される加熱容器１０４を構成している。
加熱容器１０４内は、排気系４３（図１乃至図３参照）が接続されており、排気系４３により、真空チャンバＤ内の加熱容器１０４を除く空間とは別個独立に真空排気することが可能になっている。排気系４３により加熱容器１０４内が所定の真空度に排気された状態で、後述するフィラメント１３２による基板対向面２の加熱が行われる。
加熱容器１０４を構成する導電性被加熱部１３１の底板１３１ａ及び周壁１３１ｂは、例えばＣＶＤ法による熱分解カーボン等の緻密なカーボンによりコーティングされている。具体的には、底板１３１ａの加熱機構２８側の壁面（内壁面）及び基板対向面２となる壁面（外壁面）の少なくとも一方には、熱分解カーボン等の緻密なカーボンのコーティング膜が形成されている。また、周壁１３１ｂの加熱機構２８側の壁面（内壁面）及び真空チャンバＤの周壁側の壁面（外壁面）の少なくとも一方には、熱分解カーボン等の緻密なカーボンのコーティング膜が形成されている。このように、導電性被加熱部１３１の内壁面及び外壁面には、緻密なカーボンのコーティング膜が形成されている。
さらに、底板１３１ａ及び周壁１３１ｂについて、それぞれ外壁面に上記コーティング膜が形成されていることで、導電性被加熱部１３１の材料や導電性被加熱部１３１から発生するガスによる半導体基板３の汚染を防止又は抑制することができる。
導電性被加熱部１３１は、その底板１３１ａに基板対向面２を備える。すなわち、基板対向面２は、導電性被加熱部１３１の、基板処理空間の側の面のうち、基板ステージ１の基板載置面と平行に対向する面である。半導体基板３の熱処理に際して、基板対向面２は、フィラメント１３２からの熱電子により加熱されて放熱面となり、基板対向面２からの放熱により半導体基板３が加熱される。
シャッタ装置Ｃは、図１乃至図３に示すように、基板ホルダユニットＡが降下し、基板ステージ１と加熱ユニットＢの基板対向面２とが離間されたときに、シャッタ１７を基板ステージ１と基板対向面２の間に進退させることができるものとなっている。シャッタ装置Ｃは、シャッタ１７を進退させるためのシャッタ駆動装置１８を備えている。
シャッタ１７は、図１及び図３に示すように、基板ホルダユニットＡが下降し、基板ステージ１と基板対向面２とが離間されているときに、基板ステージ１と基板対向面２との間に進出し、基板対向面２から基板ステージ１側へ熱が照射されるのを遮断する。
真空チャンバＤは、アルミニウム合金等で構成された筐体である。真空チャンバＤの壁内には、水冷機構の水冷用流路１９が設けられている。水冷用流路１９に冷却水を流すことにより、真空チャンバＤの筐体の温度が過度に上昇するのを防止することができる。また、真空チャンバＤには、半導体基板３の搬入、搬出時に搬入出口を開閉するための搬入出用のスリットバルブ（ゲートバルブ）２０が備えられている。また、真空チャンバＤには、内部を真空雰囲気に排気するために排気系に接続される排気口を開閉するための排気用のメインバルブ（ゲートバルブ）５０が備えられている。
真空チャンバＤは、下側の第一室２２と、第一室２２の上方に連なった第二室２３とを備えている。加熱ユニットＢは、上方に位置する第二室２３に基板対向面２を下に向けて設けられている。また、第一室２２は、第二室２３が上方に連なる第一区画２２ａと、第一区画２２ａの側方に連なる第二区画２２ｂとを有している。第一区画２２ａと第二区画２２ｂとの間には、シャッタ装置Ｃが設けられている。
また、基板ホルダユニットＡは、昇降装置Ｅにより第一室２２の第一区画２２ａと第二室２３との間を昇降可能になっている。基板ホルダユニットＡは、熱処理が行われる上昇位置において、図２に示すように、第一室２２の第一区画２２ａと第二室２３との間を冷却パネル６部分で塞いだ状態で、基板ステージ１と加熱ユニットＢの基板対向面２とを接近させるものとなっている。このようにして半導体基板３の加熱を行うと、第二室２３で生じた熱がその下方の第一室２２へ漏れにくくなり、加熱後に基板ホルダユニットＡを第一室２２の第一区画２２ａへ降下させて行われる冷却をより迅速に行うことができる。また、真空チャンバＤの内面、特に第二室２３の内面は、加熱効率を向上させることができるよう、鏡面仕上げを施しておくことが好ましい。
さらに、真空チャンバＤの第一室２２の第二区画２２ｂの側壁には、ガスを導入するためのガス導入口５１が設けられている。ガス導入口５１には、ガス導入手段であるガス導入系５２が接続されている。ガス導入系５２は、ガス導入口５１に配管５３を介して接続されたガス供給源５４と、ガス導入口５１側から配管に順次介設されたピュリファイヤー５５と、バルブ５６と、マスフローコントローラ（ＭＦＣ）５７と、バルブ５８とを備えている。ピュリファイヤー５５は、あってもなくてもよい。
ガス供給源５４は、真空チャンバＤ内に導入する不活性ガスを供給するものである。不活性ガスとしては、Ａｒガス等を挙げることができる。なお、真空チャンバＤ内に導入するガスとしては、不活性ガスに限定されるものではないが、反応性が低いガスが好ましく、Ａｒガスやクリプトン（Ｋｒ）ガス等の不活性ガスがより好ましい。また、ピュリファイヤー５５は、通過する不活性ガスから不純物を除去するものである。また、ＭＦＣ５７により、所定の流量で不活性ガスを真空チャンバＤ内に供給することができるようになっている。
制御装置６０は、種々の演算、制御、判別等の処理を実行するＣＰＵ（図示せず）を有している。また、制御装置６０は、ＣＰＵによって実行される様々な制御プログラム等を格納するＲＯＭ（図示せず）等を有している。また、制御装置６０は、ＣＰＵが処理中のデータや入力データ等を一時的に格納するＲＡＭ（図示せず）等を有している。制御装置６０は、熱処理装置１００の各部の動作を制御し、半導体基板３の熱処理を実行する。
（基板処理システム）
上記本実施形態による熱処理装置１００を組み込んだ基板処理システムの一例について図７を用いて説明する。
図７に示すように、基板処理システムは、熱処理装置１００と基板搬送装置２４０とを備えている。また、基板処理システムは、処理済み又は処理前の半導体基板３がセットされるロードロックチャンバ２６０と、処理済み又は処理前の半導体基板３を収納する基板載置室２８０とを備えている。
熱処理装置１００の真空チャンバＤ、基板搬送装置２４０、及びロードロックチャンバ２６０は、スリットバルブにより各々の装置のチャンバが相互に隔離可能に接続されている。なお、図７では、後の説明のため、各々の間のスリットバルブを示している。すなわち、図７には、基板載置室２８０とロードロックチャンバ２６０との間のスリットバルブＶａ、ロードロックチャンバ２６０と搬送チャンバ２４１との間のスリットバルブＶｂ、搬送チャンバ２４１と真空チャンバＤとの間のスリットバルブＶｃを示している。
基板搬送装置２４０の搬送チャンバ２４１内には、半導体基板３を搬送するための搬送手段である搬送ロボット２４２等が設けられている。これにより、各装置のチャンバに対して半導体基板３の搬入及び搬出が可能になっている。
基板搬送室である搬送チャンバ２４１と基板載置室２８０との間には、ロードロックチャンバ２６０が設けられている。ロードロックチャンバ２６０内には、処理済みの半導体基板３が搬送ロボット２４２により搬送チャンバ２４１から搬入されて載置される。また、ロードロックチャンバ２６０内には、未処理の半導体基板３が基板載置室２８０から搬入されて載置される。
基板載置室２８０には、半導体基板３を収容するカセット２８１〜２８４が搭載可能である。基板載置室２８０内には、半導体基板３を搬送するための搬送手段である搬送ロボット２８５等が設けられている。また、基板載置室２８０には、半導体基板３のオリフラやノッチ、及び基板中心をアライメントするためのアライナー（不図示）を設けてもよい。搬送ロボット２８５は、カセット２８１〜２８４のいずれかから未処理の半導体基板３をロードロックチャンバ２６０内に搬入する。また、搬送ロボット２８５は、処理済みの半導体基板３をロードロックチャンバ２６０内から搬出し、所定のカセット２８１〜２８４に収める。
ロードロックチャンバ２６０、及び搬送チャンバ２４１のそれぞれには、各チャンバ内を排気する排気系（不図示）が設けられている。また、ロードロックチャンバ２６０、及び搬送チャンバ２４１のそれぞれには、各チャンバ内にＡｒガス等のガスを導入するガス導入系（不図示）が設けられている。なお、真空チャンバＤの排気系４７及びガス導入系５２については上述したとおりである。上述した制御装置６０は、これらの排気系によるチャンバ内の排気、及びこれらのガス導入系によるチャンバ内へのガス導入を制御可能に構成されている。また、制御装置６０は、搬送ロボット２４２、２８５の動作を制御可能に構成されている。
（半導体基板の熱処理方法）
次に、上記図７に示す基板処理システムにおける熱処理装置１００を用いた本実施形態による半導体基板の熱処理方法について図８Ａ及び図８Ｂを用いて説明する。図８Ａは、本実施形態による半導体基板の熱処理方法の事前準備を示すフローチャートである。図８Ｂは、本実施形態による半導体基板の熱処理方法を示すフローチャートである。
本実施形態による半導体基板の熱処理方法は、分子流領域の圧力を超える圧力でＡｒガスが封止された状態の真空チャンバＤ内において、半導体基板３の熱処理を行うものである。なお、半導体基板３の熱処理の実行に際しては、熱処理装置１００の各部の動作が制御装置６０により制御される。例えば、制御装置６０により、排気系４７による真空チャンバＤ内の排気、ガス導入系５２による真空チャンバＤへのＡｒガスの導入等が制御される。
なお、ガスが封止された状態は、処理室を構成する真空チャンバＤ内に対するガスの導入及び排気が完全に行われていない状態のみならず、半導体基板３の表面のＡｒガスがシリコンの放出を抑制できる程度に維持されていればよい。すなわち、真空チャンバＤに対して極めて低速にガスの排気が行われている場合をも含むものとする。具体的には、真空チャンバＤの容積の０．１％前後が５分で排気されている状態及びこれよりも低速に排気されている状態をも含む。
本実施形態による半導体基板の熱処理方法の行う前には、真空チャンバＤ内の部材に対し脱ガス処理を行うこと等を目的として、事前準備（コンディショニング）が行われる。以下、熱処理前の事前準備について図８Ａを用いて説明する。
まず、ロードロックチャンバ２６０内、搬送チャンバ２４１内、及び真空チャンバＤ内を例えば１０−３Ｐａ以下の高真空に排気する（ステップＳ１０１）。
次いで、スリットバルブＶｃを閉鎖した状態で、基板ホルダユニットＡを加熱位置まで上昇させ（ステップＳ１０２）、加熱ユニットＢにより真空加熱を行う（ステップＳ１０３）。この真空加熱における加熱温度は、基板相当温度で例えば１５００℃以上、具体的には例えば１９００℃とする。基板相当温度とは、基板が基板ホルダユニットに設置された場合に想定される基板の温度である。
次いで、加熱ユニットＢによる加熱を停止して真空加熱を停止し（ステップＳ１０４）、基板ホルダユニットＡを搬送位置まで降下させ（ステップＳ１０５）、その後、真空チャンバＤ内の排気を停止する（ステップＳ１０６）。なお、加熱を停止することに代えて、加熱ユニットＢの加熱機構２８のパワーを低下させて加熱温度を低下させるだけでもよい。
次いで、ガス導入系５２のバルブ５６、５８を開放する。こうして、配管５３を通して、ガス供給源５４のＡｒガスをガス導入口５１から真空チャンバＤ内にＡｒガスを導入する（ステップＳ１０７）。これにより真空チャンバＤ内に導入するＡｒガスは、例えば１０〜１００ｋＰａまでであり、本実施形態では７５ｋＰａを導入している。Ａｒガスを導入した後、バルブ５６、５８を閉鎖して真空チャンバＤ内にＡｒガスを封止する。
なお、ステップＳ１０６とステップＳ１０７とは、上記の順に行う必要はなく、どのような順序で行ってもよく、最終的にＡｒガスの封止状態が得られればよい。
次いで、真空チャンバＤ内にＡｒが封止された状態で、基板ホルダユニットＡを熱処理位置まで上昇させ（ステップＳ１０８）、加熱ユニットＢにより加熱を行う（ステップＳ１０９）。このＡｒガスの封止状態での加熱温度は、基板相当温度で例えば１５００℃以上、具体的には例えば１９００℃とする。
次いで、加熱ユニットＢによる加熱を停止して、Ａｒガスの封止状態での加熱を停止する（ステップＳ１１０）。なお、加熱を停止することに代えて、加熱ユニットＢの加熱機構２８のパワーを低下させて加熱温度を低下させるだけでもよい。続いて、基板ホルダユニットＡを搬送位置まで降下させる（ステップＳ１１１）。
次いで、真空チャンバＤ内の排気を開始する（ステップＳ１１２）。なお、ステップＳ１１０の後にステップＳ１１２を行う必要は必ずしもなく、ステップＳ１１２の後にステップＳ１１０を行ってもよい。この真空チャンバＤ内の排気では、排気系４７のドライポンプ４９及び必要に応じてターボ分子４８を用いて、真空チャンバＤ内を所定の圧力まで排気する。例えば、真空チャンバＤ内の圧力を１０−４Ｐａ〜１０−３Ｐａとする。これにより、真空チャンバＤ内のＨ２Ｏの分圧を例えば１０−５Ｐａ〜１０−4Ｐａとする。このようにＨ２Ｏの分圧を低減しておくことにより、高温下においてもＳｉＣ等の半導体基板３の基板材料と残留水分との反応確率を大幅に低減でき、エッチング反応を抑制することができる。この結果、熱処理後の半導体基板３について、高い表面平坦性を確保しつつ、高い電気的活性化を容易に実現することができる。
次いで、真空チャンバＤ内の排気を停止する（ステップＳ１１３）。
次いで、真空チャンバＤ及び搬送チャンバ２４１内に、それぞれＡｒガスを導入する（ステップＳ１１４）。導入するＡｒガスの圧力は、それぞれ、例えば１ｋＰａ〜１０ｋＰａ、具体的には１ｋＰａとする。
こうして、本実施形態による半導体基板の熱処理方法を行う前の事前準備を終了する。なお、事前準備では、真空加熱及びＡｒガスの封止状態での加熱の両加熱を行う必要は必ずしもない。例えば、真空加熱を行う一方、Ａｒガスの封止状態での加熱を行わなくてもよい。
上記のようにして事前準備を行ったうえで、本実施形態による半導体基板の熱処理方法を行う。以下、本実施形態による半導体基板の熱処理方法について図８Ｂを用いて説明する。
熱処理が行われる半導体基板３には、トレンチが形成されている。半導体基板３は、例えばＳｉＣ膜である。本実施形態では、半導体基板３に形成されたトレンチの開口部及び底部の角張った角部を丸める熱処理を行う。
まず、半導体基板３の投入する前に、必要に応じて、加熱ユニットＢにより真空チャンバＤのチャンバベークを行う（ステップＳ２０１）。このチャンバベークにおける加熱温度は、基板相当温度で例えば１５００℃以上、具体的には例えば１９００℃とする。
次いで、ロードロックチャンバ２６０をベントした後、スリットバルブＶａを開放して、基板載置室２８０からロードロックチャンバ２６０内に半導体基板３を投入する（ステップＳ２０２）。なお、投入する半導体基板３は１枚でも複数枚でもよい。ロードロックチャンバ２６０内に半導体基板３を投入した後、スリットバルブＶａを閉鎖する。
次いで、ロードロックチャンバ２６０内の排気を開始し（ステップＳ２０３）、ロードロックチャンバ２６０内を例えば５０Ｐａ以下まで排気して、ロードロックチャンバ２６０内の排気を停止する（ステップＳ２０４）。
次いで、ロードロックチャンバ２６０内にＡｒガスを導入する（ステップＳ２０５）。導入するＡｒガスの圧力は、例えば１００Ｐａ〜１０ｋＰａとし、具体的には１ｋＰａとする。
次いで、スタンバイ加熱として、加熱ユニットＢによる加熱を行う（ステップＳ２０６）。このスタンバイ加熱における加熱温度は、加熱ユニットＢの加熱機構２８の放熱面温度で例えば１０００〜２０００℃、具体的には例えば１２００℃とする。
次いで、スリットバルブＶｂを開放して、搬送ロボット２４２により、ロードロックチャンバ２６０内から搬送チャンバ２４１内へ半導体基板３を取り出す（ステップＳ２０７）。このとき、ロードロックチャンバ２６０内と搬送チャンバ２４１内とは、互いに同程度の圧力になっている（ステップＳ１１０及びステップＳ２０５を参照）。搬送チャンバ２４１内へ半導体基板３を取り出した後、スリットバルブＶｂを閉鎖する。
次いで、排気系４７又はガス導入系５２を用いて真空チャンバＤ内の圧力の調整を行う（ステップＳ２０８）。これにより、真空チャンバＤ内のＡｒガスの圧力を例えば１ｋＰａ〜１００ｋＰａ、具体的には１０ｋＰａとする。
次いで、図１に示すように、スリットバルブ２０（図７に示すスリットバルブＶｃに相当する）を開放して、搬送チャンバ２４１内から真空チャンバＤ内に半導体基板３を搬送する（ステップＳ２０９）。真空チャンバＤ内に搬送した半導体基板３は、リフトピン８上に載置する。このとき、搬送チャンバ２４１内と真空チャンバＤ内とは、互いに同程度の圧力になっている（ステップＳ１１４及びステップＳ２０８を参照）。また、シャッタ１７は、基板ホルダユニットＡと基板対向面２との間に進出している。真空チャンバＤ内に半導体基板３を搬送した後、スリットバルブ２０（スリットバルブＶｃ）を閉鎖する。
なお、半導体基板３を真空チャンバＤ内に搬送した後に、真空チャンバＤ内の排気を行ってもよい。これにより、事前準備におけるステップＳ１０８により行われる真空チャンバＤ内の排気と同様に、熱処理の際に真空チャンバＤ内に存在する水等の不純物を低減することができる。
次いで、ガス導入系５２のバルブ５６、５８を開放する。こうして真空チャンバＤ内へのＡｒガスの導入を開始し、配管５３を通して、ガス供給源５４のＡｒガスをガス導入口５１から真空チャンバＤ内に導入する（ステップＳ２１０）。このとき、ＭＦＣ５７によりＡｒガスの流量を所定の流量に適宜制御する。また、真空チャンバＤ内に導入されるＡｒガスは、ピュリファイヤー５５により不純物が除去されて真空チャンバＤ内に導入される。
上記のようにガス導入系５２からＡｒガスを導入することにより、真空チャンバＤ内の圧力が所定の圧力になった時点で、バルブ５６、５８を閉鎖する。これにより、真空チャンバＤ内へのＡｒガスの導入を停止する。Ａｒガスの導入を停止する真空チャンバＤ内のＡｒガスの圧力は、例えば１ｋＰａ〜１００ｋＰａとし、具体的には例えば１０ｋＰａとする。こうして、真空チャンバＤ内にＡｒガスを封止する。ここで、真空チャンバＤ内の排気を停止した後に真空チャンバＤ内へのＡｒガスの導入を停止することにより、熱処理前の真空チャンバＤ内の圧力を容易に調整することができる。
なお、真空チャンバＤ内のＡｒガスの圧力は、半導体基板の熱処理温度に応じて適宜設定することができる。より高温な熱処理の場合ほどＡｒガスの圧力をより高圧に設定することにより、半導体基板３の材料の昇華を抑制しつつ、トレンチの角部の丸みを形成することができる。例えば、半導体基板３の熱処理温度が１５００℃以上２０００℃以下、具体的には１６００℃の場合には、Ａｒガスの圧力を１０ｋＰａ以上に設定することができる。
真空チャンバＤ内にＡｒガスを封止した後、シャッタ１７を後退させ、昇降装置Ｅにより基板ホルダユニットＡを上昇させる。上昇する基板ホルダユニットＡの基板ステージ１における基板載置部７で半導体基板３をすくい取った後、さらに基板ホルダユニットＡを熱処理位置まで上昇させる。こうして、図２及び図５に示されるように、半導体基板３をリフトアップして、基板ホルダユニットＡの基板ステージ１と、加熱ユニットＢの基板対向面２とを近接させる（ステップＳ２１１）。このとき、少なくとも半導体基板３は、基板対向面２と非接触状態であることが必要である。基板ステージ１は基板対向面２と接触状態にすることも可能であるが、基板ステージ１と基板ステージ１上の半導体基板３の両者とも基板対向面２とは非接触状態であることが好ましい。基板対向面２と半導体基板３の大きさ、熱処理温度、加熱機構２８の出力等にもよるが、基板対向面２と半導体基板３の間隔は１〜２５ｍｍとすることが好ましい。
本実施形態では、このように、半導体基板３が真空チャンバＤ内に搬送されてリフトピン８上に載置された位置よりも基板対向面２に近接させた熱処理位置で熱処理を行う。すなわち、半導体基板３が真空チャンバＤ内に搬送されて載置された状態(搬送位置)よりも半導体基板３と基板対向面２とを近接させた状態で熱処理を行う。このため、真空チャンバＤ内を広範囲に温度上昇させる必要がなく、高い効率で熱処理を行うことができる。なお、本実施形態では、基板ホルダユニットＡを上昇させることにより、半導体基板３と基板対向面２とを近接させているが、半導体基板３と基板対向面２とを相対的に近接させることができればよい。例えば、基板対向面２を含む加熱ユニットＢが下降することにより基板対向面２と半導体基板３とが近接するように熱処理装置１００を構成することもできる。
また、真空チャンバＤ内にＡｒガスを封止する前に、熱処理の温度を下回る予熱温度に半導体基板３を予熱しておいてもよい。半導体基板３の予熱は、上記のように基板ホルダユニットＡの基板ステージ１と加熱ユニットＢの基板対向面２とを近接させた状態又は近接させる前の状態で、加熱ユニットＢにより行うことができる。上記では、スタンバイ加熱（ステップＳ２０６を参照）がこの予熱に相当する。予熱温度は、半導体基板３がＳｉＣ基板である場合、例えば１７００℃以下、具体的には１２００℃とする。なお、この温度は、加熱ユニットＢの設定温度である。１７００℃以下の温度であれば、ＳｉＣ基板におけるＳｉが昇華する確率は低いためである。こうして熱処理の温度を下回る予熱温度に予熱しておくことで、処理時間を短縮することができる。
また、処理時間を短縮するため、加熱ユニットＢの加熱機構２８の昇温中に、真空チャンバＤ内へのＡｒガスの導入及びその停止により真空チャンバＤ内にＡｒガスを封止してもよい。このように、真空チャンバＤ内にＡｒガスを封止するタイミングは、特定のタイミングに限定されるものではない。Ａｒガスを封止するタイミングは、Ａｒガスを封止された状態で半導体基板３の熱処理を行うことができるものであればよく、熱処理温度に到達するまでに封止が完了していればよい。
次いで、上記のようにして真空チャンバＤ内にＡｒガスが封止された状態で、加熱ユニットＢの加熱機構２８のパワーを上昇させ高温に加熱する。こうして、基板対向面２からの輻射熱により、半導体基板３を熱処理する（ステップＳ２１２）。熱処理時の半導体基板３の温度である半導体基板３の熱処理温度は、例えば１５００℃〜２０００℃、より具体的には１６００℃とする。熱処理では、温度測定器１６で測定される基板ステージ１の温度が所定の熱処理温度になるまで加熱機構２８の加熱を継続する。所定の熱処理温度に達した後、所定の熱処理時間が経過するまでこの温度を保持する。熱処理時間は、例えば１分間〜３０分間とする。
本実施形態による半導体基板の熱処理方法では、上述のように、真空チャンバＤ内にＡｒガスが封止された形態で半導体基板３の熱処理を行う。封止されたＡｒガスの圧力は、分子流領域の圧力を超える圧力、例えば１ｋＰａ〜１００ｋＰａであり、より具体的には１０ｋＰａである。また、封止されたＡｒガスの圧力は、上述のように半導体基板３の熱処理温度に応じて適宜設定することができる。例えば、熱処理温度が１５００℃以上１７５０℃以下の場合には、Ａｒガスの圧力を１０ｋＰａ以上に設定することができる。また、例えば、熱処理温度が１７５０℃よりも高く２０００℃以下の場合には、Ａｒガスの圧力を５０ｋＰａ以上に設定することができる。
このように封止されたＡｒガスの圧力が分子流領域の圧力を超える圧力において、Ａｒガスの圧力が高い雰囲気中で熱処理を行うと、ＳｉＣ基板表面付近において脱離したＳｉ原子とＡｒ原子とが衝突する確率が増加する。この結果、Ｓｉ原子の蒸気圧をＳｉＣ基板表面付近で局所的に上昇させることができる。また、真空チャンバＤ内にＡｒガスが封止されているため、Ａｒガスの流れがＳｉＣ表面で抑制される。このため、加熱によりＳｉＣ基板表面から脱離したＳｉ原子が排気されることなく、ＳｉＣ基板表面付近に留まることになる。この結果、ＳｉＣ基板表面付近のＳｉ原子の蒸気圧が飽和状態となる。すると、ＳｉＣ基板表面のＳｉ原子の脱離が抑制され、ＳｉＣ基板の表面の数層のＳｉ原子のみが脱離するに留まる。さらに、ＳｉＣ表面に留まっているＳｉ原子は、加熱によりえられたエネルギーによりＳｉＣ表面を移動する。このとき、移動したＳｉ原子は、トレンチの開口部及び底部の角張った角部を丸くすることによって、より安定した形状をとることができる。
さらに、本実施形態では、半導体基板３が真空チャンバＤ内に搬送されて載置された状態よりも半導体基板３と加熱ユニットＢの基板対向面２とを近接させた状態で熱処理を行う。このように半導体基板３と基板対向面２とを近接させた状態で熱処理を行うことによって、Ｓｉ原子の脱離を最小限に抑えることができ、処理前のトレンチの開口幅を大幅に広げることなく、トレンチの開口部及び底部の角張った角部を丸くすることができる。
なお、ＳｉＣ基板を用いたトレンチ型のＭＯＳＦＥＴにおけるトレンチ幅は、エッチング前と、角部を丸く処理した後の寸法の差を、トレンチ内部の上部、つまり開口部付近で±１００ｎｍ以下に抑えることが必要とされ、より好ましくは、±５０ｎｍ以下に抑えることが求められる。本実施形態では、トレンチ幅は、エッチング前と、角部を丸く処理した後との寸法の差を±５０ｎｍ以下に抑えることができ、より具体的には−３５ｎｍの寸法差を実現することができる。
上記のようにして半導体基板３の熱処理を行った後、加熱ユニットＢの加熱機構２８をオフにし、自然冷却を開始する。なお、続けて処理すべき半導体基板３がある場合には、加熱ユニットＢによりスタンバイ加熱を行うようにしてもよい。これとともに、昇降装置Ｅにより基板ホルダユニットＡを所定の予備冷却位置まで降下させ、温度測定器１６で測定される基板ステージ１の温度が所定の温度になるまで降温させる。
その後、リフトピン８に半導体基板３を接触させることなく冷却するために、図３に示すように、昇降装置Ｅにより基板ホルダユニットＡを所定の冷却位置までさらに降下させて半導体基板３をリフトダウンする（ステップＳ２１３）。これとともに、冷却機構を有するシャッタ１７を、冷却位置に下降させた基板ホルダユニットＡの基板ステージ１と、加熱ユニットＢの基板対向面２との間に進出させ、冷却を促進する。こうして、冷却位置において、温度測定器１６で測定される基板ステージ１の温度が所定の温度になるまでさらに冷却する。
次いで、基板ホルダユニットＡを搬入出位置まで降下させる。冷却位置から搬入出位置までの降下の間に、半導体基板３はリフトピン８上に移し取られ、取り出しやすい状態となる。
基板ホルダユニットＡが搬入出位置まで降下した後、排気系４７を用いて真空チャンバＤ内の圧力の調整を行う（ステップＳ２１４）。これにより、真空チャンバＤ内のＡｒガスの圧力を例えば１００Ｐａ〜１０ｋＰａとし、具体的には１ｋＰａとする。
次いでスリットバルブ２０（スリットバルブＶｃ）を開放し、搬送チャンバ２４１の搬送ロボット２４２を用いて半導体基板３を真空チャンバＤ内から搬送チャンバ２４１内へ搬送する（ステップＳ２１５）。搬送後、スリットバルブ２０（スリットバルブＶｃ）を閉鎖する。こうして、トレンチの開口部及び底部の角張った角部に丸みをつけた半導体基板３が製造される。
このように真空チャンバＤ内及び搬送チャンバ２４１内の圧力を予め設定することで、半導体基板３の熱処理後、直ちに真空チャンバＤ内から搬送チャンバ２４１内に半導体基板３を搬送することができる。これにより、真空チャンバＤ内からの半導体基板３の搬送を含めた処理時間を短縮することができる。また、この際、両チャンバの圧力が同等であるため、チャンバ間の圧力差に起因するパーティクルの巻き上げ等により熱処理後の半導体基板３が汚染されるのを回避することができる。
次いで、スリットバルブＶｂを開放し、搬送チャンバ２４１内に搬送された半導体基板３を、搬送チャンバ２４１内からロードロックチャンバ２６０内に搬送する（ステップＳ２１６）。
次いで、ロードロックチャンバ２６０内に熱処理すべき次の半導体基板３がある場合（ステップＳ２１７、ＹＥＳ）の場合には、ステップＳ２０７に移行して次の半導体基板３について処理を継続する。
一方、ロードロックチャンバ２６０内に熱処理すべき次の半導体基板３がない場合（ステップＳ２１７、ＮＯ）、スリットバルブＶｂを閉鎖してロードロックチャンバ２６０をベントする。その後、スリットバルブＶａを開放して、ロードロックチャンバ２６０から熱処理後の半導体基板３を取り出す（ステップＳ２１８）。
続いて次ロットの半導体基板３について熱処理の連続処理を行う場合（ステップＳ２１９、ＹＥＳ）には、ステップＳ２０２に移行して次ロットの半導体基板３について処理を継続する。
一方、次ロットの半導体基板３について熱処理の連続処理を行わない場合（ステップＳ２１９、ＮＯ）には、スリットバルブＶａを閉鎖して処理を完了する。
このように、本実施形態によれば、真空チャンバＤ内にＡｒガスを封止した状態で半導体基板３の熱処理を行うので、トレンチ開口部の寸法差を抑制した状態で、生産性を高くし、高価な付帯設備も必要なく、トレンチの開口部及び底部の角張った角部に丸みをつけることができる。
なお、上述した図８Ａ及び図８Ｂに示すプロセスフローは、例示にすぎず、真空チャンバＤ内にＡｒガスを封止した状態を実現するための真空チャンバＤ内の排気及び真空チャンバ内へのＡｒガスの導入の態様は、上述した態様に限定されるものではない。また、熱処理すべき半導体基板３を真空チャンバＤ内へ搬送する際のロードロックチャンバ２６０、搬送チャンバ２４１、及び真空チャンバＤの各チャンバ内の排気及び各チャンバ内へのＡｒガスの導入の態様も、上述した態様に限定されるものではない。また、熱処理後の半導体基板３を真空チャンバＤ内からロードロックチャンバ２６０内に搬送する際の各チャンバ内の排気及び各チャンバ内へのＡｒガスの導入の態様も、上述した態様に限定されるものではない。
また、上述のように真空チャンバＤ内にＡｒガスを封止した状態で熱処理を行うと、昇華したＳｉが排気されないことになる。このため、昇華したＳｉが真空チャンバＤの内壁に付着する。真空チャンバＤの内壁にＳｉが堆積すると、内壁面における輻射の反射率が変化する。このため、加熱ユニットＢの加熱機構２８の温度が同じであっても、熱処理の際の半導体基板３の温度が、熱処理を繰り返し行うことにより変動することがある。このような場合、温度測定器１６等により半導体基板３の温度を検出し、その検出結果に応じて、制御装置６０により加熱機構２８の出力を変化させる。これにより、熱処理の際の半導体基板３の温度の調整し、熱処理の再現性を向上することが可能となる。
（半導体装置及びその製造方法）
上述した本実施形態による半導体基板の熱処理方法は、トレンチを有する半導体基板を用いて半導体装置を製造する際のトレンチの開口部及び底部の角張った角部を丸めることに適用することができる。また、不純物を注入したトレンチを有する半導体基板を用いて半導体装置を製造する際のトレンチの開口部及び底部の角張った角部を丸めると共に不純物の活性化アニールに適用することができる。以下、本実施形態による熱処理方法を適用して製造される半導体装置の具体例について説明する。
図９は、ＳｉＣ基板を用いて製造されるトレンチ型のＭＯＳＦＥＴを示している。図示するように、ｎ＋型ＳｉＣ基板４０１上に、エピタキシャル成長法によりｎ−型ＳｉＣ膜（ドリフト層）４０２を形成する。
次いで、ＳｉＯ２等をエッチングマスク（不図示）として、ドライエッチング法によりドリフト層４０２にトレンチ４０６を形成する。トレンチ４０６を形成した後、フッ酸洗浄等によりエッチングマスクを除去する。
次いで、本実施形態による半導体基板の熱処理方法を用い、ドライエッチング法により形成したトレンチの開口部及び底部の角張った角部に丸みを付ける。
次いで、プラズマＣＶＤ法等を用い、開口したトレンチ４０６にＳｉＯ２（不図示）を埋め込み、不要な部分への不純物の注入を防止する注入抑制層（不図示）を形成する。
ｎ−型ＳｉＣ膜４０２に、ＳｉＯ２等をマスク（不図示）として、ｐ型不純物、例えばアルミニウムをイオン注入し、ｐ型ウェル層（不純物領域）４０３を形成する。
次いで、注入マスクのＳｉＯ２をフッ酸処理等により除去した後、ｐ型ウェル層４０３に、ＳｉＯ２等をマスク（不図示）として、ｎ型不純物、例えば燐をイオン注入し、高濃度のｎ＋型不純物層であるｎ＋型コンタクト層（不純物領域）４０４を形成する。
次いで、注入マスクのＳｉＯ２をフッ酸処理等により除去する。その後、ｐ型ウェル層４０３のｎ＋型コンタクト層４０４の外側に隣接される形で、ＳｉＯ２等をマスク（不図示）として、ｐ型不純物、例えばアルミニウムをイオン注入し、高濃度のｐ＋型不純物層であるｐ＋型コンタクト層（不純物領域）４０５を形成する。
次いで、半導体基板の熱処理を行い、各不純物領域４０３、４０４、４０５中の不純物を活性化する。
次いで、基板表面に形成された変質層を除去するために、例えば、縦型炉にて酸素雰囲気中で１１００℃／３０分程度の酸化処理を行い、犠牲酸化層（不図示）を約５０ｎｍ形成する。
次いで、犠牲酸化層をフッ酸にて洗浄し、清浄なＳｉＣ表面を露出させた後、トレンチ４０６の側面にゲート絶縁膜となるシリコン酸化膜４０７を形成する。シリコン酸化膜４０７を形成した後、ポリシリコン膜で、トレンチ４０６を埋め込む。続いて、このポリシリコン膜をパターニングすることにより、ポリシリコンからなるゲート電極４０８を形成する。
次いで、電極、層間絶縁膜、配線等（不図示）を形成してトレンチ型のｎ型ＭＯＳＦＥＴが製造される。こうして製造されるトレンチ型のｎ型ＭＯＳＦＥＴでは、ＳｉＣ基板４０１の底面側がドレインとして機能する。また、シリコン酸化膜４０７の周囲に形成されたｎ＋型コンタクト層４０４がソースとして機能する。また、チャネル４０９は、ゲート電極４０８への電圧印加により、ｐ型ウェル層４０３とシリコン酸化膜４０７との間に形成され、キャリアはトレンチ４０６に沿って基板表面に対して垂直方向に移動する。
なお、本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、トレンチの開口部及び底部の角張った角部に丸みを付けてから不純物をイオン注入し、熱処理により不純物の活性化を行ったが、トレンチの開口部及び底部の角張った角部に丸みを付ける処理と不純物の活性化とを同時に熱処理で行ってもよい。また、本実施形態ではトレンチが形成されたＳｉＣ基板に対して熱処理を行い、トレンチの開口部及び底部の角張った角部を丸くする処理について説明したが、これに限らず、凹部が形成された半導体基板に対しても適用可能である。さらに、スルーホールが形成された半導体基板に本実施形態の熱処理を適用すれば、スルーホールの開口部の角張った角部を丸くできる。
また、上記実施形態では、真空チャンバＤ内にＡｒガスを封止する場合を主な例として説明したが、上述のように、真空チャンバＤ内に封止するガスはＡｒガスに限定されるものではない。真空チャンバＤ内に封止するガスは、熱処理すべき半導体基板の材料と反応しないか、反応性に乏しいものであればよく、他の不活性ガスを用いてもよい。
（実施例１）
実施例１では、ＳｉＣ基板として、エピタキシャル成長したＳｉＣ結晶層を表面層として有するものを用意した。このＳｉＣ表面層に形成されたＳｉＯ２マスクを用いてＳｉＣをドライエッチング法によりトレンチを形成し、フッ酸洗浄によりＳｉＯ２マスクを除去したものを用意した。
まず、予めロードロックチャンバ２６０、搬送チャンバ２４１、プロセスチャンバとしての真空チャンバＤ等のチャンバを１０−３Ｐａ以下の高真空に排気した。さらに、真空チャンバＤをターボ分子ポンプ４８で排気しつつ、加熱機構２８を１５００℃以上に加熱することで、加熱機構２８、チャンバ、基板ホルダユニットＡ等から十分な脱ガスを行った。
脱ガスが完了した後、真空チャンバＤ及び搬送チャンバ２４１のターボ分子ポンプを停止させるか排気用のメインバルブを閉じた状態で、真空チャンバＤ内及び搬送チャンバ２４１内にＡｒガスを１ｋＰａになるまで注入した。次いで、Ａｒガス導入用バルブを閉鎖して、真空チャンバＤ内及び搬送チャンバ２４１内にＡｒガスを封止した。
上記のようにしてＡｒガスを封止した状態で、真空チャンバＤの基板ホルダユニットＡを基板の搬入出位置まで降下させた。続いて、シャッタ１７を基板ホルダユニットＡと加熱ユニットＢとの間に進出させ、加熱ユニットＢの加熱機構２８の放熱面温度が１２００℃になるまで予め加熱した。
次いで、ロードロックチャンバ２６０をＡｒガス又は窒素（Ｎ２）ガスでベントし、上記ＳｉＣ基板をロードロックチャンバ２６０内にセットした。続いて、ロードロックチャンバ２６０内を１０Ｐａ程度までドライポンプで排気した後、その排気バルブを閉鎖した。その後、ロードロックチャンバ２６０内にＡｒガスを１ｋＰａまで注入し、ロードロックチャンバ２６０内をＡｒガスで封止した。
次いで、チャンバ間のスリットバルブＶｂ、Ｖｃを開放し、搬送チャンバ２４１の搬送ロボット２４２を介して、ロードロックチャンバ２６０内のＳｉＣ基板を真空チャンバＤ内に搬送した。このとき、ロードロックチャンバ２６０、搬送チャンバ２４１、及び真空チャンバＤが同一圧力になっているため、搬送に際してスリットバルブを開放してもパーティクルの巻き上げや、ＳｉＣ基板にズレを生じることはなかった。ＳｉＣ基板の搬送後、真空チャンバＤの搬入出用のスリットバルブＶｂ、Ｖｃを閉鎖した。
次いで、真空チャンバＤへＡｒガスを１０ｋＰａになるまで導入し、ガス導入バルブを閉じて、Ａｒ封止を行った。基板ホルダユニットＡと加熱ユニットＢとの間からシャッタ１７を後退させ、基板ホルダユニットＡを熱処理位置まで上昇させた。続いて、加熱ユニットＢの加熱機構２８により、ＳｉＣ基板の温度が１６００℃になるまで昇温し、５分間保持した。
こうしてＳｉＣ基板の熱処理が完了した後、冷却位置に基板ホルダユニットＡを降下させ、ＳｉＣ基板の温度が１４００℃程度になるまで冷却した。その後、基板ホルダユニットＡを搬入出位置まで降下させ、シャッタ１７を基板ホルダユニットＡと加熱ユニットＢとの間に進出させた。この冷却時間の間に排気系４７により、真空チャンバＤの圧力が１ｋＰａになるように排気した。
次いで、スリットバルブＶｂ、Ｖｃを開放し、ＳｉＣ基板を搬送チャンバ２４１の搬送ロボット２４２を介してロードロックチャンバ２６０へ搬送した。続いて、ロードロックチャンバ２６０をベントし、ＳｉＣ基板をロードロックチャンバ２６０から取り出した。このように、ＳｉＣ基板のトレンチの角を丸める熱処理を行った。
上記熱処理前後のＳｉＣ基板のトレンチの断面を走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）により、トレンチの開口部の角部と底部の角部の形状及びトレンチ内部の上部、中間部、底部の幅を測定した。図１０及び表１に示す通り、処理前トレンチの形状は、トレンチの開口部の角部と底部の角部が角張っており、トレンチ内部の上部、中間部、底部の幅は、１３６６ｎｍ、１２８６ｎｍ、１０５９ｎｍであった。本実施例による処理後のトレンチの形状を図１１及び表１に示すように、トレンチ開口部の角部と底部との角部の形状は丸まっており、トレンチ内部の上部、中間部、底部の幅は、１３３１ｎｍ、１１９９ｎｍ、１０３６ｎｍであり、トレンチ幅の変動は小さく、トレンチ開口部の角部と底部の角部との形状は丸まっており、トレンチ上部のトレンチ幅の変動は−３５ｎｍであり、トレンチを形状制御性よく処理できていることが分かる。なお、トレンチ内部の上部、底部の幅は、トレンチ側壁の接線の間の幅を測定した。
（実施例２）
実施例２では、実施例１と同様にトレンチを有したＳｉＣ基板を用意した。実施例２は、実施例１の処理と比べてＳｉＣ基板の１６００℃での保持時間を３０分とした処理である。
上記熱処理前後のＳｉＣ基板のトレンチの断面を走査型電子顕微鏡により、トレンチ開口部の角部と底部の角部の形状及びトレンチ内部の上部、中間部、底部の幅を測定した。図１０及び表１に示す通り、処理前のトレンチの形状は、トレンチ開口部の角部と底部の角部の形状は角張っており、トレンチ内部の上部、中間部、底部の幅は、１３６６ｎｍ、１２８６ｎｍ、１０５９ｎｍであった。本実施例による処理後のトレンチの形状は図１２及び表１に示すように、トレンチの開口部の角部及び底部の角部の形状は丸まっており、トレンチ内部の上部、中間部、底部の幅は、１３９４ｎｍ、１２５１ｎｍ、１０７６ｎｍであり、トレンチ幅の変動は小さく、トレンチの開口部の角部と底部の角部の形状は丸まっており、トレンチ上部のトレンチ幅の変動は＋２８ｎｍであり、トレンチを形状制御性よく処理できていることが分かる。
（比較例１）
比較例１では、実施例１と同様にトレンチを有したＳｉＣ基板を用意した。
実施例１と異なり、Ａｒガス封止を行わずＡｒガスをフローさせて、真空チャンバＤ内部のＡｒガスの圧力を１０ｋＰａとして、ＳｉＣ基板を１６００℃で５分間熱処理した。
上記熱処理前後のＳｉＣ基板のトレンチの断面を走査型電子顕微鏡により、トレンチ開口部の角部と底部の角部の形状及びトレンチ内部の上部、中間部、底部の幅を測定した。図１０に示す通り、処理前のトレンチの形状は、トレンチ開口部の角部と底部の角部の形状は角張っており、トレンチ内部の上部、中間部、底部の幅は、１３６６ｎｍ、１２８６ｎｍ、１０５９ｎｍであった。本実施例による処理後のトレンチの形状を図１３及び表１に示すように、トレンチの開口部の角部は変形後退し、底部の角部の形状は大きく丸まっていた。また、トレンチ内部の上部、中間部、底部の幅は、１４３０ｎｍ、１３３４ｎｍ、１１３９ｎｍであり、トレンチ幅が全体に広がり、底面及び側面に凹凸が発生していた。
（比較例２）
比較例２では、実施例１と同様にトレンチを有したＳｉＣ基板を用意した。
実施例１と異なり、真空チャンバＤ内部のＡｒガスの封止圧力を１００Ｐａとして、ＳｉＣ基板を１６００℃で５分間熱処理した。
上記熱処理前後のＳｉＣ基板のトレンチの断面を走査型電子顕微鏡により、トレンチ開口部の角部と底部の角部の形状及びトレンチ内部の上部、中間部、底部の幅を測定した。図１０に示す通り、処理前のトレンチの形状は、トレンチの開口部の角部と底部の角部の形状は角張っており、トレンチ内部の上部、中間部、底部の幅は、１３６６ｎｍ、１２８６ｎｍ、１０５９ｎｍであった。本実施例による処理後のトレンチの形状を図１４及び表１に示すように、トレンチ開口部の角部は角張っているままであり、底部の角部の形状は丸まっているもののトレンチ内部の上部、中間部、底部の幅は、１４８６ｎｍ、１３０３ｎｍ、１０８４ｎｍであり、トレンチ幅が全体に広がりトレンチ側面からＳｉ原子の抜けた層が観察された。
Figure 0006530377

Claims (6)

  1. 処理室内の排気を停止又は極めて低速にした状態であって、
    分子流領域の圧力を超える圧力の不活性ガスが半導体基板に形成された凹部の表面を封止した状態であって、
    前記凹部は角部を有しており、
    前記半導体基板の熱処理の温度は１５００℃以上２０００℃以下であって、
    前記半導体基板は、ＳｉＣ基板であって、
    前記封止した状態は、前記処理室内へのガスの導入が完全に行われておらず、かつ、排 気が完全に行われていない状態又は極めて低速に排気した状態であって、
    前記半導体基板に対向する基板対向面を有した状態であって、
    前記半導体基板と前記基板対向面が近接した状態であって、
    前記近接した状態は、１〜２５ｍｍの距離範囲である、状態で、
    前記半導体基板に対して前記熱処理を行うことを特徴とする半導体基板の凹部の角部を 丸める方法。
  2. 前記半導体基板に対向して放熱により前記半導体基板を加熱する前記基板対向面を有する加熱手段を用い、前記半導体基板が前記処理室内に搬送されて載置された第１の状態よりも前記半導体基板と前記基板対向面とを近接させた第２の状態で、前記半導体基板の前記熱処理を行うことを特徴とする請求項１記載の半導体基板の凹部の角部を丸める方法。
  3. 前記熱処理における前記半導体基板の熱処理温度が１５００℃以上であり、１７５０℃以下である場合には、前記処理室内に封止された前記不活性ガスの圧力を１０ｋＰａ以上に設定し、
    前記熱処理における前記半導体基板の熱処理温度が１７５０℃よりも高く、２０００℃以下である場合には、前記処理室内に封止された前記不活性ガスの圧力を５０ｋＰａ以上に設定することを特徴とする請求項１記載の半導体基板の凹部の角部を丸める方法。
  4. 前記凹部は、前記半導体基板に形成されたトレンチであることを特徴とする請求項１に記載の半導体基板の凹部の角部を丸める方法。
  5. 半導体基板の熱処理を行うための処理室と、
    前記処理室内に設けられた加熱手段と、
    前記半導体基板に対向する基板対向面と、
    前記加熱手段により前記半導体基板に対して前記熱処理を実行する制御装置と
    を有し、
    前記半導体基板は、ＳｉＣ基板であって、
    前記半導体基板は、凹部を有しており、
    前記凹部は角部を有しており、
    前記制御装置は、
    前記処理室内の排気を停止又は極めて低速にした状態であって、
    分子流領域の圧力を超える圧力の不活性ガスが前記凹部の表面を封止した状態であって 、
    前記半導体基板の前記熱処理の温度は１５００℃以上２０００℃以下であって、

    前記封止した状態は、前記処理室内へのガスの導入が完全に行われておらず、かつ、排 気が完全に行われていない状態又は極めて低速に排気した状態であって、
    前記半導体基板と前記基板対向面が近接した状態であって、
    前記近接した状態は、１〜２５ｍｍの距離範囲である、状態で、
    前記半導体基板に対して前記熱処理を実行することを特徴とする半導体基板の凹部の角 部を丸める装置。
  6. 前記加熱手段は、前記半導体基板に対向して放熱により前記半導体基板を加熱する前記基板対向面を有し、
    前記制御装置は、前記半導体基板が前記処理室内に搬送されて載置された第１の状態よりも前記半導体基板と前記基板対向面とを近接させた第２の状態で、前記半導体基板の前記熱処理を実行することを特徴とする請求項５記載の半導体基板の凹部の角部を丸める装置。
JP2016510039A 2014-03-24 2015-03-24 半導体基板の凹部の角部を丸める方法及び装置 Active JP6530377B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014060584 2014-03-24
JP2014060584 2014-03-24
PCT/JP2015/001686 WO2015146162A1 (ja) 2014-03-24 2015-03-24 半導体基板の熱処理方法及び熱処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019026752A Division JP6668521B2 (ja) 2014-03-24 2019-02-18 半導体基板の熱処理方法及び熱処理装置

Publications (2)

Publication Number Publication Date
JPWO2015146162A1 JPWO2015146162A1 (ja) 2017-04-13
JP6530377B2 true JP6530377B2 (ja) 2019-06-12

Family

ID=54194706

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016510039A Active JP6530377B2 (ja) 2014-03-24 2015-03-24 半導体基板の凹部の角部を丸める方法及び装置
JP2016510038A Active JP6588423B2 (ja) 2014-03-24 2015-03-24 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2019026752A Active JP6668521B2 (ja) 2014-03-24 2019-02-18 半導体基板の熱処理方法及び熱処理装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2016510038A Active JP6588423B2 (ja) 2014-03-24 2015-03-24 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
JP2019026752A Active JP6668521B2 (ja) 2014-03-24 2019-02-18 半導体基板の熱処理方法及び熱処理装置

Country Status (3)

Country Link
US (1) US9991119B2 (ja)
JP (3) JP6530377B2 (ja)
WO (2) WO2015146162A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6530377B2 (ja) 2014-03-24 2019-06-12 キヤノンアネルバ株式会社 半導体基板の凹部の角部を丸める方法及び装置
JP2016162918A (ja) * 2015-03-03 2016-09-05 トヨタ自動車株式会社 半導体装置の製造方法
CN104894534B (zh) * 2015-06-26 2017-12-29 京东方科技集团股份有限公司 气相沉积设备
JP6493339B2 (ja) * 2016-08-26 2019-04-03 村田機械株式会社 搬送容器、及び収容物の移載方法
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102161247B1 (ko) 2018-12-10 2020-09-29 경기도 베이커리 소재용 효소 처리 콩 분말 제조 및 이를 이용한 마카롱의 제조방법
JP7389239B2 (ja) * 2019-09-10 2023-11-29 コリア エレクトロテクノロジー リサーチ インスティテュート トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法
DE102022002762A1 (de) * 2022-07-29 2024-02-01 centrotherm international AG Reinigungsverfahren zum Reinigen eines Hochtemperaturofens

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308029A (ja) * 2000-04-20 2001-11-02 Kobe Steel Ltd 金属配線膜の形成方法
JP4123961B2 (ja) * 2002-03-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4376505B2 (ja) * 2002-10-30 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3741283B2 (ja) * 2003-03-10 2006-02-01 学校法人関西学院 熱処理装置及びそれを用いた熱処理方法
JP4418794B2 (ja) * 2004-02-06 2010-02-24 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP2007335649A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 炭化シリコン半導体基板の加熱方法
JP5509520B2 (ja) * 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
JP4712731B2 (ja) * 2007-01-25 2011-06-29 株式会社アルバック 搬送ロボット、真空装置
JPWO2008123111A1 (ja) * 2007-03-20 2010-07-15 キヤノンアネルバ株式会社 基板加熱処理装置及び基板加熱処理方法
US20100025695A1 (en) * 2007-04-20 2010-02-04 Canon Anelva Corporation Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP4992695B2 (ja) * 2007-12-14 2012-08-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP4617364B2 (ja) 2008-02-29 2011-01-26 キヤノンアネルバ株式会社 基板加熱装置及び処理方法
JP5092868B2 (ja) * 2008-04-18 2012-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5589263B2 (ja) * 2008-05-29 2014-09-17 富士電機株式会社 炭化珪素半導体基板のトレンチ形成方法
JP4582816B2 (ja) 2008-06-27 2010-11-17 キヤノンアネルバ株式会社 真空加熱装置
JP5620090B2 (ja) 2008-12-15 2014-11-05 キヤノンアネルバ株式会社 基板処理装置、熱処理基板の製造方法及び半導体デバイスの製造方法
JP5438992B2 (ja) * 2009-02-20 2014-03-12 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP2010205922A (ja) * 2009-03-03 2010-09-16 Canon Anelva Corp 基板熱処理装置及び基板の製造方法
JP5406279B2 (ja) 2009-03-26 2014-02-05 キヤノンアネルバ株式会社 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法
JP2010251718A (ja) 2009-03-27 2010-11-04 Canon Anelva Corp 加熱装置の温度制御方法及び記憶媒体
CN102473641B (zh) 2009-08-04 2015-04-22 佳能安内华股份有限公司 热处理设备以及半导体装置制造方法
WO2011077702A1 (ja) 2009-12-25 2011-06-30 キヤノンアネルバ株式会社 基板加熱処理装置の温度制御方法、半導体デバイスの製造方法、基板加熱処理装置の温度制御プログラム及び記録媒体
US8691676B2 (en) 2010-08-09 2014-04-08 Canon Anelva Corporation Substrate heat treating apparatus, temperature control method of substrate heat treating apparatus, manufacturing method of semiconductor device, temperature control program of substrate heat treating apparatus, and recording medium
JP5673107B2 (ja) * 2011-01-05 2015-02-18 富士電機株式会社 炭化珪素半導体デバイスの作製方法
JP2012227473A (ja) * 2011-04-22 2012-11-15 Ulvac Japan Ltd 半導体装置の製造方法
WO2013042333A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP6017127B2 (ja) 2011-09-30 2016-10-26 株式会社東芝 炭化珪素半導体装置
CN104040691B (zh) * 2011-12-27 2016-09-07 佳能安内华股份有限公司 基板热处理装置
JP6530377B2 (ja) 2014-03-24 2019-06-12 キヤノンアネルバ株式会社 半導体基板の凹部の角部を丸める方法及び装置

Also Published As

Publication number Publication date
US9991119B2 (en) 2018-06-05
WO2015146162A1 (ja) 2015-10-01
JP2019091930A (ja) 2019-06-13
JP6588423B2 (ja) 2019-10-09
JP6668521B2 (ja) 2020-03-18
WO2015146161A1 (ja) 2015-10-01
JPWO2015146162A1 (ja) 2017-04-13
US20170011921A1 (en) 2017-01-12
JPWO2015146161A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6530377B2 (ja) 半導体基板の凹部の角部を丸める方法及び装置
US9653318B2 (en) Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US9768013B2 (en) Apparatus and method for selective deposition
US8090245B2 (en) Apparatus for heat-treating substrate and method for heat-treating substrate
KR100931765B1 (ko) Ｎｈ3-ｎｆ3 화학물질을 이용하는 산화물 식각
TWI763653B (zh) 基板處理裝置
US20120285621A1 (en) Semiconductor chamber apparatus for dielectric processing
KR100937297B1 (ko) 기판 가열 장치 및 반도체 제조 방법
JP2011508433A (ja) 自然酸化物の成長を低減するためのプラズマクリーンプロセスによるパッシベーション層の形成
JP2016528734A (ja) エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置
US20120220116A1 (en) Dry Chemical Cleaning For Semiconductor Processing
US20080233764A1 (en) Formation of Gate Insulation Film
JP6793031B2 (ja) 基板処理装置および基板処理方法、ならびに基板処理システム
TW200845229A (en) Integrated hydrogen anneal and gate oxidation for improved gate oxide integrity
JP6005966B2 (ja) 熱処理装置および熱処理方法
JP4582816B2 (ja) 真空加熱装置
US20210035814A1 (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
JP5478041B2 (ja) アニール装置、熱処理方法
KR20220143082A (ko) 유동성 갭 충전 막을 위한 다단계 프로세스
JP2008283143A (ja) 処理装置、トランジスタ製造方法
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
US9852903B2 (en) System and method in indium-gallium-arsenide channel height control for sub 7nm FinFET
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
JP2008182194A (ja) 半導体装置の製造方法
WO2017110335A1 (ja) 基板処理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190516

R150 Certificate of patent or registration of utility model

Ref document number: 6530377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250