KR20080053212A - 기판 가열 장치 및 반도체 제조 방법 - Google Patents

기판 가열 장치 및 반도체 제조 방법 Download PDF

Info

Publication number
KR20080053212A
KR20080053212A KR1020070126571A KR20070126571A KR20080053212A KR 20080053212 A KR20080053212 A KR 20080053212A KR 1020070126571 A KR1020070126571 A KR 1020070126571A KR 20070126571 A KR20070126571 A KR 20070126571A KR 20080053212 A KR20080053212 A KR 20080053212A
Authority
KR
South Korea
Prior art keywords
substrate
heating
susceptor
process chamber
space
Prior art date
Application number
KR1020070126571A
Other languages
English (en)
Other versions
KR100937297B1 (ko
Inventor
마사미 시바가끼
겐지 누마지리
아끼히로 에가미
아끼라 구마가이
스스무 아끼야마
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20080053212A publication Critical patent/KR20080053212A/ko
Application granted granted Critical
Publication of KR100937297B1 publication Critical patent/KR100937297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명의 배기될 수 있는 프로세스 챔버 내에 위치되는 기판을 가열하기 위한 가열 유닛을 구비한 기판 가열 장치는 가열 유닛과 기판 사이에 설치되며 기판이 그 상에 장착되는 서셉터, 및 서셉터와 대향하여 설치되어 기판이 그들 사이에 개재되며 서셉터를 통해 가열 유닛으로부터의 열을 수용하는 열 수용 부재를 포함한다. 열 수용 부재와 기판 사이에 형성된 공간이 프로세스 챔버 내의 공간과 연통하게 하는 통기 부분이 형성된다.
반도체, 기판, 프로세스 챔버, 서셉터, 열 수용 부재, 통기 부분

Description

기판 가열 장치 및 반도체 제조 방법 {SUBSTRATE HEATING APPARATUS AND SEMICONDUCTOR FABRICATION METHOD}
본 발명은 반도체 기판 가열 공정에서 이용되는 기판 가열 장치 및 반도체 제조 방법에 관한 것이다.
반도체 기판을 고온에서 처리하기 위한 어닐링은 통상적으로 널리 이용되고 있다. 예를 들어 이온 주입에 의해 유발된 결정 결함을 회복시키기 위한, 예컨대 급속 열 처리(급속 열적 어닐링) 및 이온-주입된 불순물을 활성화시키는 공정이 널리 실시되고 있다.
탄화규소(SiC) 기판이 이용되는 경우에, 예를 들어, 재료 특성이 열적 확산을 억제하고, 국부적인(local) 도펀트 제어가 이온 주입을 이용한다. 그러나, 높은 에너지로 가속된 불순물 이온을 주입할 때 SiC 결정이 종종 파괴된다. 고온의 가열 공정을 실시하여, 거의 비정질화된 SiC를 재결정화함으로써, 주입된 불순물을 전기적으로 활성화시킨다.
이러한 기판 가열 공정은 반도체 제조 장치에 의해 실시되거나, 또는 기판 가열 장치에 의해 반도체 제조 단계 중에 실시되며, 기판 가열 장치는 배기될 수 있는 프로세스 챔버 내에 배치된 기판을 가열하기 위한 가열 수단을 포함하고 가열 수단에 의해 프로세스 챔버 내에 배치된 기판을 가열한다.
예를 들어, 도1에서는 기판 가열 장치로 통상적으로 공지된 장치가 도면부호 100으로 표시되어 있다. 기판 가열 장치(100)에서, 배기 수단(도시 안됨)에 의해 배기될 수 있는 프로세스 챔버(101)의 서셉터(suscepter; 102) 내에 설치된 가열 수단(104)이 그 서셉터(102) 상에 배치된 기판(103)을 가열한다.
가열 수단(104)으로서, 고주파 유도 가열 수단, 전자 충격(electron bombardment) 가열을 위한 열전자 발생 수단, 적외선 램프 등이 이용된다.
반도체 기판의 가열 공정, 특히 SiC 기판의 가열 공정은 약 1,500℃ 내지 2,000℃의 고온에서 실시된다.
이러한 기판 가열 공정에서, 도1에 도시된 바와 같은 기판 가열 장치(100)는 기판(103)을 매우 균일하게 가열하지 못한다.
따라서, 도2a 및 도2b에 도시된 바와 같은 기판 가열 장치(110)가 제안되었다(국제 공개 공보 WO2006/043530 참조).
기판 가열 장치(110)는 배기될 수 있는 프로세스 챔버(101) 내에 위치된 기판(103)을 가열하기 위한 가열 수단(104)을 포함하고, 가열 수단(104)을 이용하여 프로세스 챔버(101) 내에 위치된 기판(103)을 가열한다. 도2a 및 도2b에 도시된 실시예에서, 서셉터(102)가 가열 수단(104)과 기판(103) 사이에 설치된다. 기본적인 구조 및 형태는 도1에 도시된 기판 가열 장치(100)와 같다.
도2a 및 도2b에 도시된 기판 가열 장치(110)와 도1에 도시된 기판 가열 장 치(100)의 차이점은, 서셉터(102)를 통한 가열 수단(104)으로부터의 열을 수용하기 위한 열 수용 부재가 서셉터(102)에 대향하여 설치된다는 것이며, 이때 기판(103)은 그들 사이에 개재된다.
도2a 및 도2b에 도시된 실시예에서, 이러한 열 수용 부재는 캡(107)이며, 그러한 캡은 서셉터(102) 상의 기판(103)을 위로부터 덮음으로써 프로세스 챔버(101) 내의 공간(113b)으로부터 기판(103)을 격리시킨다.
서셉터(102)를 통해 가열 수단(104)으로부터 열을 수용하는 캡(107)과 같은 열 수용 부재는 서셉터(102)에 대향하여 설치되며, 이때 기판(103)이 그들 사이에 개재된다. 도2a 및 도2b에 도시된 기판 가열 장치(110)는 기판(103)을 균일하게 가열하는 주목할 만한 효과를 달성할 수 있는데, 이는 기판(103)이 서셉터(102) 및 캡(107)에 의해 형성된 폐쇄 공간(113a) 내에 위치되기 때문이다.
도2a 및 도2b에 도시된 종래의 기판 가열 장치(110)는, 기판(103)을 균일하게 가열하는 놀라운 효과를 얻을 수 있지만, SiC 기판과 같은 반도체 기판이 약 1,500℃ 내지 2,000℃의 고온에서 가열될 때 기판(103) 상에 표면 거칠어짐(roughness)이 종종 발생된다.
거칠어진 표면을 갖는 SiC 기판이 MOSFET(MOS Field Effect Transistor)에서 사용되는 경우에, MOSFET 내의 채널 이동도(mobility)가 감소된다.
즉, 거칠어진 표면을 갖는 SiC 기판을 이용하여 MOSFET 등을 형성할 때, 게이트 절연 필름 등이 SiC 기판의 거칠어진 표면 상에 형성되어, 양호한 계면(interface)을 얻을 수 없게 된다. 결과적으로, 트랜지스터로서의 기능이 저하 된다. 또한, 금속을 이용하여 단순히 접점(contact)을 형성하는 경우에도, 만약 금속이 거칠어진 표면과 접촉한다면 접촉 저항이 높아질 수 있다.
서셉터(102) 및 캡(107)의 표면들로부터 방출되는 가스가 SiC 기판과 같은 반도체 기판이 고온으로 가열될 때 발생하는 표면 거칠어짐에 영향을 미칠 수도 있다.
따라서, 기판(103)이 그 상에 위치되는, 가열 수단(104)과 기판(103) 사이에 설치된 서셉터(102)의 표면 상에 그리고 기판(103)과 마주하는 열 수용 부재로서의 캡(107)의 표면 상에, 기판 가열 공정 중에 가스를 방출하지 않는 재료로 이루어진 코팅(108 및 109)을 형성하는 것이 제안되었다. 코팅(108 및 109)은 기판 가열 공정 중에 서셉터(102)와 캡(107)으로부터 방출된 가스에 의해 유발되는 기판(103)의 표면 거칠어짐을 억제한다.
기판(103)을 그 사이에 개재시킨 상태로 서셉터(102)에 대향하도록 서셉터(102)를 통해 가열 수단(104)으로부터 열을 수용하는 캡(107)과 같은 열 수용 부재를 설치함으로써, 그리고 기판(103)이 그 상에 위치되는 서셉터(102)의 표면 상에 그리고 기판(103)과 마주하는 캡(107)의 표면 상에, 기판 가열 중에 가스를 방출하지 않는 재료로 이루어진 코팅(108 및 109)을 형성함으로써, 기판(103)을 균일하게 가열하고 표면 거칠어짐을 억제하는 주목할 만한 효과를 달성할 수 있다.
그러나, 코팅(108 및 109)이 형성된 경우에도, 가열 공정 중에 기판(103) 상에 표면 거칠어짐이 발생하는 문제를 완전히 해결하기는 곤란하다. 그에 따라, 본 발명자는 기판을 더욱 균일하게 가열하고 표면 거칠어짐 문제를 더욱 신뢰성 있게 제거하기 위한 광범위한 연구를 수행하였다.
결과적으로, 본 발명자는, 서셉터(102) 및 캡(107)으로부터의 가스 방출을 억제하기 위해 기판 가열 공정 중에 가스를 방출하지 않는 재료로 이루어진 코팅(108 및 109)을 형성하는 경우에도, 캡(107) 등이 불완전하게 코팅된 부분 또는 미세 핀홀(pinhole)을 통해 가스를 방출할 수 있다는 것을 발견하였다. 또한, 본 발명자는, 약 1,500℃ 내지 2,000℃의 고온에서 실시되는 가열 공정 중에 형성된 결정립계로 인해 캡(107) 등이 가스를 방출할 수 있다는 것을 발견하였다.
그러므로, 본 발명의 목적은 균일한 기판 가열 공정을 실시할 수 있으며, 또한 기판 주변 분위기 내의 가스 존재에 의해 유발되는 가열 중의 기판의 표면 거칠어짐을 억제할 수 있는 기판 가열 장치 및 반도체 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에 의해 제안되는 기판 가열 장치 및 반도체 제조 방법은 다음과 같다.
본 발명의 일 태양에 따르면, 배기되도록 된 프로세스 챔버 내에 위치되는 기판에 대해 가열 공정을 수행하기 위한 가열 수단을 갖는 기판 가열 장치가 제공되며, 이 장치는 가열 수단과 기판 사이에 설치되고 기판이 그 상에 장착되는 서셉터, 및 서셉터와 대향하여 설치되어 기판이 그들 사이에 개재되며 서셉터를 통해 가열 수단으로부터의 열을 수용하는 열 수용 부재를 포함하며, 열 수용 부재와 기판 사이에 형성된 공간이 프로세스 챔버 내의 공간과 연통하게 하는 통기 부분이 형성된다.
본 발명의 다른 태양에 따르면, 배기되도록 된 프로세스 챔버 내에 위치되는 기판을 가열하는 기판 가열 단계를 포함하는 반도체 제조 방법이 제공되며, 기판 가열 단계는 가열 수단을 포함하는 서셉터 상에 기판을 위치시키는 단계, 통기 부분을 갖는 열 수용 부재에 의해 기판을 서셉터 위로부터 덮는 단계, 프로세스 챔버를 배기시키는 단계, 및 프로세스 챔버의 내부가 미리 설정된 진공도에 도달한 후 에 가열 수단에 의해 기판을 가열하는 단계를 포함하며, 통기 부분은 열 수용 부재와 기판 사이에 형성된 공간이 프로세스 챔버 내의 공간과 연통하게 하도록 형성되며, 프로세스 챔버의 배기 단계에서, 열 수용 부재와 기판 사이에 형성된 공간 내에서 생성된 가스가 통기 부분을 통해서 배기된다.
본 발명의 또 다른 태양에 따르면, 배기되도록 된 프로세스 챔버 내에 위치되는 기판을 가열하는 기판 가열 단계를 포함하는 반도체 제조 방법이 제공되며, 이 방법은 기판 상에 형성된 에피택셜 층 내로 이온을 주입함으로써 불순물 영역을 형성하는 단계, 및 배기되도록 된 프로세스 챔버 내에 위치된 기판을 가열하기 위한 가열 수단을 구비하는 기판 가열 장치를 이용하여 에피택셜 층 내에 형성된 불순물 영역을 가열하는 단계를 포함하고, 기판 가열 장치는 가열 수단과 기판 사이에 설치되고 기판이 그 상에 장착되는 서셉터, 서셉터와 대향하여 설치되어 기판이 그들 사이에 개재되며 서셉터를 통해 가열 수단으로부터의 열을 수용하는 열 수용 부재, 및 열 수용 부재와 기판 사이에 형성된 공간이 프로세스 챔버 내의 공간과 연통하게 하도록 형성된 통기 부분을 포함한다.
열 수용 부재의 존재로 인해서, 기판의 균일한 가열이 가능하다. 동시에, 통기 부분의 존재로 인해서, 가열 중인 기판 주위의 배출 컨덕턴스(exhaust conductance)가 증대될 수 있으며, 열 수용 부재 등으로부터 기판을 둘러싸는 분위기로 방출되는 가스에 의해 유발되는 기판의 표면 거칠어짐을 억제할 수 있게 된다.
본 발명의 추가적인 특징은 첨부 도면을 참조하는 예시적인 실시예의 다음의 설명으로부터 명확해질 것이다.
이하에서, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명할 것이다. 그러나, 이러한 실시예들에서 설명되는 구성 요소들은 단지 예시적인 것이며, 본 발명의 범위는 이러한 구성 요소들로 제한되지 않는다.
(제1 실시예)
도3a 및 도3b는 본 발명의 바람직한 실시예를 설명하는 도면이다.
도3a에 도시된 기판 가열 장치(10)는 배기 수단(도시 안됨)에 의해 배기될 수 있는 프로세스 챔버(1) 내에 위치된 기판(반도체 기판)(3)을 가열하기 위한 가열 수단(4)을 포함하고, 가열 수단(4)을 이용하여 프로세스 챔버(1) 내에 위치된 기판(3)을 가열한다.
가열 수단(4)은 서셉터(2) 내로 통합되고, 가열되는 기판(3)은 서셉터(2)의 상부 부분 내의 기판 지지부의 상부 표면 상에 위치된다.
이러한 방식으로, 서셉터(2)는 가열 수단(4)과 기판(3) 사이에 설치된다.
또한, 서셉터(2)를 통해 가열 수단(4)으로부터 열을 수용하기 위한 열 수용 부재가 서셉터(2)와 대향하여 설치되며, 이때 기판(3)은 그들 사이에 개재된다.
도3a 및 도3b에 도시된 실시예에서, 이러한 열 수용 부재는 상부 플레이트(7a), 및 상부 플레이트(7a)의 에지로부터 하향 연장하는 원통형 주연벽(7b)을 포함한다. 도3a 및 도3b에 도시된 바와 같이, 열 수용 부재는 캡(7)이며, 이 캡은 서셉터(2) 위로부터 기판(3)을 덮음으로써, 프로세스 챔버(1) 내의 공간(13b)으로부터 기판(3)을 격리시킨다.
캡(7)은 주연벽(7b)을 통해 반경방향으로 연장하는 관통 구멍(11)을 구비한다.
관통 구멍(11)은 열 수용 부재로서의 캡(7)과 기판(3) 사이에 형성된 공간(13a)과, 프로세스 챔버(1) 내의 공간(13b) 사이에 형성된다. 관통 구멍(11)은 열 수용 부재로서의 캡(7)과 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통할 수 있게 하는 통기 부분이 된다.
통기 부분으로서의 복수의 관통 구멍(11)이 주연벽(7b)의 주연방향을 따라 미리 설정된 간격으로 형성될 수 있다.
도3a 및 도3b에 도시된 실시예에서, 가열 수단(4)을 포함하는 서셉터(2) 상에 가열될 기판(3)이 위치된다. 그에 따라, 기판(3)은 서셉터(2)로부터 직접적으로 균일하게 가열된다.
또한, 위로부터 서셉터(2) 상의 기판(3)을 덮는 캡(7)의 상부 플레이트(7a)가 기판(3)과 대향한다. 이는 가열된 기판(3)으로부터의 열의 방사를 억제할 수 있고 기판(3)의 균일한 가열의 효율을 높일 수 있게 되어, 충분한 활성화를 달성할 수 있다.
또한, 열 수용 부재로서의 캡(7)과 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분으로서의 관통 구멍(11)이 캡(7)의 주연벽(7b)에 형성된다. 따라서, 가열 중에 기판(3) 주위의 배출 컨덕 턴스가 증대될 수 있다.
결과적으로, 캡(7)이 물 등을 포함하는 가스를 방출하는 경우에도, 예를 들어, 그러한 가스가 화살표(12)로 표시된 바와 같이 관통 구멍(11)을 통해 즉각적으로 배출된다. 이는, 예를 들어 가열 중에 열 수용 부재로서의 캡(7)으로부터 기판(3) 주변의 분위기로 가스가 방출됨으로써 유발되는 기판에 대한 영향을 억제할 수 있게 한다.
예를 들어, 캡(7)과 기판(3) 사이에 형성된 공간(13a) 내에 잔류 가스가 존재하는 경우에도, 또는 기판 가열 공정 중에 가스를 방출하지 않는 재료로 이루어진 코팅(5)이 공간(13a)과 마주하는 캡(7)의 내측 벽 표면 상에 형성되었음에도 불구하고 불완전한 코팅 등에 의해 가스가 공간(13a) 내로 방출되는 경우에도, 가스는 화살표(12)로 표시된 바와 같이 관통 구멍(11)을 통해 즉각적으로 배출된다. 따라서, 공간(13a) 내로 방출된 가스 분자가 머무는 시간이 짧아질 수 있다.
이는, 캡(7) 등으로부터의 가스 방출에 의해 유발되는 기판(3)에 대한 영향을 억제할 수 있게 하고, 그리고 어떠한 표면 거칠어짐도 없이 균일한 가열 및 충분한 활성화를 달성할 수 있게 한다.
예를 들어, 전자 충격 가열을 위한 열전자 발생 수단 또는 적외선 램프 가열을 위한 적외선 램프를 가열 수단(4)으로서 이용할 수 있다는 것에 유의한다.
서셉터(2) 및 캡(7)은 탄화규소(SiC) 또는 탄소를 이용하여, 보다 바람직하게는 고순도를 갖도록 처리된 탄소를 이용하여 형성될 수 있다.
가열되는 기판(3)이 탄화규소(SiC) 기판일 때, 가열 공정은 종종 2,000℃의 고온에서 실시된다. 이러한 고온 범위에서의 서셉터(2) 및 캡(7)으로부터의 가스 방출은 서셉터(2) 및 캡(7)을 고순도를 갖도록 처리된 SiC 또는 탄소에 의해 형성함으로써 억제될 수 있다.
또한, 도시하지는 않았지만, 기판 가열 공정 중에 가스를 방출하지 않는 재료로 이루어진 코팅을 기판(3)이 그 상에 위치되는, 가열 수단(4)과 기판(3) 사이에 설치된 서셉터(2)의 표면 상에 형성할 수 있고, 기판 가열 공정 중에 가스를 방출하지 않는 재료로 이루어진 코팅(5)을 기판(3)과 마주하는 열 수용 부재로서의 캡(7)의 표면 상에 형성할 수 있다. 이는, 기판 가열 공정 중에 서셉터(2)와 캡(7)으로부터 방출되는 가스에 의해 유발되는 기판(3)의 표면 거칠어짐을 보다 효과적으로 방지할 수 있게 한다.
SiC 기판 등과 같은 반도체 기판의 고온 공정의 처리 조건들을 고려하는 경우, 코팅은, 압력이 10-4 Pa 내지 대기압이고 온도가 800℃ 내지 2,300℃이며 처리 시간이 1,800초 이하일 때 가스를 방출하지 않는 열분해 흑연(pyrolytic graphite) 또는 열분해 탄소와 같은 재료로 제조될 수 있다. 또한, 상기 조건 하에서 가스를 방출하지 않는 한 다양한 다른 재료가 이용될 수 있다.
코팅의 두께는 바람직하게는 20 내지 40 ㎛이다.
전술한 바와 같이, 탄소를 이용하여 서셉터(2) 및 캡(7)을 형성한 후에, 열분해 탄소로 이루어진 코팅 층이 서셉터(2) 및 캡(7)의 표면 상에 형성될 수 있다. 대안적으로, 열분해 탄소를 이용하여 서셉터(2) 및 캡(7)이 형성될 수 있다.
기판(3)을 가열하는 공정이 전술한 바와 같이 실시되고 캡(7)의 온도가 낮아진 후에, 캡(7)이 상기 서셉터(2)로부터 수동으로(수동 장치인 경우) 또는 미리 설정된 전달 기구(transfer mechanims)에 의해(자동 장치인 경우) 제거된다. 이어서, 가열된 기판(3)이 프로세스 챔버(1)로부터 분리된다. 후속하여, 다음으로 가열될 기판(3)이 적재되어 서셉터(2) 상에 위치되며, 도3a에 도시된 바와 같이 캡(7)으로 덮인다. 그 후에, 프로세스 챔버(1)가 배기되고, 가열 수단(4)이 가열 공정을 실시한다.
전술한 바와 같은 본 발명의 기판 가열 장치(10)에서, 열 수용 부재로서의 캡(7)과 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분으로서의 관통 구멍(11)이 형성되어, 가열 중에 기판(3) 주위의 배출 컨덕턴스가 증대된다.
따라서, 캡(7)과 기판(3) 사이에 형성된 공간(13a) 내에 잔류 가스가 존재할 때, 또는 물 등을 포함하는 가스가 캡(7)으로부터 방출될 때, 또는 기판 가열 공정 중에 가스를 방출하지 않는 재료로 이루어진 코팅(5)이 공간(13a)과 마주하는 캡(7)의 내측 벽 표면 상에 형성되었음에도 불구하고 불완전한 코팅 등으로 인해 가스가 공간(13a) 내로 방출되는 경우에도, 가스는 화살표(12)로 표시된 바와 같이 관통 구멍(11)을 통해 즉각적으로 배출된다. 도3a 및 도3b에 도시된 구성은, 공간(13a) 내로 방출된 가스 분자의 잔류 시간을 짧게 할 수 있으며, 그에 따라 가열 중에 캡(7) 등으로부터 기판(3) 주변의 분위기로 가스가 방출됨으로써 유발되는 기판(3)에 대한 영향을 억제할 수 있게 된다.
전술한 기능을 효과적으로 달성하도록 관통 구멍(11)의 크기 및 개수를 결정할 수 있다.
예를 들어, 관통 구멍(11)의 크기 및 개수는 C > 0.01S, 바람직하게 C > 0.1S를 제공하는 개구도가 얻어지도록 결정될 수 있다.
S(리터(L)/초(S))는 프로세스 챔버(1)의 총 배출 속도이다.
C(리터(L)/초(S))는 캡(7)과 기판(3) 사이에 형성된 공간(13a)과 프로세스 챔버(1) 내의 공간(13b) 사이의 배출 속도이다.
즉, 열 수용 부재로서의 캡(7)과 기판(3) 사이에 형성된 공간(13a)과 프로세스 챔버(1) 내의 공간(13b) 사이에 2 자릿수(two-order-of magnitude)의 진공도 편차를 생성할 수 있는 개구도를 얻을 수 있도록 관통 구멍(11)의 크기 및 개수가 결정되는 것이 바람직하다.
열 수용 부재로서의 캡(7)과 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분으로서의 관통 구멍(11)의 개구도로부터 배출 속도(C)가 계산된다는 것에 유의한다.
도4a 내지 도4d는 열 수용 부재로서의 캡(7)이 취할 수 있는 여러 형태를 설명하는 도면이다.
도4a 및 도4b에 도시된 각각의 캡(17)에서, 열 수용 부재로서의 캡(17)과 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분이 캡(17)의 주연벽(17b)에 형성된다.
도4a에 도시된 캡(17)의 하단 부분은, 주연방향을 따라 미리 설정된 간격으 로 정렬된 레그(leg)(18a, 18b, 18c)를 구비한다. 레그(18a, 18b, 18c)들 사이의 공간(19)은 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분으로서 기능한다.
도4b에 도시된 캡(17)은 주연방향으로 미리 설정된 간격을 두고 주연벽(17b)에 형성된 관통 구멍(16b)들을 구비한다. 관통 구멍(16b)은 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분을 형성한다.
도4a 또는 도4b에 도시된 캡(17)을 구비하는 본 발명의 기판 가열 장치(10)에서, 열 수용 부재는 상부 플레이트(17a) 및 상부 플레이트(17a)의 에지로부터 하향 연장하는 원통형 주연벽(17b)을 포함하는 캡(17)이며, 서셉터(2) 위로부터 기판(3)을 덮음으로써 프로세스 챔버(1) 내의 공간(13b)으로부터 기판(3)을 격리시킨다. 그에 따라, 기판(3)으로부터 열이 방사되는 것을 보다 신뢰성 있게 억제할 수 있으며, 그럼으로써 균일한 기판 가열 및 충분한 활성화를 달성할 수 있다.
또한, 공간(19) 또는 관통 구멍(16b)은 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 한다. 이는, 가열 중에 가스가 기판(3) 주위에 장시간 동안 체류하는 것을 방지할 수 있게 하며, 그에 따라 기판(3)의 표면 거칠어짐을 효과적으로 억제할 수 있게 한다.
도4a에 도시된 형태의 제조 단계의 수는 관통 구멍(16b)이 형성된 도4b에 도시된 형태의 수보다 작다는 것에 유의한다.
또한, 종래 기술을 도시한 도2a 및 도2b에서 설명한 바와 같이, 기판 가열 공정 중에 가스를 방출하지 않는 재료로 이루어진 코팅(5)(도3b 참조)을 공간(13a)과 마주하는 캡(17)의 내측 벽 표면 상에 형성하였을 때, 이러한 코팅은 도4b에 도시된 형태에서보다 도4a에 도시된 형태에서 보다 저렴하게 형성될 수 있다는 것에 유의한다.
도4c에 도시된 캡(17)에서, 열 수용 부재로서의 캡(17)과 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분이 캡(17)의 상부 플레이트(17a)에 형성된다.
배출 컨덕턴스가 보다 용이하게 증대될 수 있는데, 이는 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하게 하는 통기 부분이 캡(17)의 상부 플레이트(17a)에 형성되기 때문이다.
도4c에 도시된 실시예에서, 상부 플레이트(17a)에 형성되어 공간(13a) 및 공간(13b)이 서로 연통할 수 있게 하는 통기 부분은 상부 플레이트(17a)의 미리 설정된 위치들에 형성된 복수의 관통 구멍(16b)이다.
도4c에 도시된 실시예에서, 동일한 크기의 관통 구멍(16a)들은 상부 플레이트(17a)의 중심으로부터 반경방향을 따라 동일한 주연방향 위치에서 원주방향을 따라 미리 설정된 간격으로 형성된다.
예를 들어, 중심 부분에 다수의 관통 구멍(16a)을 형성하고 주변 부분에 적은 수의 관통 구멍(16a)을 형성함으로써, 관통 구멍(16a)들의 위치, 크기, 개수 및 면적을 조정하여, 열 분포의 균일성을 개선할 수 있다.
도4d에 도시된 실시예에서, 열 수용 부재는 서셉터(2) 위로부터 기판(3)을 덮음으로써 프로세스 챔버(1) 내의 공간(13b)으로부터 기판(3)을 격리시키는 네트(net) 재료로 제조된 캡-형 부재(17c)이다.
네트 재료를 형성하는 면(15)들 사이에 형성된 메쉬(mesh; 14)는 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분으로서 기능한다.
도4d에 도시된 실시예에서, 열 수용 부재로서 네트 재료로 제조된 캡-형 부재(17c)가 위로부터 기판(3)을 덮도록 서셉터(2) 상에 위치된다. 이는, 가열된 기판(3)으로부터의 열 방사를 억제할 수 있게 하며, 그에 따라 보다 효율적인 가열 및 충분한 활성화가 달성된다.
또한, 배출 컨덕턴스가 보다 용이하게 증대될 수 있는데, 이는 네트 재료로 이루어진 캡-형 부재(17c)의 메쉬(14)가 네트 재료로 이루어진 캡-형 부재(17c)와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통할 수 있게 하는 통기 부분을 형성하기 때문이다.
전술한 바와 같이, 도4a 내지 도4d에 도시된 실시예에서 공간(13a)과 공간(13b)이 서로 연통할 수 있게 하는 통기 부분에 대응하는 공간(도4a), 관통 구멍(16a)(도4b), 관통 구멍(16a)(도4c), 그리고 메쉬(14)(도4d)의 크기, 및 개수 등은 C > 0.01S를 제공하는 개구도가 얻어질 수 있도록 결정될 수 있다.
이러한 다른 예에서도 역시, S(리터(L)/초(S))는 프로세스 챔버(1)의 총 배출 속도이고, C(리터(L)/초(S))는 네트 재료로 이루어진 캡-형 부재(17c)와 기판(3) 사이에 형성된 공간(13a)과 프로세스 챔버(1) 내의 공간(13b) 사이의 배출 속도라는 것에 유의한다.
도3a 및 도3b에 도시된 본 발명의 기판 가열 장치(10)를 이용하는 본 발명의 반도체 제조 방법의 일례를 이하에서 설명할 것이다.
기판 전달 장치(도시 안됨)가 배기될 수 있는 프로세스 챔버(1) 내의 가열 수단(4)을 포함하는 서셉터(2) 상에 가열될 기판(3)(SiC 기판)을 장착한다.
이어서, 통기 부분을 구비하는 열 수용 부재가 서셉터(2)의 위로부터 기판(3)을 덮는다. 보다 구체적으로, 관통 구멍(11)을 구비하는 캡(7)이 서셉터(2)의 위로부터 기판(3)을 덮는다(도3a).
배기 수단(도시 안됨)은 예를 들어 10-4 Pa의 미리 설정된 진공 정도까지 프로세스 챔버(1)를 배기시킨다.
캡(7)과 기판(3) 사이에 형성된 공간(13a) 내에 가스가 존재하는 경우에도, 그러한 가스는 화살표(12)로 표시된 바와 같이 공간(13a)으로부터 프로세스 챔버(1) 내의 공간(13b)으로 즉각적으로 배기되는데, 이는 캡(7)이 관통 구멍(11)을 갖기 때문이다.
후속하여, 가열 수단(4)은 미리 설정된 고온(예를 들어, 2,000℃)에서의 가열 공정을 미리 설정된 시간(예를 들어, 300초) 동안 실시한다.
본 발명의 반도체 제조 방법은 전술한 바와 같은 기판 가열 단계를 포함한다.
가열 공정이 완료되고 캡(7)의 온도가 낮아진 후에, 캡(7)이 서셉터(2) 위로 부터 수동으로(수동 장치인 경우) 또는 미리 설정된 전달 기구에 의해(자동 장치인 경우) 제거되고, 가열된 기판(3)은 프로세스 챔버(1)로부터 분리된다.
이어서, 다음으로 가열될 기판(3)이 프로세스 챔버(1) 내에 적재되어 서셉터(2) 상에 위치된다. 그 후에, 도3a에 도시된 바와 같이 캡(7)이 위치되고, 프로세스 챔버(1)가 배기된다. 검출 수단(도시 안됨)이 프로세스 챔버(1)의 내부가 미리 설정된 진공 상태로 설정되었다는 것을 검출한 때, 가열 수단(4)이 가열 공정을 실시한다.
본 발명자들은 실험을 수행하였는데, 즉, (1) 도3a에 도시된 본 발명의 기판 가열 장치(실시예), (2) 캡(7)에 관통 구멍(11)이 형성되지 않는다는 것을 제외하고는 도3a에 도시된 본 발명의 기판 가열 장치와 동일한 기판 가열 장치(비교예 1), 및 (3) 캡(7)이 사용되지 않는다는 것을 제외하고는 도3a에 도시된 본 발명의 기판 가열 장치와 동일한 기판 가열 장치(비교예 2)를 이용하여 동일한 처리 조건 하에서 SiC 기판 가열 공정을 수행하였다. 그 결과, 다음의 데이터를 얻었다.
AFM 이미지 (RMS 값) 시트 저항 (Sheet Resistance; Rs)
(1) 실시예 0.29 nm 1,780 Ω/□
(2) 비교예 1 1.38 nm 1,570 Ω/□
(3) 비교예 2 0.42 nm 2,040 Ω/□
상기 비교로부터 본 발명에 따른 기판 가열 장치가 표면 거칠어짐 억제 및 기판 가열로 인한 낮은 시트 저항 모두에서 가장 우수한 것으로 확인되었다.
(제2 실시예)
도5a 내지 도5c는 본 발명의 제2 실시예를 설명하는 도면이다.
도5a 내지 도5c에 도시된 제2 실시예에서, 열 수용 부재는 상단부 개구(23) 를 폐쇄하기 위해 원통형 지지 부재(21)의 상단부 개구(23)에 위치된 덮개 부재(22)이다.
즉, 도5a 내지 도5c에 도시된 이러한 실시예에서, 도3 및 도4에 도시된 실시예에서 설명된 캡(7)은 원통형 지지 부재(21) 및 상단부 개구(23)를 폐쇄하기 위해 원통형 지지 부재(21)의 상단부 개구(23) 상에 위치된 덮개 부재(22)를 포함한다.
원통형 지지 부재(21)의 상단부 개구(23)와 하단부 개구(30) 사이의 중간 부분의 내측 주연벽 상에 형성된 단차부(26)는 가열될 기판(3)의 바닥 표면의 에지를 지지한다.
가열될 기판(3)의 바닥 표면의 에지가 단차부(26)에 의해 지지되고 상단 부분(23)이 덮개 부재(22)로 폐쇄되는 원통형 지지 부재(21)는 전달 수단(도시 안됨)에 의해 프로세스 챔버(1) 내로 적재된다. 도5b에 도시된 바와 같이, 지지 부재(21)의 하단부 개구(30)의 면에는 서셉터(2)가 배치된다.
제1 실시예에서 설명한 바와 같이, 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분이 제2 실시예에서도 형성된다.
도5b에 도시된 구성에서, 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분이 덮개 부재(22)에 형성된 복수의 관통 구멍(25)을 포함한다.
화살표(28)로 표시한 바와 같이, 가스는 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)으로부터 관통 구멍(25)을 통해 프로세스 챔버(1) 내의 공간(13b)으 로 배출된다.
도5c에 도시된 구성에서, 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)이 프로세스 챔버(1) 내의 공간(13b)과 연통하도록 하는 통기 부분이 원통형 지지 부재(21)의 중간 부분의 내측 주연벽 상에 형성된 단차부(26)와 상단부 개구(23) 사이의 주연벽에서 주연방향을 따라 미리 설정된 간격으로 형성된 복수의 관통 구멍(27)을 포함한다.
화살표(29)로 표시한 바와 같이, 가스는 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)으로부터 관통 구멍(27)을 통해 프로세스 챔버(1) 내의 공간(13b)으로 배출된다.
도5b에 도시된 구성의 기능 및 효과는 제1 실시예에서 설명되고 도4c에 도시된 캡(17)을 이용하는 기판 가열 장치의 기능 및 효과와 동일하다.
도5c에 도시된 구성의 기능 및 효과는 제1 실시예에서 설명되고 도4a 및 도4b에 도시된 캡(17)을 이용하는 기판 가열 장치의 기능 및 효과와 동일하다.
또한, 도5a 내지 도5c에 도시된 바와 같이, 내측 주연 표면을 향해 경사지고 테이퍼진 드롭-인(drop-in) 구조를 원통형 지지 부재(21)에 제공함으로써 기판(3)과 덮개 부재(22)를 위치시키는 것이 용이해질 수 있다.
또한, 도5a 내지 도5c에 도시된 바와 같이 서셉터(2)의 상부 표면과 기판(3) 사이에 유극(clearance)이 형성된다. 따라서, 도5a 내지 도5c에 도시된 기판(3)의 상부 표면 또는 하부 표면 중 어느 하나가 소자가 형성될 소자 표면(device surface)(기판 표면)으로 선택될 수 있다.
예를 들어, 소자 표면(기판 표면)이 서셉터(2)와 대향하도록 지지 부재(21) 내에 기판(3)을 놓을 경우, 소자 표면(기판 표면)만이 효과적으로 가열될 수 있다.
제1 실시예의 서셉터(2), 캡(7) 등과 유사하게, 원통형 지지 부재(21) 및 덮개 부재(22)는 SiC 또는 탄소, 보다 바람직하게, 고순도를 갖도록 처리된 탄소를 이용하여 형성될 수 있다.
도시하지는 않았지만, 기판 가열 공정 중에 가스를 방출하지 않는 재료(예를 들어, 열분해 흑연 또는 열분해 탄소)로 이루어진 20- 내지 40-㎛ 두께의 코팅을 원통형 지지 부재(21)와 덮개 부재(22)의 표면 상에, 특히 공간(13a)과 마주하는 덮개 부재(22) 및 원통형 지지 부재(21)의 표면들 상에 또한 형성할 수 있다.
이러한 실시예에서, 제1 실시예에서 설명한 바와 같이, 공간(13a)과 공간(13b)이 서로 연통하도록 하는 통기 부분에 대응하는 관통 구멍(25)(도5b; 관통 구멍(27)(도5c))의 크기, 개수 등은 C > 0.01S, 바람직하게 C > 0.1S를 제공하는 개구도가 얻어지도록 결정될 수 있다.
이러한 다른 실시예에서도 역시, S(리터(L)/초(S))는 프로세스 챔버(1)의 총 배출 속도이고, C(리터(L)/초(S))는 열 수용 부재와 기판(3) 사이에 형성된 공간(13a)과 프로세스 챔버(1) 내의 공간(13b) 사이의 배출 속도임에 유의한다.
(제3 실시예)
이하에서는, 도6a 및 도6b를 참조하여, 탄화규소(SiC) 기판(61) 내로 불순물을 주입함으로써 형성되는 웰 영역(62)을 어닐링하는 방법이 설명될 것이다.
희생 산화(sacrificial oxidation) 및 불화수소산 처리를 실시한 후에, SiO2 필름 등이 탄화규소(SiC) 기판(61) 상에 형성되고, 마스크(63)가 리소그래피 및 건식 에칭에 의해 형성되며, 불순물로서의 알루미늄 이온이 이온 주입 장치 등(도시 안됨)에 의해서 주입되어 탄화규소(SiC) 기판(61) 내에 웰 영역(62)을 선택적으로 형성한다(도6a).
이러한 실시예에서, 불순물 소스로서의 TMA(TetraMethyl Aluminum)가 플라즈마에 의해 여기되고, 주입될 Al 이온이 추출기 전극 및 분석기 튜브에 의해 추출되어 주입된다는 것에 유의한다. 그러나, 또한 플라즈마에 의해 소스로서의 알루미늄을 여기시키고, 추출기 전극 및 분석기 튜브에 의해 주입될 알루미늄 이온이 추출되며, 추출된 알루미늄 이온이 이온-주입될 수 있다.
이어서, 마스크가 제거되고, 웰 영역을 활성화시키기 위해 제1 또는 제2 실시예에서 설명된 기판 가열 장치를 이용하여 어닐링이 실시된다.
이러한 실시예에서는 기판 가열 장치가 1,800℃에서 어닐링을 실시하나, 탄화규소(SiC) 기판(61)은 또한 1,500℃ 내지 2,300℃에서 어닐링될 수도 있다.
도7은 반도체 소자 제조 공정의 예로서 탄화규소(SiC)-DMOSFET을 제조하는 공정을 설명하는 도면이다. 단계 a에서, SiC 에피택셜 층이 형성된 SiC 기판(71)이 준비된다. 단계 b에서, 2개의 p-웰을 형성하기 위한 SiO2 마스크(72)가 패터닝에 의해 형성된다. 단계 c에서, Al 이온이 p-웰 영역(73) 내로 주입된다. 단계 d에서, SiO2 마스크(72)가 제거된다. 단계 e에서, 2개의 p-웰 사이의 노출 부분을 갖는 채널 SiO2 마스크(74)가 패터닝에 의해 형성된다. 단계 f에서, N(질소) 이온을 채널 내로 주입함으로써 채널(75)이 형성된다. 단계 g에서, 채널 SiO2 마스크(74)가 제거된다. 단계 h에서, p-웰을 부분적으로 노출시키는 n+ 접점 형성(formation) SiO2 마스크(76)가 형성된다.
단계 i에서, P(인) 이온을 접점 영역(77)으로 주입함으로써 n+ 접점(77)이 형성된다. 단계 j에서, n+ 접점 SiO2 마스크(76)가 제거된다. 단계 k에서, p-웰 내의 n+ 접점 영역을 노출시키기 위해 p+ 접점 SiO2 마스크(78)가 형성된다. 단계 l에서, Al 이온을 p+ 접점 영역(79) 내로 주입함으로써 p+ 접점(79)이 형성된다. 단계 m에서, p+ 접점 SiO2 마스크(78)가 제거된다.
단계 n에서, SiC 기판 상에서 SiC 에피택셜 층 내에 형성된 불순물 영역(73, 75, 77, 79)이 본 발명에 따른 전술한 분위기 내에서의 어닐링에 의해 활성화된다. 단계 o에서, 게이트 산화물 필름(80)이 어닐링된 SiC 기판의 표면 상에 형성된다. 본 발명에 따른 기판 가열 장치를 이용하는 어닐링 공정에 의해 얻어진 높은 편평도의 표면은, 게이트 산화물 필름의 신뢰성을 저하시키지 않고 채널 이동도의 감소를 방지할 수 있게 한다. 마지막으로, 단계 p에서, 소스 전극(81), 게이트 전극(82), 소스 전극(83), 및 드레인 전극(84)을 형성함으로써, SiC-DMOSFET의 구조가 완성된다. 본 발명에 따른 가열 장치를 이용하는 반도체 제조 방법은, 탄화규소 기판을 이용하여, 다이오드, 양극성 트랜지스터, 접합형 전계 효과 트랜지스 터(JFET), MES 전계 효과 트랜지스터 및 MOS 전계 효과 트랜지스터를 제조하는 방법에도 적용될 수 있다.
이상에서 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 설명하였다. 그러나, 본 발명은 그러한 실시예들로 제한되지 않으며, 특허청구범위의 범주의 기재로부터 이해될 수 있는 기술적 범주 내에서 다양한 형태로 변화될 수 있다.
예시적인 실시예를 참조하여 본 발명을 설명하였지만, 본 발명은 개시된 예시로서의 실시예로 한정되지 않는다는 것을 이해하여야 한다. 이하의 특허청구범위의 범주는 가장 넓게 해석되어 이러한 모든 수정과 균등한 구조 및 기능을 포함하고자 한다.
도1은 종래의 기판 가열 장치의 일 실시예의 구조의 개요를 설명하는 단면도.
도2a는 종래의 기판 가열 장치의 다른 실시예의 구조의 개요를 설명하는 단면도.
도2b는 도2a에 도시된 실시예에서 기판과 열 수용 부재 사이에 형성된 공간의 상태를 설명하는 확대도.
도3a는 본 발명에 따른 기판 가열 장치의 제1 실시예의 구조의 개요를 설명하는 단면도.
도3b는 도3a에 도시된 제1 실시예에서 기판과 열 수용 부재 사이에 형성된 공간을 설명하는 확대도.
도4a 내지 도4d는 본 발명의 기판 가열 장치 내의 열 수용 부재의 실시예를 설명하는 사시도.
도5a는 본 발명에 따른 기판 가열 장치의 제2 실시예의 구조의 개요를 설명하는 단면도.
도5b는 도5a에 도시된 제2 실시예의 예를 설명하기 위한, 일부 구조를 부분적으로 생략하고 부분적으로 확대한 단면도.
도5c는 도5a에 도시된 제2 실시예의 다른 예를 설명하기 위한, 일부 구조를 부분적으로 생략하고 부분적으로 확대한 단면도.
도6a 및 도6b는 탄화규소 기판 내로 불순물을 주입함으로써 형성된 웰(well) 영역을 어닐링하는 방법을 설명하는 도면.
도7은 반도체 소자 제조 공정을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1: 프로세스 챔버
2: 서셉터
3: 기판
4: 가열 수단
5: 코팅
7: 캡
10: 기판 가열 장치
11: 관통 구멍

Claims (10)

  1. 배기되도록 된 프로세스 챔버 내에 위치되는 기판에 대해 가열 공정을 수행하기 위한 가열 수단을 갖는 기판 가열 장치이며,
    상기 가열 수단과 기판 사이에 설치되고 기판이 그 상에 장착되는 서셉터, 및
    상기 서셉터와 대향하여 설치되어 기판이 그들 사이에 개재되며 상기 서셉터를 통해 상기 가열 수단으로부터의 열을 수용하는 열 수용 부재를 포함하며,
    상기 열 수용 부재와 기판 사이에 형성된 공간이 프로세스 챔버 내의 공간과 연통하게 하는 통기 부분이 형성되는 기판 가열 장치.
  2. 제1항에 있어서,
    기판이 그 상에 장착되는 상기 서셉터의 표면과 기판과 마주하는 상기 열 수용 부재의 표면 중 적어도 하나가 가열 공정 중에 가스를 방출하지 않는 재료로 코팅되는 기판 가열 장치.
  3. 제1항에 있어서,
    상기 열 수용 부재는 상부 플레이트 및 상부 플레이트의 에지로부터 하향 연장하는 원통형 주연벽을 포함하며 상기 서셉터 위로부터 기판을 덮음으로써 프로세스 챔버 내의 공간으로부터 기판을 격리시키는 캡을 포함하고,
    통기 부분이 상기 캡의 주연벽에 형성되는 기판 가열 장치.
  4. 제1항에 있어서,
    상기 열 수용 부재는 상부 플레이트 및 상부 플레이트의 에지로부터 하향 연장하는 원통형 주연벽을 포함하며 상기 서셉터 위로부터 기판을 덮음으로써 프로세스 챔버 내의 공간으로부터 기판을 격리시키는 캡을 포함하고,
    통기 부분이 상기 캡의 상부 플레이트에 형성되는 기판 가열 장치.
  5. 제1항에 있어서,
    상기 열 수용 부재는 상기 서셉터 위로부터 기판을 덮음으로써 프로세스 챔버 내의 공간으로부터 기판을 격리시키는 네트(net) 재료로 이루어진 캡-형 부재를 포함하며,
    통기 부분이 네트 재료로 이루어진 상기 캡-형 부재의 메쉬를 포함하는 기판 가열 장치.
  6. 제1항에 있어서,
    상기 열 수용 부재는 상단부 개구와 하단부 개구 사이의 중간 부분의 내측 주연벽 상에 형성된 단차부에 의해 기판의 주연부 에지를 지지하도록 된 원통형 지지 부재, 및 상단부 개구를 폐쇄하기 위해 상기 지지 부재의 상단부 개구 상에 위치된 덮개 부재를 포함하며,
    통기 부분이 상기 덮개 부재에 형성되는 기판 가열 장치.
  7. 제1항에 있어서,
    상기 열 수용 부재는 상단부 개구와 하단부 개구 사이의 중간 부분의 내측 주연벽 상에 형성된 단차부에 의해 기판의 주연부 에지를 지지하도록 된 원통형 지지 부재, 및 상단부 개구를 폐쇄하기 위해 상기 지지 부재의 상단부 개구 상에 위치된 덮개 부재를 포함하며,
    통기 부분이 상단부 개구와 중간 부분의 내측 주연벽 상에 형성된 단차부 사이의 주연벽에 형성되는 기판 가열 장치.
  8. 배기되도록 된 프로세스 챔버 내에 위치되는 기판을 가열하는 기판 가열 단계를 포함하는 반도체 제조 방법이며,
    상기 기판 가열 단계는,
    가열 수단을 포함하는 서셉터 상에 기판을 위치시키는 단계,
    통기 부분을 갖는 열 수용 부재에 의해 기판을 서셉터 위로부터 덮는 단계,
    프로세스 챔버를 배기시키는 단계, 및
    프로세스 챔버의 내부가 미리 설정된 진공도에 도달한 후에 가열 수단에 의해 기판을 가열하는 단계를 포함하며,
    통기 부분은 열 수용 부재와 기판 사이에 형성된 공간이 프로세스 챔버 내의 공간과 연통하게 하도록 형성되며,
    프로세스 챔버의 배기 단계에서, 열 수용 부재와 기판 사이에 형성된 공간 내에서 생성된 가스가 통기 부분을 통해서 배기되는 반도체 제조 방법.
  9. 배기되도록 된 프로세스 챔버 내에 위치되는 기판을 가열하는 기판 가열 단계를 포함하는 반도체 제조 방법이며,
    기판 상에 형성된 에피택셜 층 내로 이온을 주입함으로써 불순물 영역을 형성하는 단계, 및
    배기되도록 된 프로세스 챔버 내에 위치된 기판을 가열하기 위한 가열 수단을 구비하는 기판 가열 장치를 이용하여 에피택셜 층 내에 형성된 불순물 영역을 가열하는 단계를 포함하고,
    상기 기판 가열 장치는,
    가열 수단과 기판 사이에 설치되고 기판이 그 상에 장착되는 서셉터,
    서셉터와 대향하여 설치되어 기판이 그들 사이에 개재되며 서셉터를 통해 가열 수단으로부터의 열을 수용하는 열 수용 부재, 및
    열 수용 부재와 기판 사이에 형성된 공간이 프로세스 챔버 내의 공간과 연통하게 하도록 형성된 통기 부분을 포함하는 반도체 제조 방법.
  10. 제9항에 있어서, 반도체 제조 방법에 따라 제조된 반도체 소자는 탄화규소 기판을 각각 이용한 다이오드, 양극성 트랜지스터, 접합형 전계 효과 트랜지스터, MES 트랜지스터 및 MOS 전계 효과 트랜지스터 중 적어도 하나를 포함하는 반도체 제조 방법.
KR1020070126571A 2006-12-08 2007-12-07 기판 가열 장치 및 반도체 제조 방법 KR100937297B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00331251 2006-12-08
JP2006331251 2006-12-08
JPJP-P-2007-00294859 2007-11-13
JP2007294859A JP2008166729A (ja) 2006-12-08 2007-11-13 基板加熱処理装置及び半導体製造方法

Publications (2)

Publication Number Publication Date
KR20080053212A true KR20080053212A (ko) 2008-06-12
KR100937297B1 KR100937297B1 (ko) 2010-01-18

Family

ID=39695731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070126571A KR100937297B1 (ko) 2006-12-08 2007-12-07 기판 가열 장치 및 반도체 제조 방법

Country Status (4)

Country Link
US (1) US7807553B2 (ko)
JP (1) JP2008166729A (ko)
KR (1) KR100937297B1 (ko)
CN (1) CN100580873C (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123111A1 (ja) * 2007-03-20 2008-10-16 Canon Anelva Corporation 基板加熱処理装置及び基板加熱処理方法
WO2008142747A1 (ja) * 2007-05-16 2008-11-27 Canon Anelva Corporation 加熱処理装置
US7666763B2 (en) * 2007-05-29 2010-02-23 Canon Anelva Corporation Nanosilicon semiconductor substrate manufacturing method and semiconductor circuit device using nanosilicon semiconductor substrate manufactured by the method
CN101569000B (zh) * 2007-09-03 2011-07-13 佳能安内华股份有限公司 衬底热处理设备和衬底热处理方法
JP5141227B2 (ja) * 2007-12-12 2013-02-13 住友電気工業株式会社 半導体装置の製造方法
US8782988B2 (en) 2008-02-06 2014-07-22 Boral Stone Products Llc Prefabricated wall panel with tongue and groove construction
JP4520512B2 (ja) * 2008-02-13 2010-08-04 キヤノンアネルバ株式会社 加熱装置
JP4617364B2 (ja) * 2008-02-29 2011-01-26 キヤノンアネルバ株式会社 基板加熱装置及び処理方法
JP2010205922A (ja) * 2009-03-03 2010-09-16 Canon Anelva Corp 基板熱処理装置及び基板の製造方法
JP2010251718A (ja) * 2009-03-27 2010-11-04 Canon Anelva Corp 加熱装置の温度制御方法及び記憶媒体
JP2011023431A (ja) * 2009-07-14 2011-02-03 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5603219B2 (ja) * 2009-12-28 2014-10-08 キヤノンアネルバ株式会社 薄膜形成装置
CN103094156B (zh) * 2011-11-03 2016-02-10 北京北方微电子基地设备工艺研究中心有限责任公司 基片处理设备及其腔室装置和基片加热方法
DE102012003903A1 (de) * 2012-02-27 2013-08-29 Centrotherm Thermal Solutions Gmbh & Co. Kg Verfahren zur thermischen Behandlung von Siliziumcarbidsubstraten
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP7233849B2 (ja) * 2018-04-11 2023-03-07 株式会社アルバック 熱処理装置
CN113937038B (zh) * 2021-11-12 2022-09-02 芯达半导体设备(苏州)有限公司 热处理单元排风系统

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519071B2 (ja) 1987-11-30 1996-07-31 東洋炭素 株式会社 アウトガスの少ない炭素材料の製造方法
JPH07176482A (ja) * 1991-05-31 1995-07-14 At & T Corp エピタキシャル成長方法および装置
JPH0547782A (ja) 1991-08-08 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH06216333A (ja) 1993-01-20 1994-08-05 Matsushita Electron Corp 半導体記憶装置の製造方法
JPH1045474A (ja) 1996-08-01 1998-02-17 Toyo Tanso Kk 熱分解炭素被覆黒鉛材の製造方法
US6268026B1 (en) 1997-10-20 2001-07-31 Hoechst Celanese Corporation Multilayer laminate formed from a substantially stretched non-molten wholly aromatic liquid crystalline polymer and non-liquid crystalline polyester and method for forming same
US6099650A (en) * 1998-03-03 2000-08-08 Concept Systems Design, Inc. Structure and method for reducing slip in semiconductor wafers
KR200243530Y1 (ko) * 1999-06-30 2001-09-29 이영원 반도체 웨이퍼의 베이크장치
JP2002076358A (ja) 2000-09-01 2002-03-15 Japan Science & Technology Corp 短チャネルスイッチング素子及びその製造方法
JP4618912B2 (ja) * 2001-03-12 2011-01-26 Ｏｋｉセミコンダクタ株式会社 被処理体の加熱処理装置及びその排気方法
EP1393355A2 (de) * 2001-05-18 2004-03-03 Mattson Thermal Products GmbH Vorrichtung zur aufnahme von scheibenförmigen objekten
US7105425B1 (en) * 2002-05-16 2006-09-12 Advanced Micro Devices, Inc. Single electron devices formed by laser thermal annealing
JP4013660B2 (ja) 2002-06-14 2007-11-28 富士電機デバイステクノロジー株式会社 炭化珪素半導体装置の製造方法
JP4514087B2 (ja) 2002-09-25 2010-07-28 シャープ株式会社 メモリ膜構造、メモリ素子及びその製造方法、並びに、半導体集積回路及びそれを用いた携帯電子機器
WO2004053938A2 (en) * 2002-12-09 2004-06-24 Pixelligent Technologies Llc Programmable photolithographic mask based on nano-sized semiconductor particles
US20060249073A1 (en) 2003-03-10 2006-11-09 The New Industry Research Organization Method of heat treatment and heat treatment apparatus
JP3741283B2 (ja) 2003-03-10 2006-02-01 学校法人関西学院 熱処理装置及びそれを用いた熱処理方法
JP4336133B2 (ja) * 2003-03-27 2009-09-30 学校法人東海大学 ナノシリコン発光素子の製造法
JP4540953B2 (ja) * 2003-08-28 2010-09-08 キヤノンアネルバ株式会社 基板加熱装置及びマルチチャンバー基板処理装置
JP4474596B2 (ja) * 2003-08-29 2010-06-09 キヤノンアネルバ株式会社 シリコンナノ結晶構造体の形成方法及び形成装置
JP4214250B2 (ja) 2004-02-20 2009-01-28 農工大ティー・エル・オー株式会社 シリコンナノ結晶構造体の作製方法及び作製装置
TW201341440A (zh) * 2004-06-08 2013-10-16 Sandisk Corp 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統
KR100571841B1 (ko) 2004-06-21 2006-04-17 삼성전자주식회사 베이크 시스템
EP1804284B1 (en) * 2004-10-19 2016-05-11 Canon Anelva Corporation Substrate heat treatment apparatus and substrate transfer tray used in substrate heat treatment
EP1811559A4 (en) * 2004-10-19 2010-04-21 Canon Anelva Corp SUBSTRATE HOLDING - / - TRANSFER CHARGER
JP2006120663A (ja) 2004-10-19 2006-05-11 Sharp Corp 不揮発性半導体記憶装置及びその製造方法
JP2006176859A (ja) 2004-12-24 2006-07-06 Canon Anelva Corp シリコンナノ結晶構造体の作製方法
KR100682933B1 (ko) * 2005-02-16 2007-02-15 삼성전자주식회사 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법
CN101652835B (zh) 2007-04-20 2012-03-21 佳能安内华股份有限公司 具有碳化硅基板的半导体器件的退火方法和半导体器件
WO2008142747A1 (ja) 2007-05-16 2008-11-27 Canon Anelva Corporation 加熱処理装置

Also Published As

Publication number Publication date
KR100937297B1 (ko) 2010-01-18
JP2008166729A (ja) 2008-07-17
CN100580873C (zh) 2010-01-13
US20080213988A1 (en) 2008-09-04
CN101271829A (zh) 2008-09-24
US7807553B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
KR100937297B1 (ko) 기판 가열 장치 및 반도체 제조 방법
US7732739B2 (en) Substrate heat treatment apparatus and substrate transfer tray used in substrate heat treatment
US8198182B2 (en) Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP6530377B2 (ja) 半導体基板の凹部の角部を丸める方法及び装置
JP2006278532A (ja) 熱処理方法及び半導体装置の製造方法
EP2400528B1 (en) Method for manufacturing silicon carbide semiconductor device
US7759259B2 (en) Method of manufacturing semiconductor device
JP2010157546A (ja) 炭化珪素半導体装置の製造方法
JP2011035257A (ja) 炭化珪素半導体装置の製造方法
JP5478041B2 (ja) アニール装置、熱処理方法
JP2002016013A (ja) 炭化珪素半導体装置の製造方法
JP2000150653A (ja) 半導体装置の製造方法
JP4639563B2 (ja) 炭化珪素半導体製造装置
JPH0963980A (ja) 半導体集積回路装置の製造方法および製造装置
JP2001332532A (ja) レジストアッシング装置及び方法
JP2006121019A (ja) 半導体装置の製造方法
JP2000031065A (ja) 基板処理装置及び基板処理方法
JPS6276566A (ja) 電界効果トランジスタの製造方法
KR20050112860A (ko) 반도체 소자의 레지스트 제거 방법
JP2001210654A (ja) 耐電圧性を有する半導体薄膜の製造方法
JP2004091825A (ja) 薄膜成長方法
JPH0430429A (ja) 表面処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 11