JP2010140939A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010140939A JP2010140939A JP2008313043A JP2008313043A JP2010140939A JP 2010140939 A JP2010140939 A JP 2010140939A JP 2008313043 A JP2008313043 A JP 2008313043A JP 2008313043 A JP2008313043 A JP 2008313043A JP 2010140939 A JP2010140939 A JP 2010140939A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- photoresist
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 77
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 148
- 239000002344 surface layer Substances 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 25
- 238000001312 dry etching Methods 0.000 claims abstract description 21
- 230000004913 activation Effects 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000000873 masking effect Effects 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 238000002513 implantation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】イオン注入された領域であるイオン注入層の厚みの除去量を低減できる炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】この発明にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素基板１上に形成された炭化珪素層２上に選択的にイオン注入し、前記炭化珪素層２を活性化アニールする工程と、（ｂ）前記イオン注入された領域であるイオン注入層３にフォトレジスト５でマスクする工程と、（ｃ）前記フォトレジスト５をマスクとして、前記炭化珪素層２の表層をドライエッチングする工程と、（ｄ）前記フォトレジスト５を除去する工程と、（ｅ）前記工程（ｄ）後、前記炭化珪素層２の表層全体に犠牲酸化膜７を形成する工程と、（ｆ）前記犠牲酸化膜７をウエットエッチングにより除去する工程とを備える。
【選択図】図３
【解決手段】この発明にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素基板１上に形成された炭化珪素層２上に選択的にイオン注入し、前記炭化珪素層２を活性化アニールする工程と、（ｂ）前記イオン注入された領域であるイオン注入層３にフォトレジスト５でマスクする工程と、（ｃ）前記フォトレジスト５をマスクとして、前記炭化珪素層２の表層をドライエッチングする工程と、（ｄ）前記フォトレジスト５を除去する工程と、（ｅ）前記工程（ｄ）後、前記炭化珪素層２の表層全体に犠牲酸化膜７を形成する工程と、（ｆ）前記犠牲酸化膜７をウエットエッチングにより除去する工程とを備える。
【選択図】図３
Description
本発明は、炭化珪素半導体装置の製造方法に関し、特に炭化珪素ショットキダイオードの製造に好適な炭化珪素半導体装置の製造方法に関する。
ｋＶ級高耐圧の炭化珪素（以下、ＳｉＣと呼ぶ）ショットキダイオードは、ＳｉＣからなるｎ型のエピタキシャル層上にショットキ電極が形成されて構成されている。この構造では、エピタキシャル層とショットキ電極との接合面の周縁に電界が集中し易くなるので、その接合面（ショットキ接合面）の周縁の表層に電界集中緩和のためのｐ型終端構造を形成する必要がある。
ｐ型終端構造の形成には、一般にＡｌ（アルミ），Ｂ（ボロン）等のｐ型不純物をｎ型エピタキシャル層にイオン注入し、１５００℃程度以上の高温熱処理で活性化アニールする方法が用いられる。良好な特性のショットキ接合を形成するためには、この高温熱処理によるＳｉＣ表面の変質層を除去する必要がある。この変質層を除去する技術としては、例えば特許文献１〜３に記載された技術が知られている。
特許文献１では、上記の変質層を除去する方法として、活性化アニール後にＳｉＣ表層に４０ｎｍ以上の犠牲酸化膜を形成し、その犠牲酸化膜と共に変質層を除去する方法を提唱している。
活性化アニールによる変質層の厚さは１００ｎｍ以上であり、特許文献１の方法でその変質層を除去するには、変質層の厚さに合わせて犠牲酸化膜を厚くする必要があり、余剰残留Ｃの挙動等のＳｉＣ特有の問題点や、犠牲酸化膜を形成するのに時間が掛かるという問題点が発生する。そればかりか、犠牲酸化膜はＳｉＣ表層全面に形成されるため、ｐ型イオン注入層の表面も１００ｎｍ以上除去されることになる。
その結果、その除去量を見込んであらかじめｐ型イオン注入量を増加するか、より深く注入する必要があり、注入に要する時間とエネルギーが増大するという問題点がある。
特許文献２では、プラズマによる表面エッチングあるいは高温溶融塩中における表面エッチングにより変質層を除去する方法を提案している。しかしこの方法でも、特許文献１の場合と同様にｐ型イオン注入層の表面も１００ｎｍ以上除去され、注入層の厚みが薄くなるという問題点がある。
特許文献３では、水素エッチングで変質層を除去する方法を提案しているが、水素エッチングは危険で高価な高温プロセス装置が必要となるという問題点があるばかりでなく、特許文献１の場合と同様にｐ型イオン注入層の表面も１００ｎｍ以上除去され、注入層の膜厚が薄くなるという問題点がある。
以上のように、活性化アニール後の変質層を除去するにあたって、イオン注入層の表面も同時に除去されるが、その除去量が少ない方法が望ましい。
本発明は、上述のような問題点を解決するためになされたものであり、イオンを注入された領域であるイオン注入層の厚みの除去量を低減できる炭化珪素半導体装置の製造方法を提供することを目的とする。
この発明の第１の態様にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素層上に選択的にイオン注入し、前記炭化珪素層を活性化アニールする工程と、（ｂ）前記イオン注入された領域にフォトレジストでマスクする工程と、（ｃ）前記フォトレジストをマスクとして、前記炭化珪素層の表層をドライエッチングする工程と、（ｄ）前記フォトレジストを除去する工程と、（ｅ）前記工程（ｄ）後、前記炭化珪素層の表層全体に犠牲酸化膜を形成する工程と、（ｆ）前記犠牲酸化膜をウエットエッチングにより除去する工程とを備える。
また、この発明の第２の態様にかかる炭化珪素半導体装置の製造方法は、（ａ）炭化珪素層上に選択的にイオン注入し、前記炭化珪素層を活性化アニールする工程と、（ｂ）前記イオン注入された領域にフォトレジストでマスクする工程と、（ｃ）前記フォトレジストをマスクとして、前記炭化珪素層の表層をドライエッチングする工程と、（ｄ）前記フォトレジストを除去する工程と、（ｅ）前記工程（ｄ）の後、前記炭化珪素層の表層全体を研磨する工程とを備える。
この発明の第１の態様によれば、炭化珪素半導体装置の製造方法において、（ａ）炭化珪素層に選択的にイオン注入した後、前記炭化珪素層を活性化アニールする工程と、（ｂ）前記イオン注入された領域上にフォトレジストを形成する工程と、（ｃ）前記フォトレジストをマスクとして、前記炭化珪素層の表層をドライエッチングする工程と、（ｄ）前記フォトレジストを除去する工程と、（ｅ）前記工程（ｄ）後、前記炭化珪素層の表層全体に犠牲酸化膜を形成する工程と、（ｆ）前記犠牲酸化膜をウエットエッチングにより除去する工程とを備えることにより、フォトレジストをマスクとして、炭化珪素層の表層をドライエッチングした後、犠牲酸化膜をウエットエッチングするので、ウエットエッチングする際のイオン注入した領域の厚みの除去量を低減することが可能となる。
また、この発明の第２の態様によれば、炭化珪素半導体装置の製造方法において、（ａ）炭化珪素層に選択的にイオン注入した後、前記炭化珪素層を活性化アニールする工程と、（ｂ）前記イオン注入された領域上にフォトレジストを形成する工程と、（ｃ）前記フォトレジストをマスクとして、前記炭化珪素層の表層をドライエッチングする工程と、（ｄ）前記フォトレジストを除去する工程と、（ｅ）前記工程（ｄ）の後、前記炭化珪素層の表層全体を研磨する工程とを備えることにより、フォトレジストによりイオン注入した領域をマスクしているので、炭化珪素層の表層をドライエッチングにより除去したとき、イオン注入した領域はエッチングされず、研磨する際にイオン注入した領域の厚みの除去量を低減することが可能となる。
＜Ａ．実施の形態１＞
以下、本実施の形態１に係る炭化珪素半導体装置の製造方法の一例として、炭化珪素ショットキダイオード（ＳｉＣ−ＳＢＤ）の製造工程を、図１〜図７に基づき説明する。
以下、本実施の形態１に係る炭化珪素半導体装置の製造方法の一例として、炭化珪素ショットキダイオード（ＳｉＣ−ＳＢＤ）の製造工程を、図１〜図７に基づき説明する。
＜Ａ−１．ｐ型終端構造の形成方法＞
まず図１の様に、（０００１）シリコン面を有する４Ｈ−ＳｉＣからなる例えば高濃度のｎ型の炭化珪素（ＳｉＣ）基板１を準備する。炭化珪素基板１の抵抗率は、例えば０．０２Ω・ｃｍ程度である。
まず図１の様に、（０００１）シリコン面を有する４Ｈ−ＳｉＣからなる例えば高濃度のｎ型の炭化珪素（ＳｉＣ）基板１を準備する。炭化珪素基板１の抵抗率は、例えば０．０２Ω・ｃｍ程度である。
次に炭化珪素基板１の（０００１）シリコン面において、炭化珪素層である不純物濃度が５×１０15／ｃｍ3程度の低濃度ｎ型のエピタキシャル層（以後、エピ層と呼ぶ）２を成長させる。尚、エピ層２の形成後、そのエピ層２の表面に、加熱処理により熱酸化膜（ＳｉＯ2熱酸化膜）を形成しても良い。その場合は、その熱酸化膜がプロセス保護膜として機能する。
次にｋＶ超級の耐圧を確保するｐ型終端構造を作成するために、エピ層２の表層に、ｐ型ドーパントである例えばＡｌ（アルミニウム）イオンを注入して、イオン注入された領域であるｐ型イオン注入層３を０．８μｍ程度の深さで選択的に形成する。この形成には、写真製版によりフォトレジストで注入パターンを形成して行えば良い。
尚ここでは、ｐ型イオン注入層３は、ｐ型終端構造となる環状のＧＲ（Ｇｕａｒｄ Ｒｉｎｇ）と、そのＧＲの外側に連続して形成され、表面電界を低減するためのＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）とから構成される。ＪＴＥのＡｌイオン濃度は、ＧＲのそれよりも若干薄く設定されている。
ｐ型終端構造として完成させるためには、ｐ型イオン注入層３を活性化する必要がある。そのため、例えばＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）タイプのアニール炉を用いて、エピ層２全体を、常圧Ａｒ（アルゴン）雰囲気で１６００℃、１０分程度、高温熱処理（活性化アニール）する。
そして、活性化アニールされたエピ層２の表層には、活性化アニールによる変質層（活性化アニール後最表面変質層）４が発生する。変質層４の厚みは、１００〜２００ｎｍ程度であると考えられる。良好なショットキ接合を形成するには、この変質層４を除去する必要がある。
＜Ａ−２．変質層の除去方法＞
次にこの変質層４を除去する方法を説明する。以下では、説明の便宜上、変質層４の厚さが１５０ｎｍの場合を想定する。
次にこの変質層４を除去する方法を説明する。以下では、説明の便宜上、変質層４の厚さが１５０ｎｍの場合を想定する。
まず図２の様に、ｐ型イオン注入層３上に写真製版によりフォトレジスト５でパターンを形成しマスクすることで、ｐ型イオン注入層を保護する。
次に図３の様に、変質層４が生じたエピ層２の表層を、ドライエッチング（ここではＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｉｎｇ））により、例えば約１５０ｎｍ程度の厚さを除去し変質層４を除去する。この時のエッチング条件は、例えば、ＳＦ6ガス流量３０ｓｃｃｍ、処置室圧力０．５Ｐａ、エッチング時間２０秒、エッチング速度７．５ｎｍ／秒程度とする。なお、ｐ型イオン注入層３はフォトレジスト５で保護されているのでエッチングされることはない。
表層６ａを除去後のエピ層２の新たな表面には、このドライエッチングにより、例えば約２０ｎｍ程度未満の厚さの新たな変質層６ｂが発生する。
次にこの新たな変質層６ｂを除去する。尚、変質層４がドライエッチングによって完全に除去されず、その下層部分が残っていたとしても、その部分は新たな変質層６ｂに含まれた状態になっているので、新たな変質層６ｂを除去すれば、変質層４の残りの下層部分も除去される。
変質層６ｂの除去について図４の様に、プラズマ・アッシング装置またはアセトン溶液でフォトレジスト５を除去し、表面を硫酸で洗浄する。
次に、図５の様に、エピ層２の新たな表面の表層を犠牲酸化して、その表層に厚さ２０ｎｍ程度の犠牲酸化膜（ＳｉＯ2酸化膜）７を形成する。犠牲酸化膜７はエピ層２の表面の全面に形成されるので、ｐ型イオン注入層３の表面にも形成される。この時の犠牲酸化の条件は、乾式酸化で、１１５０℃で、酸化時間２時間とする。この犠牲酸化により、エピ層２の表層には、新たな変質層６ｂを取り込む様にして犠牲酸化膜７が形成される。
次に図６の様に、この犠牲酸化膜７を例えば１０倍希釈のフッ酸中で例えば５分間ウエットエッチングして除去することで、その犠牲酸化膜７と共に新たな変質層６ｂを除去する。ただしこの時、ｐ型イオン注入層３の表面もまた除去される。
この様に、ドライエッチングによって変質層４を除去し、その後ドライエッチングによって新たに発生した変質層６ｂを、犠牲酸化膜７の形成およびウエットエッチングによって除去することにより、エピ層２の表面は変質層の無い状態にされる。
なお、図１の工程においてイオン注入層３に活性化アニールにより形成される図示しないダメージ層（変質層）は、図５から図６の工程において完全に除去されないかもしれないが、その除去が結果的に少なくてもよいのは、イオン注入層３が低抵抗なので、ダメージが部分的に残存していても実質的に問題ないからである。
＜Ａ−３．電極等の形成方法＞
次に図７の様に、炭化珪素（ＳｉＣ）基板１の裏面の全面に、例えばＮｉシリサイドによるオーミック電極８を形成すると共に、変質層４の除去されたエピ層２の表面に、例えばＴｉメタルによるショットキ電極９を選択的に形成する。
次に図７の様に、炭化珪素（ＳｉＣ）基板１の裏面の全面に、例えばＮｉシリサイドによるオーミック電極８を形成すると共に、変質層４の除去されたエピ層２の表面に、例えばＴｉメタルによるショットキ電極９を選択的に形成する。
尚、オーミック電極８の形成時のプロセス温度が、ショットキ接合（ショットキ電極９とエピ層２との接合部分）に損傷を与える１０００℃程度になる場合は、オーミック電極８をショットキ電極９よりも先に形成する必要がある。この場合は、犠牲酸化膜７の除去は、オーミック電極８の形成後が望ましい。
そして更に図示を省略するが、エピ層２の表面にＡｌ等の金属によりワイヤボンディング用の金属膜を形成し、その金属膜上にワイヤボンディングのための開口部を有する様にポリイミド等の樹脂層を形成する。そしてエピ層２の裏面には、Ｎｉ，Ａｕ等の金属によりダイボンド用の金属膜を形成する。この様にして炭化珪素半導体装置を製造する。
なお、本実施の形態１においては、ｐ型終端構造の形成に関して記載したが、この発明は導電型が限定されるものではない。
＜Ａ−４．効果＞
この発明にかかる実施の形態１によれば、炭化珪素半導体装置の製造方法において、（ａ）エピタキシャル層（炭化珪素層）２に選択的にイオン注入した後、エピ層２を活性化アニールする工程と、（ｂ）前記イオン注入された領域上であるｐ型イオン注入層３上にフォトレジスト５を形成する工程と、（ｃ）前記フォトレジスト５をマスクとして、前記エピ層２の表層をドライエッチングする工程と、（ｄ）前記フォトレジスト５を除去する工程と、（ｅ）前記工程（ｄ）後、前記エピ層２の表層全体に犠牲酸化膜７を形成する工程と、（ｆ）前記犠牲酸化膜７をウエットエッチングにより除去する工程とを備えることにより、ｐ型イオン注入層３上に写真製版によりフォトレジスト５でパターンを形成し、ｐ型イオン注入層３を保護しているので、活性化アニールにより変質したエピ層（炭化珪素層）２の表層の変質層４をドライエッチングにより除去したとき、ｐ型イオン注入層３の表面はエッチングされず、ｐ型イオン注入層３の厚みの減少は発生しないという効果がある。
この発明にかかる実施の形態１によれば、炭化珪素半導体装置の製造方法において、（ａ）エピタキシャル層（炭化珪素層）２に選択的にイオン注入した後、エピ層２を活性化アニールする工程と、（ｂ）前記イオン注入された領域上であるｐ型イオン注入層３上にフォトレジスト５を形成する工程と、（ｃ）前記フォトレジスト５をマスクとして、前記エピ層２の表層をドライエッチングする工程と、（ｄ）前記フォトレジスト５を除去する工程と、（ｅ）前記工程（ｄ）後、前記エピ層２の表層全体に犠牲酸化膜７を形成する工程と、（ｆ）前記犠牲酸化膜７をウエットエッチングにより除去する工程とを備えることにより、ｐ型イオン注入層３上に写真製版によりフォトレジスト５でパターンを形成し、ｐ型イオン注入層３を保護しているので、活性化アニールにより変質したエピ層（炭化珪素層）２の表層の変質層４をドライエッチングにより除去したとき、ｐ型イオン注入層３の表面はエッチングされず、ｐ型イオン注入層３の厚みの減少は発生しないという効果がある。
ただしドライエッチングによって発生した表面の新たな変質層６ｂを犠牲酸化してウエットエッチングで除去する時、ｐ型イオン注入層３の表面も除去される。この時の犠牲酸化膜７の厚さは２０ｎｍ程度であり、ｐ型イオン注入層３の表面も除去量も２０ｎｍ程度となる。ｐ型イオン注入層３の厚みは０．８μｍであり、したがってその減少割合は３％以下となるので、実質的な厚みは変わらない。したがってあらかじめｐ型イオン注入層３の厚みの減少を見込んでｐ型イオン注入量を増加したり深く注入したりする必要がなく、注入に要する時間とエネルギーが増大するという問題点を回避し、エッチング量に対する制約も小さくすることができる。
＜Ｂ．実施の形態２＞
＜Ｂ−１．変質層の除去方法＞
実施の形態１では図５において、ドライエッチングによって新たに発生した表面変質層６ｂを除去するために犠牲酸化膜７を形成し除去した。この新たな表面変質層６ｂを除去するための方法は実施の形態１に示す方法に限らない。
＜Ｂ−１．変質層の除去方法＞
実施の形態１では図５において、ドライエッチングによって新たに発生した表面変質層６ｂを除去するために犠牲酸化膜７を形成し除去した。この新たな表面変質層６ｂを除去するための方法は実施の形態１に示す方法に限らない。
図１〜図４のような工程を経てフォトレジスト５を除去した後、図８の様にエピ層２の表面全体を研磨して新たな表面変質層６ｂを除去してもよい。
なお、図１〜図４における工程については実施の形態１に記載するものと同様であるので、説明は省略する。
＜Ｂ−２．効果＞
この発明にかかる本実施の形態２によれば、炭化珪素半導体装置の製造方法において、（ａ）エピタキシャル層（炭化珪素層）２に選択的にイオン注入した後、エピ層２を活性化アニールする工程と、（ｂ）前記イオン注入された領域上であるｐ型イオン注入層３上にフォトレジスト５を形成する工程と、（ｃ）前記フォトレジスト５をマスクとして、前記エピ層２の表層をドライエッチングする工程と、（ｄ）前記フォトレジスト５を除去する工程と、（ｅ）前記工程（ｄ）の後、前記エピ層２の表層全体を研磨する工程とを備えることにより、実施の形態１と同様に、ｐ型イオン注入層３上に写真製版によりフォトレジスト５でパターンを形成し、ｐ型イオン注入層３を保護しているので、活性化アニールにより変質したエピ層（炭化珪素層）２の表層の変質層４をドライエッチングにより除去したとき、ｐ型イオン注入層３の表面はエッチングされず、さらに本実施の形態２においては、犠牲酸化膜７を形成する替わりに研磨するが、その際に、ｐ型イオン注入層３の厚みの減少は小さく、実質的には実施の形態１と同様に発生しないという効果がある。
この発明にかかる本実施の形態２によれば、炭化珪素半導体装置の製造方法において、（ａ）エピタキシャル層（炭化珪素層）２に選択的にイオン注入した後、エピ層２を活性化アニールする工程と、（ｂ）前記イオン注入された領域上であるｐ型イオン注入層３上にフォトレジスト５を形成する工程と、（ｃ）前記フォトレジスト５をマスクとして、前記エピ層２の表層をドライエッチングする工程と、（ｄ）前記フォトレジスト５を除去する工程と、（ｅ）前記工程（ｄ）の後、前記エピ層２の表層全体を研磨する工程とを備えることにより、実施の形態１と同様に、ｐ型イオン注入層３上に写真製版によりフォトレジスト５でパターンを形成し、ｐ型イオン注入層３を保護しているので、活性化アニールにより変質したエピ層（炭化珪素層）２の表層の変質層４をドライエッチングにより除去したとき、ｐ型イオン注入層３の表面はエッチングされず、さらに本実施の形態２においては、犠牲酸化膜７を形成する替わりに研磨するが、その際に、ｐ型イオン注入層３の厚みの減少は小さく、実質的には実施の形態１と同様に発生しないという効果がある。
１ 炭化珪素（ＳｉＣ）基板、２ ｎ型エピタキシャル層（炭化珪素層）、３ ｐ型イオン注入層、４ 活性化アニールによる変質層、５ フォトレジスト、６ａ ドライエッチングによる除去部分、６ｂ ドライエッチングによる新たな変質層、７ 犠牲酸化膜、８ オーミック電極、９ ショットキ電極。
Claims (2)
- （ａ）炭化珪素層に選択的にイオン注入した後、前記炭化珪素層を活性化アニールする工程と、
（ｂ）前記イオン注入された領域上にフォトレジストを形成する工程と、
（ｃ）前記フォトレジストをマスクとして、前記炭化珪素層の表層をドライエッチングする工程と、
（ｄ）前記フォトレジストを除去する工程と、
（ｅ）前記工程（ｄ）後、前記炭化珪素層の表層全体に犠牲酸化膜を形成する工程と、
（ｆ）前記犠牲酸化膜をウエットエッチングにより除去する工程と、
を備える、炭化珪素半導体装置の製造方法。 - （ａ）炭化珪素層に選択的にイオン注入した後、前記炭化珪素層を活性化アニールする工程と、
（ｂ）前記イオン注入された領域上にフォトレジストを形成する工程と、
（ｃ）前記フォトレジストをマスクとして、前記炭化珪素層の表層をドライエッチングする工程と、
（ｄ）前記フォトレジストを除去する工程と、
（ｅ）前記工程（ｄ）の後、前記炭化珪素層の表層全体を研磨する工程と、
を備える、炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008313043A JP5207939B2 (ja) | 2008-12-09 | 2008-12-09 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008313043A JP5207939B2 (ja) | 2008-12-09 | 2008-12-09 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010140939A true JP2010140939A (ja) | 2010-06-24 |
| JP5207939B2 JP5207939B2 (ja) | 2013-06-12 |
Family
ID=42350854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008313043A Active JP5207939B2 (ja) | 2008-12-09 | 2008-12-09 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5207939B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150044840A1 (en) * | 2012-03-30 | 2015-02-12 | Hitachi, Ltd. | Method for producing silicon carbide semiconductor device |
| JPWO2013145022A1 (ja) * | 2012-03-30 | 2015-08-03 | 株式会社日立製作所 | 炭化珪素半導体装置の製造方法 |
| KR20170044478A (ko) * | 2015-10-15 | 2017-04-25 | 한국전기연구원 | 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법 |
| KR20170044892A (ko) * | 2015-10-16 | 2017-04-26 | 한국전기연구원 | 아민계 폴리머를 포함한 다이오드 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035838A (ja) * | 1999-07-22 | 2001-02-09 | Fuji Electric Co Ltd | 炭化珪素半導体素子の製造方法 |
| JP2003514393A (ja) * | 1999-11-15 | 2003-04-15 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | ＳｉＣ半導体層およびショットキーコンタクトの表面を処理するための方法 |
| JP2004363326A (ja) * | 2003-06-04 | 2004-12-24 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| JP2005303010A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 炭化珪素素子及びその製造方法 |
| JP2008053418A (ja) * | 2006-08-24 | 2008-03-06 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法 |
-
2008
- 2008-12-09 JP JP2008313043A patent/JP5207939B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035838A (ja) * | 1999-07-22 | 2001-02-09 | Fuji Electric Co Ltd | 炭化珪素半導体素子の製造方法 |
| JP2003514393A (ja) * | 1999-11-15 | 2003-04-15 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | ＳｉＣ半導体層およびショットキーコンタクトの表面を処理するための方法 |
| JP2004363326A (ja) * | 2003-06-04 | 2004-12-24 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| JP2005303010A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 炭化珪素素子及びその製造方法 |
| JP2008053418A (ja) * | 2006-08-24 | 2008-03-06 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150044840A1 (en) * | 2012-03-30 | 2015-02-12 | Hitachi, Ltd. | Method for producing silicon carbide semiconductor device |
| JPWO2013145022A1 (ja) * | 2012-03-30 | 2015-08-03 | 株式会社日立製作所 | 炭化珪素半導体装置の製造方法 |
| KR20170044478A (ko) * | 2015-10-15 | 2017-04-25 | 한국전기연구원 | 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법 |
| KR102329479B1 (ko) * | 2015-10-15 | 2021-11-19 | 한국전기연구원 | 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법 |
| KR20170044892A (ko) * | 2015-10-16 | 2017-04-26 | 한국전기연구원 | 아민계 폴리머를 포함한 다이오드 제조방법 |
| KR102311791B1 (ko) * | 2015-10-16 | 2021-10-08 | 한국전기연구원 | 아민계 폴리머를 포함한 다이오드 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5207939B2 (ja) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8569123B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4942134B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003243654A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5046083B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5845714B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US8377811B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP5408248B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2013145022A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5207939B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2010024243A1 (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2008112834A (ja) | 炭化ケイ素半導体装置の製造方法 | |
| US20200027716A1 (en) | Method of Manufacturing an Insulation Layer on Silicon Carbide and Semiconductor Device | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2010262952A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2013251419A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6152701B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP2010068008A (ja) | 炭化珪素ショットキバリアダイオードの製造方法 | |
| JP5687078B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5738376B2 (ja) | 炭化珪素ショットキバリアダイオードの製造方法 | |
| JP2012222060A (ja) | 炭化珪素半導体装置の製造方法 | |
| KR101415599B1 (ko) | Pn 접합 다이오드 제조방법 | |
| JP7294156B2 (ja) | 半導体装置の製造方法 | |
| JP6597215B2 (ja) | 半導体装置の製造方法 | |
| JP4708722B2 (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5207939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |