TW202129097A - 碳化矽基板的製造方法 - Google Patents

碳化矽基板的製造方法 Download PDF

Info

Publication number
TW202129097A
TW202129097A TW109133564A TW109133564A TW202129097A TW 202129097 A TW202129097 A TW 202129097A TW 109133564 A TW109133564 A TW 109133564A TW 109133564 A TW109133564 A TW 109133564A TW 202129097 A TW202129097 A TW 202129097A
Authority
TW
Taiwan
Prior art keywords
silicon carbide
carbide substrate
strained layer
substrate body
manufacturing
Prior art date
Application number
TW109133564A
Other languages
English (en)
Inventor
金子忠昭
Original Assignee
學校法人關西學院
日商豊田通商股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人關西學院, 日商豊田通商股份有限公司 filed Critical 學校法人關西學院
Publication of TW202129097A publication Critical patent/TW202129097A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明的所欲解決之課題為提供一種用以製造碳化矽基板的新穎技術，能夠減低將應變層去除時的原料損失。本發明是碳化矽基板30的製造方法，係包含：應變層薄化步驟S1，係使碳化矽基板體10的應變層12往表面側移動，藉此將應變層12減薄。如此，藉由包含使應變層12往表面側移動(集中)的應變層薄化步驟S1，能夠減低將應變層12去除時的原料損失L。

Description

碳化矽基板的製造方法
本發明係關於一種碳化矽基板的製造方法。
SiC(碳化矽)基板係藉由將單晶碳化矽的鑄錠(ingot)予以切片(slice)所形成。在被切出的碳化矽基板之表面係存在有：表面層(以下稱作加工變質層)，係具有在切片時所導入的結晶之應變(strain)、傷等。在器件(device)製造步驟為了不要使良率降低，必須去除該加工變質層。
在習知上，為了去除該加工變質層且得到磊晶完備(epi-ready)的碳化矽基板，進行了機械加工，其中磊晶完備的碳化矽基板係能夠進行用以製造碳化矽器件的磊晶成長(epitaxial growth)。以作為該機械加工來說，一般經過以下等階段(例如參照專利文獻1)：粗磨削(rough grinding)步驟，係使用金剛石(diamond)等研磨粒；修整磨削(finishing grinding)步驟，係使用比在粗磨削步驟使用過的研磨粒的粒徑還小的研磨粒；以及化學機械拋光(Chemical Mechanical Polishing：CMP)步驟，係併用研磨墊的機械性作用與漿料(slurry)的化學性作用來進行研磨。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2015-5702號公報。
[發明所欲解決之課題]
加工變質層係被認為具有：裂痕層(crack layer)，係具有多數裂痕(傷)；以及應變層(strain layer)，係在晶格(crystal lattice)產生有應變。該應變層係被導入至碳化矽基板的比裂痕層還深的位置。因此，為了去除應變層，必須去除幾十μm至幾百μm的單晶碳化矽。藉此，有著產生很多原料損失(material loss)的問題。
特別是，在藉由CMP來進行應變層之去除的情形下，必須花費幾小時去除幾μm至十幾μm的單晶碳化矽，有著CMP之成本(cost)高的問題及加工時間長的問題。
有鑑於上述問題，本發明的所欲解決之課題為提供一種用以製造碳化矽基板的新穎技術，能夠減低將應變層去除時的原料損失的量。 [用以解決課題之手段]
解決上述課題之本發明是一種碳化矽基板的製造方法，係包含：應變層薄化步驟，係使碳化矽基板體的應變層往表面側移動，藉此將前述應變層減薄。 如此，藉由包含使應變層往表面側移動(集中)的步驟，能夠減低在後面進行的去除應變層之應變層去除步驟中的碳化矽基板體之原料損失的量。還有，能夠減低應變層去除步驟中的加工成本及加工時間。
在本發明之一較佳形態中係包含：應變層去除步驟，係去除前述應變層；前述應變層薄化步驟是以下步驟：在將前述應變層薄化步驟前的應變層之深度當成基準深度之情形下，使前述應變層薄化步驟後的應變層往比前述基準深度更表面側移動；前述應變層去除步驟是以下步驟：將比前述基準深度更表面側的至少一部分予以去除。 如此，使習知中被去除的應變層往比基準深度更表面側移動且進行去除，藉此能夠減低碳化矽基板體的原料損失的量。
在本發明之一較佳形態中，前述應變層去除步驟是化學機械拋光。 如此，在藉由使碳化矽基板體的應變層往表面側移動來將前述應變層減薄後施予化學機械拋光，藉此能夠減低原料損失的量與成本，並且形成磊晶完備的表面。
在本發明之一較佳形態中，前述應變層去除步驟是熱蝕刻(thermal etching)法。 如此，藉由針對應變層去除步驟採用熱蝕刻法，能夠同時進行應變層的移動與應變層的去除。亦即，能夠同時進行應變層薄化步驟與應變層去除步驟。
在本發明之一較佳形態中係進一步包含：切片步驟，係將鑄錠予以切片來得到碳化矽基板體；前述切片步驟是得到具有以下厚度的碳化矽基板體之步驟：在前述應變層去除步驟後的碳化矽基板體之厚度加上100 μm以下之厚度。 又，前述切片步驟是得到具有以下厚度的碳化矽基板體之步驟：在前述應變層去除步驟後的碳化矽基板體之厚度加上50 μm以下之厚度。 藉由以此種厚度切出碳化矽基板體，能夠增加碳化矽基板體從一個鑄錠的取出片數，且能夠拉低每一片的單價。
在本發明之一較佳形態中係進一步包含：蝕刻步驟，係蝕刻前述碳化矽基板體的表面；前述蝕刻步驟是濕式蝕刻(wet etching)。 如此，藉由將碳化矽基板體濕式蝕刻，能夠去除在切片步驟附著的雜質並且將表面平坦化。
在本發明之一較佳形態中，以作為前述蝕刻步驟的蝕刻液而言，包含從由氫氧化鉀熔融液、含氫氟酸之藥液、高錳酸鉀系之藥液及四甲基氫氧化銨所構成之群中所選擇的一種或兩種以上。
在本發明之一較佳形態中係包含：切片步驟，係將鑄錠予以切片來得到碳化矽基板體；本發明之碳化矽基板的製造方法係依序包含前述切片步驟、前述蝕刻步驟、前述應變層薄化步驟。
在本發明之一較佳形態中，前述應變層薄化步驟是以下步驟：在包含矽元素之環境下加熱碳化矽基板體。
在本發明之一較佳形態中，前述應變層薄化步驟是以下步驟：在包含矽元素供給源及碳元素供給源之準密閉空間內加熱前述碳化矽基板體。
在本發明之一較佳形態中，前述應變層薄化步驟是以下步驟：在由碳化矽材料所構成之本體容器內加熱前述碳化矽基板體。
在本發明之一較佳形態中，前述應變層薄化步驟是以下步驟：使碳化矽基板體與碳化矽材料相對，以在碳化矽基板體與碳化矽材料之間形成有溫度梯度(temperature gradient)的方式進行加熱。
在本發明之一較佳形態中，前述應變層薄化步驟是以下步驟：在矽蒸氣壓環境下加熱碳化矽基板體。
在本發明之一較佳形態中，前述應變層薄化步驟是準穩定溶劑磊晶(Metastable Solvent Epitaxy：MSE)法。
在本發明之一較佳形態中，前述應變層薄化步驟的加熱溫度為1400℃以上至1600℃以下。 [發明功效]
根據已揭示的技術，能夠提供一種用以製造碳化矽基板的新穎技術，能夠減低將應變層去除時的原料損失的量。
在一併結合圖式及申請專利範圍時，藉由參酌以下所記載的用以實施發明的形態，能夠明瞭其他的課題、特徵及優點。
以下，使用圖式詳細地說明本發明之較佳實施形態。本發明之技術的範圍並非限定於隨附的圖式所示的實施形態，在申請專利範圍所記載的範圍內能夠適當變更。
[碳化矽基板的製造方法] 圖1及圖2是將本發明的實施形態之碳化矽基板的製造方法與習知法之碳化矽基板的製造方法進行比較的說明圖。 圖1係表示以下的實施形態：針對具有應變層12之碳化矽基板體10，將應變層12減薄以去除。另一方面，圖2係表示以下的實施形態：從厚度D0的鑄錠I得到基板厚度D的碳化矽基板30。
如圖1中的(a)至圖1中的(c)、圖2中的(a)所示，本發明是碳化矽基板30的製造方法，係包含：應變層薄化步驟S1，係使碳化矽基板體10的應變層12往表面側移動(集中)，藉此將應變層12減薄。
具體來說，應變層薄化步驟S1是以下步驟：在將應變層薄化步驟前的應變層12之深度當成基準深度20之情形下，使應變層薄化步驟後的應變層12往比基準深度20更表面側移動。
又，本發明是碳化矽基板30的製造方法，係包含：應變層去除步驟S2，係去除已藉由應變層薄化步驟S1移動了的應變層12。該應變層去除步驟S2是以下步驟：將比基準深度20更表面側的至少一部分予以去除。
圖1中的(a)係表示以下的實施形態：在保有碳化矽基板體10之基板厚度的狀態下使應變層12往表面側移動。圖1中的(b)係表示以下的實施形態：一邊使碳化矽基板體10結晶成長一邊使應變層12往表面側移動。圖1中的(c)係表示以下的實施形態：一邊蝕刻碳化矽基板體10一邊使應變層12往表面側移動。
另一方面，如圖1中的(d)所示，習知法係包含：應變層去除步驟S2，係將應變層12全部去除。亦即，為了去除應變層12，必須將單晶碳化矽去除到至少到基準深度20之位置為止。如此，在將所導入的應變層12全部去除之情形下，會產生很多原料損失L。
亦即，根據本發明，包含：應變層薄化步驟S1，係在去除應變層12前(或者是與去除應變層12一起地)使碳化矽基板體10的應變層12往表面側移動(集中)，藉此將應變層12減薄。藉此，比起習知法，能夠減低碳化矽基板體10的原料損失L的量。
又，圖2中的(a)所示的本發明之實施形態是碳化矽基板30的製造方法，係包含：切片步驟S3，係將鑄錠I予以切片來得到碳化矽基板體10；蝕刻步驟S4，係蝕刻碳化矽基板體10的表面；應變層薄化步驟S1，係使碳化矽基板體10的應變層12往表面側移動(集中)，藉此將應變層12減薄；以及應變層去除步驟S2，係去除該移動過的應變層12。
根據本發明，能夠藉由應變層薄化步驟S1將原料損失L的量減低。因此，能夠以比習知法更薄的基板厚度D1切出碳化矽基板體10。在該圖2中的(a)裡，示出了從厚度D0的鑄錠I得到四片基板厚度D之碳化矽基板30的樣子。
另一方面，如圖2中的(b)所示，習知法係包含：應變層去除步驟S2，係將被導入至碳化矽基板體10的應變層12全部去除。因此，為了製造以本發明所製造之基板厚度D的碳化矽基板30，必須以比基板厚度D1更厚的基板厚度D2進行切片。在該圖2中的(b)裡，示出了從厚度D0的鑄錠I得到三片基板厚度D之碳化矽基板30的樣子。
如此，在將厚度D0的鑄錠I作為出發點而得到相同基板厚度D之碳化矽基板30的情形下，包含應變層薄化步驟S1的本發明與不包含應變層薄化步驟S1的習知法所得到的碳化矽基板30的片數不同。
亦即，根據本實施形態，包含藉由使碳化矽基板體10的應變層12往表面側移動(集中)以將應變層12減薄的應變層薄化步驟S1，藉此能夠增加碳化矽基板30從一個鑄錠的取出片數，且能夠拉低每一片的單價。
以下，沿著圖2所示的實施形態，詳細地說明切片步驟S3、蝕刻步驟S4、應變層薄化步驟S1、應變層去除步驟S2的順序。
[切片步驟] 切片步驟S3是從鑄錠I切出碳化矽基板體10的步驟。以作為切片步驟S3的切片手法來說，能夠例示以下等手法：多重線鋸(multi-wire-saw)切斷，係使複數根線(wire)往復運動藉此以預定的間隔將鑄錠I切斷；放電加工法，係間歇性地使電漿放電(plasma discharge)產生來進行切斷；以及使用雷射進行切斷之手法，係使雷射照射／聚光於鑄錠I中來形成成為切斷之基點的層。
碳化矽基板體10的基板厚度係藉由在該切片步驟S3切斷的間隔所決定。將該基板厚度設定成考慮了在之後的步驟中所去除之單晶碳化矽(原料損失L)之厚度。如此，由於考慮經過了全部的加工步驟後之原料損失L的量來設定從鑄錠I的切片厚度，因此關於鑄錠I的切片厚度之具體數值，會在進行過全部的步驟之說明後說明。
[蝕刻步驟] 蝕刻步驟S4是將切片步驟S3後之碳化矽基板體10的表面予以蝕刻的步驟。以作為蝕刻步驟S4的蝕刻手法來說，能夠例示：SiVE(矽蒸氣壓蝕刻；Si-Vapor Etching)法、氫蝕刻法等熱蝕刻法；以及使用氫氧化鉀熔融液、含氫氟酸之藥液、高錳酸鉀系之藥液、含四甲基氫氧化銨之藥液等的濕式蝕刻法。另外，通常，只要是在濕式蝕刻所用的藥液則能夠採用。
其中，蝕刻步驟S4較佳為使用氫氧化鉀熔融液來蝕刻前述碳化矽基板體10的表面。藉由所謂的KOH(氫氧化鉀)蝕刻將碳化矽基板體10的表面蝕刻，藉此能夠去除在切片步驟S3附著的雜質並且將表面平坦化。
具體來說，可以對切片步驟S3後的碳化矽基板體10施予使用了氫氧化鉀熔融液之蝕刻步驟S4，然後施予應變層薄化步驟S1及應變層去除步驟S2。
[應變層薄化步驟] 應變層薄化步驟S1是在包含矽元素之環境下，將碳化矽基板體10加熱到至少1400℃以上的步驟。藉由在此種環境下將碳化矽基板體10加熱，能夠不讓碳化矽基板體10的表面碳化地使應變層12往碳化矽基板體10的表面側移動／集中。
以作為能夠在應變層薄化步驟S1採用的手法來說，能夠例示：準穩定溶劑磊晶(MSE)法，係將多晶碳化矽與單晶碳化矽隔著單晶矽配置的三明治(sandwich)構造予以加熱，藉此使單晶碳化矽結晶成長；以及矽蒸氣壓蝕刻(SiVE)法，係在矽蒸氣壓下進行加熱，藉此蝕刻單晶碳化矽。
亦即，應變層薄化步驟S1中的碳化矽基板體10之熱處理環境較期望為包含矽元素的氣相環境下，或者是包含矽元素的液相環境下。 除了上述的SiVE法、MSE法以外，能夠例示以下的手法。
本發明的實施形態之應變層薄化步驟S1是在包含矽元素供給源及碳元素供給源之準密閉空間內將碳化矽基板體10加熱的步驟。 具體來說，如圖3所示，在讓碳化矽材料40(矽元素供給源及碳元素供給源)露出的本體容器50內配置碳化矽基板體10。藉由加熱該本體容器50，能夠在容器內形成包含矽元素的氣相環境。
另外，在本說明書中的「準密閉空間」係指以下空間：容器內能夠抽真空，也能夠將已在容器內產生的蒸氣之至少一部分封入。該準密閉空間係能夠在後述的本體容器50內或高熔點容器70內形成。
碳化矽基板體10係能夠例示將單晶碳化矽加工成板狀的碳化矽基板體。具體來說，能夠例示從以昇華法等製作之碳化矽鑄錠切片成圓盤狀而得的碳化矽晶圓(SiC wafer)等。另外，以作為單晶碳化矽的結晶多型(crystal polymorphism)來說，也能夠採用任意的多型體(polytype)。
通常，經過機械式加工(例如切片或磨削(grinding)／研磨(lapping))或雷射加工的碳化矽基板體10係具有(參照圖1)：應變層12，係因為加工損傷(damage)而於晶格產生應變；以及體層(bulk layer)11，係未導入有此種加工損傷。為了製造高品質的碳化矽基板30，較佳為去除應變層12且使未導入有加工損傷的體層11表露出來。
另外，通常，因為加工損傷，除了應變層12以外導入有具有多數裂痕(傷)的裂痕層，但因為被導入於比應變層12更淺的位置所以省略。將該裂痕層及應變層12合稱加工變質層。
該應變層12之有無及深度係能夠用SEM(Scanning Electron Microscope；掃描式電子顯微鏡)-EBSD(Electron Back Scattering Diffraction；背向散射電子繞射技術)法、TEM(Transmission Electron Microscope；穿透式電子顯微鏡)，μXRD(Micro X-Ray Diffractometer；微X射線繞射儀)，拉曼分光(Raman spectroscopy)法等來確認。
碳化矽材料40係包含碳化矽製的基板及／或碳化矽製容器(本體容器50自身)。亦即，與碳化矽基板體10不同地，能夠例示在容器內配置作為碳化矽材料40的碳化矽製的基板之形態(參照圖4及圖5)。 又，能夠例示用碳化矽材料40形成將碳化矽基板體10予以收容的容器之至少一部分的形態(參照圖7)。在該情形下，可以用碳化矽材料40形成容器整體，也可以用碳化矽材料40形成與碳化矽基板體10相對的部分。 另外，在對碳化矽材料40採用單晶碳化矽之情形下，也能夠採用任意的多型體。
加熱過的準密閉空間內較期望為成為包含矽元素的氣相種及包含碳元素的氣相種之混合系的蒸氣壓環境。以作為該包含矽元素的氣相種來說，能夠例示Si、Si2 、Si3 、Si2 C、SiC2 、SiC。又，以作為包含碳元素的氣相種來說，能夠例示Si2 C、SiC2 、SiC、C。亦即，較佳為SiC系氣體存在於準密閉空間的狀態。
應變層薄化步驟S1中的加熱溫度較佳為以1400℃至2300℃的範圍所設定。又，更佳為以1400℃至1600℃的範圍所設定。 應變層薄化步驟S1中的加熱時間係能夠以成為所期望之應變層12的深度之方式設定成任意的時間。
藉由在此種環境下將碳化矽基板體10加熱，能夠使應變層12往表面側移動(集中)，且能夠將應變層12減薄(參照圖3)。
又，本實施形態之應變層薄化步驟S1係使碳化矽基板體10與碳化矽材料40相對而進行配置，且以在碳化矽基板體10與碳化矽材料40之間形成有溫度梯度的方式進行加熱，藉此能夠將碳化矽基板體10結晶成長或蝕刻，並且將應變層12減薄。 以下，分成伴隨著蝕刻的情形與伴隨著結晶成長的情形來詳細地說明。
[伴隨著結晶成長的應變層薄化步驟S1] 圖1中的(b)及圖4是表示伴隨著結晶成長的應變層薄化步驟S1之概要的說明圖。如圖4所示，使碳化矽基板體10與碳化矽材料40相對而進行配置，且在它們之間設置溫度梯度來進行加熱，藉此能夠將原料(矽元素及碳元素)從碳化矽材料40向碳化矽基板體10輸送且使單晶碳化矽成長。
在該應變層薄化步驟S1中，將碳化矽基板體10配置在碳化矽材料40已露出的準密閉空間，以1400℃以上至2300℃以下的溫度範圍進行加熱，藉此持續地進行以下1)至5)的反應，結果認定結晶成長有在進行(參照圖4中的(b))。
1)　Poly-SiC(s)→Si(v)+C(s) 2)　2C(s)+Si(v)→SiC2 (v) 3)　C(s)+2Si(v)→Si2 C(v) 4)　Si(v)+SiC2 (v)→2SiC(s) 5)　Si2 C(v)→Si(v)+SiC(s)
1)的說明：碳化矽材料(Poly-SiC(s))被加熱，藉此矽原子(Si(v))因熱分解而從SiC脫離。 2)及3)的說明：藉著矽原子(Si(v))脫離而殘留的碳原子(C(s))係與準密閉空間內的矽蒸氣(Si(v))反應。結果，碳原子(C(s))係成為Si2 C或者是SiC2 等而在準密閉空間內昇華。 4)及5)的說明：已昇華的Si2 C或者是SiC2 等係藉由溫度梯度(或化學位能(chemical potential)差)而到達／擴散至碳化矽基板體10的台階(terrace)且到達階(step)，藉此繼承基底之碳化矽基板體10的多型而成長(階流動成長(step-flow growth))。
如此，伴隨著結晶成長的應變層薄化步驟S1係包含：矽原子昇華步驟，係使矽原子從碳化矽材料40的表面熱昇華；碳原子昇華步驟，係使殘留在碳化矽材料40之表面的碳原子與準密閉空間內的矽蒸氣反應，藉此使殘留在碳化矽材料40之表面的碳原子昇華；原料輸送步驟，係將溫度梯度或化學位能差作為驅動力來將原料輸送到碳化矽基板體10的表面；以及階流動成長步驟，係原料到達碳化矽基板體10的階而成長。
亦即，伴隨著結晶成長的應變層薄化步驟S1是以下步驟：使碳化矽基板體10與碳化矽材料40相對而進行配置，以碳化矽基板體10成為低溫側且碳化矽材料40成為高溫側的方式進行加熱。藉此，在碳化矽基板體10與碳化矽材料40之間形成有結晶成長空間X，能夠將溫度梯度作為驅動力來使碳化矽基板體10結晶成長，並且能夠使應變層12往碳化矽基板體10的表面側移動。
[伴隨著蝕刻的應變層薄化步驟S1] 圖1中的(c)及圖5是表示伴隨著蝕刻的應變層薄化步驟S1之概要的說明圖。如圖5所示，使碳化矽基板體10與碳化矽材料40相對而進行配置，且在它們之間設置溫度梯度來進行加熱，藉此能夠將原料(矽元素及碳元素)從碳化矽基板體10向碳化矽材料40輸送且將碳化矽基板體10蝕刻。
在該應變層薄化步驟S1中，將碳化矽基板體10配置在碳化矽材料40已露出的準密閉空間，以1400℃以上至2300℃以下的溫度範圍進行加熱，藉此持續地進行以下1)至5)的反應，結果認定蝕刻有在進行(參照圖5中的(b))。
1)　SiC(s)→Si(v)+C(s) 2)　2C(s)+Si(v)→SiC2 (v) 3)　C(s)+2Si(v)→Si2 C(v) 4)　Si(v)+SiC2 (v)→2SiC(s) 5)　Si2 C(v)→Si(v)+SiC(s)
1)的說明：碳化矽基板體10(SiC(s))被加熱，藉此矽原子(Si(v))因熱分解而從碳化矽基板體10的表面脫離(矽原子昇華步驟)。 2)及3)的說明：藉著矽原子(Si(v))脫離，殘留在碳化矽基板體10的表面之碳(C(s))係與準密閉空間內的矽蒸氣(Si(v))反應。結果，碳(C(s))係成為Si2 C或者是SiC2 等而從碳化矽基板體10的表面昇華(碳原子昇華步驟)。 4)及5)的說明：已昇華的Si2 C或者是SiC2 等係藉由溫度梯度而到達準密閉空間內的碳化矽材料40且結晶成長。
如此，伴隨著蝕刻的應變層薄化步驟S1係包含：矽原子昇華步驟，係使矽原子從碳化矽基板體10的表面熱昇華；以及碳原子昇華步驟，係使殘留在碳化矽基板體10之表面的碳原子與準密閉空間內的矽蒸氣反應，藉此使殘留在碳化矽基板體10之表面的碳原子從碳化矽基板體10的表面昇華。
亦即，伴隨著蝕刻的應變層薄化步驟S1是以下步驟：使碳化矽基板體10與碳化矽材料40相對而進行配置，以碳化矽基板體10成為高溫側且碳化矽材料40成為低溫側的方式進行加熱。 藉此，能夠在碳化矽基板體10與碳化矽材料40之間形成蝕刻空間Y且將溫度梯度作為驅動力來將碳化矽基板體10蝕刻，並且使應變層12往碳化矽基板體10的表面側移動。
[應變層去除步驟] 應變層去除步驟S2是藉由應變層薄化步驟S1將減薄的應變層12去除之步驟。具體來說，應變層去除步驟S2是將已經往比基準深度20更表面側移動了的應變層12予以去除的步驟，且應變層去除步驟S2是將比基準深度20更表面側的至少一部分予以去除的步驟(圖1中的(a)至圖1中的(c))，其中該基準深度20是應變層薄化步驟S1前的應變層12之深度。
以作為在該應變層去除步驟S2所用的手法來說，能夠例示CMP法、SiVE法、氫蝕刻法、在上述的[伴隨著蝕刻的應變層薄化步驟S1]說明過的蝕刻手法。
另外，習知法中的應變層去除步驟S2一般係經過以下等階段：粗磨削步驟，係使用金剛石等研磨粒；修整磨削步驟，係使用比在粗磨削步驟使用過的研磨粒的粒徑還小的研磨粒；以及CMP步驟，係併用研磨墊的機械性作用與漿料的化學性作用來進行研磨。在該習知法中，通常將被導入至碳化矽基板體10的應變層12全部去除(參照圖1中的(d))。
在本發明之應變層去除步驟S2中，將應變層薄化步驟S1後的應變層12去除。因此，能夠以比在習知上所導入的應變層深度(基準深度20)更少的去除量將應變層12去除。藉此，本發明之應變層去除步驟S2中的碳化矽基板體10之去除量係能夠變得比習知法少。
根據本發明之碳化矽基板的製造方法，包含藉由使碳化矽基板體10的應變層12往表面側移動以將應變層12減薄的應變層薄化步驟S1。藉此，能夠減低應變層去除步驟S2中的原料損失L的量。又，能夠減低應變層去除步驟S2中的成本及加工時間。
例如，考慮應變層薄化步驟S1前的碳化矽基板體10之應變層12的深度(基準深度20)為5 μm且應變層12的深度藉由應變層薄化步驟S1成為1 μm的情形。此時，在應變層去除步驟S2中只要去除1 μm的分的碳化矽基板體10即可。亦即，在習知法中必須去除5 μm的分的碳化矽基板體10之情形下，藉由包含應變層薄化步驟S1能夠減低4 μm的分的原料損失L。又，能夠將加工之消耗品(研磨石、刀具(blade)、研磨粒等)及加工時間減低。因此，能夠大幅地削減應變層去除步驟S2中的成本。
根據本實施形態之碳化矽基板的製造方法，藉由對應變層去除步驟S2採用化學機械拋光(CMP)，能夠減低原料損失L／成本／加工時間並且製造具有磊晶完備的表面之碳化矽基板30。本發明藉由將應變層12減薄，能夠減低習知法中的作為修整加工之CMP的負擔。
根據本實施形態之碳化矽基板的製造方法，藉由採用伴隨著結晶成長的應變層薄化步驟S1，能夠調整成所期望的基板厚度。
根據本實施形態之碳化矽基板的製造方法，藉由採用伴隨著蝕刻的應變層薄化步驟S1，能夠同時進行應變層薄化步驟S1與應變層去除步驟S2。藉此，能夠削減步驟及裝置的導入費用或外設費用，且能夠削減成本。
根據本實施形態之碳化矽基板的製造方法，應變層薄化步驟S1的加熱溫度為1400℃以上至1600℃以下。藉由以此種溫度範圍加熱，能夠減輕對裝置的負擔。又，越是低溫度的熱處理裝置就越能夠容易地導入。
[切片步驟中的切片厚度] 於表1彙整了在本實施形態與習知法各自的碳化矽基板的製造方法中，於製造基板厚度350 μm的碳化矽基板30之情形的一例。
[表1]
  碳化矽基板體10厚度 應變層12 深度(單面) 原料損失L的量 (雙面)
本發明 切片步驟S3 400 μm 10 μm~ -
平坦化步驟 (研磨) 352 μm 8 μm~12 μm 48 μm
應變層薄化步驟S1 352 μm 0.5 μm~1 μm 0 μm
應變層去除步驟S2 (化學機械拋光) 350 μm 0 μm 2 μm
  合計原料損失L的量
50 μm
  碳化矽基板體10厚度 應變層12 深度(單面) 原料損失L的量 (雙面)
習知法 切片步驟S3 450 μm 10 μm~ -
平坦化步驟 (研磨) 402 μm 8 μm~12 μm 48 μm
應變層去除步驟S2 (粗磨削步驟) 380 μm 5 μm~8 μm 22 μm
應變層去除步驟S2 (修整磨削步驟) 360 μm 3 μm~5 μm 20 μm
應變層去除步驟S2 (化學機械拋光) 350 μm 0 μm 10 μm
  合計原料損失L的量
100 μm
如表1所示，在習知法中合計產生100 μm的原料損失L。特別是，在習知法中為了確實地去除在各步驟所導入的應變層12，一般來說每一片碳化矽基板體10去除100 μm以上。 另一方面，如表1所示，本實施形態之碳化矽基板的製造方法中的原料損失L的量為50 μm。如上所述，根據本實施形態，能夠大幅地減低碳化矽基板之製造中的原料損失L的量。
又，以該原料損失L的量作為指標來設定在切片步驟S3中從鑄錠I切出的碳化矽基板體10之基板厚度D1。也就是說，將以下的厚度設定成切片時的基板厚度D1：在最終想要得到的碳化矽基板30之基板厚度D(表面加工結束時的碳化矽基板30之厚度)加上原料損失L的量之厚度。
如上所述，在表面加工結束後的碳化矽基板30之厚度加上原料損失L的量來決定切片時的基板厚度D1。此處所稱的「表面加工」係指以下的加工：如蝕刻步驟S4、應變層去除步驟S2般使碳化矽基板體10的厚度減少。 也就是說，針對到達了厚度不會因後續進行的步驟再減少的時間點之碳化矽基板30的厚度，加上原料損失L的量來設定成切片時的基板厚度D1。
因此，較佳為將在碳化矽基板30的基板厚度D加上以下的厚度所得的厚度設定成切片時的基板厚度D1：下限為37 μm以上、更佳為下限40 μm以上。
又，較佳為將在碳化矽基板30的基板厚度D加上以下的厚度所得的厚度設定成切片時的基板厚度D1：上限100 μm以下、更佳為上限90 μm以下、再更佳為上限80 μm以下、再更佳為上限70 μm以下、再更佳為上限60 μm以下、再更佳為上限50 μm以下。藉此，能夠從一個鑄錠I製造更多的碳化矽基板30。
又，如上所述，一般來說在習知法中每一片碳化矽基板體10去除100 μm以上。因此，較佳為將在碳化矽基板30的基板厚度D加上以下的厚度所得的厚度設定成切片時的基板厚度D1：上限100 μm以下，更佳為上限不滿100 μm。藉此，比起使用一般所進行的習知法的情形，能夠製造很多碳化矽基板30。
另外，經過自切片步驟S3至應變層去除步驟S2之碳化矽基板30的基板厚度D係能夠例示：典型來說為100 μm至600 μm、更典型來說為150 μm至550 μm、再更典型來說為200 μm至500 μm、再更典型來說為250 μm至450 μm、再更典型來說為300 μm至400 μm。 也就是說，較佳為在這些典型的碳化矽基板30的基板厚度加上因本發明之碳化矽基板的製造方法所造成之原料損失L的量，來設定切片時的基板厚度D1。
具體來說，在想要藉由本發明之碳化矽基板的製造方法得到基板厚度D為350 μm之碳化矽基板30作為最終產物的情形下，較佳為在切片步驟S3中得到切片時的基板厚度D1為以下厚度的碳化矽基板30：下限387 μm以上、更佳為下限390 μm以上、再更佳為下限400 μm以上。 又，在該情形下，較佳為在切片步驟S3中得到切片時的基板厚度D1為以下厚度的碳化矽基板30：上限450 μm以下、更佳為上限440 μm以下、再更佳為上限430 μm以下、再更佳為上限420 μm以下、再更佳為上限410 μm以下、再更佳為上限400 μm以下。
[碳化矽基板的製造裝置] 以下，詳細地說明用以實現本發明之碳化矽基板的製造方法之製造裝置。另外，在該實施形態中，對於與前面的製造方法所示的構成基本上相同之構成要素附加相同的符號而將其說明簡略化。
如圖6所示，本實施形態之碳化矽基板的製造裝置係具備：本體容器50，係能夠收容碳化矽基板體10；以及加熱爐60，係能夠以在碳化矽基板體10與碳化矽材料40之間形成有溫度梯度的方式進行加熱。
(本體容器) 本體容器50是具備能夠互相地嵌合的上容器51及下容器52之嵌合容器。於上容器51與下容器52的嵌合部係形成有微小的間隙53，且構成為能夠從該間隙53進行本體容器50內的排氣(抽真空)。
本實施形態之上容器51及下容器52係由多晶碳化矽所構成。因此，也可以把本體容器50自身當成碳化矽材料40。又，也可以是只將本體容器50中之跟碳化矽基板體10相對的部分用碳化矽材料40構成。在該情形下，碳化矽材料40以外的部分係能夠採用高熔點材料(與後述的高熔點容器70同樣的材料)。
又，如圖3至圖5所示，也可以採用將基板狀的碳化矽材料40分開收容之構成。在該情形下，也可以在基板狀的碳化矽材料40與碳化矽基板體10之間配置間隔件(spacer)(基板保持具54等)來形成結晶成長空間X或蝕刻空間Y。基板保持具54較期望為以與高熔點容器70同樣的高熔點材料所構成。
亦即，本體容器50係成為以下構成：在已收容碳化矽基板體10之狀態下加熱時，使包含矽元素及碳元素的氛圍(atmosphere)在內部空間產生。在本實施形態中，將由多晶碳化矽所構成之碳化矽材料40加熱，藉此在內部空間內形成包含矽元素及碳元素的氛圍。
又，加熱過的本體容器50內之空間較期望為包含矽元素的氣相種及包含碳元素的氣相種之混合系的蒸氣壓環境。以作為該包含矽元素的氣相種來說，能夠例示Si、Si2 、Si3 、Si2 C、SiC2 、SiC。又，以作為包含碳元素的氣相種來說，能夠例示Si2 C、SiC2 、SiC、C。亦即，較佳為SiC系氣體存在於準密閉空間的狀態。
結晶成長空間X或蝕刻空間Y是把被設置於碳化矽基板體10與碳化矽材料40之間的溫度梯度作為驅動力來將原料從碳化矽基板體10向碳化矽材料40輸送的空間，又，是將原料從碳化矽材料40向碳化矽基板體10輸送的空間。
例如，在比較碳化矽基板體10之表面的溫度與跟該碳化矽基板體10之表面相對的碳化矽材料40的溫度時，考慮以碳化矽基板體10側的溫度變低且碳化矽材料40的溫度變高之方式配置了碳化矽基板體10的情形(參照圖4)。如此，在使碳化矽基板體10與碳化矽材料40相對而進行配置並以碳化矽基板體10成為低溫側且碳化矽材料40成為高溫側的方式進行了加熱之情形下，原料被從碳化矽材料40向碳化矽基板體10輸送，單晶碳化矽在碳化矽基板體10上成長。亦即，在碳化矽材料40與碳化矽基板體10之間形成有結晶成長空間X。
另一方面，在比較碳化矽基板體10之表面的溫度與跟該碳化矽基板體10之表面相對的碳化矽材料40的溫度時，考慮以碳化矽基板體10側的溫度變高且碳化矽材料40的溫度變低之方式配置了碳化矽基板體10的情形(參照圖5)。如此，在使碳化矽基板體10與碳化矽材料40相對而進行配置並以碳化矽基板體10成為高溫側且碳化矽材料40成為低溫側的方式進行了加熱之情形下，原料被從碳化矽基板體10向碳化矽材料40輸送，碳化矽基板體10被蝕刻。亦即，在碳化矽材料40與碳化矽基板體10之間形成有蝕刻空間Y。
(加熱爐) 如圖6所示，加熱爐60係具備：主加熱室61，係能夠將被處理物(碳化矽基板體10等)加熱到1000℃以上至2300℃以下的溫度；預備加熱室62，係能夠將被處理物預備加熱到500℃以上的溫度；高熔點容器70，係能夠收容本體容器50；以及移動機構63(移動台)，係能夠將該高熔點容器70從預備加熱室62向主加熱室61移動。
主加熱室61係在俯視剖視觀看時形成為正六角形，且於主加熱室61的內側配置有高熔點容器70。 於主加熱室61的內部係具備有加熱單元64(網目加熱器(mesh heater))。又，於主加熱室61的側壁及／或天花板係固定有多層熱反射金屬板(未圖示)。該多層熱反射金屬板係以使加熱單元64的熱朝向主加熱室61的大致中央部反射的方式所構成。
藉此，在主加熱室61內，以將收容有被處理物之高熔點容器70包圍的方式配置加熱單元64，進一步地在高熔點容器70的外側配置多層熱反射金屬板，藉此能夠升溫到1000℃以上至2300℃以下的溫度。 另外，以作為加熱單元64來說，能夠使用例如電阻加熱式的加熱器或高頻率感應加熱式的加熱器。
又，加熱單元64也可以採用能夠在高熔點容器70內形成溫度梯度之構成。例如，加熱單元64也可以在上側配置多個加熱器地構成。又，加熱單元64也可以用寬度隨著朝向上側而變大的方式構成。或者是，加熱單元64也可以用能夠隨著朝向上側而將所供給的電力放大的方式構成。
又，於主加熱室61係連接有：真空形成用閥65，係進行主加熱室61內的排氣；惰性氣體注入用閥66，係對主加熱室61內導入惰性氣體；以及真空計67，係測定主加熱室61內的真空度。
真空形成用閥65係與將主加熱室61內予以排氣並抽真空的抽真空泵連接(未圖示)。藉由該真空形成用閥65及抽真空泵，主加熱室61內的真空度係能夠調整至例如10 Pa以下，更佳為1 Pa以下，再更佳為10-3 Pa以下。以作為該抽真空泵來說，能夠例示渦輪分子泵(turbomolecular pump)。
惰性氣體注入用閥66係與惰性氣體供給源連接(未圖示)。藉由該惰性氣體注入用閥66及惰性氣體供給源，能夠以10-5 Pa至10000 Pa的範圍對主加熱室61內導入惰性氣體。以作為該惰性氣體來說，能夠選擇Ar、He、N2 等。
又，惰性氣體注入用閥66是能夠對本體容器50內供給摻雜物氣體(dopant gas)的摻雜物氣體供給機構。亦即，藉由針對惰性氣體選擇摻雜物氣體(例如N2 等)，能夠調整成長層的摻雜濃度。
預備加熱室62係與主加熱室61連接，且藉由移動機構63構成為能夠移動高熔點容器70。另外，以本實施形態之預備加熱室62來說，以能夠藉由主加熱室61之加熱單元64的餘熱而升溫的方式所構成。例如，在將主加熱室61升溫到2000℃之情形下，預備加熱室62係被升溫到1000℃左右，能夠進行被處理物(碳化矽基板體10、本體容器50、高熔點容器70等)的脫氣處理。
移動機構63係構成為能夠載置高熔點容器70而在主加熱室61與預備加熱室62之間移動。由該移動機構63所進行的主加熱室61與預備加熱室62之間的搬運以最短1分鐘左右完成，因此能夠實現1 ℃／min至1000 ℃／min的升溫／降溫。 由於如此地進行急速升溫及急速降溫，因此能夠觀察升溫中及降溫中的不具有低溫成長歷程之表面形狀，而這在習知的裝置上是困難的。 又，在圖6中雖將預備加熱室62配置在主加熱室61的下方，但也可不限於此地配置於任意方向。
又，本實施形態之移動機構63是載置高熔點容器70的移動台。讓微小的熱從該移動台與高熔點容器70的接觸部散逸。藉此，能夠在高熔點容器70內(及本體容器50內)形成溫度梯度。 亦即，由於本實施形態的加熱爐60是高熔點容器70的底部與移動台接觸，因此以溫度從高熔點容器70的上容器71朝向下容器72而下降的方式設有溫度梯度。該溫度梯度較期望為沿著碳化矽基板體10的表背方向所形成。 又，可以如上述般，藉由加熱單元64的構成來形成溫度梯度。又，也可以藉由該加熱單元64將溫度梯度構成為能夠反轉。
(高熔點容器) 加熱爐60較佳為能夠形成包含矽元素的氛圍且在該氛圍內加熱本體容器50。本實施形態之加熱爐60內之包含矽元素的氛圍係使用高熔點容器70及矽蒸氣供給源74來形成。 另外，只要是能夠在本體容器50的周圍形成包含矽元素之氛圍的方法則當然能夠採用。
高熔點容器70係包含高熔點材料而構成。例如，能夠例示：屬於泛用耐熱構件的碳；屬於高熔點金屬的W、Re、Os、Ta、Mo；屬於碳化物的Ta9 C8 、HfC、TaC、NbC、ZrC、Ta2 C、TiC、WC、MoC；屬於氮化物的HfN、TaN、BN、Ta2 N、ZrN、TiN；屬於硼化物的HfB2 、TaB2 、ZrB2 、NB2 、TiB2 ；多晶碳化矽等。
該高熔點容器70與本體容器50同樣地是具備能夠互相地嵌合的上容器71與下容器72的嵌合容器，且構成為能夠將本體容器50予以收容。於上容器71與下容器72的嵌合部係形成有微小的間隙73，且構成為能夠從該間隙73進行高熔點容器70內的排氣(抽真空)。
高熔點容器70較佳為具有：矽蒸氣供給源55，係能夠對高熔點容器70內供給包含矽元素的氣相種之蒸氣壓。矽蒸氣供給源55只要是在加熱時使矽蒸氣在高熔點容器70內產生的構成即可，能夠例示例如固體的矽(單晶矽片或矽粉末等的矽丸(Si pellet))或矽化合物。
本實施形態之碳化矽基板的製造裝置係採用TaC(碳化鉭)作為高熔點容器70的材料，且採用矽化鉭(tantalum silicide)作為矽蒸氣供給源55。亦即，如圖4及圖5所示般構成為：於高熔點容器70的內側形成有矽化鉭層，於加熱時矽蒸氣從矽化鉭層對容器內供給，藉此形成矽蒸氣壓環境。 除此之外，只要是在加熱時於高熔點容器70內形成有包含矽元素的氣相種之蒸氣壓的構成則能夠採用。
以下，舉出實施例1來更具體地說明本發明。
[實施例] [實施例1：應變層之移動] 將切片步驟S3後的碳化矽基板體10收容於本體容器50及高熔點容器70(參照圖7)，用以下的熱處理條件做了熱處理。另外，在該實施例1中，以多晶碳化矽形成本體容器50，藉此構成為本體容器50自身具有作為碳化矽材料40(矽元素供給源及碳元素供給源)的功能。
[碳化矽基板體10] 多型：4H-SiC。 基板尺寸：橫寬10 mm × 縱寬10 mm × 厚度0.45 mm。 偏離方向(off direction)及偏離角(off angle)：＜11-20＞方向偏離4°。 熱處理面：(0001)面。 應變層12的深度：3.5 μm。
另外，用SEM-EBSD法確認了應變層12的深度。又，也能夠用TEM、μXRD、拉曼分光法確認該應變層12。
[本體容器50] 材料：多晶碳化矽。 容器尺寸：直徑60 mm × 高度4 mm。 基板保持具54的材料：單晶碳化矽。 碳化矽基板體10與本體容器50之底面的距離：2 mm。
[高熔點容器70] 材料：TaC。 容器尺寸：直徑160 mm × 高度60 mm。 矽蒸氣供給源74(矽化合物)：TaSi2 。
[熱處理條件] 將已用上述條件配置的碳化矽基板體10用以下的條件熱處理。 加熱溫度：1500℃。 加熱時間：10 h。 蝕刻量：40 nm。 溫度梯度：1℃／mm。 主加熱室真空度：10-5 Pa。
[由SEM-EBSD法所為的應變層之測定] 碳化矽基板體10之晶格應變(lattice strain)係能夠藉由與作為基準之基準晶格進行比較來求得。能夠使用例如SEM-EBSD法來作為測定該晶格應變的手段。SEM-EBSD法是能夠在掃描式電子顯微鏡(SEM)之中基於藉由電子線背向散射所得的菊池線(Kikuchi lines)繞射圖形而測定微小區域之應變的手法(EBSD)。在該手法中，將作為基準之基準晶格的繞射圖形與已測定之晶格的繞射圖形予以比較，藉此能夠求得晶格應變量。
以作為基準晶格來說，例如將基準點設定在被認為不產生晶格應變的區域。亦即，較期望為將基準點配置在體層11的區域。通常，確定說法是應變層12的深度係成為10 μm左右。因此，在被認為是比應變層12還足夠深的深度20 μm至35 μm左右的位置設定基準點即可。
接下來，將該基準點上的晶格之繞射圖形與用奈米等級(nanometer order)的間距(pitch)所測定之各測定區域的晶格之繞射圖形予以比較。藉此，能夠算出針對基準點之各測定區域的晶格應變量。
又，以作為基準晶格來說，表示了將被認為不會產生晶格應變的基準點予以設定之情形，不過將單晶碳化矽之理想晶格作為基準的情形、將佔據測定區域面內的大多數(例如過半數以上)之晶格作為基準的情形當然也是可行的。
藉由該SEM-EBSD法測定晶格應變是否存在，藉此能夠判斷有無應變層12。亦即，由於在因為加工損傷將應變導入的情形下晶格應變會在碳化矽基板體10產生，故藉由SEM-EBSD法觀察應力。
用SEM-EBSD法觀察了存在於應變層薄化步驟S1前後的實施例1之碳化矽基板體10的應變層12。將結果表示於圖8中的(a)及圖8中的(b)。
另外，針對在該測定中將實施例1的應變層薄化步驟S1前後的碳化矽基板體10切開的剖面，使用掃描型電子顯微鏡用以下的條件進行了測定。 SEM裝置：Zeiss公司製Merline。 EBSD解析：TSL Solutions公司製OIM(Orientation Imaging Microscopy；定向成像顯微鏡法)結晶方位解析裝置。 加速電壓：15 kV。 探測器(probe)電流：15 nA。 階(step)尺寸：200 nm。 基準點R的深度：20 μm。
圖8中的(a)是實施例1中的應變層薄化步驟S1前之碳化矽基板體10的剖面SEM-EBSD成像影像。 如該圖8中的(a)所示，在應變層薄化步驟S1之前，於碳化矽基板體10內觀察到深度3.5 μm的晶格應變。這是在切片步驟S3時所導入的晶格應變，可知具有應變層12。另外，在該圖8中的(a)裡係觀測到壓縮應力。
圖8中的(b)是實施例1中的應變層薄化步驟S1後之碳化矽基板體10的剖面SEM-EBSD成像影像。 如該圖8中的(b)所示，在應變層薄化步驟S1之後，於碳化矽基板體10內觀察到深度1.3 μm的晶格應變。由於熱處理時的蝕刻量是40 nm，可知應變層12係往表面側移動／集中了2.2 μm左右。又，藉由將加熱時間變長，能夠進一步使應變層12向表面側移動。 如此，在包含矽元素供給源及碳元素供給源的準密閉空間內將碳化矽基板體10熱處理，藉此能夠使應變層12往碳化矽基板體10的表面側移動／集中。
根據本發明，藉由包含應變層薄化步驟S1，能夠縮小／減低在習知法中作為原料損失而被去除的區域。
10:碳化矽基板體 11:體層 12:應變層 20:基準深度 30:碳化矽基板 40:碳化矽材料 50:本體容器 51,71:上容器 52,72:下容器 53,73:間隙 54:基板保持具 55,74:矽蒸氣供給源 60:加熱爐 61:主加熱室 62:預備加熱室 63:移動機構(移動台) 64:加熱單元 65:真空形成用閥 66:惰性氣體注入用閥 67:真空計 70:高熔點容器 D,D0,D1,D2:厚度 I:鑄錠 L:原料損失 S1:應變層薄化步驟 S2:應變層去除步驟 S3:切片步驟 S4:蝕刻步驟 X:結晶成長空間 Y:蝕刻空間
[圖1]是本發明及習知法之碳化矽基板的製造步驟之說明圖。 [圖2]是實施形態之碳化矽基板的製造步驟之說明圖。 [圖3]是表示實施形態之應變層薄化步驟的概要之說明圖。 [圖4]是表示實施形態之應變層薄化步驟的概要之說明圖。 [圖5]是表示實施形態之應變層薄化步驟的概要之說明圖。 [圖6]是實施形態之碳化矽基板的製造裝置之說明圖。 [圖7]是實施例1之碳化矽基板的製造裝置之說明圖。 [圖8]是實施例1之碳化矽基板的說明圖。
10:碳化矽基板體
11:體層
12:應變層
20:基準深度
30:碳化矽基板
L:原料損失
S1:應變層薄化步驟
S2:應變層去除步驟

Claims (16)

  1. 一種碳化矽基板的製造方法，係包含： 應變層薄化步驟，係使碳化矽基板體的應變層往表面側移動，藉此將前述應變層減薄。
  2. 如請求項1所記載之碳化矽基板的製造方法，其中包含： 應變層去除步驟，係去除前述應變層； 前述應變層薄化步驟是以下步驟：在將前述應變層薄化步驟前的應變層之深度當成基準深度之情形下，使前述應變層薄化步驟後的應變層往比前述基準深度更表面側移動； 前述應變層去除步驟是以下步驟：將比前述基準深度更表面側的至少一部分予以去除。
  3. 如請求項2所記載之碳化矽基板的製造方法，其中前述應變層去除步驟是化學機械拋光。
  4. 如請求項2所記載之碳化矽基板的製造方法，其中前述應變層去除步驟是熱蝕刻法。
  5. 如請求項2至4中任一項所記載之碳化矽基板的製造方法，其中進一步包含： 切片步驟，係將鑄錠予以切片來得到碳化矽基板體； 前述切片步驟是得到具有以下厚度的碳化矽基板體之步驟：在前述應變層去除步驟後的碳化矽基板體之厚度加上100 μm以下之厚度。
  6. 如請求項5所記載之碳化矽基板的製造方法，其中前述切片步驟是得到具有以下厚度的碳化矽基板體之步驟：在前述應變層去除步驟後的碳化矽基板體之厚度加上50 μm以下之厚度。
  7. 如請求項1至4中任一項所記載之碳化矽基板的製造方法，其中進一步包含： 蝕刻步驟，係蝕刻前述碳化矽基板體的表面； 前述蝕刻步驟是濕式蝕刻。
  8. 如請求項7所記載之碳化矽基板的製造方法，其中以作為前述蝕刻步驟的蝕刻液而言，包含從由氫氧化鉀熔融液、含氫氟酸之藥液、高錳酸鉀系之藥液及四甲基氫氧化銨所構成之群中所選擇的一種或兩種以上。
  9. 如請求項8所記載之碳化矽基板的製造方法，其中包含： 切片步驟，係將鑄錠予以切片來得到碳化矽基板體； 前述碳化矽基板的製造方法係依序包含前述切片步驟、前述蝕刻步驟、前述應變層薄化步驟。
  10. 如請求項1至4中任一項所記載之碳化矽基板的製造方法，其中前述應變層薄化步驟是以下步驟：在包含矽元素之環境下加熱碳化矽基板體。
  11. 如請求項1至4中任一項所記載之碳化矽基板的製造方法，其中前述應變層薄化步驟是以下步驟：在包含矽元素供給源及碳元素供給源之準密閉空間內加熱前述碳化矽基板體。
  12. 如請求項1至4中任一項所記載之碳化矽基板的製造方法，其中前述應變層薄化步驟是以下步驟：在由碳化矽材料所構成之本體容器內加熱前述碳化矽基板體。
  13. 如請求項1至4中任一項所記載之碳化矽基板的製造方法，其中前述應變層薄化步驟是以下步驟：使碳化矽基板體與碳化矽材料相對而進行配置，且以在前述碳化矽基板體與前述碳化矽材料之間形成有溫度梯度的方式進行加熱。
  14. 如請求項1至4中任一項所記載之碳化矽基板的製造方法，其中前述應變層薄化步驟是以下步驟：在矽蒸氣壓環境下加熱碳化矽基板體。
  15. 如請求項1至4中任一項所記載之碳化矽基板的製造方法，其中前述應變層薄化步驟是準穩定溶劑磊晶法。
  16. 如請求項1至4中任一項所記載之碳化矽基板的製造方法，其中前述應變層薄化步驟的加熱溫度為1400℃以上至1600℃以下。
TW109133564A 2019-09-27 2020-09-28 碳化矽基板的製造方法 TW202129097A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-176574 2019-09-27
JP2019176574 2019-09-27

Publications (1)

Publication Number Publication Date
TW202129097A true TW202129097A (zh) 2021-08-01

Family

ID=75167029

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133564A TW202129097A (zh) 2019-09-27 2020-09-28 碳化矽基板的製造方法

Country Status (6)

Country Link
US (1) US20220344152A1 (zh)
EP (1) EP4036283A4 (zh)
JP (1) JPWO2021060367A1 (zh)
CN (1) CN114424322A (zh)
TW (1) TW202129097A (zh)
WO (1) WO2021060367A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202103257A (zh) * 2019-04-26 2021-01-16 學校法人關西學院 半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法
JP6106535B2 (ja) 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
JP6232329B2 (ja) * 2014-03-31 2017-11-15 東洋炭素株式会社 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
JP2017119594A (ja) * 2015-12-28 2017-07-06 東洋炭素株式会社 単結晶ＳｉＣの製造方法及び収容容器
US11359307B2 (en) * 2016-04-28 2022-06-14 Kwansei Gakuin Educational Foundation Vapour-phase epitaxial growth method, and method for producing substrate equipped with epitaxial layer
CN111788339B (zh) * 2018-03-01 2022-08-09 住友电气工业株式会社 碳化硅基板
WO2021025077A1 (ja) * 2019-08-06 2021-02-11 株式会社デンソー ＳｉＣ基板の製造方法
JPWO2021025084A1 (zh) * 2019-08-06 2021-02-11
EP4012079A4 (en) * 2019-08-06 2023-06-21 Kwansei Gakuin Educational Foundation SIC SUBSTRATE, SIC EPITALIAL SUBSTRATE, SIC BAR AND METHOD OF PRODUCTION

Also Published As

Publication number Publication date
EP4036283A1 (en) 2022-08-03
EP4036283A4 (en) 2023-10-25
CN114424322A (zh) 2022-04-29
JPWO2021060367A1 (zh) 2021-04-01
US20220344152A1 (en) 2022-10-27
WO2021060367A1 (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
US20220285502A1 (en) METHOD FOR MANUFACTURING SiC SUBSTRATE
EP3879011A1 (en) Sic semiconductor substrate, method for manufacturing same, and device for manufacturing same
US20220282395A1 (en) SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
CN114174567B (zh) SiC衬底的制造方法及其制造装置
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
JP2017065986A (ja) 低抵抗率炭化珪素単結晶基板の製造方法
TW202129097A (zh) 碳化矽基板的製造方法
WO2021060368A1 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶ウェハ
TWI833919B (zh) 碳化矽基板、碳化矽基板的製造方法、碳化矽基板的製造裝置以及降低碳化矽基板的加工變質層的方法
WO2021025086A1 (ja) ＳｉＣ基板の製造方法
US11972949B2 (en) SiC substrate manufacturing method and manufacturing device, and method for reducing work-affected layer in sic substrate
US20220359667A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
TW202129093A (zh) 半導體基板的製造方法以及半導體基板的製造裝置