CN111244260B - 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件 - Google Patents

超导约瑟夫森结器件制备方法和超导约瑟夫森结器件 Download PDF

Info

Publication number
CN111244260B
CN111244260B CN202010069627.8A CN202010069627A CN111244260B CN 111244260 B CN111244260 B CN 111244260B CN 202010069627 A CN202010069627 A CN 202010069627A CN 111244260 B CN111244260 B CN 111244260B
Authority
CN
China
Prior art keywords
layer
substrate
superconducting
josephson junction
junction device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010069627.8A
Other languages
English (en)
Other versions
CN111244260A (zh
Inventor
李劲劲
曹文会
钟源
钟青
王雪深
徐骁龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Metrology
Original Assignee
National Institute of Metrology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Metrology filed Critical National Institute of Metrology
Priority to CN202010069627.8A priority Critical patent/CN111244260B/zh
Publication of CN111244260A publication Critical patent/CN111244260A/zh
Application granted granted Critical
Publication of CN111244260B publication Critical patent/CN111244260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本申请提供一种超导约瑟夫森结器件制备方法和超导约瑟夫森结器件。通过超导约瑟夫森结器件制备方法制备的绝缘结构的表面具有倾斜角度。从而，使得引线层与绝缘结构接触时，接触面为倾斜的，解决了传统超导约瑟夫森结器件制备方法中形成的垂直结构导致的容易产生缝隙或断裂的问题。此时，通过CMP技术对引线层生长层的绝缘层进行抛光后，形成绝缘结构，使得传统超导约瑟夫森结器件制备方法中形成的垂直结构的侧壁可以忽略。进而，通过超导约瑟夫森结器件制备方法，有效避免了垂直结构形成的陡直侧壁对引线层的影响，解决了引线层连线中缝隙或断裂等缺陷问题。因此，抑制了超导约瑟夫森结器件连线层中缺陷的形成，提高了器件的质量、成品率和寿命。

Description

超导约瑟夫森结器件制备方法和超导约瑟夫森结器件
技术领域
本申请涉及微纳加工技术领域，特别是涉及一种超导约瑟夫森结器件制备方法和超导约瑟夫森结器件。
背景技术
约瑟夫森结是一种电子电路，由两个超导层与一个弱连接层紧密连接，弱连接层厚度一般为纳米量级。当温度足够低时，超导体能够以非常快的速度通过势垒交换成对的电子。约瑟夫森结以及包含约瑟夫森结的器件主要应用于物理、化学、材料、地质、生物、医学等领域中。
其中，超导约瑟夫森结器件制备方法包括很多微纳加工工艺步骤。然而，传统制备方法在制作垂直多个叠加约瑟夫森结的工艺步骤中，会形成垂直结构，使得制备形成的超导约瑟夫森结器件在垂直结构附近的引线层产生缝隙或断裂(请参见图1)。从而，导致与其接触部位也会产生一些断层，使得制备获得的超导约瑟夫森结器件质量偏低、成品率低、使用寿命短。
发明内容
基于此，有必要针对传统超导约瑟夫森结器件制备方法中形成的垂直结构导致的容易产生缝隙或断裂的问题，提供一种超导约瑟夫森结器件制备方法和超导约瑟夫森结器件。
本申请提供一种超导约瑟夫森结器件制备方法，包括：
S10，提供衬底，在所述衬底表面依次制备多个约瑟夫森结；
S20，在所述衬底表面和所述多个约瑟夫森结表面制备绝缘层，且所述绝缘层将所述多个约瑟夫森结覆盖；
S30，采用化学机械研磨方法对所述绝缘层远离所述衬底的表面进行抛光处理，制备获得绝缘结构，所述绝缘结构远离所述衬底的表面具有倾斜角度；
S40，根据通孔图形，对所述绝缘结构远离所述衬底的表面进行刻蚀，直至刻蚀到所述约瑟夫森结表面，形成通孔结构；
S50，在所述绝缘结构远离所述衬底的表面制备引线层，且所述引线层将所述通孔结构填充，形成超导约瑟夫森结器件。
在一个实施例中，在所述S30中采用化学机械研磨方法，设置抛光压力范围为3kpa～10kpa，抛光液流量范围为15sccm～25sccm，对所述绝缘层远离所述衬底的表面进行抛光处理。
在一个实施例中，在所述S30中，所述倾斜角度为大于90°。
在一个实施例中，在所述S20中，采用低温等离子体辅助化学气相沉积方法，设置温度范围为10℃～80℃，工作压力范围为10mTorr～40mTorr，硅烷范围为10sccm～80sccm，氧气范围为20sccm～60sccm，制备所述绝缘层。
在一个实施例中，在所述S20中，所述绝缘层的材料为SiO2或/和SiNx。
在一个实施例中，在所述S40中，设置气压范围为10mTorr～15mTorr，CHF3范围为20sccm～100sccm，O2范围为20sccm～100sccm，采用电感耦合等离子体刻蚀方法对所述绝缘结构远离所述衬底的表面进行刻蚀，制备所述通孔结构。
在一个实施例中，本申请提供一种超导约瑟夫森结器件。所述超导约瑟夫森结器件包括衬底、多个约瑟夫森结、绝缘结构以及引线层。所述衬底依次设置有多个约瑟夫森结。所述绝缘结构具有第一结构与第二结构。所述第一结构设置于所述约瑟夫森结靠近所述衬底的第一层超导薄膜表面，所述第二结构设置于所述衬底靠近所述第一层超导薄膜的表面；
所述第一结构与所述第二结构将所述多个约瑟夫森结包围，形成通孔结构，用以与所述多个约瑟夫森结实现电连接；
引线层，设置于所述绝缘结构远离所述衬底的表面，且所述引线层设置于所述通孔结构；
所述第一结构远离所述衬底的表面具有第一倾斜角度，所述第二结构远离所述衬底的表面具有第二倾斜角度。
在一个实施例中，所述第一倾斜角度与所述第二倾斜角度不同。
在一个实施例中，所述第一倾斜角度为160°～180°，所述第二倾斜角度为160°～180°。
在一个实施例中，所述多个约瑟夫森结包括：
NbxSi1-x层，设置于所述第一层超导薄膜远离所述衬底的表面；
第二层超导薄膜，设置于所述NbxSi1-x层远离所述第一层超导薄膜的表面。
本申请提供一种超导约瑟夫森结器件制备方法和超导约瑟夫森结器件。通过本申请提供的所述超导约瑟夫森结器件制备方法制备获得的所述超导约瑟夫森结器件中所述绝缘结构的表面具有倾斜角度。从而，使得所述引线层与所述绝缘结构接触时，接触面为倾斜的，解决了传统超导约瑟夫森结器件制备方法中形成的垂直结构导致的容易产生缝隙或断裂的问题。
此时，通过所述超导约瑟夫森结器件制备方法中的CMP技术对所述引线层生长层的所述绝缘层进行抛光后，形成所述绝缘结构，使得传统超导约瑟夫森结器件制备方法中形成的垂直结构的侧壁可以忽略。进而，通过本申请提供的所述超导约瑟夫森结器件制备方法，有效避免了垂直结构形成的陡直侧壁对所述引线层(连线Nb层)的影响，解决了所述引线层连线中缝隙或断裂等缺陷问题。因此，抑制了超导约瑟夫森结器件连线层中缺陷的形成，大大提高了器件的质量、成品率和寿命。
附图说明
图1为传统超导约瑟夫森结器件的结构示意图；
图2为本申请提供的超导约瑟夫森结器件制备方法的工艺流程示意图；
图3为本申请提供的超导约瑟夫森结器件制备方法的流程示意图；
图4为本申请提供的超导约瑟夫森结器件的整体结构示意图。
附图标记说明
超导约瑟夫森结器件100、衬底10、约瑟夫森结20、第一层超导薄膜210、NbxSi1-x层220、第二层超导薄膜230、绝缘层30、绝缘结构310、通孔结构311、第一结构312、第二结构313、引线层40。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
请参见图1，本申请提供一种超导约瑟夫森结器件制备方法，包括：
S10，提供衬底10，在所述衬底10表面依次制备多个约瑟夫森结20；
S20，在所述衬底10表面和所述多个约瑟夫森结20表面制备绝缘层30，且所述绝缘层30将所述多个约瑟夫森结20覆盖；
S30，采用化学机械研磨方法对所述绝缘层30远离所述衬底10的表面进行抛光处理，制备获得绝缘结构310，所述绝缘结构310远离所述衬底10的表面具有倾斜角度；
S40，根据通孔图形，对所述绝缘结构310远离所述衬底10的表面进行刻蚀，直至刻蚀到所述约瑟夫森结20表面，形成通孔结构311；
S50，在所述绝缘结构310远离所述衬底10的表面制备引线层40，且所述引线层40将所述通孔结构311填充，形成超导约瑟夫森结器件100。
在所述S10中，所述衬底10可以为高电阻率、粗糙度小平整的基底。具体地，所述衬底10包括但不限于氧化镁单晶衬底、硅衬底或蓝宝石衬底等。在所述衬底10表面制备的所述多个约瑟夫森结20依次叠加的结构，形成SNSNSNSNS……多层结结构。
在所述S20中，所述绝缘层30的材料为SiO2或/和SiNx，可以为SiO2或者SiNx或者SiO2和SiNx双层结构。
在所述S30中，采用化学机械研磨方法(Chemical-Mechanical Polishing)，又称为化学机械平坦化(Chemical-Mechanical Planarization,CMP)，利用化学腐蚀及机械力对所述绝缘层30远离所述衬底10的表面进行抛光处理。此时，通过调控化学机械研磨方法中的抛光压力、温度、流量以及转速等工艺参数，使得对所述绝缘层30的表面进行处理时，形成表面具有倾斜角度的所述绝缘结构310。
在所述S50中，所述引线层40将所述通孔结构311填充，并将所述绝缘结构310覆盖。所述引线层40可以为Nb材料，以实现所述引线层40与所述多个约瑟夫森结20的电连接。
根据上述步骤可知，通过本申请提供的所述超导约瑟夫森结器件制备方法制备获得的所述超导约瑟夫森结器件100中所述绝缘结构310的表面具有倾斜角度。从而，使得所述引线层40与所述绝缘结构310接触时，接触面为倾斜的，解决了传统超导约瑟夫森结器件制备方法中形成的垂直结构导致的容易产生缝隙或断裂的问题。
此时，通过所述超导约瑟夫森结器件制备方法中的CMP技术对所述引线层40生长层的所述绝缘层30进行抛光后，形成所述绝缘结构310，使得传统超导约瑟夫森结器件制备方法中形成的垂直结构的侧壁可以忽略。进而，通过本申请提供的所述超导约瑟夫森结器件制备方法，有效避免了垂直结构形成的陡直侧壁对所述引线层40(连线Nb层)的影响，解决了所述引线层40连线中缝隙或断裂等缺陷问题。因此，抑制了超导约瑟夫森结器件连线层中缺陷的形成，大大提高了器件的质量、成品率和寿命。
在一个实施例中，在所述S30中采用化学机械研磨方法，设置抛光压力范围为3kpa～10kpa，抛光液流量范围为15sccm～25sccm，对所述绝缘层30远离所述衬底10的表面进行抛光处理。
化学机械研磨方法(CMP)利用化学腐蚀及机械力对所述绝缘层30远离所述衬底10的表面进行抛光处理。通过调控所述抛光压力、所述抛光液流量对所述绝缘层30进行抛光处理。其中，根据所述衬底10的材质，可以适当的选择所述抛光液。所述抛光组分可以按照质量百分比进行匹配。
其中，包括磨料(粒径的设置、浓度的设置、硬度的设置)、活性剂、鳌合剂以及PH调节剂的设置。通过调节粒径的设置、浓度的设置、硬度的设置、活性剂、鳌合剂以及PH调节剂的设置，可以制备适合对应的所述衬底10的抛光液。其中，所述PH调节剂可以为有机胺碱。所述活性剂可以为FA/O表面活性剂或JFC的一种或几种的组合。所述鳌合剂可以为FA/O螯合剂。具体地，可以选用碱性介质、粒径为纳米级SiO2磨料、PH值9、FA/O等型非离子表面活性剂、FA/O螯合剂来制备抛光液。
所述抛光液采用纳米SiO2溶胶，具有粒径小、浓度高、硬度小，对所述衬底10损伤度小、分散度好，能够达到高速率高平整低损伤抛光、污染小的优点。所述PH调节剂采用机胺碱，可以起到缓冲作用，且可以起到络合及鳌合作用。所述FA/O表面活性剂可以降低表面张力，提高凹凸选择比，且起到渗透和润滑作用，进而使得在对所述绝缘层30进行抛光处理时，可以获得高平整高光洁的表面。
优选地，在所述抛光压力范围为3kpa～10kpa，所述抛光液流量范围15sccm～25sccm调控工艺参数，进行不同过程的抛光。设置所述抛光压力为4.278kpa，所述抛光液流量为20sccm。通过设置所述抛光压力于所述抛光液流量，使得抛光处理后的所述绝缘结构310的粗糙度小于5nm，整片均匀性小于5％。
在一个实施例中，在所述S30中，所述倾斜角度大于90°。
采用化学机械研磨方法对所述绝缘层30远离所述衬底10的表面进行抛光处理，制备获得所述绝缘结构310。所述绝缘结构310远离所述衬底10的表面具有倾斜角度。
通过CMP抛光处理后，使得所述倾斜角度大于90°，可以有效避免了传统方法制备的垂直结构形成的陡直侧壁对所述引线层40(连线Nb层)的影响，解决了所述引线层40连线中缝隙或断裂等缺陷问题。
同时，通过所述倾斜角度大于90°，使得所述引线层40、所述绝缘结构310以及所述多个约瑟夫森结20彼此之间的应力容易进行匹配，使得整体应力容易调节，叠层应力也容易得到匹配，不会影响约瑟夫森结的超导特性，且能够有效提高超导电路器件的性能及其稳定性。并且，当所述倾斜角度大于90°时，膜层之间应力容易进行匹配，从而对所述引线层40、所述绝缘结构310以及所述多个约瑟夫森结20等材料选取的局限性降低了，容易提高约瑟夫森结的超导特性以及约瑟夫森结器件的性能和稳定性。
在一个实施例中，在所述S20中，采用低温等离子体辅助化学气相沉积方法，设置温度范围为10℃～80℃，工作压力范围为10mTorr～40mTorr，硅烷范围为10sccm～80sccm，氧气范围为20sccm～60sccm，制备所述绝缘层30。
采用低温等离子体辅助化学气相沉积方法，使用硅烷和氧气在10℃～80℃温度范围内制备所述绝缘层30。在10℃～80℃温度范围内，所述绝缘层30生长过程中，不会使得所述约瑟夫森结20中的超导材料(Nb)被氧化，进而确保超导薄膜结构的性能。
同时，采用低温等离子体辅助化学气相沉积方法，在工作压力范围为10mTorr～40mTorr、硅烷范围为10sccm～80sccm以及氧气范围为20sccm～60sccm范围内调控，可以实现对所述绝缘层30的应力调节，以使得所述绝缘层30的整体应力减小，不会影响所述多个约瑟夫森结20的超导特性，能够有效提高超导电路器件的性能及其稳定性。
其中，所述绝缘层30的厚度可以为600nm，材质可以为SiO2或/和SiNx，可以为SiO2或者SiNx或者SiO2和SiNx双层结构。
在一个实施例中，在所述S40中，设置气压范围为10mTorr～15mTorr，CHF3范围为20sccm～100sccm，O2范围为20sccm～100sccm，采用电感耦合等离子体刻蚀方法对所述绝缘结构310远离所述衬底10的表面进行刻蚀，制备所述通孔结构311。
根据通孔图形，在所述绝缘层30远离所述衬底10的表面旋涂光刻胶层。根据光刻胶层，对所述绝缘层30进行刻蚀，并刻蚀至所述约瑟夫森结20。本实施例中，通过调控刻蚀气氛CHF3范围为20sccm～100sccm，O2范围为20sccm～100sccm范围内，实现对CHF3和O2的调节，可以实现对所述绝缘层30的刻蚀进程进行控制，避免刻蚀到所述约瑟夫森结20，提高了制备获得的约瑟夫森结的性能及其稳定性。
具体地，在所述S40中，调控气压范围、CHF3范围以及O2范围的同时，采用反应离子刻蚀，功率设置为50W至400W。或者采用电感耦合等离子体刻蚀，功率设置为50W至400W。
在一个实施例中，所述超导约瑟夫森结器件制备方法还包括：
S60，根据引线图形，调控刻蚀气体SF6和C4F8的比例对所述引线层40远离所述衬底10的表面进行刻蚀，直至刻蚀到所述绝缘结构310，形成引线结构。
本实施例中，根据所述引线图形，在所述引线层40远离所述衬底10的表面旋涂光刻胶层，进而通过紫外曝光和显影定义引线层结构。此时，所述引线结构可以为微波共面波导(CPW)结构、功分器结构、移相器结构或电感结构等的上层Nb结构。
本实施例中，通过调控刻蚀气体SF6和C4F8的比例，实现对刻蚀气体SF6和C4F8的比例调节，可以避免刻蚀误差的发生，可以确保将所述引线层40的不需要部位刻蚀干净的情况下，不会把所述绝缘结构310刻蚀掉。从而，可以实现对所述引线层40的刻蚀进程进行精确稳定的控制，提高了制备获得的超导约瑟夫森结器件的性能及其稳定性。
具体地，本实施例中，采用反应离子刻蚀，设置气压范围为10mTorr至20mTorr，刻蚀气体SF6范围为10sccm～40sccm，C4F8范围为10sccm～40sccm，功率设置为30W～400W。或者，采用电感耦合等离子体刻蚀，设置气压范围为10mTorr至20mTorr，刻蚀气体SF6范围为10sccm～40sccm，C4F8范围为10sccm～40sccm，功率设置为30W～400W。通过本实施例方法可以确保将所述引线层40的不需要部位刻蚀干净的情况下，不会把所述绝缘结构310刻蚀掉。
在一个实施例中，所述超导约瑟夫森结器件制备方法还包括：
S70，根据终端电阻薄膜图形，在所述引线结构远离所述衬底10的表面和所述绝缘结构310远离所述衬底10的表面，制备光刻胶层；
并在所述光刻胶层远离所述衬底10的表面、所述引线结构远离所述衬底10的表面以及所述绝缘结构310远离所述衬底10的表面，制备终端电阻薄膜层。
本实施例中，根据终端电阻薄膜图形，在所述引线结构和所述绝缘结构310的表面，制备所述光刻胶层。并在所述光刻胶层远离所述衬底10的表面、所述引线结构远离所述衬底10的表面以及所述绝缘结构310远离所述衬底10的表面，制备终端电阻薄膜层。此时，所述终端电阻薄膜层将所述光刻胶层、所述引线结构以及所述绝缘结构310覆盖。制备所述终端电阻薄膜层时，可以采用磁控溅射或者电子束蒸镀方法。
在一个实施例中，所述约瑟夫森结阵列制备方法还包括：
S80，采用剥离工艺，将所述光刻胶层和所述光刻胶层表面设置的所述终端电阻薄膜层去除，制备获得终端电阻结构。
本实施例中，将所述光刻胶层和所述光刻胶层表面设置的所述终端电阻薄膜层去除，用以将终端电阻结构区域外的PdAu去除，制备获得终端电阻结构。所述终端电阻结构的材料为PdAu。
请参见图2，在一个实施例中，本申请提供一种超导约瑟夫森结器件100。所述超导约瑟夫森结器件100包括衬底10、多个约瑟夫森结20、绝缘结构310以及引线层40。所述衬底10依次设置有多个约瑟夫森结20。所述绝缘结构310具有第一结构312与第二结构313。
所述第一结构312设置于所述约瑟夫森结20靠近所述衬底10的第一层超导薄膜210表面，所述第二结构313设置于所述衬底10靠近所述第一层超导薄膜210的表面。所述第一结构312与所述第二结构313将所述多个约瑟夫森结20包围，形成通孔结构311，用以与所述多个约瑟夫森结20实现电连接。所述引线层40设置于所述绝缘结构310远离所述衬底10的表面。且所述引线层40设置于所述通孔结构311。所述第一结构312远离所述衬底10的表面具有第一倾斜角度。所述第二结构313远离所述衬底10的表面具有第二倾斜角度。
本实施例中，所述衬底10可以为高电阻率、粗糙度小平整的基底。具体地，所述衬底10包括但不限于氧化镁单晶衬底、硅衬底或蓝宝石衬底等。所述多个约瑟夫森结20依次叠加的结构，形成SNSNSNSNS……多层结结构。
所述第一结构312与所述第二结构313的材料为SiO2或/和SiNx，可以为SiO2或者SiNx或者SiO2和SiNx双层结构。所述引线层40可以为Nb材料，以实现所述引线层40与所述多个约瑟夫森结20的电连接。
所述第一结构312远离所述衬底10的表面具有所述第一倾斜角度。所述第二结构313远离所述衬底10的表面具有所述第二倾斜角度。通过所述第一倾斜角度和所述第二倾斜角度的设置，使得所述引线层40与所述绝缘结构310接触时，接触面为倾斜的，解决了传统超导约瑟夫森结器件中垂直结构导致的容易产生缝隙或断裂的问题。
此时，通过所述第一倾斜角度和所述第二倾斜角度的设置，使得传统超导约瑟夫森结器件中垂直结构的侧壁可以忽略。进而，通过所述第一结构312和所述第二结构313的结构，可以有效避免传统超导约瑟夫森结器件中垂直结构形成的陡直侧壁对所述引线层40(连线Nb层)的影响，解决了所述引线层40连线中缝隙或断裂等缺陷问题。因此，抑制了传统超导约瑟夫森结器件连线层中缺陷的形成，大大提高了器件的质量、成品率和寿命。
在一个实施例中，所述第一倾斜角度与所述第二倾斜角度不同。
本实施例中，所述第一倾斜角度a和所述第二倾斜角度b可以相同也可以不同，在倾斜角度大于90°范围内调控即可。在倾斜角度大于90°范围内，对所述第一倾斜角度a与所述第二倾斜角度b进行调控。从而，可以调控所述绝缘层30、所述衬底10、所述多个约瑟夫森结20以及所述引线层40彼此之间的应力，使得器件多膜层之间的应力容易得到匹配，不会影响约瑟夫森结的超导特性，并有效提高超导电路器件的性能及其稳定性。
优选地，所述第一倾斜角度为160°～180°，所述第二倾斜角度为160°～180°。所述第二倾斜角度b大于所述第一倾斜角度a，此时对与所述第一结构312接触的薄层和与所述第二结构313接触的薄层的应力容易得到匹配，不会影响约瑟夫森结的超导特性，以有效提高超导电路器件的性能及其稳定性。同时，所述超导约瑟夫森结器件100中各个膜层的材料选取的局限性降低了，更有利于提高超导电路器件的性能和稳定性。
在一个实施例中，所述多个约瑟夫森结20包括：
NbxSi1-x层220，设置于所述第一层超导薄膜210远离所述衬底10的表面；
第二层超导薄膜230，设置于所述NbxSi1-x层220远离所述第一层超导薄膜210的表面。
在所述衬底10表面依次设置有所述第一层超导薄膜210、所述NbxSi1-x层220、所述第二层超导薄膜230、所述NbxSi1-x层220、所述第二层超导薄膜230、所述NbxSi1-x层220、所述第二层超导薄膜230……，形成SNSNSNSNS……多层约瑟夫森结的结构。
在制备所述第一层超导薄膜210时，在磁控溅射制备过程中，调控氩气溅射气压，或者调控超导材料溅射功率，或者同时调控氩气溅射气压和超导材料溅射功率，可以改变所述第一层超导薄膜210的应力。此时，所述第一层超导薄膜210的整体应力较小，有利于提高薄膜性能。从而，使得所述超导约瑟夫森结器件100具有较高的性能和稳定性。
在制备所述NbxSi1-x层220时，在磁控溅射制备过程中，通过调控Nb溅射功率或/和Si溅射功率，来实现对所述NbxSi1-x层220中的x值的调节，进而改变电阻率。其中，调控Nb溅射功率或/和Si溅射功率时，可以将Si溅射功率固定，调节Nb溅射功率。或者，可以将Nb溅射功率固定，调节Si溅射功率。或者，可以同时调节Nb溅射功率和Si溅射功率。此时，通过调控Nb溅射功率或/和Si溅射功率，实现对所述NbxSi1-x层220中Nb和Si的成分比例的调节，进而精确地调整电阻率，以使得所述NbxSi1-x层220为正常态金属属性。
本实施例中，所述第二层超导薄膜230与所述第一层超导薄膜210的超导材料相同。通过调控所述氩气溅射气压或/和所述超导材料溅射功率，制备所述第二层超导薄膜230，形成SNS结构。此时，所述NbxSi1-x层220设置于所述第一层超导薄膜210与所述第二层超导薄膜230之间。
在一个实施例中，所述超导约瑟夫森结器件100还包括引线结构。所述引线结构为对所述引线层40远离所述衬底10的表面进行刻蚀至所述绝缘结构310后，形成的结构。
所述引线结构可以为微波共面波导(CPW)结构、功分器结构、移相器结构或电感结构等的上层Nb结构。
在一个实施例中，所述超导约瑟夫森结器件100还包括终端电阻结构。所述终端电阻结构设置于所述引线结构远离所述绝缘结构310的表面。其中，所述终端电阻结构的材料为PdAu。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种超导约瑟夫森结器件制备方法，其特征在于，包括：
S10，提供衬底(10)，在所述衬底(10)表面依次制备多个约瑟夫森结(20)；
S20，在所述衬底(10)表面和所述多个约瑟夫森结(20)表面制备绝缘层(30)，且所述绝缘层(30)将所述多个约瑟夫森结(20)覆盖；
S30，采用化学机械研磨方法对所述绝缘层(30)远离所述衬底(10)的表面进行抛光处理，制备获得绝缘结构(310)；
其中，所述绝缘结构(310)远离所述多个约瑟夫森结(20)的表面具有第一倾斜角度，所述绝缘结构(310)远离所述衬底(10)的表面具有第二倾斜角度；
所述第一倾斜角度为160°～180°，所述第二倾斜角度为160°～180°，所述第二倾斜角度大于所述第一倾斜角度；
S40，根据通孔图形，对所述绝缘结构(310)远离所述衬底(10)的表面进行刻蚀，直至刻蚀到所述约瑟夫森结(20)表面，形成通孔结构(311)；
S50，在所述绝缘结构(310)远离所述衬底(10)的表面制备引线层(40)，且所述引线层(40)将所述通孔结构(311)填充，形成超导约瑟夫森结器件(100)。
2.如权利要求1所述的超导约瑟夫森结器件制备方法，其特征在于，在所述S30中采用化学机械研磨方法，设置抛光压力范围为3kpa～10kpa，抛光液流量范围为15sccm～25sccm，对所述绝缘层(30)远离所述衬底(10)的表面进行抛光处理。
3.如权利要求1所述的超导约瑟夫森结器件制备方法，其特征在于，在所述S20中，采用低温等离子体辅助化学气相沉积方法，设置温度范围为10℃～80℃，工作压力范围为10mTorr～40mTorr，硅烷范围为10sccm～80sccm，氧气范围为20sccm～60sccm，制备所述绝缘层(30)。
4.如权利要求1所述的超导约瑟夫森结器件制备方法，其特征在于，在所述S20中，所述绝缘层(30)的材料为SiO2或/和SiNx。
5.如权利要求1所述的超导约瑟夫森结器件制备方法，其特征在于，在所述S40中，设置气压范围为10mTorr～15mTorr，CHF3范围为20sccm～100sccm，O2范围为20sccm～100sccm，采用电感耦合等离子体刻蚀方法对所述绝缘结构(310)远离所述衬底(10)的表面进行刻蚀，制备所述通孔结构(311)。
6.一种超导约瑟夫森结器件，其特征在于，包括：
衬底(10)，依次设置有多个约瑟夫森结(20)；
绝缘结构(310)，具有第一结构(312)与第二结构(313)，所述第一结构(312)设置于所述约瑟夫森结(20)靠近所述衬底(10)的第一层超导薄膜(210)表面，所述第二结构(313)设置于所述衬底(10)靠近所述第一层超导薄膜(210)的表面；
所述第一结构(312)与所述第二结构(313)将所述多个约瑟夫森结(20)包围，形成通孔结构(311)，用以与所述多个约瑟夫森结(20)实现电连接；
引线层(40)，设置于所述绝缘结构(310)远离所述衬底(10)的表面，且所述引线层(40)设置于所述通孔结构(311)；
所述第一结构(312)远离所述衬底(10)的表面具有第一倾斜角度，所述第二结构(313)远离所述衬底(10)的表面具有第二倾斜角度；
所述第一倾斜角度为160°～180°，所述第二倾斜角度为160°～180°，所述第二倾斜角度大于所述第一倾斜角度。
7.如权利要求6所述的超导约瑟夫森结器件，其特征在于，所述多个约瑟夫森结(20)包括：
NbxSi1-x层(220)，设置于所述第一层超导薄膜(210)远离所述衬底(10)的表面；
第二层超导薄膜(230)，设置于所述NbxSi1-x层(220)远离所述第一层超导薄膜(210)的表面。
CN202010069627.8A 2020-01-21 2020-01-21 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件 Active CN111244260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010069627.8A CN111244260B (zh) 2020-01-21 2020-01-21 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010069627.8A CN111244260B (zh) 2020-01-21 2020-01-21 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件

Publications (2)

Publication Number Publication Date
CN111244260A CN111244260A (zh) 2020-06-05
CN111244260B true CN111244260B (zh) 2020-12-22

Family

ID=70866338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010069627.8A Active CN111244260B (zh) 2020-01-21 2020-01-21 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件

Country Status (1)

Country Link
CN (1) CN111244260B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969099A (zh) * 2020-08-26 2020-11-20 中国科学院上海微系统与信息技术研究所 堆栈结构sns约瑟夫森结、电压基准及制备方法
CN112305293B (zh) * 2020-09-27 2023-08-08 中国计量科学研究院 二阶梯度交叉耦合型squid电流传感器以及制备方法
CN113437209B (zh) * 2021-07-02 2022-06-21 中国科学院上海微系统与信息技术研究所 亚微米堆栈结构约瑟夫森结器件及其制备方法
CN116227391B (zh) * 2023-02-22 2023-11-10 中国计量科学研究院 可容错的约瑟夫森结阵、动态三进制设计方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273585A (zh) * 2018-08-28 2019-01-25 中国科学院上海微系统与信息技术研究所 薄膜沉积方法及约瑟夫森结制备方法
CN109285942A (zh) * 2017-07-21 2019-01-29 中国计量科学研究院 超导薄膜及其制备方法、超导量子干涉器件和感应式超导边缘探测器
CN110148664A (zh) * 2019-05-13 2019-08-20 中国科学院上海微系统与信息技术研究所 约瑟夫森结的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127539A (ja) * 1986-11-17 1988-05-31 Nec Corp 半導体装置
CN107680934B (zh) * 2017-11-01 2018-12-04 长鑫存储技术有限公司 薄膜层的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285942A (zh) * 2017-07-21 2019-01-29 中国计量科学研究院 超导薄膜及其制备方法、超导量子干涉器件和感应式超导边缘探测器
CN109273585A (zh) * 2018-08-28 2019-01-25 中国科学院上海微系统与信息技术研究所 薄膜沉积方法及约瑟夫森结制备方法
CN110148664A (zh) * 2019-05-13 2019-08-20 中国科学院上海微系统与信息技术研究所 约瑟夫森结的制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Fabrication and Characterization of Physically-linked Large-scale Josephson Junction Test Arrays";Lanruo Wang et al.;《2018 Conference on Precision Electromagnetic Measurements (CPEM 2018)》;20180713;1-2 *
"Physical and electrical properties of low temperature (<100 ℃) SiO2 films deposited by electron cyclotron resonance plasmas";R. Rashid et al.;《Journal of Vacuum Science & Technology A》;20030425;728-739 *
Lanruo Wang et al.."Fabrication and Characterization of Physically-linked Large-scale Josephson Junction Test Arrays".《2018 Conference on Precision Electromagnetic Measurements (CPEM 2018)》.2018,1-2. *

Also Published As

Publication number Publication date
CN111244260A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
CN111244260B (zh) 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件
JP3128811B2 (ja) 半導体装置の製造方法
KR101126563B1 (ko) 고 저항 성질을 가지는 염가의 기판 및 그 제조 방법
US9231185B2 (en) Method for manufacturing a piezoelectric film wafer, piezoelectric film element, and piezoelectric film device
JP4987823B2 (ja) 半導体装置
JP6793711B2 (ja) 選択的にエッチングされた自己整合ビアプロセス
WO2011055825A1 (ja) シリコン貫通ビアプロセスにおけるシリコン基板裏面エッチング用エッチング液及びこれを用いたシリコン貫通ビアを有する半導体チップの製造方法
CN111200057B (zh) 约瑟夫森结阵列制备方法、约瑟夫森结阵列以及电子器件
US8753528B2 (en) Etchant for controlled etching of Ge and Ge-rich silicon germanium alloys
JP2009259876A (ja) 半導体装置および半導体装置の製造方法
US11444244B2 (en) Mask plate and fabrication method thereof
KR20080106695A (ko) 식각용액 및 이를 사용하는 반도체 소자의 제조방법
US11876079B2 (en) Method for fabricating semiconductor device with recessed pad layer
US11735476B2 (en) Semiconductor structure and fabrication method thereof
CN108598259A (zh) 一种薄膜电阻的制备方法
WO2020259220A1 (zh) Mram底电极的制备方法
CN114843177A (zh) 一种沟槽肖特基结构制作方法
TWI743932B (zh) 半導體基板及其製造方法
US10403597B2 (en) Direct bonding method
JP5575217B2 (ja) 半導体装置の製造方法
TW201731059A (zh) 用以提供有序的多孔性之方法及設備
Wen et al. 32‐1: Invited Paper: A Mask‐Reduction Process With Innovative Undercut for Large Size AMOLED Display
CN117955446A (zh) 半导体结构的制备方法、半导体结构及电子设备
KR100669734B1 (ko) 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치
CN116387262A (zh) 半导体结构及其制备方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant