CN116387262A - 半导体结构及其制备方法、电子设备 - Google Patents

半导体结构及其制备方法、电子设备 Download PDF

Info

Publication number
CN116387262A
CN116387262A CN202310563569.8A CN202310563569A CN116387262A CN 116387262 A CN116387262 A CN 116387262A CN 202310563569 A CN202310563569 A CN 202310563569A CN 116387262 A CN116387262 A CN 116387262A
Authority
CN
China
Prior art keywords
substrate
layer
active device
etching
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310563569.8A
Other languages
English (en)
Inventor
周亦康
吴旭升
郑凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Ic Technology Innovation Center Beijing Co ltd
Original Assignee
North Ic Technology Innovation Center Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Ic Technology Innovation Center Beijing Co ltd filed Critical North Ic Technology Innovation Center Beijing Co ltd
Priority to CN202310563569.8A priority Critical patent/CN116387262A/zh
Publication of CN116387262A publication Critical patent/CN116387262A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Abstract

本发明实施例公开了一种半导体结构及其制备方法、电子设备。该半导体结构包括：衬底；有源器件，所述有源器件设置在所述衬底的一侧；介质层，所述介质层形成在所述衬底的相对的两侧，并覆盖所述有源器件，在所述介质层内设置有导通结构，所述导通结构与所述有源器件连接，在所述导通结构的靠近所述衬底的一侧设置有刻蚀停止层；金属通孔，所述金属通孔贯穿所述衬底的两侧的所述介质层以及所述刻蚀停止层，并与所述导通结构连接。氮化硅层为刻蚀停止层。即刻蚀贯通孔时，刻蚀到氮化硅层时刻蚀停止，以控制刻蚀的深度，从而防止导通结构被刻蚀，以发生金属反溅现象。

Description

半导体结构及其制备方法、电子设备
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体结构及其制备方法、电子设备。
背景技术
相关技术中，如图7所示，半导体结构包括衬底101、硬质掩模板109、介质层103。衬底通常为硅材料。在先减薄衬底101再制作硅通孔的工艺路线中，首先，刻蚀硅通孔并沉积绝缘层108；然后，对绝缘层108进行刻蚀时。衬底101上设置有有源器件102。有源器件102通过导体结构(例如第一导体层103a和第二导体层103b)与硅通孔内的金属层105c连接。在制作硅通孔过程中，导致了硅材料内某些区域的金属(例如导体结构的金属)会被刻蚀离子轰击而产生金属反溅现象，反溅的金属可能会穿透绝缘层108侵入到有源器件102中(如图7中A、B所示)，导致短路等问题。
因此，需要提供一种新的技术方案，以解决上述技术问题。
发明内容
本发明的一个目的是提供一种半导体结构的新技术方案，以解决现有技术中反溅的金属穿透绝缘层侵入到有源器件中导致短路的问题。
根据本发明的第一方面，提供了一种半导体结构。该半导体结构包括：
衬底；
有源器件，所述有源器件设置在所述衬底的一侧；
介质层，所述介质层覆盖所述有源器件，在所述介质层内设置有导通结构，所述导通结构与所述有源器件连接，在所述导通结构的靠近所述衬底的一侧设置有刻蚀停止层；
金属通孔，所述金属通孔沿所述衬底的厚度方向贯穿所述衬底，并且穿过所述介质层以及所述刻蚀停止层，以与所述导通结构连接。。
可选地，所述刻蚀停止层为氮氧化硅、碳氮化硅、碳氧化硅中的至少一种。
可选地，所述刻蚀停止层的厚度大于或等于50nm。
可选地，所述衬底包括键合在一起的第一衬底和第二衬底，所述导通结构包括连接在一起的第一导体层和第二导体层，在所述第一衬底的与所述第二衬底相背的一侧设置有所述有源器件、所述介质层、所述刻蚀停止层、第一导体层和所述第二导体层，所述金属通孔贯穿所述第二衬底和所述第一衬底。
根据本发明的第二方面，提供了一种半导体结构的制备方法。该制备方法包括：
提供衬底，在所述衬底的一侧形成有源器件；
在所述衬底上沉积介质层，所述介质层覆盖所述有源器件，在所述介质层上形成接触孔，在所述接触孔内沉积第一导体层，所述第一导体层与所述有源器件连接；
在所述介质层上沉积刻蚀停止层，所述刻蚀停止层避让所述第一导体层；
在所述第一导体层和所述刻蚀停止层上形成第二导体层，所述第二导体层与所述第一导体层连接，所述第二导体层覆盖所述刻蚀停止层；
在所述衬底的与所述有源器件相背的一侧刻蚀形成通道，所述通道的底部暴露所述刻蚀停止层；
采用湿法刻蚀工艺刻蚀所述刻蚀停止层，以暴露所述第二导体层，对所述通道进行金属化处理，以形成金属化通孔，所述金属化通孔与所述第二导体层连接。
可选地，所述在所述衬底的与所述有源器件相背的一侧刻蚀形成通道，包括：
采用干法刻蚀工艺形成所述通道。
可选地，所述刻蚀停止层为氮氧化硅、碳氮化硅、碳氧化硅中的至少一种。
可选地，所述在所述介质层上沉积刻蚀停止层，包括：
采用化学气相沉积法形成所述刻蚀停止层；
采用光刻工艺形成刻蚀停止层图形。
可选地，所述衬底包括第一衬底和第二衬底，在所述第一衬底的与所述第二衬底相背的一侧设置有所述有源器件，所述在所述衬底的与所述有源器件相背的一侧刻蚀形成通道之前还包括：
将所述第一衬底和所述第二衬底键合。
根据本发明的第三方面，提供了一种电子设备。该电子设备包括上述的半导体结构。
可选地，所述电子设备包括第一元件，所述第一元件设置在所述衬底的与所述有源器件相背的一侧，所述第一元件与所述金属化通孔连接。
本发明的一个技术效果是，所述氮化硅层为刻蚀停止层。即刻蚀贯通孔时，刻蚀到氮化硅层时刻蚀停止，以控制刻蚀的深度，从而防止导通结构被刻蚀，以发生金属反溅现象。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1-图6是根据本发明实施例的半导体结构的制备方法的各个阶段的示意图。
图7是现有技术的半导体结构的示意图。
附图标记说明：
101、衬底；101a、第一衬底；101b、第二衬底；102、有源器件；103、介质层；103a、第一导体层；103b、第二导体层；103c、二氧化硅层；103d、氮化硅层；105a、贯通孔；105b、通道；105c、金属层；106、刻蚀停止层；107、阻挡粘附层；108、绝缘层；109、硬质掩模板。
具体实施方式
以下将对本发明的具体实施方式进行详细描述。为了避免过多不必要的细节，在以下实施例中对属于公知的结构或功能将不进行详细描述。
以下实施例中所使用的近似性语言可用于定量表述，表明在不改变基本功能的情况下可允许数量有一定的变动。因此，用“大约”、“左右”等语言所修正的数值不限于该准确数值本身。在一些实施例中，“大约”表示允许其修正的数值在正负百分之十(10％)的范围内变化，比如，“大约100”表示的可以是90到110之间的任何数值。此外，在“大约第一数值到第二数值”的表述中，大约同时修正第一和第二数值两个数值。在某些情况下，近似性语言可能与测量仪器的精度有关。
除有定义外，以下实施例中所用的技术和科学术语具有与本发明所属领域技术人员普遍理解的相同含义。
本发明的一个实施例，提供了一种半导体结构。如图6所示，该半导体结构包括：
衬底101；
有源器件102，所述有源器件102设置在所述衬底101的一侧；
介质层103，所述介质层103覆盖所述有源器件102，在所述介质层103内设置有导通结构，所述导通结构与所述有源器件102连接，在所述导通结构的靠近所述衬底101的一侧设置有刻蚀停止层106；
金属通孔，所述金属通孔沿所述衬底101的厚度方向贯穿所述衬底101，并且穿过所述介质层103以及所述刻蚀停止层106，以与所述导通结构连接。
具体来说，衬底101为晶圆，例如多晶硅、单晶硅等。有源器件102为能够实现设定功能的电子器件，本领域技术人员可以根据实际需要设置有源器件102。
介质层103为绝缘材料，例如，二氧化硅、氮化硅、氮化钛中的至少一种。上述材料能的绝缘性能良好，并且结构强度高。
在所述衬底101的背离介质层103一侧沉积有硬质掩模板109。硬质掩模板109的材质例如是二氧化硅、氮化硅、氮化钛中的至少一种。上述材料能的绝缘性能良好，并且结构强度高。
单一材料制成的硬质掩模板109，例如二氧化硅，容易产生翘曲现象，导致半导体结构的强度降低，耐用性变差。在一个优选的例子中，如图6所示，硬质掩模板109包括沿厚度方向交替设置的二氧化硅层109c和氮化硅层109d。二氧化硅层109c会产生压应力，而氮化硅层109d会产生拉应力。交替设置的二氧化硅层109c和氮化硅层109d能有效地平衡拉应力和压应力，从而能够有效地降低硬质掩模板109的翘曲，进而提高半导体结构的整体强度。
可选地，所述刻蚀停止层106的材质为氮化硅、氮氧化硅、碳氮化硅中的至少一种。上述材料均能起到控制刻蚀深度的作用。
在该例子中，所述氮化硅层为刻蚀停止层106。即刻蚀贯通孔105a时，刻蚀到氮化硅层时刻蚀停止，以控制刻蚀的深度，从而防止导通结构被刻蚀，以发生金属反溅现象。
当然，衬底101、介质层103、硬质掩模板109的材质不限于上述实施例，本领域技术人员可以根据实际需要进行设置。
导通结构的材质为金属，例如铜、金、银、铝钨等。金属通孔为在半导体材料的通道105b的表面电镀或者沉积金属，以形成的具有导通功能的通孔。在制作金属通孔时，首先，在半导体材料内形成贯通孔105a；然后，在贯通孔内填充绝缘层108。接下来，刻蚀绝缘层108以形成通道105b。最后，在通道105b内填充金属材料，以形成金属通孔。该金属材料可是但不限于铜、钨等。
需要说明的是，在沉积导通结构、在通道105b内镀铜时，为了提高金属与半导体材料、金属材料的结合强度，需要首先在半导体材料的表面形成阻挡粘附层107以及种子层。阻挡粘附层107为难熔金属、难熔金属的氮化物、难熔金属及其氮化物中的至少一种。可选地，难熔金属为钛或钽。例如，阻挡粘附层107为钛、氮化钛、钛和氮化钛中的一种；也可以是，钽、氮化钽、钽和氮化钛中的一种。种子层的材质与待沉积金属、待镀金属的材质一致。种子层形成结晶核，从而使得沉积、电镀时金属在结晶核上生长，这使得沉积金属、电镀金属的效果更加良好。
在该例子中，在介质层103内设置有刻蚀停止层106，刻蚀停止层106的位置与金属通孔的位置相对应，并且对导通结构的用于与金属通孔连接的部位形成覆盖。在采用干法刻蚀工艺刻蚀金属通孔的通道105b时，刻蚀停止层106作为干法刻蚀工艺的刻蚀的终点。刻蚀停止层106能有效地避免在进行干法刻蚀工艺时，导通结构被刻蚀，从而避免了导通结构的金属材料发生反溅现象，有效地避免了金属材料侵入绝缘层108而导致的短路现象。
在一个例子中，如图6所示，所述刻蚀停止层106的厚度大于或等于50nm。刻蚀停止层106的厚度小，则在进行干法刻蚀时容易被贯穿，导致无法起到防止金属反溅的效果。在该例子中，刻蚀停止层106的厚度范围，能有效地避免干法刻蚀工艺贯穿刻蚀停止层106。
此外，在半导体结构的多个部位进行干法刻蚀时，多个通道105b能够刻蚀到刻蚀停止层106，但多个通道105b均不会出现贯穿刻蚀停止层106的现象。
在一个例子中，如图6所示，所述衬底101包括键合在一起的第一衬底101a和第二衬底101b，所述导通结构包括连接在一起的第一导体层103a和第二导体层103b。在所述第一衬底101a的与所述第二衬底101b相背的一侧设置有所述有源器件102、所述介质层、所述刻蚀停止层106、第一导体层103a和所述第二导体层103b，所述金属通孔贯穿所述第二衬底101b和所述第一衬底101a。
在该例子中，在第一衬底101a和第二衬底101b上均沉积有介质层。采用键合工艺将第一衬底101a和第二衬底101b键合到一起。从未设置有源器件102的衬底101一侧制作金属通孔，并使金属通孔贯穿第一衬底101a、第二衬底101b，以与有源器件102电连接。通过这种方式，能有效地满足半导体结构的安装要求，例如倒装安装的要求，并且简化了半导体结构的制备工艺，提高了良品率。
根据本发明的第二个实施例，提供了一种半导体结构的制备方法。如图1-6所示，该制备方法包括：
提供衬底101，在所述衬底101的一侧形成有源器件102；
在所述衬底101上沉积介质层，所述介质层覆盖所述有源器件102，在所述介质层上形成接触孔，在所述接触孔内沉积第一导体层103a，所述第一导体层103a与所述有源器件102连接；
在所述介质层上沉积刻蚀停止层106，所述刻蚀停止层106避让所述第一导体层103a；
在所述第一导体层103a和所述刻蚀停止层106上形成第二导体层103b，所述第二导体层103b与所述第一导体层103a连接，所述第二导体层103b覆盖所述刻蚀停止层106；
在所述衬底101的与所述有源器件102相背的一侧刻蚀形成通道105b，所述通道105b的底部暴露所述刻蚀停止层106；
采用湿法刻蚀工艺刻蚀所述刻蚀停止层106，以暴露所述第二导体层103b，对所述通道105b进行金属化处理，以形成金属化通孔，所述金属化通孔与所述第二导体层103b连接。
具体来说，衬底101、有源器件102、介质层103如前所述。如图1所示，采用物理气相沉积、化学气相沉积等方式在第一衬底101a的一侧形成有源器件102。在第一衬底101a的一侧继续沉积介质层103。例如，首先，沉积一层二氧化硅层103c。介质层103覆盖有源器件102。然后，在二氧化硅层103c的与有源器件102相对的位置刻蚀形成接触孔，以暴露有源器件102；接下来，在接触孔内沉积阻挡粘附层107、种子层，阻挡粘附层107覆盖接触孔以及有源器件102；最后，在接触孔内沉积第一导体层103a，第一导体层103a的材质为铜、钨等。第一导体层103a与有源器件102连接。
如图2所示，在介质层上采用物理气相沉积、化学气相沉积等方式形成刻蚀停止层106。并根据图案将刻蚀停止层106形成在介质层103的设定位置。刻蚀停止层106对第一导体层103a形成避让，从而不会对半导体结构内的走线造成影响。刻蚀停止层106的一部分位于有源器件102的上方。刻蚀停止层106在衬底101(例如第一衬底101a)上的投影与有源器件102在衬底101(例如第一衬底101a)上的投影部分重合。通过这种方式，刻蚀停止层106能有效地保护有源器件102。
如图3所示，继续沉积介质层103。例如，氮化硅层和二氧化硅层交替沉积。交替沉积的氮化硅层和二氧化硅层能避免介质层103出现翘曲。在介质层103上制作通孔，采用物理气相沉积、化学气相沉积等方式在通孔内形成第二导体层103b。可选地、第一导体层103a/第二导体层103b的材质为铜、金、银、铝、钨等。第二导体层103b与第一导体层103a连接。如前所述，为了使第二导体层103b与半导体材料、第一金属层105c结合强度更高，需要首先在通孔内沉积阻挡粘附层107和种子层。阻挡粘附层107和种子层如前所述。第二导体层103b覆盖第一导体层103a以及刻蚀停止层106，以便形成导通路径。
在第二导体层103b制作完成后，继续沉积阻挡粘附层107，以覆盖第二导体层103b。最终，有源器件102、第一导体层103a、第二导体层103b和刻蚀停止层106嵌入衬底101(如第一衬底101a)与介质层103内。
如图4、图5所示，采用干法刻蚀在所述衬底101的与所述有源器件102相背的一侧刻蚀形成通道105b，所述通道105b的底部暴露所述刻蚀停止层106。例如，首先形成贯通孔105a。贯通孔105a首先贯通衬底101的与有源器件102相背的一侧的硬质掩模板109，然后，贯通衬底101。在衬底101的设置有源器件102一侧的介质层103处停止贯通。接下来，在贯通孔105a内沉积绝缘层108。接下来，采用干法刻蚀工艺对绝缘层108进行刻蚀，以形成通道105b。在通道105b延伸至刻蚀停止层106时，停止干法刻蚀工艺。干法刻蚀工艺可以不对刻蚀停止层106进行刻蚀，也可以沿刻蚀停止层106的厚度方向部分刻蚀刻蚀停止层106，只要不贯通刻蚀停止层106即可。接下来，采用湿法刻蚀工艺对刻蚀停止层106进行刻蚀，以贯通刻蚀停止层106，暴露第二导体层103b。接下来，如图6所示，在通道105b内镀金属层105c，以形成金属通孔。湿法刻蚀工艺为各向同性刻蚀工艺，即使刻蚀金属材料，也不会产生金属反溅现象。
例如，为了提高金属层105c与半导体材料、第二导体层103b的结合强度，在镀金属层105c之前，首先在通道105b内沉积阻挡粘附层107和种子层。阻挡粘附层107和种子层如前所述。金属层105c的材质为铜、钨等。
该制备方法能有效地避免在进行干法刻蚀工艺时，发生金属反溅现象，从而大大降低了半导体结构的短路现象。
该制备方法具有工艺简单，良品率高的特点。
优选地，所述刻蚀停止层106为氮氧化硅、碳氮化硅、碳氧化硅中的至少一种。上述材料能有效地阻止采用干法刻蚀工艺制备通道105b时出现金属反溅现象。
在一个例子中，所述在所述介质层上沉积刻蚀停止层106，包括：
采用化学气相沉积法形成所述刻蚀停止层106。
采用光刻工艺形成刻蚀停止层图形。
在该例子中，在沉积完刻蚀停止层106之后，采用化学机械研磨法对所述刻蚀停止层106进行研磨，以使得刻蚀停止层106的表面平整，厚度均一。
采用光刻工艺在光刻胶上形成通道105b刻蚀的刻蚀停止层106图形。例如，在刻蚀停止层106上设置光刻胶，根据预设的图案对光刻胶进行刻蚀，以定义出刻蚀停止层106的图形。通过这种方式能保证金属通孔的形状固定、位置固定，避免在制作金属通孔时，损伤有源器件102等元器件。
在一个例子中，所述衬底101包括第一衬底101a和第二衬底101b，在所述第一衬底101a的与所述第二衬底101b相背的一侧设置有所述有源器件102。所述在所述衬底的与所述有源器件相背的一侧刻蚀形成通道之前还包括：
将所述第一衬底和所述第二衬底键合。
在该例子中，在所述第一衬底101a的与所述第二衬底101b相背的一侧还设置有所述介质层、所述刻蚀停止层106、第一导体层103a和所述第二导体层103b。在所述第二衬底101b的与所述第一衬底101a相背的一侧设置有所述介质层。所述通道105b贯穿所述第二衬底101b上的所述介质层、所述第二衬底101b和所述第一衬底101a。
第一衬底101a上设置有硬质模板、有源器件102、导通结构、刻蚀停止层106、金属通孔。第二衬底101b上设置有介质层103。在第一衬底101a和第二衬底101b上均沉积有介质层。采用键合工艺将第一衬底101a和第二衬底101b键合到一起。从未设置有源器件102的衬底101(例如第二衬底101b)一侧制作金属通孔，并使金属通孔贯穿第一衬底101a、第二衬底101b，以与有源器件102电连接。在进行键合之前，首先对第一衬底101a和第二衬底101b的用于键合的一侧去料，以减薄第一衬底101a和第二衬底101b。然后，将第一衬底101a和第二衬底101b键合在一起。
通过这种方式，能有效地满足半导体结构的安装要求，例如倒装安装的要求，并且简化了半导体结构的制备工艺，提高了良品率。
在本发明的一个具体实施方式中，半导体的制备方法包括：
采用化学气相沉积工艺在第一衬底101a完成接触孔制备后沉积一层碳化硅薄膜作为金属通孔制备方法中绝缘层108的刻蚀停止层106，碳化硅薄膜厚度≥50nm。
采用化学机械研磨法进行碳化硅层研磨工艺，以形成平整，厚度均一的碳化硅层。
采用光刻工艺在光刻胶上形成局部通道105b刻蚀的绝缘层108的刻蚀停止层106图形。
采用干法刻蚀进行绝缘层108的刻蚀停止层106图形刻蚀，然后去除光刻胶并清洗第一衬底101a的表面。
采用面对面键合工艺将第一衬底101a和第二衬底101b键合。
采用化学机械研磨法和湿法刻蚀工艺对第一衬底101a的与有源器件102相背一侧进行减薄。
采用化学气相沉积工艺在第一衬底101a、第二衬底101b上交替沉积二氧化硅层109c和氮化硅层109d作为硬质掩模板109。
采用光刻工艺在光刻胶上形成硬质掩模板109图形，以便于形成贯通孔105a。
采用干法刻蚀工艺进行硬质掩模板109图形刻蚀，然后去除光刻胶并清洗第二衬底101b的表面。
采用深反应离子刻蚀工艺进行贯通孔105a的刻蚀，以第一衬底101a上的介质层103处停止刻蚀。
采用原子层沉积工艺在贯通孔105a内进行绝缘层108的沉积。例如，绝缘层108的材质为二氧化硅。
采用干法刻蚀工艺进行绝缘层108的刻蚀。例如，以四氟化碳、三氟甲烷、六氟乙烷等气体为刻蚀剂，以第一衬底101a上的刻蚀停止层106，即碳化硅薄膜作为刻蚀的终点。在该例子中，刻蚀剂对二氧化硅层103c与碳化硅层的刻蚀选择比≥100:1。
采用湿法刻蚀工艺进行刻蚀停止层106，即碳化硅薄膜的腐蚀，以贯穿刻蚀停止层106，暴露第二导体层103b。
采用物理溅射法在通道105b内进行阻挡粘附层107和种子层的沉积。
采用化学电镀法在通道105b内进行金属填充工艺，以形成金属通孔。
采用化学机械研磨法，对金属通孔的端部进行研磨，以使金属通孔的端部平整。
该制备方法工艺简单，形成的半导体结构的良品率高。
本发明的另一个实施例，提供了一种电子设备。该电子设备包括上述半导体结构。
电子设备可以是但不限用于手机、电脑、手表、音箱、显示屏幕等。
在一个例子中，电子设备包括第一元件设置在所述衬底101的与所述有源器件102相背的一侧，所述第一元件与所述金属化通孔连接。
第一元件通过金属通孔与有源器件102导通。
该电子设备具有耐用性良好，绝缘效果良好的特点。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种半导体结构，其特征在于，包括：
衬底；
有源器件，所述有源器件设置在所述衬底的一侧；
介质层，所述介质层覆盖所述有源器件，在所述介质层内设置有导通结构，所述导通结构与所述有源器件连接，在所述导通结构的靠近所述衬底的一侧设置有刻蚀停止层；
金属通孔，所述金属通孔沿所述衬底的厚度方向贯穿所述衬底，并且穿过所述介质层以及所述刻蚀停止层，以与所述导通结构连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述刻蚀停止层为氮氧化硅、碳氮化硅、碳氧化硅中的至少一种。
3.根据权利要求1所述的半导体结构，其特征在于，所述刻蚀停止层的厚度大于或等于50nm。
4.根据权利要求1所述的半导体结构，其特征在于，所述衬底包括键合在一起的第一衬底和第二衬底，所述导通结构包括连接在一起的第一导体层和第二导体层，在所述第一衬底的与所述第二衬底相背的一侧设置有所述有源器件、所述介质层、所述刻蚀停止层、第一导体层和所述第二导体层，所述金属通孔贯穿所述第二衬底和所述第一衬底。
5.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，在所述衬底的一侧形成有源器件；
在所述衬底上沉积介质层，所述介质层覆盖所述有源器件，在所述介质层上形成接触孔，在所述接触孔内沉积第一导体层，所述第一导体层与所述有源器件连接；
在所述介质层上沉积刻蚀停止层，所述刻蚀停止层避让所述第一导体层；
在所述第一导体层和所述刻蚀停止层上形成第二导体层，所述第二导体层与所述第一导体层连接，所述第二导体层覆盖所述刻蚀停止层；
在所述衬底的与所述有源器件相背的一侧刻蚀形成通道，所述通道的底部暴露所述刻蚀停止层；
采用湿法刻蚀工艺刻蚀所述刻蚀停止层，以暴露所述第二导体层，对所述通道进行金属化处理，以形成金属化通孔，所述金属化通孔与所述第二导体层连接。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述在所述衬底的与所述有源器件相背的一侧刻蚀形成通道，包括：
采用干法刻蚀工艺形成所述通道。
7.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述刻蚀停止层为氮氧化硅、碳氮化硅、碳氧化硅中的至少一种。
8.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述在所述介质层上沉积刻蚀停止层，包括：
采用化学气相沉积法形成所述刻蚀停止层；
采用光刻工艺形成刻蚀停止层图形。
9.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述衬底包括第一衬底和第二衬底，在所述第一衬底的与所述第二衬底相背的一侧设置有所述有源器件，所述在所述衬底的与所述有源器件相背的一侧刻蚀形成通道之前还包括：
将所述第一衬底和所述第二衬底键合。
10.一种电子设备，其特征在于，包括如权利要求1-4中的任意一项所述的半导体结构。
11.根据权利要求10所述的电子设备，其特征在于，所述电子设备包括第一元件，所述第一元件设置在所述衬底的与所述有源器件相背的一侧，所述第一元件与所述金属化通孔连接。
CN202310563569.8A 2023-05-18 2023-05-18 半导体结构及其制备方法、电子设备 Pending CN116387262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310563569.8A CN116387262A (zh) 2023-05-18 2023-05-18 半导体结构及其制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310563569.8A CN116387262A (zh) 2023-05-18 2023-05-18 半导体结构及其制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN116387262A true CN116387262A (zh) 2023-07-04

Family

ID=86965887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310563569.8A Pending CN116387262A (zh) 2023-05-18 2023-05-18 半导体结构及其制备方法、电子设备

Country Status (1)

Country Link
CN (1) CN116387262A (zh)

Similar Documents

Publication Publication Date Title
US7094701B2 (en) Manufacturing method of semiconductor device
US20120100715A1 (en) Method of manufacturing a semiconductor device including through electrode
US5330934A (en) Method of fabricating a semiconductor device having miniaturized contact electrode and wiring structure
KR900006511B1 (ko) 반도체장치를 제조하는 방법
US6153521A (en) Metallized interconnection structure and method of making the same
US5492235A (en) Process for single mask C4 solder bump fabrication
US6391770B2 (en) Method of manufacturing semiconductor device
US7442642B2 (en) Method of forming electrode for semiconductor device
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH0982804A (ja) 半導体装置及びその製造方法
US6455412B1 (en) Semiconductor contact via structure and method
KR20030058853A (ko) 반도체 소자의 플러그 형성 방법
KR100435137B1 (ko) 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법
CN116387262A (zh) 半导体结构及其制备方法、电子设备
US5946593A (en) Semiconductor device manufacturing method
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JP2011071175A (ja) 半導体装置および半導体装置の製造方法
JP4400408B2 (ja) 貫通電極の形成方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
CN116153906A (zh) 半导体结构及其制备方法、电子设备
US4693783A (en) Method of producing interconnections in a semiconductor integrated circuit structure
CN117316865A (zh) 半导体装置的制造方法
KR0147716B1 (ko) 자기정렬콘택 형성방법
KR100440476B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination