CN111969099A - 堆栈结构sns约瑟夫森结、电压基准及制备方法 - Google Patents

堆栈结构sns约瑟夫森结、电压基准及制备方法 Download PDF

Info

Publication number
CN111969099A
CN111969099A CN202010871230.0A CN202010871230A CN111969099A CN 111969099 A CN111969099 A CN 111969099A CN 202010871230 A CN202010871230 A CN 202010871230A CN 111969099 A CN111969099 A CN 111969099A
Authority
CN
China
Prior art keywords
layer
nbn
junction
superconducting
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010871230.0A
Other languages
English (en)
Inventor
张露
闫恺心
曾俊文
陈垒
王镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010871230.0A priority Critical patent/CN111969099A/zh
Publication of CN111969099A publication Critical patent/CN111969099A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0156Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提供一种堆栈结构SNS约瑟夫森结的制备方法,堆栈结构SNS约瑟夫森结的制备包括提供衬底,制备NbN底层膜、超导金属复合叠层结构层以及NbN顶层膜,定义底电极和结区,制备隔离层和配线层。本发明通过引入堆栈结构SNS约瑟夫森结的制备方法,在保证输出电压的前提下成倍数的减少了分布式阵列的数量;调控磁控溅射参数实现了超导NbN和正常金属NbNx的制备,NbN/NbNx/NbN…NbN/NbNx/NbN叠层结构可以基于原位生长制备,可以防止层间污染,室温生长还能可以保证界面清晰无扩散,更加简化了结的工艺流程。

Description

堆栈结构SNS约瑟夫森结、电压基准及制备方法
技术领域
本发明属于超导电子学领域,特别是涉及一种堆栈结构SNS约瑟夫森结、电压基准及各自的制备方法。
背景技术
基于传统实物的计量基准受到制作工艺、使用材料和技术条件等的限制,其性能容易随着时间和温度的改变发生微小变化,具有不准确性、不易保存及易损坏等缺陷。近半个世纪以来,随着科技水平的快速发展,人们对计量基准提出了更高的要求。量子计量基准基于交流约瑟夫森效应,利用约瑟夫森结中的量子态输运获得高精确度、高稳定性的测量,并且具有外界干扰小的特点,在计量学领域占有显著优势。运用数千个约瑟夫森串结阵实现的约瑟夫森电压基准输出电压最高可达10V,相对不确定度低于10-10,约瑟夫森电压基准已在全球超过60个实验室展开日常的直流校准和相关应用。
其中,约瑟夫森结是根据约瑟夫森效应制备而成的弱连接超导体。约瑟夫森(Brain David Josephson)预言,如果两块超导体中间有一个绝缘层构成超导体-绝缘体-超导体(SIS)结构时,会出现与超导体中电子对波函数的相位差有关的电压为零的超导隧道电流,即直流约瑟夫森效应。量子电压基准利用的则是交流约瑟夫森效应,用一定频率的微波辐照超导体-正常金属-超导体(SNS)和超导体-绝缘体-正常金属-绝缘体-超导体(SINIS)结,在结的I-V曲线上观察到一系列量子化电压台阶,如图8所示。电压台阶的幅度表示为Vn=nfh/2e,每一台阶在电压轴的位置由台阶序数n、微波频率f、普朗克常数h和电子电荷e决定。由于微波频率可以用具有非常高精度的原子钟测量(10-12),而h和e都是自然常数,因此约瑟夫森结使得生成的参考电压可以非常精确地被确定。可编程电压基准研发采用的约瑟夫森结主要有SIS、SNS和SINIS结。SIS结的主要优点是单结产生的电压高,但是其I-V曲线是回滞的,输出为重叠的恒电压台阶,无法实现快速、特定的台阶间切换。SIS结并联电阻可得到非回滞的I-V曲线,但是并联电阻的结构比较复杂,工作电流范围需要进行详细的确定,并会引入一个寄生电感,因此并不常用。SNS和SINIS结都是本征旁路电阻的过阻尼结,I-V曲线都是非回滞的,即输出电压是电流的单值函数,短暂的失锁系统可以自动回复到选定的参考电压,从而解决了SIS结阵的问题,在可编程电压基准领域得到了广泛的应用。
目前,现有的作为电压基准的结阵列,有的结势垒层电阻率低,其单结输出电压只有几十微伏,有的输出相同的电压时结阵所需结的数目较多,还有的结势垒层很薄,使得对于工艺参数的稳定性非常敏感,制备包括许多结的SINIS阵列经常容易短路。因此,如何在不影响产率的情况下,减少结阵分布的同时还能保有相同的输出电压成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种堆栈结构SNS约瑟夫森结、电压基准及各自的制备方法,用于解决现有技术中结阵数目多以及氧化势垒薄导致工艺参数稳定性敏感制备多结阵列容易短路等问题。
为实现上述目的及其他相关目的,本发明提供一种堆栈结构SNS约瑟夫森结的制备方法,包括如下步骤:
提供衬底;
于所述衬底上形成功能结构材料层,所述功能结构材料层包括自下而上形成的NbN底层膜、超导金属复合叠层结构层以及NbN顶层膜,其中,所述超导金属复合叠层结构层包括若干个复合膜单元,每一所述复合膜单元包括叠置的金属NbNx层及超导NbNy层;
基于第一刻蚀工艺刻蚀所述功能结构材料层,以在所述NbN底层膜中定义出底电极;
基于第二刻蚀工艺刻蚀位于所述底电极上的所述NbN顶层膜及所述超导金属复合叠层结构层,以定义出若干个结区,其中,所述结区的所述超导金属复合叠层结构层构成结势垒复合层,所述结区的所述NbN顶层膜构成顶电极;
于所述顶电极、所述结势垒复合层及所述底电极显露的表面及周围的所述衬底上形成隔离层,所述隔离层中形成有显露顶电极的第一连接孔及显露底电极的第二连接孔;
于所述隔离层上形成配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
可选地,所述金属NbNx层中x的值小于0.5,且具有体心立方或六角结构,所述金属NbNx层的电阻率大于104mΩcm;所述超导NbNy层中y值范围介于0.88-0.98之间或介于1.015-1.062之间,且具有面心立方结构。
可选地,所述金属NbNx层的厚度介于5nm-10nm之间;所述超导NbNy层的厚度介于28nm-32nm之间。
可选地,所述金属NbNx层采用磁控溅射工艺形成,通过调控所述磁控溅射的溅射电流、气体配比中的至少一种调控所述金属NbNx层中的x值;所述超导NbNy层采用磁控溅射工艺形成,通过调控所述磁控溅射的溅射电流、气体配比中的至少一种调控所述金属NbNy层中的y值。
可选地,所述衬底包括单晶氧化镁衬底,所述衬底的厚度介于0.2mm-0.6mm之间;所述NbN底层膜的厚度介于150nm-250nm之间;所述NbN顶层膜的厚度介于150nm-250nm之间;所述结区的形状包括圆形,所述圆形的直接介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
可选地,基于所述第一刻蚀工艺同时刻蚀所述NbN底层膜、所述超导金属复合叠层结构层以及所述NbN顶层膜;基于所述第二刻蚀工艺同时刻蚀所述NbN底层膜及所述超导金属复合叠层结构层。
可选地,所述第一刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀;所述第二刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀;所述NbN底层膜通过直流反应磁控溅射方法制备;所述NbN顶层膜通过直流反应磁控溅射方法制备;所述配线层通过直流反应磁控溅射方法制备。
本发明还提供一种电压基准的制备方法,所述电压基准的制备方法包括采用如上述任意一项方案中制备堆栈结构SNS约瑟夫森结的方法。
本发明还提供一种堆栈结构SNS约瑟夫森结,所述堆栈结构SNS约瑟夫森结优选采用本发明提供的堆栈结构SNS约瑟夫森结的制备方法制备得到,当然,也可以采用其他方法制备,其中,所述堆栈结构SNS约瑟夫森结包括:
衬底;
功能结构层,形成于所述衬底上,所述功能结构层自下而上包括底电极、结势垒复合层以及顶电极,其中,所述结势垒复合层包括超导金属复合叠层结构,所述超导金属复合叠层结构包括若干个叠置的复合膜结构,每一所述复合膜结构包括叠置的金属NbNx层及超导NbNy层;
隔离层,形成于所述顶电极、所述结势垒复合层及所述底电极显露的表面及周围的衬底上,所述隔离层中形成有显露顶电极的第一连接孔及显露底电极的第二连接孔;
配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
可选地,所述金属NbNx层的厚度介于5nm-10nm之间;所述超导NbNy层的厚度介于28nm-32nm之间。
可选地,所述衬底包括单晶氧化镁衬底,所述衬底的厚度介于0.2mm-0.6mm之间;所述NbN底层膜的厚度介于150nm-250nm之间;所述NbN顶层膜的厚度介于150nm-250nm之间;所述结区的形状包括圆形,所述圆形的直接介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
可选地,所述金属NbNx层中x的值小于0.5,且具有体心立方或六角结构,所述金属NbNx层的电阻率大于104mΩcm;所述超导NbNy层中y值范围介于0.88-0.98之间或介于1.015-1.062之间,且具有面心立方结构。
本发明还提供一种电压基准,所述电压基准包括如上述任意一项方案中所述的堆栈结构SNS约瑟夫森结。
如上所述,本发明的堆栈结构SNS约瑟夫森结、电压基准及各自的制备方法,本发明通过引入堆栈结构SNS约瑟夫森结的制备方法,在保证输出电压的前提下成倍数的减少了分布式阵列的数量,倍数取决于堆栈结构的数量。通过调控磁控溅射参数实现了超导NbN和正常金属NbNx的制备。NbN/NbNx/NbN…NbN/NbNx/NbN叠层结构可以采用原位生长工艺生长,可以防止层间污染,室温生长还能可以保证界面清晰无扩散,更加简化了结的工艺流程。
附图说明
图1显示为本发明一示例堆栈结构SNS约瑟夫森结的制备工艺流程图。
图2显示为本发明一示例堆栈结构SNS约瑟夫森结制备中提供衬底的示意图。
图3显示为本发明一示例堆栈结构SNS约瑟夫森结制备中形成超导金属复合叠层结构层及NbN顶层膜的结构示意图。
图4显示为本发明一示例堆栈结构SNS约瑟夫森结制备中定义底电极的示意图。
图5显示为本发明一示例堆栈结构SNS约瑟夫森结制备中定义结区的示意图。
图6显示为本发明一示例堆栈结构SNS约瑟夫森结制备中定义隔离层的示意图。
图7显示为本发明一示例堆栈结构SNS约瑟夫森结制备中定义配线层。
图8显示为SNS约瑟夫森结微波响应台阶的示意图。
元件标号说明
101 衬底
102 NbN底层膜
103 超导金属复合叠层结构层
104 复合膜单元
105 金属NbNx层
106 超导NbNy层
107 NbN顶层膜
108 底电极
109 结势垒复合层
110 结势垒复合单元
111 金属势垒层
112 超导薄膜层
113 顶电极
114 隔离层
114a 第一连接孔
114b 第二连接孔
115 配线层
115a 第一配线部
115b 第二配线部
S1~S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,其组件布局型态也可能更为复杂。
如图2所示,本发明提供一种堆栈结构SNS约瑟夫森结的制备方法,包括如下步骤:
S1:提供衬底;
S2:于所述衬底上形成功能结构材料层,所述功能结构材料层包括自下而上形成的NbN底层膜、超导金属复合叠层结构层以及NbN顶层膜,其中,所述超导金属复合叠层结构层包括若干个复合膜单元,每一所述复合膜单元包括叠置的金属NbNx层及超导NbNy层;
S3:基于第一刻蚀工艺刻蚀所述功能结构材料层,以在所述NbN底层膜中定义底电极;
S4:基于第二刻蚀工艺刻蚀位于所述底电极上的所述NbN顶层膜及所述超导金属复合叠层结构层,以定义出若干个结区,其中,所述结区的所述超导金属复合叠层结构层构成结势垒复合层,所述结区的所述NbN顶层膜构成顶电极;
S5:于所述顶电极、所述结势垒复合层及所述底电极显露的表面及周围的所述衬底上形成隔离层,所述隔离层中形成有显露顶电极的第一连接孔及显露底电极的第二连接孔;
S6:于所述隔离层上形成配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
下面将结合附图详细说明本发明的堆栈结构SNS约瑟夫森结的制备方法,其中,需要说明的是,上述顺序并不严格代表本发明所保护的堆栈结构SNS约瑟夫森结的制备顺序,本领域技术人员可以依据实际工艺步骤进行改变,图2仅示出了一种示例中的堆栈结构SNS约瑟夫森结的制备方法的步骤,本领域技术人员可以依据本领域常规选择进行设计改变。
首先,如图1中的S1及图2所示,进行步骤S1,提供衬底100。所述衬底100可以是单层材料层,也可以是由多层材料层构成的叠层结构。在一示例中,所述衬底100选择为氧化镁(MgO),可以是单晶氧化镁衬底,进一步优选为(100)方向的单晶氧化镁衬底,当然,还可以选择为可以实现本发明功能的其他常见衬底。所述衬底100的厚度介于是0.4mm,以适应stepper设备的要求。
接着,如图1中的S2及图3所示,进行步骤S2,于所述衬底上形成功能结构材料层,所述功能结构材料层包括自下而上形成的NbN底层膜102、超导金属复合叠层结构层103以及NbN顶层膜107,其中,所述超导金属复合叠层结构层103包括若干个复合膜单元104,每一所述复合膜单元包括叠置的金属NbNx层105及超导NbNy层106。
作为示例,于所述衬底101上形成NbN底层膜102。所述NbN底层膜102形成在整个衬底101表面,在一示例中,所述NbN底层膜102这一底层超导材料通过直流反应磁控溅射方法生长,可选地,所述NbN底层膜102的厚度介于150nm-250nm之间,可以是180nm、200nm、220nm。NbN是指具有高超导转变温度高(Tc~16.5K)、大超导能隙(Δ~3meV)和高特征频率(1.4THz)的超导薄膜。所述NbN底层膜102一方面作为制备金属NbNx势垒层103的结构基础,另一方面用于后续制作约瑟夫森结底电极。
作为示例,在所述超导金属复合叠层结构层103上形成所述NbN顶层膜107。在一示例中,所述NbN顶层膜107这一底层超导材料通过直流反应磁控溅射方法生长,可选地,所述NbN顶层膜107的厚度介于150nm-250nm之间,可以是180nm、200nm、220nm。
作为示例,所述金属NbNx层105中x的值小于0.5,可以是0.1、0.2、0.3、0.4,且具有体心立方或六角结构。作为示例,所述金属NbNx层的电阻率不小于104mΩcm,可以是106mΩcm、108mΩcm、1010mΩcm。所述金属NbNx层105作为势垒层,所述势垒层是指低温下表现出正常金属行为,处于超导-绝缘体相变区间,具有高电阻率的NbNx薄膜。所述势垒层电阻率在104mΩcm量级时,单结输出电压可提升至毫伏量级,高电阻率势垒层是实现大特征电压SNS结的关键。
所述超导NbNy层中y值范围介于0.88-0.98之间或介于1.015-1.062之间,可以是0.9、0.92、0.95、1.02、1.03、1.05,且具有面心立方结构。所述超导NbNy层是指具有高超导转变温度高(Tc~16.5K)、大超导能隙(Δ~3meV)和高特征频率(1.4THz)的NbN薄膜。
作为示例,所述金属NbNx层105采用磁控溅射工艺形成,通过调控所述磁控溅射的溅射电流、气体配比中的至少一种调控所述金属NbNx层中的x值;在另一示例中,所述超导NbNy层106采用磁控溅射工艺形成,通过调控所述磁控溅射的溅射电流、气体配比中的至少一种调控所述金属NbNy层中的y值。调控氮化铌薄膜的化学计量比改变晶体结构使其呈现出超导状态和正常金属状态,实现NbN/NbNx/NbN…NbN/NbNx/NbN多层膜在原位生长。
具体的,所述金属NbNx层和所述超导NbNy层具有相同的元素,调控氮化铌薄膜的化学计量比改变其晶体结构使其呈现出超导状态和正常金属状态,与上下电极采用相同材料,相同元素的材料可一步刻蚀到底,保障结区的刻蚀陡直度,有效避免了垂直方向结区大小的不均匀分布。另外,在一示例中,通过原位生长形成NbN/NbNx/NbN…NbN/NbNx/NbN多层膜,当然,NbN底层膜和顶层膜也基于同一工艺腔原位生长。例如,通过直流反应磁控溅射方法生长所述初始NbN底层膜102,再在同一腔室中NbN/NbNx/NbN…NbN/NbNx/NbN多层膜原位生长,各层N源可以连续通入,集成在同一工艺程序(recipe)中,简化工艺,提高薄膜质量。所述NbN/NbNx/NbN…NbN/NbNx/NbN原位生长不仅可以防止层间污染,室温生长还能可以保证界面清晰无扩散,更加简化了结的工艺流程。此外,堆栈结构方式在保证输出电压大小的前提条件下克服了以往SNS结所需结阵数目过多的难题,成倍数的减少了分布式阵列的数量,增加了结阵的工艺稳定性,提升了产率。
作为示例,所述金属NbNx层的厚度介于5nm-10nm之间,例如,可以选择为6nm、8nm;所述超导NbNy层的厚度介于28nm-32nm之间,例如,可以选择为29nm、30nm。本发明通过磁控溅射工艺形成需要厚度(如10nm)的所述金属NbNx层和所述超导NbNy层。
其中,所述复合单元叠置的数量可以依据实际需求进行设定,从而形成超导NbN薄膜和NbNx势垒层在垂直方向形成NbN/NbNx/NbN/…NbN/NbNx/NbN的串联排列结构。另外,除了若干个叠置的复合膜单元外,所述NbN底层膜和顶层膜之间还可以形成其他材料层,例如,形成一层金属NbNx层105,以满足形成约瑟夫森结,产生约瑟夫森效应。所述超导薄膜是具有高超导转变温度高(Tc~16.5K)、大超导能隙(Δ~3meV)和高特征频率(1.4THz)的NbN薄膜,所述势垒层薄膜化学计量比偏离1:1,低温下表现出正常金属行为的NbNx薄膜。上述堆栈结构方式的设置,堆栈结构是将平面结阵的数量转移到了垂直方向,不仅成倍数的减少了分布式阵列的数量,同时保障了输出电压的大小和工艺稳定。
作为示例,基于所述氮化处理调控约瑟夫森结的界面电子透过系数,其中,调控所述界面电子透过系数的方式包括:通过公式γ=(ρsξs)/(ρnξn)控调控所述界面电子透过系数,γ代表比值,ρ代表电阻率,ξ代表相干长度,n代表金属NbNx势垒层,s代表n层的上下表面的两层中任意一者。其中,SNS约瑟夫森结利用安德鲁反射实现电子的转移,结性能与势垒层材料电阻率及S/N界面特性相关,界面电子透过系数取决于超导材料和势垒层材料电阻率乘相干长度的比值γ=(ρsξs)/(ρnξn)。研究势垒层材料参数,比如薄膜电阻率、薄膜厚度变化时S/N界面电子透过系数变化趋势,定量揭示SNS结的特征电压及临界电流密度等性能参数与势垒层材料宏观参数之间的规律。
作为示例,基于所述氮化处理调控约瑟夫森结的临界电流密度,其中,通过公式Jc(d,T)=Jc0exp(-d/ξn(T))调控所述临界电流密度,d代表金属NbNx势垒层的厚度,T代表温度,Jc0代表势垒层厚度为0时的临界电流密度,n代表金属NbNx势垒层,ξ代表相干长度。从而实现约瑟夫森结的临界电流密度可自由调控。在另一示例中,基于所述氮化处理调控约瑟夫森结的特征电压,通过公式Vc(d,T)=Vc0(d/ξn(T))exp(-d/ξn(T))调控所述特征电压,d代表金属NbNx势垒层的厚度,T代表温度,Vc0代表势垒层厚度为0时的特征电压,n代表金属NbNx势垒层,ξ代表相干长度。从而实现约瑟夫森结的特征电压可自由调控。
接着,如图1中的S3及图4所示,进行步骤S3,基于第一刻蚀工艺刻蚀所述功能结构材料层,以在所述NbN底层膜102中定义底电极108。作为示例,基于所述第一刻蚀工艺同时刻蚀所述NbN底层膜102、所述超导金属复合叠层结构层103以及所述NbN顶层膜107,从而得到所述底电极108,所述NbN底层膜102、所述超导金属复合叠层结构层103以及所述NbN顶层膜107由相同元素构成,相同元素的材料可一步刻蚀到底,保障结区的刻蚀陡直度。作为一示例,所述第一刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀。刻蚀气体可以为CF4和Ar。
接着,如图1中的S4及图5所示,进行步骤S4,基于第二刻蚀工艺刻蚀位于所述底电极108上的所述NbN顶层膜107及所述超导金属复合叠层结构层103,以定义出若干个结区,其中,所述结区的所述超导金属复合叠层结构层103构成结势垒复合层109,所述结区的所述NbN顶层膜107构成顶电极113。其中,所述结势垒复合层包括若干个结势垒复合单元110,结势垒复合单元110包括基于所述金属NbNx层105得到的金属势垒层111及基于所述超导NbNy层106得到的超导薄膜层112。本发明中,多个约瑟夫森结共用一个所述底电极108,各个结区的间距可以依据实际需求设定。作为示例,基于所述第二刻蚀工艺同时刻蚀所述NbN顶层膜107、所述超导金属复合叠层结构层103,从而形成各个约瑟夫森结,所述NbN顶层膜107、所述超导金属复合叠层结构层103有相同元素构成,相同元素的材料可一步刻蚀到底,保障结区的刻蚀陡直度。作为一示例,所述第二刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀。
作为示例,所述结区的形状包括圆形,所述圆形的直接介于1.6μm-3μm之间,例如可以是1.8μm、2μm、2.5μm。从而可以得到合适的临界电流密度,有利于器件的高频应用。当然,在其他示例中,还可以将所述结区的形状制备成方形结。
接着,如图1中的S5及图6所示,进行步骤S5,于所述顶电极113、所述结势垒复合层109及所述底电极108显露的表面及周围的所述衬底100上形成隔离层114,所述隔离层114中形成有显露所述顶电极113的第一连接孔114a及显露所述底电极108的第二连接孔114b。
作为示例,所述第一连接孔的直径介于1.2μm-2.6μm之间,如,可以是1.5μm、2μm、2.2μm;所述第二连接孔的直径介于1.2μm-2.6μm之间,如,可以是1.5μm、2μm、2.2μm。其中,各所述第一连接孔114a及所述第二连接孔114b的位置和数量均可以依据实际需求进行设定,以用于后续将所述顶电极113及所述底电极108电性引出。
其中,各所述第一连接孔114a及所述第二连接孔114b的位置和数量均可以依据实际需求进行设定,以用于后续将所述顶电极113及所述底电极108电性引出。在一示例中,可以在形成所述结区之后,在所述衬底100上沉积一层覆盖整个表面的隔离材料层,再通过光刻刻蚀工艺对所述隔离材料层进行刻蚀得到所述第一连接孔及所述第二连接孔,如利用步进式曝光和反应离子刻蚀进行开孔工艺,利用反应离子刻蚀未被光刻胶覆盖的SiO2薄膜,形成上层膜与配线层连接的连接孔。其中所述隔离层114通过化学气相沉积方法制备,其材料包括但不限于二氧化硅薄膜,其材料包括但不限于二氧化硅薄膜,其沉积厚度可以为350nm及以上,例如500nm、1000nm,依据实际器件布置选择,如与串联排列结阵数目相关。
最后,如图1中的S6及图7所示,进行步骤S6,于所述隔离层114上形成配线层115,所述配线层115包括通过所述第一连接孔114a与所述顶电极113电连接的第一配线部115a以及通过所述第二连接孔114b与所述底电极108电连接的第二配线部115b。
在一示例中,所述配线层115通过直流反应磁控溅射方法生长,其材料包括但不限于NbN,其沉积厚度可以为450nm及以上,例如600nm、1200nm,依据实际器件布置选择,如与串联排列结阵数目相关。在一示例中,可以在形成所述隔离层之后,在所述隔离层上形成一层覆盖整个器件表面的配线材料层,再通过光刻刻蚀工艺对所述配线材料层进行刻蚀得到所述配线层。可选地,通过步进式曝光和感应耦合等离子体刻蚀制备得到所述配线层。
另外,国际上在电压基准制备方面比较突出的有美国的NIST,日本的AIST以及德国的PTB。对于可编程约瑟夫森结阵,一个重要的指标是其输出电压。NIST最初采用Nb/PdAu/Nb材料的SNS结阵,但是由于势垒层电阻率低,其单结输出电压只有几十微伏。为了输出更高的电压,NIST又研究了NbSi材料做势垒层的SNS结,并成功研制出了10V可编程约瑟夫森电压基准,工作在17.99GHz下的32路结阵包括268800个SNS结。AIST致力于NbN材料SNS可编程约瑟夫森结阵的制备,NbN超导转变温度较高(Tc~16.5K),第一个工作在10K,利用NbN/TiNx/NbN/TiNx/NbN制备的包含327680个约瑟夫森结的结阵已经成功实现。SNS结阵的特点是工作电流范围宽,抗干扰能力腔,但是单结产生的电压还是比SIS和SINIS低,导致输出相同的电压时结阵所需结的数目较多。PTB基于Nb/AlOx/Al/AlOx/Nb结构也实现了10V的SINIS可编程约瑟夫森结阵,且仅需70000个结,SINIS结阵可工作在70GHz频率下,单结输出电压较高,结阵数目少,但SINIS结的氧化层势垒很薄,对于工艺参数的稳定性非常敏感,制备包括许多结的SINIS阵列经常容易短路。构造10V串联结阵非常复杂,包含数万个或更多的SNS约瑟夫森结。本发明通过引入堆栈结构SNS约瑟夫森结的制备方法,在保证输出电压的前提下成倍数的减少了分布式阵列的数量,倍数取决于堆栈结构的数量。如果NbN/NbNx/NbN单结的特征电压达到1.0mV,4层堆栈结构约瑟夫森结仅需2500个平行结阵即可输出10V的电压。调控磁控溅射参数实现了超导NbN和正常金属NbNx的制备,NbN/NbNx/NbN…NbN/NbNx/NbN的原位生长不仅可以防止层间污染,室温生长还能可以保证界面清晰无扩散,更加简化了结的工艺流程。
本发明制备了包括金属NbNx层及超导NbNy层的SNS结构约瑟夫森结。约瑟夫森结是根据约瑟夫森效应制备而成的弱连接超导体。在两块超导体中间有一层薄膜绝缘层构成超导-绝缘-超导(SIS)结构时,会出现与超导体中电子对波函数的相位差θ有关的电压为零的超导隧道电流Is(Is=Icsinθ),其中Ic是约瑟夫森结的临界电流。如果超导体间存在电压差V,则相位差θ会随时间变化
Figure BDA0002651185740000111
此时的Is将是振幅为Ic,频率为f=2eV/h的交变电流。实际的约瑟夫森结可视为理想的约瑟夫森结并联电阻R和电容C组成,其电学行为可以用RCSJ模型解释。并联网络有两个特征时间RC和LJ/R,引入阻尼参数βc=RC/(LJ/R)=2πIcR2C/Φ0:当βc>1时,结是欠阻尼的,I-V曲线出现回滞;当βc<1时,结是过阻尼的,I-V曲线为单值的曲线。SIS约瑟夫森结通常为欠阻尼结,需要添加并联电阻使结的βc小于1,然而并联电阻不仅会增加磁通噪声,还会限制超导电路的集成度。另一方面,提高电路时钟频率需要更薄的势垒层及更小的结面积,但是当势垒层厚度非常薄(d~1nm)或者结尺寸在亚微米范围时,约瑟夫森结的工艺重复性和稳定性均面临严重的挑战。
本发明制备得到了SNS结,通过磁控溅射的溅射电流、气体配比等调控金属NbNx层及超导NbNy层的N含量,势垒层材料的电阻率及厚度等可通过通过磁控溅射参数自由调控。超导体-正常金属-超导体(SNS)结中库珀对在S/N界面处以安德鲁反射的形式实现两侧超导电性的耦合,具有非回滞I-V曲线。SNS结是本征旁路电阻的结,有效节省了外接旁路电阻所需面积。除此之外,SNS结在S/N界面电子的透过率较高,并且当N层厚度比较厚(d~10nm)时SNS结已具有媲美SIS结的高Jc,保证了工艺的重复性和稳定性。然而,与SIS结相比,SNS结的特征电压IcRn很小,限制了器件的高频应用。研究表明,SNS结的特征电压与势垒层材料特性及S/N界面特性密切相关。基于本发明的方案可以在势垒层自由调控的同时保障SNS约瑟夫森结的界面的清晰。
另外,如图7所示,并参见图1-6,本发明还提供一种堆栈结构SNS约瑟夫森结,所述堆栈结构SNS约瑟夫森结优选采用本发明提供的堆栈结构SNS约瑟夫森结的制备方法制备得到,当然,也可以采用其他方法制备,其中,所述堆栈结构SNS约瑟夫森结包括:
衬底100;
功能结构层,形成于所述衬底上,所述功能结构层自下而上包括底电极108、结势垒复合层以及顶电极113,其中,所述结势垒复合层包括超导金属复合叠层结构109,所述超导金属复合叠层结构109包括若干个叠置的复合膜单元110,每一所述复合膜单元包括叠置的金属NbNx层111及超导NbNy层112;
隔离层114,形成于所述顶电极113、所述结势垒复合层及所述底电极108显露的表面及周围的衬底100上,所述隔离层114中形成有显露顶电极113的第一连接孔114a及显露底电极108的第二连接孔114b;
配线层115,所述配线层包括通过所述第一连接孔114a与所述顶电极113电连接的第一配线部115a以及通过所述第二连接孔114b与所述底电极108电连接的第二配线部115b。
作为示例,所述金属NbNx层中x的值小于0.5,且具有体心立方或六角结构,所述金属NbNx层的电阻率不小于104mΩcm;所述超导NbNy层中y值范围介于0.88-0.98之间或介于1.015-1.062之间,且具有面心立方结构。
作为示例,所述衬底包括单晶氧化镁衬底,所述衬底的厚度为0.4mm;所述NbN底层膜的厚度介于150nm-250nm之间;所述金属NbNx层的厚度介于2nm-8nm之间;所述超导NbNy层的厚度介于28nm-32nm之间;所述NbN顶层膜的厚度介于150nm-250nm之间;所述结区的形状包括圆形,所述圆形的直接介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
另外,本发明还提供一种电压基准的制备方法,所述电压基准的制备方法包括采用如上述任意一项方案中制备堆栈结构SNS约瑟夫森结的方法。
本发明还提供一种电压基准,所述电压基准包括如上述任意一项方案中所述的堆栈结构SNS约瑟夫森结。其中,所述电压基准优选采用本发明的电压基准的制备方法制备得到,当然,还可以采用其他方法制备。
综上所述,本发明的堆栈结构SNS约瑟夫森结、电压基准及各自的制备方法,本发明通过引入堆栈结构SNS约瑟夫森结的制备方法,在保证输出电压的前提下成倍数的减少了分布式阵列的数量,倍数取决于堆栈结构的数量。通过调控磁控溅射参数实现了超导NbN和正常金属NbNx的制备,NbN/NbNx/NbN…NbN/NbNx/NbN的原位生长不仅可以防止层间污染,室温生长还能可以保证界面清晰无扩散,更加简化了结的工艺流程。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种堆栈结构SNS约瑟夫森结的制备方法,其特征在于,包括如下步骤:
提供衬底;
于所述衬底上形成功能结构材料层,所述功能结构材料层包括自下而上形成的NbN底层膜、超导金属复合叠层结构层以及NbN顶层膜,其中,所述超导金属复合叠层结构层包括若干个复合膜单元,每一所述复合膜单元包括叠置的金属NbNx层及超导NbNy层;
基于第一刻蚀工艺刻蚀所述功能结构材料层,以在所述NbN底层膜中定义出底电极;基于第二刻蚀工艺刻蚀位于所述底电极上的所述NbN顶层膜及所述超导金属复合叠层结构层,以定义出若干个结区,其中,所述结区的所述超导金属复合叠层结构层构成结势垒复合层,所述结区的所述NbN顶层膜构成顶电极;
于所述顶电极、所述结势垒复合层及所述底电极显露的表面及周围的所述衬底上形成隔离层,所述隔离层中形成有显露顶电极的第一连接孔及显露底电极的第二连接孔;
于所述隔离层上形成配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
2.根据权利要求1所述的堆栈结构SNS约瑟夫森结的制备方法,其特征在于,所述金属NbNx层中x的值小于0.5,且具有体心立方或六角结构,所述金属NbNx层的电阻率不小于104mΩcm;所述超导NbNy层中y值范围介于0.88-0.98之间或介于1.015-1.062之间,且具有面心立方结构。
3.根据权利要求1所述的堆栈结构SNS约瑟夫森结的制备方法,其特征在于,所述金属NbNx层的厚度介于5nm-10nm之间;所述超导NbNy层的厚度介于28nm-32nm之间。
4.根据权利要求1所述的堆栈结构SNS约瑟夫森结的制备方法,其特征在于,所述金属NbNx层采用磁控溅射工艺形成,通过调控所述磁控溅射的溅射电流、气体配比中的至少一种调控所述金属NbNx层中的x值;所述超导NbNy层采用磁控溅射工艺形成,通过调控所述磁控溅射的溅射电流、气体配比中的至少一种调控所述金属NbNy层中的y值。
5.根据权利要求1所述的堆栈结构SNS约瑟夫森结的制备方法,其特征在于,所述衬底包括单晶氧化镁衬底,所述衬底的厚度为0.4mm;所述NbN底层膜的厚度介于150nm-250nm之间;所述NbN顶层膜的厚度介于150nm-250nm之间;所述结区的形状包括圆形,所述圆形的直接介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
6.根据权利要求1-5中任意一项所述的堆栈结构SNS约瑟夫森结的制备方法,其特征在于,基于所述第一刻蚀工艺同时刻蚀所述NbN底层膜、所述超导金属复合叠层结构层以及所述NbN顶层膜;基于所述第二刻蚀工艺同时刻蚀所述NbN底层膜及所述超导金属复合叠层结构层。
7.根据权利要求6所述的堆栈结构SNS约瑟夫森结的制备方法,其特征在于,所述第一刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀;所述第二刻蚀工艺包括步进式曝光和感应耦合等离子体刻蚀;所述NbN底层膜通过直流反应磁控溅射方法制备;所述NbN顶层膜通过直流反应磁控溅射方法制备;所述隔离层通过等离子增强化学气相沉积工艺制备;所述配线层通过直流反应磁控溅射方法制备。
8.一种电压基准的制备方法,其特征在于,所述电压基准的制备方法包括采用如权利要求1-7中任意一项方案制备堆栈结构SNS约瑟夫森结的方法。
9.一种堆栈结构SNS约瑟夫森结,其特征在于,所述堆栈结构SNS约瑟夫森结包括:
衬底;
功能结构层,形成于所述衬底上,所述功能结构层自下而上包括底电极、结势垒复合层以及顶电极,其中,所述结势垒复合层包括超导金属复合叠层结构,所述超导金属复合叠层结构包括若干个叠置的复合膜结构,每一所述复合膜结构包括叠置的金属NbNx层及超导NbNy层;
隔离层,形成于所述顶电极、所述结势垒复合层及所述底电极显露的表面及周围的衬底上,所述隔离层中形成有显露顶电极的第一连接孔及显露底电极的第二连接孔;
配线层,所述配线层包括通过所述第一连接孔与所述顶电极电连接的第一配线部以及通过所述第二连接孔与所述底电极电连接的第二配线部。
10.根据权利要求9所述的堆栈结构SNS约瑟夫森结,其特征在于,所述金属NbNx层的厚度介于5nm-10nm之间;所述超导NbNy层的厚度介于28nm-32nm之间。
11.根据权利要求9所述的堆栈结构SNS约瑟夫森结,其特征在于,所述衬底包括单晶氧化镁衬底,所述衬底的厚度为0.4mm;所述NbN底层膜的厚度介于150nm-250nm之间;所述NbN顶层膜的厚度介于150nm-250nm之间;所述结区的形状包括圆形,所述圆形的直接介于1.6μm-3μm之间;所述第一连接孔的直径介于1.2μm-2.6μm之间;所述第二连接孔的直径介于1.2μm-2.6μm之间。
12.根据权利要求9-11中任意一项所述的堆栈结构SNS约瑟夫森结,其特征在于,所述金属NbNx层中x的值小于0.5,且具有体心立方或六角结构,所述金属NbNx层的电阻率大于104mΩcm;所述超导NbNy层中y值范围介于0.88-0.98之间或介于1.015-1.062之间,且具有面心立方结构。
13.一种电压基准,其特征在于,所述电压基准包括如权利要求9-12中任意一项所述的堆栈结构SNS约瑟夫森结。
CN202010871230.0A 2020-08-26 2020-08-26 堆栈结构sns约瑟夫森结、电压基准及制备方法 Pending CN111969099A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010871230.0A CN111969099A (zh) 2020-08-26 2020-08-26 堆栈结构sns约瑟夫森结、电压基准及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010871230.0A CN111969099A (zh) 2020-08-26 2020-08-26 堆栈结构sns约瑟夫森结、电压基准及制备方法

Publications (1)

Publication Number Publication Date
CN111969099A true CN111969099A (zh) 2020-11-20

Family

ID=73390604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010871230.0A Pending CN111969099A (zh) 2020-08-26 2020-08-26 堆栈结构sns约瑟夫森结、电压基准及制备方法

Country Status (1)

Country Link
CN (1) CN111969099A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437209A (zh) * 2021-07-02 2021-09-24 中国科学院上海微系统与信息技术研究所 亚微米堆栈结构约瑟夫森结器件及其制备方法
CN114059029A (zh) * 2021-11-18 2022-02-18 西华大学 用于高温合金加工的Cr/CrN/NbN/NbXN稀土超晶格涂层及其制备方法
CN114583038A (zh) * 2022-03-09 2022-06-03 中国科学院上海微系统与信息技术研究所 基于NbN约瑟夫森结的超导量子比特结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477061A (en) * 1990-09-20 1995-12-19 Fujitsu Limited Josephson device having an overlayer structure with improved thermal stability
JP2003338642A (ja) * 2002-05-22 2003-11-28 National Institute Of Advanced Industrial & Technology 多重積層型ジョセフソン接合
US20040099861A1 (en) * 2002-08-21 2004-05-27 Akira Shoji Method for forming josephson junction, josephson junction and apparatus using josephson junction
JP2013033797A (ja) * 2011-08-01 2013-02-14 National Institute Of Advanced Industrial & Technology ジョセフソン接合アレー構造体、該構造体を用いたデジタルアナログ変換器及び超伝導電圧標準回路
CN106816525A (zh) * 2017-01-17 2017-06-09 中国科学院上海微系统与信息技术研究所 氮化铌squid器件、制备方法及参数后处理方法
CN110148664A (zh) * 2019-05-13 2019-08-20 中国科学院上海微系统与信息技术研究所 约瑟夫森结的制备方法
CN111244260A (zh) * 2020-01-21 2020-06-05 中国计量科学研究院 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477061A (en) * 1990-09-20 1995-12-19 Fujitsu Limited Josephson device having an overlayer structure with improved thermal stability
JP2003338642A (ja) * 2002-05-22 2003-11-28 National Institute Of Advanced Industrial & Technology 多重積層型ジョセフソン接合
US20040099861A1 (en) * 2002-08-21 2004-05-27 Akira Shoji Method for forming josephson junction, josephson junction and apparatus using josephson junction
JP2013033797A (ja) * 2011-08-01 2013-02-14 National Institute Of Advanced Industrial & Technology ジョセフソン接合アレー構造体、該構造体を用いたデジタルアナログ変換器及び超伝導電圧標準回路
CN106816525A (zh) * 2017-01-17 2017-06-09 中国科学院上海微系统与信息技术研究所 氮化铌squid器件、制备方法及参数后处理方法
CN110148664A (zh) * 2019-05-13 2019-08-20 中国科学院上海微系统与信息技术研究所 约瑟夫森结的制备方法
CN111244260A (zh) * 2020-01-21 2020-06-05 中国计量科学研究院 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《化工百科全书》编辑部编: "《冶金和金属材料卷·化工百科全书》", 31 January 2001, 化学工业出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437209A (zh) * 2021-07-02 2021-09-24 中国科学院上海微系统与信息技术研究所 亚微米堆栈结构约瑟夫森结器件及其制备方法
CN114059029A (zh) * 2021-11-18 2022-02-18 西华大学 用于高温合金加工的Cr/CrN/NbN/NbXN稀土超晶格涂层及其制备方法
CN114583038A (zh) * 2022-03-09 2022-06-03 中国科学院上海微系统与信息技术研究所 基于NbN约瑟夫森结的超导量子比特结构及其制备方法

Similar Documents

Publication Publication Date Title
CN111969099A (zh) 堆栈结构sns约瑟夫森结、电压基准及制备方法
Tolpygo et al. Superconductor electronics fabrication process with MoNx kinetic inductors and self-shunted Josephson junctions
US8200304B2 (en) Josephson junction and Josephson device
CN111969101A (zh) 基于NbN的约瑟夫森结及其制备方法
US10290399B2 (en) Integrated superconductor device and method of fabrication
CN111969100B (zh) 基于TaN的约瑟夫森结及其制备方法
US6573526B1 (en) Single electron tunneling transistor having multilayer structure
CN114566588A (zh) 一种基于MoN的SNS约瑟夫森结及其制备方法
Weides et al. Critical current diffraction pattern of SIFS Josephson junctions with a step-like F-layer
RU2786616C1 (ru) Гетероструктура на основе джозефсоновского туннельного перехода сверхпроводник-изолятор-сверхпроводник с интегральным шунтированием
Sandberg et al. Superconducting quantum interference phenomenon in Bi 2 Sr 2 CaCu 2 O 8+ δ single crystals
CN115407110A (zh) 一阶梯度串联型squid电流传感器阵列及制备方法
Kerber et al. An all refractory NbN Josephson junction medium scale integrated circuit process
Born et al. Transport properties of SINIS junctions with high-current density
CN114824054A (zh) 一种基于vn的sns约瑟夫森结及其制备方法
JP2829173B2 (ja) 超電導素子
CN112289920A (zh) 基于squid阵列的超导磁通激励开关及其制备方法
Ishizaki et al. Critical current control and microwave-induced characteristics of (NbN/TiN/sub x/)/sub n//NbN stacked junction arrays
Kato et al. Fabrication of a ${\rm Bi} _ {2}{\rm Sr} _ {2}{\rm CaCu} _ {2}{\rm O} _ {8+ x} $ Intrinsic DC-SQUID With a Shunt Resistor
Nevala et al. Fabrication and characterization of epitaxial NbN/TaN/NbN Josephson junctions grown by pulsed laser ablation
JP2909455B1 (ja) 超電導素子
JPH09232641A (ja) 超電導素子
CN115020580A (zh) 一种基于π结的磁通存储器件及制备方法
JP3473201B2 (ja) 超伝導素子
Hagedorn et al. An SNS technology process for ramp junction based digital superconducting circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201120

WD01 Invention patent application deemed withdrawn after publication