CN109273585A - 薄膜沉积方法及约瑟夫森结制备方法 - Google Patents
薄膜沉积方法及约瑟夫森结制备方法 Download PDFInfo
- Publication number
- CN109273585A CN109273585A CN201810985974.8A CN201810985974A CN109273585A CN 109273585 A CN109273585 A CN 109273585A CN 201810985974 A CN201810985974 A CN 201810985974A CN 109273585 A CN109273585 A CN 109273585A
- Authority
- CN
- China
- Prior art keywords
- stress
- thin film
- superconducting thin
- film layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明提供一种薄膜沉积方法及约瑟夫森结制备方法。薄膜沉积方法包括步骤:1)提供一衬底;2)在第一沉积条件下于衬底表面沉积具有第一应力的第一超导薄膜层;3)在第二沉积条件下于第一超导薄膜层表面沉积具有第二应力的第二超导薄膜层,第一超导薄膜层和第二超导薄膜层的厚度和材质相同,第一应力与第二应力方向相反。本发明通过分步沉积方法沉积薄膜,使得最终制备的薄膜同时在应力和粗糙度上都满足要求,提高超导电路器件的性能及其稳定性。采用本发明的约瑟夫森结制备方法制备出的约瑟夫森结,能有效避免漏电流产生,提高约瑟夫森结的性能。
Description
技术领域
本发明涉及超导器件制备领域,特别是涉及一种薄膜沉积方法及约瑟夫森结制备方法。
背景技术
超导电路包括单磁通量子器件(SFQ)、超导量子干涉器(SQUID)等应用超导约瑟夫森结的电路,这其中,单磁通量子器件(Single Flux Quantum,SFQ)是利用约瑟夫森结内的单个磁通量子来表示逻辑“1”和“0”的超导电路技术,以此为基础的超导数字电路时钟频率可达770GHz,可用于雷达和通信系统的超宽带模数/数模转换器、宽带网络交换器、射电天文的数字式自相关器以及超导计算机等。因其具有速度快、功耗低等优点,目前美国和日本均投入巨资进行单磁通量子器件的战略研究;而超导量子干涉器件(superconductingquantum interference device,SQUID)是基于约瑟夫森效应和磁通量子化原理的超导量子器件,它的基本结构是在超导环中插入两个约瑟夫森结。SQUID是目前已知的最灵敏的磁通探测传感器,典型的SQUID器件的磁通噪声在μΦ0/Hz1/2量级(1Φ0=2.07×10-15Wb),其磁场噪声在fT/Hz1/2量级(1fT=1×10-15T),由于其具有极高的灵敏度,可广泛应用于医学心磁脑磁、材料探测、地球磁场、军事、地震和考古等各方面,用其制备的磁通显微镜可有效应用于基础研究。
超导电路一般由约瑟夫森结和一些电阻、电感等相互搭配组成。因为融合超导物理和微电子技术,超导电路的设计较为复杂,需要考虑微小的变量造成的影响,包括电感大小匹配、电阻尺寸大小和阻值、每层薄膜的厚度、薄膜的粗糙度和应力、由金属和绝缘金属造成的电容等。其中由超导层/绝缘层/超导层组成的约瑟夫森结的性能非常关键,如果工艺控制不好,较容易出现漏电流。漏电流通常来源于约瑟夫森结的层间和侧边,侧边的漏电流可以通过绝缘层的覆盖来解决,但层间的漏电流则更为复杂。层间的漏电流主要来源于约瑟夫森结中极薄的绝缘层的孔洞、上下两层较厚的超导薄膜的致密性和应力等,而孔洞和致密性主要受薄膜粗糙度影响。比如在目前超导电路应用最广泛的Nb/Al-AlOx/Nb超导约瑟夫森结中,Nb/Al-AlOx/Nb超导约瑟夫森结性能受Nb薄膜的应力影响较大,薄膜应力会影响薄膜约瑟夫森结的均匀性和I-V特性,而Nb/Al-AlOx/Nb三层膜中的Al-AlOx层直接控制着结的质量、漏电流、临界电流密度,Al-AlOx层受上下两层Nb膜表面粗糙度的影响很大,因而同时获得理想的薄膜粗糙度和应力条件以减小约瑟夫森结的漏电流及提升超导器件的性能是科研工作者一直努力的方向。但现有技术中通常是采用单次沉积方法形成超导薄膜,难以同时兼顾超导薄膜的粗糙度和应力,存在着应力合适的条件下制备出的超导薄膜通常粗糙度较差,而粗糙度较好的制备条件下制备的超导薄膜的应力不太理想这样的窘境。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种薄膜沉积方法及约瑟夫森结制备方法,用于解决现有技术中在超导薄膜的制造过程中难以同时获得理想的粗糙度和应力,使得制备的薄膜性能低下及制备的约瑟夫森结出现漏电流等问题。
为实现上述目的及其他相关目的,本发明提供一种薄膜沉积方法,其特征在于,包括步骤:
1)提供一衬底;
2)在第一沉积条件下于所述衬底表面沉积具有第一应力的第一超导薄膜层;
3)在第二沉积条件下于所述第一超导薄膜层表面沉积具有第二应力的第二超导薄膜层,所述第一超导薄膜层和所述第二超导薄膜层的厚度和材质相同,所述第一应力与所述第二应力方向相反。
可选地,所述第一沉积条件包括第一氩气压强,所述第二沉积条件包括第二氩气压强,所述第一氩气压强和所述第二氩气压强不同。
可选地,所述第一应力为压应力,所述第二应力为张应力。
在另一可选方案中,所述第一压力为张应力,所述第二应力为压应力
可选地,所述第一应力与所述第二应力绝对值相等。
可选地,所述薄膜沉积方法还包括重复所述步骤2)至少一次的步骤。
在另一可选方案中,所述薄膜沉积方法还包括重复所述步骤2)和所述步骤3)至少一次的步骤。
可选地,所述步骤1)和所述步骤2)之间还包括清洗所述衬底的步骤。
可选地,所述步骤2)和所述步骤3)之间还包括在沉积所述第一超导薄膜层后表征所述第一超导薄膜层的所述第一应力,以根据表征结果确定所述第二沉积条件。
在另一可选方案中,所述步骤2)和所述步骤3)之间还包括在沉积所述第一超导薄膜层后表征所述第一超导薄膜层的所述第一应力和粗糙度,以根据表征结果确定所述第二沉积条件。
可选地,所述表征包括用应力测试仪表征所述第一超导薄膜层的所述第一应力的情况和用原子力显微镜表征所述第一超导薄膜层的所述粗糙度情况。
可选地,所述第一超导薄膜层和所述第二超导薄膜层的材质包括铌、铌锆合金、铌钛合金或氮化铌。
本发明还提供一种约瑟夫森结制备方法,包括如下步骤:
1)提供一衬底;
2)于所述衬底表面沉积下超导薄膜层;
3)于所述下超导薄膜层上沉积绝缘层;
4)于所述绝缘层上沉积上超导薄膜层;
其中,所述下超导薄膜层和所述上超导薄膜层二者中至少一者采用上述任一方案中所述的薄膜沉积方法形成。
可选地,形成所述绝缘层的方法包括:溅射一金属材料层,将所述金属材料层氧化以形成所述绝缘层。
可选地,所述金属材料层的材料包括铝或镁。
在另一可选方案中,形成所述绝缘层的方法包括直接沉积一绝缘材料层。
可选地,所述绝缘材料层的材料包括氧化铝、氧化镁或氮化铝。
如上所述,本发明的薄膜沉积方法及约瑟夫森结制备方法,具有以下有益效果:本发明通过分步沉积方法沉积薄膜,能够有效解决现有技术中难以同时兼顾薄膜的应力和粗糙度问题,使最终制备的薄膜在应力和粗糙度上都满足要求,提高超导电路器件的性能及其稳定性。采用本发明的约瑟夫森结制备方法制备的约瑟夫森结,能有效避免约瑟夫森结的漏电流产生,提升约瑟夫森结的性能。
附图说明
图1显示为本发明实施例一中例示的铌膜的应力和粗糙度随沉积条件变化的曲线示意图。
图2至图4显示为本发明实施例一的薄膜沉积方法中各步骤呈现出的结构示意图。
元件标号说明
11 衬底
12 第一超导薄膜层
13 第二超导薄膜层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
实施例一
在采用本发明的薄膜沉积方法进行薄膜沉积前,一个很重要的前序工作就是对单层薄膜沉积的应力和粗糙度进行表征,获得应力和粗糙度随沉积条件变化的曲线图,比如如图1所示,这个铌膜的应力和粗糙度随沉积条件变化的曲线示意图是本发明人在长期的研究工作中,经过长时间的分析、反复的实验和不断地调试沉积参数而最终得到的,依据该曲线示意图,在实际制备超导薄膜的过程中,可根据所需制备的超导薄膜的性能参数选择合适的沉积条件。在本实施例中,将依据该示意图,对铌膜的沉积方法做出示例性说明。
具体地,本实施例的薄膜沉积方法包括如下步骤:
1)提供一衬底11,具体如图2所示;
2)在第一沉积条件下于所述衬底11表面沉积具有第一应力的第一超导薄膜层12,具体如图3所示;
3)在第二沉积条件下于所述第一超导薄膜层12表面沉积具有第二应力的第二超导薄膜层13,具体如图4所示,所述第一超导薄膜层12和所述第二超导薄膜层13的厚度和材质相同,所述第一应力与所述第二应力方向相反。
由于所述第一应力和所述第二应力方向相反,因而在需要的情况下,确定好所述第一应力和所述第二应力的方向,可以使二者在一定程度上相互抵消,使得最终形成的薄膜的总体应力减小,有利于提高薄膜性能,尤其是在对薄膜应力要求非常严格的超导电路结构制作中,采用此方法沉积形成超导薄膜,能够有效提高超导电路器件的性能及其稳定性。当然,在其他需要的情况下,比如在一些涉及到膜层分离的工艺中,也可以通过调整所述第一应力和所述第二应力的方向使得所述第一超导薄膜层12和所述第二超导薄膜层13之间的层间应力增加。所述薄膜沉积方法仅需调整沉积条件,操作非常简单。
作为示例,所述衬底11可以是硅衬底、氧化镁衬底、蓝宝石衬底或表面已经沉积有其他薄膜的衬底。
作为示例,本实施例中重点示例通过调节沉积过程中的压强条件来获得所需性能参数的薄膜。参考图1中应力和粗糙度随沉积条件变化的曲线示意图可以看到,在调节沉积条件以改变制备的薄膜的应力过程中,相应地,薄膜的粗糙度也将会改变,因而根据不同的需求,可以调整所述第一沉积条件和所述第二沉积条件以制备出符合要求的薄膜。具体的,本实施例采用溅射沉积超导薄膜,因而主要调节溅射过程中的氩气压强,即所述第一沉积条件包括第一氩气压强,所述第二沉积条件包括第二氩气压强,所述第一氩气压强和所述第二氩气压强不同。更具体的,本实施例中,将所述第一沉积条件中的氩气压强设定在0.3Pa,将所述第二沉积条件中的氩气压强设定在1Pa,这个条件尤其适宜分两次制备150nm厚的铌膜,即将单层的铌膜分两次进行沉积,每次沉积75nm。在该制备条件下,制备的所述第一超导薄膜层12的所述第一应力为压应力,所述第二超导薄膜层13的所述第二应力为张应力,所述第一应力和所述第二应力方向相反,因而沉积后的所述第一超导薄膜层12和所述第二超导薄膜层13的应力可以在一定程度上相互抵消,从而降低最终制备的所述薄膜的应力,而所述第一应力为压应力可以使所述第一超导薄膜层12和所述衬底11更加贴合。当然,在其他实施例中,根据不同的器件需要,也可以根据需要调节沉积条件,以使所述第一应力为张应力而使所述第二应力为压应力。所谓压应力是指对材料有压缩作用的力,而张应力是对材料有压缩作用的力,张应力与压应力在方向上是相反的,在确定应力方向后可以用数学方式表示张应力和压应力的大小,本实施例中,将压应力记录为负值而将张应力记录为正值,比如下表1示意了采用本发明的薄膜沉积方法分两次溅射沉积形成的150nm厚的铌膜的粗糙度与应力情况:
氩气压强(Pa) | 粗糙度(nm) | 应力(MPa) |
0.3(75nm)+1(75nm) | 1.17 | 11.4 |
1(75nm)+0.3(75nm) | 1.13 | 182 |
表1
更进一步地,请参考表2:
氩气压强(Pa) | 粗糙度(nm) | 应力(MPa) |
0.6(150nm) | 0.899 | -4 |
0.7(150nm) | 1.19 | 275 |
0.3(75nm)+1(75nm) | 1.17 | 11.4 |
1(75nm)+0.3(75nm) | 1.13 | 182 |
表2
从表2可以看到,采用传统的单次溅射沉积方法形成的150nm厚的铌膜,与采用本发明的分次沉积形成的150nm的铌膜,在相似的应力情况下,本发明形成的铌膜的粗糙度更好;在相似的粗糙度情况下,本发明形成的铌膜的应力更小,换而言之,采用本发明的分次沉积方法,可以使沉积的薄膜应力及/或粗糙度得到明显改善,甚至根据器件需要,比如为获得应力尽量小的超导薄膜,可以选择合适的沉积条件,使得所述第一应力与所述第二应力绝对值相等或相近,即使得最终制备的所述薄膜的总的应力为零或接近为零。需要说明的是,虽然本实施例中主要是调节氩气压强,但在其他实施例中,也可以通过调整沉积过程中的功率以达到同样的效果,当然,重要的是在前期需通过对单层薄膜溅射的应力和粗糙度进行表征,获得应力和粗糙度随功率变化的曲线图。通过对同一薄膜层分多次进行沉积,以使最终制备的薄膜同时在应力和粗糙度上都满足要求,提高超导电路器件的性能及其稳定性。
根据不同的需求,比如根据需沉积的薄膜的厚度不同,所述沉积过程可分两次、三次甚至更多次进行,因而所述薄膜沉积方法还可以包括重复所述步骤2)至少一次的步骤或包括重复所述步骤2)和所述步骤3)至少一次的步骤,在多次沉积过程中,各个过程沉积的薄膜厚度优选一致,这样便于根据前次的沉积结果调整下一次的沉积条件,当然,需要特别说明的是,当重复所述步骤2)或重复所述步骤2)和步骤3)时,是基于在已经沉积有所述第一超导薄膜层12和所述第二超导薄膜层13的所述衬底11上进行沉积,此处只为说明,根据需要,可以在所述第二超导薄膜层13继续进行沉积,继续沉积的过程中,同样可以根据需要调整工艺条件,以得到所需应力方向、应力大小及粗糙度的薄膜。
作为示例,所述步骤1)和所述步骤2)之间还包括清洗所述衬底11的步骤,对所述衬底11的清洗可采用湿法清洗或者气体吹拂的方式,清洗有利于后续的薄膜沉积,提高沉积的薄膜品质。
作为示例,所述步骤2)和所述步骤3)之间还包括在沉积所述第一超导薄膜层12后表征所述第一超导薄膜层12的所述第一应力,或者表征所述第一超导薄膜层12的所述第一应力和粗糙度,以根据表征结果确定所述第二沉积条件。具体地,表征所述第一应力的过程可以采用应力测试仪进行表征,而表征粗糙度则可以采用原子力显微镜(AFM)进行表征,由于具体的表征过程为业内技术人员所熟知,故本实施例中不做具体展开。当然,需要说明的是,在通过前期工作已经获得类似如图1所示的薄膜的应力和粗糙度随沉积条件变化的曲线图的情况下,可以预先根据需要确定所述第一沉积条件及所述第二沉积条件,但考虑到沉积过程中可能存在着一些干扰因素,如颗粒污染、设备异常等因素可能导致沉积的薄膜特性改变,因而通过所述表征过程,可以更准确地掌握已沉积的薄膜的性能状态,从而根据已沉积的薄膜针对性地调整后续沉积的条件,进一步保证最终制备的薄膜能充分满足需求。
虽然本实施例中重点以铌膜的沉积作为示例,但本发明的薄膜沉积方法同样适用其他如铌锆合金、铌钛合金或氮化铌等超导薄膜的沉积,因为本发明人经过试验发现铌锆合金、铌钛合金或氮化铌材质的超导薄膜和铌膜表现出大致相同的特性。此外,其他电路中有需要控制薄膜应力和薄膜粗糙度的情况同样可应用本发明。
实施例二
本发明还提供一种约瑟夫森结制备方法,包括如下步骤:
1)提供一衬底;
2)于所述衬底表面沉积下超导薄膜层;
3)于所述下超导薄膜层上沉积绝缘层;
4)于所述绝缘层上沉积上超导薄膜层;
其中,所述下超导薄膜层和所述上超导薄膜层二者中至少一者采用如实施例一中所述的薄膜沉积方法形成,即所述下超导薄膜层和所述上超导薄膜层二者中至少有一种采用如实施例一中所示的分次沉积方法沉积形成,优选两者都采用实施例一的薄膜沉积方法形成。通过对同一薄膜分多次进行沉积,以制备出在应力和粗糙度两方面都同时满足要求的薄膜,避免制备出的约瑟夫森结出现漏电流,尤其是层间的漏电流,提高超导电路器件的性能及其稳定性。
作为示例,形成所述绝缘层的方法包括:溅射一金属材料层,将所述金属材料层氧化以形成所述绝缘层,具体的,所述金属材料层的材料包括铝或镁。在其他示例中,也可以直接沉积一绝缘材料层形成所述绝缘层,所述绝缘材料层的材料包括氧化铝、氧化镁或氮化铝。综合而言,所述绝缘层材料优选氧化铝,因为氧化铝不仅在制备成本上相对低廉,而且已有的制备技术也相对更成熟,控制临界电流密度的精度更高。作为示例,所述绝缘层的厚度通常不超过10nm,如此超薄的绝缘层受上下两层超导薄膜层表面粗糙度的影响很大,因而采用本发明的薄膜沉积方法分次沉积上下两层所述超导薄膜层,能有效提高最终制备出的约瑟夫森结的性能,提高器件品质。
综上所述,本发明提供一种薄膜沉积方法,包括1)提供一衬底;2)在第一沉积条件下于所述衬底表面沉积具有第一应力的第一超导薄膜层;3)在第二沉积条件下于所述第一超导薄膜层表面沉积具有第二应力的第二超导薄膜层,所述第一超导薄膜层和所述第二超导薄膜层的厚度和材质相同,所述第一应力与所述第二应力方向相反。本发明通过分步沉积方法沉积薄膜,在制备薄膜前,先对不同条件下单次沉积薄膜的应力和粗糙度进行表征,得到不同条件下薄膜应力和粗糙度的关系图,再选用合适的应力条件分步沉积薄膜,之后对分步沉积的薄膜的应力和粗糙度进行表征,得到此条件下薄膜的粗糙度和应力,并根据表征结果调整下一步的沉积条件,以使最终制备的薄膜同时在应力和粗糙度上都满足要求,提高超导电路器件的性能及其稳定性。采用本发明的约瑟夫森结制备方法制备出的约瑟夫森结,能有效避免漏电流产生,提升约瑟夫森结的性能。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (16)
1.一种薄膜沉积方法,其特征在于,包括步骤:
1)提供一衬底;
2)在第一沉积条件下于所述衬底表面沉积具有第一应力的第一超导薄膜层;
3)在第二沉积条件下于所述第一超导薄膜层表面沉积具有第二应力的第二超导薄膜层,所述第一超导薄膜层和所述第二超导薄膜层的厚度和材质相同,所述第一应力与所述第二应力方向相反。
2.根据权利要求1所述的薄膜沉积方法,其特征在于:所述第一沉积条件包括第一氩气压强,所述第二沉积条件包括第二氩气压强,所述第一氩气压强和所述第二氩气压强不同。
3.根据权利要求1所述的薄膜沉积方法,其特征在于:所述第一应力为压应力,所述第二应力为张应力;或,所述第一压力为张应力,所述第二应力为压应力。
4.根据权利要求1所述的薄膜沉积方法,其特征在于:所述第一应力与所述第二应力绝对值相等。
5.根据权利要求1所述的薄膜沉积方法,其特征在于:所述薄膜沉积方法还包括重复所述步骤2)至少一次的步骤。
6.根据权利要求1所述的薄膜沉积方法,其特征在于:所述薄膜沉积方法还包括重复所述步骤2)和所述步骤3)至少一次的步骤。
7.根据权利要求1所述的薄膜沉积方法,其特征在于:所述步骤1)和所述步骤2)之间还包括清洗所述衬底的步骤。
8.根据权利要求1所述的薄膜沉积方法,其特征在于:所述步骤2)和所述步骤3)之间还包括在沉积所述第一超导薄膜层后表征所述第一超导薄膜层的所述第一应力,以根据表征结果确定所述第二沉积条件。
9.根据权利要求1所述的薄膜沉积方法,其特征在于:所述步骤2)和所述步骤3)之间还包括在沉积所述第一超导薄膜层后表征所述第一超导薄膜层的所述第一应力和粗糙度,以根据表征结果确定所述第二沉积条件。
10.根据权利要求9所述的薄膜沉积方法,其特征在于:所述表征包括用应力测试仪表征所述第一超导薄膜层的所述第一应力的情况和用原子力显微镜表征所述第一超导薄膜层的所述粗糙度情况。
11.根据权利要求1至10任一项所述的薄膜沉积方法,其特征在于:所述第一超导薄膜层和所述第二超导薄膜层的材质包括铌、铌锆合金、铌钛合金或氮化铌。
12.一种约瑟夫森结制备方法,其特征在于,包括步骤:
1)提供一衬底;
2)于所述衬底表面沉积下超导薄膜层;
3)于所述下超导薄膜层上沉积绝缘层;
4)于所述绝缘层上沉积上超导薄膜层;
其中,所述下超导薄膜层和所述上超导薄膜层二者中至少一者采用如权利要求1至11任一项所述的薄膜沉积方法形成。
13.根据权利要求12所述的约瑟夫森结制备方法,其特征在于:形成所述绝缘层的方法包括:溅射一金属材料层,将所述金属材料层氧化以形成所述绝缘层。
14.根据权利要求13所述的约瑟夫森结制备方法,其特征在于:所述金属材料层的材料包括铝或镁。
15.根据权利要求12所述的约瑟夫森结制备方法,其特征在于:形成所述绝缘层的方法包括直接沉积一绝缘材料层。
16.根据权利要求15所述的约瑟夫森结制备方法,其特征在于:所述绝缘材料层的材料包括氧化铝、氧化镁或氮化铝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810985974.8A CN109273585A (zh) | 2018-08-28 | 2018-08-28 | 薄膜沉积方法及约瑟夫森结制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810985974.8A CN109273585A (zh) | 2018-08-28 | 2018-08-28 | 薄膜沉积方法及约瑟夫森结制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109273585A true CN109273585A (zh) | 2019-01-25 |
Family
ID=65154681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810985974.8A Pending CN109273585A (zh) | 2018-08-28 | 2018-08-28 | 薄膜沉积方法及约瑟夫森结制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109273585A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110042352A (zh) * | 2019-03-06 | 2019-07-23 | 中国科学院电工研究所 | 一种铁基薄膜超导腔及其制备方法 |
CN110649152A (zh) * | 2019-09-27 | 2020-01-03 | 江苏鲁汶仪器有限公司 | 一种铌基超导器件刻蚀方法 |
CN111244260A (zh) * | 2020-01-21 | 2020-06-05 | 中国计量科学研究院 | 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件 |
CN113517386A (zh) * | 2020-08-06 | 2021-10-19 | 阿里巴巴集团控股有限公司 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
CN114171670A (zh) * | 2021-12-08 | 2022-03-11 | 中国科学院上海微系统与信息技术研究所 | 约瑟夫森结、超导电路及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61140185A (ja) * | 1984-12-12 | 1986-06-27 | Fujitsu Ltd | ジヨセフソン集積回路の製造方法 |
JP3113256B2 (ja) * | 1989-03-31 | 2000-11-27 | 住友電気工業株式会社 | 酸化物超電導線、その製造方法およびそれを用いた製品 |
CN101280412A (zh) * | 2007-12-29 | 2008-10-08 | 电子科技大学 | 一种氮化铝压电薄膜及其制备方法 |
CN101338412A (zh) * | 2008-07-23 | 2009-01-07 | 西南交通大学 | 一种低应力氮化铬多层硬质薄膜的制备方法 |
CN103107239A (zh) * | 2012-12-06 | 2013-05-15 | 杭州赛昂电力有限公司 | 异质结太阳能电池及其制作方法 |
CN105633268A (zh) * | 2015-12-31 | 2016-06-01 | 中国科学院上海微系统与信息技术研究所 | 一种超导电路结构及其制备方法 |
-
2018
- 2018-08-28 CN CN201810985974.8A patent/CN109273585A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61140185A (ja) * | 1984-12-12 | 1986-06-27 | Fujitsu Ltd | ジヨセフソン集積回路の製造方法 |
JP3113256B2 (ja) * | 1989-03-31 | 2000-11-27 | 住友電気工業株式会社 | 酸化物超電導線、その製造方法およびそれを用いた製品 |
CN101280412A (zh) * | 2007-12-29 | 2008-10-08 | 电子科技大学 | 一种氮化铝压电薄膜及其制备方法 |
CN101338412A (zh) * | 2008-07-23 | 2009-01-07 | 西南交通大学 | 一种低应力氮化铬多层硬质薄膜的制备方法 |
CN100577860C (zh) * | 2008-07-23 | 2010-01-06 | 西南交通大学 | 一种低应力氮化铬多层硬质薄膜的制备方法 |
CN103107239A (zh) * | 2012-12-06 | 2013-05-15 | 杭州赛昂电力有限公司 | 异质结太阳能电池及其制作方法 |
CN105633268A (zh) * | 2015-12-31 | 2016-06-01 | 中国科学院上海微系统与信息技术研究所 | 一种超导电路结构及其制备方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110042352A (zh) * | 2019-03-06 | 2019-07-23 | 中国科学院电工研究所 | 一种铁基薄膜超导腔及其制备方法 |
CN110649152A (zh) * | 2019-09-27 | 2020-01-03 | 江苏鲁汶仪器有限公司 | 一种铌基超导器件刻蚀方法 |
CN111244260A (zh) * | 2020-01-21 | 2020-06-05 | 中国计量科学研究院 | 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件 |
CN111244260B (zh) * | 2020-01-21 | 2020-12-22 | 中国计量科学研究院 | 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件 |
CN113517386A (zh) * | 2020-08-06 | 2021-10-19 | 阿里巴巴集团控股有限公司 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
US11910730B2 (en) | 2020-08-06 | 2024-02-20 | Alibaba Group Holding Limited | Josephson junction, Josephson junction preparation method and apparatus, and superconducting circuit |
CN114171670A (zh) * | 2021-12-08 | 2022-03-11 | 中国科学院上海微系统与信息技术研究所 | 约瑟夫森结、超导电路及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109273585A (zh) | 薄膜沉积方法及约瑟夫森结制备方法 | |
CN105449094B (zh) | 氮化铌薄膜的制备方法、squid器件及其制备方法 | |
Cemin et al. | Low electrical resistivity in thin and ultrathin copper layers grown by high power impulse magnetron sputtering | |
JPH03150218A (ja) | 超電導薄膜の作製方法 | |
CN110148664A (zh) | 约瑟夫森结的制备方法 | |
CN109576644A (zh) | 一种制备涂层导体用高钨合金基带的方法 | |
WO2014183237A1 (zh) | 基于IBAD-MgO金属基带的简化隔离层及其制备方法 | |
CN102251219B (zh) | 制备ysz缓冲层的多通道激光镀膜方法 | |
Talvacchio et al. | Tunnel junctions fabricated from coherent NbN/MgO/NbN and NbN/Al 2 O 3/NbN structures | |
CN105648401A (zh) | 高性能rebco多层膜、应用及其制备方法 | |
CN103276365B (zh) | 一种利用缓冲层优化硅衬底上氮化铌薄膜超导性能的方法 | |
Ranot et al. | MgB2 coated conductors directly grown on flexible metallic Hastelloy tapes by hybrid physical–chemical vapor deposition | |
Kreiskott et al. | High JC YBCO films on biaxially textured Ni with oxide buffer layers deposited using evaporation and sputtering techniques | |
Tarasov et al. | Thin multilayer aluminum structures for superconducting devices | |
US7741634B2 (en) | Josephson junction device for superconductive electronics with a magnesium diboride | |
Yu et al. | Measurement of the coherence length of sputtered Nb/sub 0.62/Ti/sub 0.38/N thin films | |
Molodyk et al. | All-MOCVD technology for coated conductor fabrication | |
Hakuraku et al. | As‐grown superconducting thin films of Bi (Pb)‐Sr‐Ca‐Cu‐O by magnetron sputtering | |
Sungurov et al. | Substrates with a cubic texture based on paramagnetic Ni-W alloy ribbons with thin TiN coating for second-generation high-temperature superconductors | |
JPH04214097A (ja) | 超電導薄膜の作製方法 | |
Hirata et al. | Preparation of high‐T c oxide superconductors at low substrate temperature by facing‐targets sputtering | |
JPH01166419A (ja) | 超電導薄膜の作製方法 | |
Okur et al. | MgB2 superconducting thin films sequentially fabricated using DC magnetron sputtering and thermionic vacuum arc method | |
Morari et al. | Nanolayers with advanced properties for superconducting spintronics | |
Beverstock et al. | Samples for 3rd Harmonic Magnetometry Assessment of NbTiN-Based SIS Structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190125 |
|
WD01 | Invention patent application deemed withdrawn after publication |