CN113517386A - 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 - Google Patents
约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 Download PDFInfo
- Publication number
- CN113517386A CN113517386A CN202010783265.9A CN202010783265A CN113517386A CN 113517386 A CN113517386 A CN 113517386A CN 202010783265 A CN202010783265 A CN 202010783265A CN 113517386 A CN113517386 A CN 113517386A
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- layer
- josephson junction
- electrode
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/85—Superconducting active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/82—Current path
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明实施例提供了一种约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路。约瑟夫森结包括:第一电极层,用于实现信号传输;第二电极层,用于实现信号传输;绝缘层,设置于第一电极层和第二电极层之间,以形成约瑟夫森结;第一电极层和第二电极层由预设材料构成,绝缘层由与预设材料相对应的化合物构成,预设材料包括非铝的超导材料,以延长超导量子比特的相干时间。本实施例有效地实现了通过非铝的超导材料来制备约瑟夫森结,由于上述材料具有晶格结构稳定的特征,有效地避免了因晶格结构存在缺陷而消耗能量,并且上述材料能够延长超导量子比特的相干时间,有利于提高超导量子比特计算的准确性,同时提高了所制备的约瑟夫森结的质量和效率。
Description
技术领域
本发明涉及超导技术领域,尤其涉及一种约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路。
背景技术
约瑟夫森结或称为超导隧道结,一般是由两块超导体夹一某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构,例如:超导体(S)-绝缘体(I)-超导体(S)结构所形成的约瑟夫森结,简称SIS。
在超导技术领域,用铝材料制备约瑟夫森结比较广泛。然而,由于铝材料仅具有1.2K的超导转变温度和3.4×10-4eV的超导能隙,而较低的超导转变温度和超导能隙容易使得铝基超导量子比特容易受到其他准粒子的注入,从而缩短了超导量子比特的相干时间,降低了超导量子比特计算的准确性。
发明内容
本发明实施例提供了一种约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路,通过使用非铝的超导材料来制备约瑟夫森结,不仅可以延长超导量子比特的相干时间,有利于提高超导量子比特计算的准确性,并且还能够保证对约瑟夫森结进行制备的质量和效率。
第一方面,本发明实施例提供了一种约瑟夫森结,包括:
第一电极层,用于实现信号传输;
第二电极层,用于实现信号传输;
绝缘层,设置于所述第一电极层和所述第二电极层之间,以形成约瑟夫森结;
其中,所述第一电极层和所述第二电极层由预设材料构成,所述绝缘层由与所述预设材料相对应的化合物构成,所述预设材料包括非铝的超导材料,以延长超导量子比特的相干时间。
第二方面,本发明实施例提供了一种约瑟夫森结的制备方法,包括:
获取衬底结构;
在所述衬底结构上形成第一电极层,在所述第一电极层上形成绝缘层,并在所述绝缘层上形成第二电极层,其中,所述第一电极层和所述第二电极层由预设材料构成,所述绝缘层由与所述预设材料相对应的化合物构成,所述预设材料包括非铝的超导材料,以延长超导量子比特的相干时间;
将所述第一电极层、绝缘层和所述第二电极层所形成的结构确定为约瑟夫森结。
第三方面,本发明实施例提供一种约瑟夫森结,所述约瑟夫森结由上述第二方面所述的约瑟夫森结的制备方法制备而成。
第四方面,本发明实施例提供了一种超导电路,包括:
约瑟夫森结,用于作为一非线性电感元件,所述约瑟夫森结通过上述第二方面所述的约瑟夫森结的制备方法所生成。
第五方面,本发明实施例提供了一种约瑟夫森结的制备设备,包括:存储器、处理器;其中,所述存储器用于存储一条或多条计算机指令,其中,所述一条或多条计算机指令被所述处理器执行时实现如上述第二方面所述的约瑟夫森结的制备方法。
第六方面,本发明实施例提供了一种计算机存储介质,用于储存计算机程序,所述计算机程序使计算机执行时实现上述第二方面所述的约瑟夫森结的制备方法。
本实施例提供的约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路,通过第一电极层、第二电极层和设置于第一电极层和第二电极层之间的绝缘层构成约瑟夫森结,具体的,第一电极层和第二电极层由非铝的超导材料构成,绝缘层由于预设材料相对应的氧化物构成,从而实现了通过非铝材料来构成约瑟夫森结,而由于非铝的超导材料具有晶格结构稳定的特征,有效地避免了因晶格结构存在缺陷而消耗能量;另外,通过使用非铝的超导材料来制备约瑟夫森结,而非铝的超导材料能够延长超导量子比特的相干时间,因此有利于提高超导量子比特计算的准确性,同时提高了所制备的约瑟夫森结的质量和效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种约瑟夫森结的结构示意图一;
图2为本发明实施例提供的一种约瑟夫森结的结构示意图二;
图3为本发明实施例提供的一种约瑟夫森结的制备方法的流程示意图;
图4为本发明实施例提供的在所述衬底结构上形成第一电极层的流程示意图;
图5为本发明实施例提供的在所述第一电极层上形成绝缘层的流程示意图;
图6为本发明实施例提供的在所述绝缘层上形成第二电极层的流程示意图;
图7为本发明实施例提供的对所述薄膜结构进行刻蚀处理,获得至少部分的所述第二电极层的流程示意图;
图8为本发明实施例提供的另一种约瑟夫森结的制备方法的流程示意图;
图9为本发明实施例提供的基于所述分割区域生成与所述第一子电极部相连接的第二子电极部的流程示意图;
图10为本发明应用实施例提供的一种约瑟夫森结的制备方法的示意图一;
图11为本发明应用实施例提供的一种约瑟夫森结的制备方法的示意图二;
图12为本发明实施例提供的一种约瑟夫森结的制备设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义,“多种”一般包含至少两种,但是不排除包含至少一种的情况。
应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
取决于语境,如在此所使用的词语“如果”、“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地,取决于语境,短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的商品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。
另外,下述各方法实施例中的步骤时序仅为一种举例,而非严格限定。
术语解释:
约瑟夫森结Josephson junction:是一种由两层超导材料被超薄的绝缘体(几纳米的介电层)隔开的夹层结构(超导体-绝缘体-超导体,简称S-I-S),其在低温下的电学表现为非线性电感元件,该非线性电感元件是制备量子超导比特的必要原件,因此,约瑟夫森结的可靠产生对超导量子电路的应用和发展至关重要。
约瑟夫森效应:是一种横跨约瑟夫森结的超电流现象。对于每个约瑟夫森结而言,其都具有一个临界电流(临界电流的大小与电子能带结构等因素有关),如果流过约瑟夫森结的电流小于上述临界电流,则约瑟夫森结上无电压降。简单来说,约瑟夫森效应是指在预设的电流范围内,通过约瑟夫森结进行电流信号传输时,电流无损耗的效果。
量子计算机:是一种使用量子逻辑进行通用计算的设备。不同于电子计算机(或称传统计算机),量子计算用来存储数据的对象是量子比特,它使用量子算法来进行数据操作。
二能级系统(简称二级系统):如果激光器运转过程中有关的能级只有两个,用有效的激励手段能够把处于下能级E1的原子尽可能多地抽运到上能级E2,上述所形成的结构即为二能级系统。
为了便于理解本申请的技术方案,下面对相关技术进行简要说明:
约瑟夫森结是用于实现超导量子比特的基本元件,是超导量子计算机的核心技术,并且,约瑟夫森结的质量(与约瑟夫森结的结构、氧化程度、所在环境等因素有关)在量子比特的性能中起着关键作用,因此,对超导量子计算机的计算潜力有直接影响。
另外,由于约瑟夫森结是两个由薄绝缘层(隧道屏障)隔开的超导电极所组成的,因此,改善约瑟夫森结的质量可以主要依靠材料工程和制造技术来实现。在超导技术领域,由铝材料制备约瑟夫森结比较广泛,然而,由铝材料所制备的约瑟夫森结存在以下缺陷:
(1)以单晶铝为例进行说明,绝缘层往往是由非晶或者多晶AlOx所构成,而构成上述绝缘层的复杂结构中往往存在许多晶格结构的缺陷,上述的缺陷会损失大量的能量。例如:因离子或者原子没有被晶格所束缚而形成的晶体结构缺陷,此时,未被束缚的离子或者原子会随着电流的振荡会消耗能量;或者,离子自旋或者离子自振也会消耗能量。
(2)由于铝材料仅具有1.2K的超导转变温度和3.4×10-4eV的超导能隙,而较低的超导转变温度和超导能隙容易使得铝基超导量子比特容易受到其他准粒子的注入,从而缩短了超导量子比特的相干时间,降低了超导量子比特计算的准确性。
具体的,在超导量子比特中,二能级系统主要存在于非晶体介电材料中,以基于Al/AlOx/Al或者Nb/Al/AlOx/Nb所构成的约瑟夫森结为例进行说明,在基板与金属之间、金属与真空之间、基板与真空界面之间以及AlOx的界面中包括有多个二能级系统,由于二能级系统会降低系统的相干时间,例如:对于由Al/AlOx/Al或者Nb/Al/AlOx/Nb所构成的约瑟夫森结而言,由于二能级系统的存在,超导量子比特的相干时间一般会在100us以下。
为了能够降低二能级系统对超导量子比特的相干时间的影响,现有的相关技术中提出了一种通过用单晶势垒Al2O3来代替无定形势垒AlOx的技术方案,从而可以降低因二能级系统所耗损的能量,具体的,可以降低大约20%的能量损耗。然而,在用单晶势垒Al2O3来代替无定形势垒AlOx时,由于材料兼容性的问题,从而限制了单晶Al2O3作为绝缘层的使用,从而无法保证所生成的约瑟夫森结的质量。
为了解决上述技术问题,本实施例提供了一种约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路,其中,通过第一电极层、第二电极层和设置于第一电极层和第二电极层之间的绝缘层构成约瑟夫森结,具体的,第一电极层和第二电极层由非铝的超导材料构成,绝缘层由于预设材料相对应的氧化物构成,从而实现了通过非铝材料来构成约瑟夫森结,而由于非铝的超导材料具有晶格结构稳定的特征,有效地避免了因晶格结构存在缺陷而消耗能量;另外,通过使用非铝的超导材料来制备约瑟夫森结,而非铝的超导材料能够延长超导量子比特的相干时间,因此有利于提高超导量子比特计算的准确性,同时提高了所制备的约瑟夫森结的质量和效率。
下面结合附图,对本发明的一些实施方式作详细说明。在各实施例之间不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
图1为本发明实施例提供的一种约瑟夫森结的结构示意图一;参考附图1所示,本实施例提供了一种约瑟夫森结,该约瑟夫森结是用于实现超导量子比特的基本元件。具体的,该约瑟夫森结可以通过重叠结的技术来制备生成,该约瑟夫森结可以包括:第一电极层101、第二电极层103和绝缘层102。上述的第一电极层101用于实现信号传输;第二电极层103用于实现信号传输;绝缘层102设置于第一电极层101和第二电极层103之间,以形成约瑟夫森结;其中,第一电极层101和第二电极层103可以由预设材料构成,绝缘层102由与预设材料相对应的化合物(具有绝缘特征)构成,预设材料包括非铝的超导材料,以延长超导量子比特的相干时间。
其中,第一电极层101可以用于设置于预设基板100上,该预设基板100用于承载所生成的约瑟夫森结。另外,用于生成第一电极层101和第二电极层103的非铝的超导材料可以包括以下任意之一:钽、钼和钒。
在一些实例中,非铝的超导材料可以包括钽,与预设材料相对应的化合物可以包括氧化钽,即第一电极层101和第二电极层103由钽材料Ta构成,绝缘层102由氧化钽TaOx构成,可以理解的是,上述的氧化钽TaOx材料可以包括以下任意之一:一氧化钽TaO材料、二氧化钽TaO2材料、三氧化钽TaO3材料、四氧化钽TaO4、五氧化二钽Ta2O4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氧化钽材料来形成绝缘层102,在此不再赘述。
可以理解的是,与预设材料相对应的化合物还可以包括氮化钽,即第一电极层101和第二电极层103由钽材料Ta构成,绝缘层102由氮化钽TaNx构成,可以理解的是,上述的氮化钽TaNx材料可以包括以下任意之一:一氮化钽TaN材料、二氮化钽TaN2材料、三氮化钽TaN3材料、四氮化钽TaN4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氮化钽材料来形成绝缘层102,在此不再赘述。
在另一些实例中,非铝的超导材料包括钼,与预设材料相对应的化合物包括氧化钼,即第一电极层101和第二电极层103由钼材料Mo构成,绝缘层102由氧化钼MoOx构成,可以理解的是,上述的氧化钼MoOx材料可以包括以下任意之一:一氧化钼MoO材料、二氧化钼MoO2材料、三氧化钼MoO3材料、四氧化钼MoO4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氧化钼材料来形成绝缘层102,在此不再赘述。
可以理解的是,与预设材料相对应的化合物还可以包括氮化钼,即第一电极层101和第二电极层103由钼材料Mo构成,绝缘层102由氮化钼MoNx构成,可以理解的是,上述的氮化钼MoNx材料可以包括以下任意之一:一氮化钼MoN材料、二氮化钼MoN2材料、三氮化钼MoN3材料、四氮化钼MoN4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氮化钼材料来形成绝缘层102,在此不再赘述。
在又一些实例中,非铝的超导材料包括钒,与预设材料相对应的化合物包括氧化钒,即第一电极层101和第二电极层103由钒材料V构成,绝缘层102由氧化钒VOx构成,可以理解的是,上述的氧化钒VOx材料可以包括以下任意之一:一氧化钒VO材料、二氧化钒VO2材料、三氧化钒VO3材料、四氧化钒VO4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氧化钒材料来形成绝缘层102,在此不再赘述。
可以理解的是,与预设材料相对应的化合物还可以包括氮化钒,即第一电极层101和第二电极层103由钒材料V构成,绝缘层102由氮化钒VNx构成,可以理解的是,上述的氮化钒VNx材料可以包括以下任意之一:一氮化钒VN材料、二氮化钒VN2材料、三氮化钒VN3材料、四氮化钒VN4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氮化钒材料来形成绝缘层102,在此不再赘述。
本实施例提供的约瑟夫森结,通过第一电极层101、第二电极层103和设置于第一电极层101和第二电极层103之间的绝缘层102构成约瑟夫森结,具体的,第一电极层101和第二电极层103由非铝的超导材料构成,绝缘层102由于预设材料相对应的氧化物构成,从而实现了通过非铝材料来构成约瑟夫森结,而由于非铝的超导材料具有晶格结构稳定的特征,有效地避免了因晶格结构存在缺陷而消耗能量;另外,通过使用非铝的超导材料来制备约瑟夫森结,而非铝的超导材料能够延长超导量子比特的相干时间,因此有利于提高超导量子比特计算的准确性,同时提高了所制备的约瑟夫森结的质量和效率。
图2为本发明实施例提供的一种约瑟夫森结的结构示意图二;在上述实施例的基础上,继续参考附图2所示,本实施例中的约瑟夫森结可以利用三层结的技术来制备生成,此时,用于形成约瑟夫森结的第一电极层201可以设置于预设基板200上,第二电极层203为一端设置于绝缘层202上、另一端为设置于预设基板200上的桥结构。
其中,第二电极层203包括位于部分绝缘层202上端的第一子电极部203a、与第一子电极部203a相连接的第二子电极部203b、与第二子电极部203b相连接的第三子电极部203c,其中,第二子电极部203b与预设基板200之间存在预设距离(即第二子电极部203b与预设基板200之间形成预设空隙),第三子电极部203c设置于预设基板200上,从而获得了由第一子电极部203a、第二子电极部203b和第三子电极部203c所构成的桥结构的第二电极层203。需要注意的是,此时的约瑟夫森结是指由第一子电极部203a以及位于第一子电极部203a下端的绝缘层202和第一电极层201所构成的重叠结构。
本实施例中的约瑟夫森结可以采用三层结的技术来生成,从而不仅保证了对约瑟夫森结进行制备的质量和效率,并且也拓展了对约瑟夫森结进行制备的灵活选择性,从而便于用户基于不同的应用场景来选择不同的制备方式来制备不同结构的约瑟夫森结,进一步提高了对约瑟夫森结进行制备的稳定可靠性。
图3为本发明实施例提供的一种约瑟夫森结的制备方法的流程示意图;参考附图3所示,参考附图3所示,本实施例提供了一种约瑟夫森结的制备方法,该制备方法可以用于制备生成约瑟夫森结,可以理解的是,具有不同结构的约瑟夫森结可以对应有不同的制备方法。具体的,该制备方法可以包括:
步骤S301:获取衬底结构。
其中,衬底结构用于承载所生成的约瑟夫森结,本实施例对于衬底结构所构成的具体材质不做限定,本领域技术人员可以根据具体的应用需求和设计需求进行设置,只要能够保证衬底结构与用于制备约瑟夫森结的非铝的超导材料不会发生化合反应即可,在此不再赘述。
步骤S302:在衬底结构上形成第一电极层,在第一电极层上形成绝缘层,并在绝缘层上形成第二电极层,其中,第一电极层和第二电极层由预设材料构成,绝缘层由与预设材料相对应的化合物构成,预设材料包括非铝的超导材料,以延长超导量子比特的相干时间。
在获取到衬底结构之后,可以在衬底结构上形成第一电极层,而后在第一电极层上形成绝缘层,并在绝缘层上形成第二电极层,以生成约瑟夫森结。其中,用于生成第一电极层和第二电极层的非铝的超导材料可以包括以下任意之一:钽、钼和钒。在一些实例中,非铝的超导材料包括钽,与预设材料相对应的化合物可以包括氧化钽,即第一电极层和第二电极层由钽材料Ta构成,绝缘层由氧化钽TaOx构成,可以理解的是,上述的氧化钽TaOx材料可以包括以下任意之一:一氧化钽TaO材料、二氧化钽TaO2材料、三氧化钽TaO3材料、四氧化钽TaO4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氧化钽材料来形成绝缘层,在此不再赘述。
可以理解的是,与预设材料相对应的化合物还可以包括氮化钽,即第一电极层和第二电极层由钽材料Ta构成,绝缘层由氮化钽TaNx构成,可以理解的是,上述的氮化钽TaNx材料可以包括以下任意之一:一氮化钽TaN材料、二氮化钽TaN2材料、三氮化钽TaN3材料、四氮化钽TaN4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氮化钽材料来形成绝缘层,在此不再赘述。
在另一些实例中,非铝的超导材料包括钼,与预设材料相对应的化合物包括氧化钼,即第一电极层和第二电极层由钼材料Mo构成,绝缘层由氧化钼MoOx构成,可以理解的是,上述的氧化钼MoOx材料可以包括以下任意之一:一氧化钼MoO材料、二氧化钼MoO2材料、三氧化钼MoO3材料、四氧化钼MoO4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氧化钼材料来形成绝缘层,在此不再赘述。
可以理解的是,与预设材料相对应的化合物还可以包括氮化钼,即第一电极层和第二电极层由钼材料Mo构成,绝缘层由氮化钼MoNx构成,可以理解的是,上述的氮化钼MoNx材料可以包括以下任意之一:一氮化钼MoN材料、二氮化钼MoN2材料、三氮化钼MoN3材料、四氮化钼MoN4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氮化钼材料来形成绝缘层,在此不再赘述。
在又一些实例中,非铝的超导材料包括钒,与预设材料相对应的化合物包括氧化钒,即第一电极层和第二电极层由钒材料V构成,绝缘层由氧化钒VOx构成,可以理解的是,上述的氧化钒VOx材料可以包括以下任意之一:一氧化钒VO材料、二氧化钒VO2材料、三氧化钒VO3材料、四氧化钒VO4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氧化钒材料来形成绝缘层,在此不再赘述。
可以理解的是,与预设材料相对应的化合物还可以包括氮化钒,即第一电极层和第二电极层由钒材料V构成,绝缘层由氮化钒VNx构成,可以理解的是,上述的氮化钒VNx材料可以包括以下任意之一:一氮化钒VN材料、二氮化钒VN2材料、三氮化钒VN3材料、四氮化钒VN4材料等等,本领域技术人员可以根据具体的应用需求来选择不同的氮化钒材料来形成绝缘层,在此不再赘述。
步骤S303:将第一电极层、绝缘层和第二电极层所形成的结构确定为约瑟夫森结。
在生成第一电极层、绝缘层和第二电极层之后,可以将第一电极层、绝缘层和第二电极层所形成的重叠结构确定为约瑟夫森结,从而有效地完成了对约瑟夫森结的制备操作。
本实施例中提供的约瑟夫森结的制备方法,通过获取衬底结构,而后在衬底结构上形成第一电极层,在第一电极层上形成绝缘层,并在绝缘层上形成第二电极层,之后将第一电极层、绝缘层和第二电极层所形成的重叠结构确定为约瑟夫森结,有效地实现了对约瑟夫森结进行制备的操作,其中,第一电极层和第二电极层由非铝的超导材料构成,绝缘层由于预设材料相对应的氧化物构成,从而有效地实现了通过非铝材料来构成约瑟夫森结,由于非铝的超导材料具有晶格结构稳定的特征,因此,有效地避免了因晶格结构所存在的缺陷而消耗能量的情况出现;另外,非铝的超导材料可以有效地延长超导量子比特的相干时间,因此有利于提高超导量子比特计算的准确性,进一步保证了通过该方法对约瑟夫森结进行制备的质量和效率,提高了该方法的实用性,有利于市场的推广与应用。
图4为本发明实施例提供的在衬底结构上形成第一电极层的流程示意图;在上述实施例的基础上,继续参考附图4所示,本实施例对于第一电极层的具体形成方式不做限定,本领域技术人员可以根据具体的应用需求和设计需求进行设置,较为优选的,本实施例中的在衬底结构上形成第一电极层可以包括:
步骤S401:获取用于生成第一电极层的第一掩模。
步骤S402:通过第一掩模在衬底结构上形成第一电极层。
其中,第一掩模上设置有用于生成第一电极层的图案,具体的,第一掩模中可以包括设置于衬底结构上端一侧的第一子掩模部和设置于衬底结构上端另一侧的第二子掩模部,第一子掩模部和第二子掩模部之间存在预设空隙。
在获取到第一掩模之后,可以将第一掩模设置于衬底结构上,而后在设置有第一掩模的衬底结构上进行材料沉积处理,从而有效地实现了通过第一掩模在衬底结构上形成第一电极层,保证了对第一电极层进行生成的质量和效率。
图5为本发明实施例提供的在第一电极层上形成绝缘层的流程示意图;在上述实施例的基础上,参考附图5所示,在生成第一电极层之后,可以在第一电极层上形成绝缘层,具体的,本实施例中的在第一电极层上形成绝缘层可以包括:
步骤S501:对第一电极层进行氧化处理,获得氧化牺牲层。
步骤S502:去除氧化牺牲层,获得与第一电极层相对应的预处理电极层。
步骤S503:对预处理电极层进行氧化处理,形成绝缘层。
其中,在生成第一电极层之后,为了能够保证对位于第一电极层上端的绝缘层进行生成的质量,可以对第一电极层进行氧化处理,获得氧化牺牲层;在获取到氧化牺牲层之后,可以去除氧化牺牲层,以获得不含杂质或者含杂质占比比较少的预处理电极层,该预处理电极层与第一电极层相对应,即预处理电极层与第一电极层均是由非铝的超导材料所构成。
在一些实例中,去除氧化牺牲层,获得与第一电极层相对应的预处理电极层可以包括:利用清洗溶液对氧化牺牲层进行清洗操作,获得预处理电极层。
其中,由于第一电极层和预处理电极层是通过非铝的超导材料所构成的,而上述材料可以承受利用清洁效率较强的清洗溶液进行清洗操作,从而可以去除来自纳米加工过程所存在的污染,有效地提高了对氧化牺牲层进行清洗的质量和效率。具体的,清洗溶液可以包括以下至少之一:氢氟酸溶液、缓冲氧化物刻蚀剂,可以理解的是,清洗溶液的具体类型并不限于上述所限定的类型,本领域技术人员可以根据具体的应用需求和设计需求来选择清洗溶液,只要能够保证利用清洗溶液对氧化牺牲层进行清洗的质量即可,从而提高了对预处理电极层进行获取的质量和效率。
在获取到预处理电极层之后,通过对预处理电极层进行氧化处理,从而可以生成质量较好的绝缘层,进一步提高了基于绝缘层来制备约瑟夫森结的质量和效率。
图6为本发明实施例提供的在绝缘层上形成第二电极层的流程示意图;在上述实施例的基础上,参考附图6所示,在所制备的约瑟夫森结是三层结结构时,在绝缘层上形成第二电极层可以包括:
步骤S601:在衬底结构上形成一薄膜结构,薄膜结构至少包括:由预设材料构成的底层结构和顶层结构、以及设置于底层结构和顶层结构之间的中间层结构,中间层结构由与预设材料相对应的化合物构成。
其中,衬底结构中所包括的底层结构用于生成设置于衬底结构上的第一电极层,中间层结构用于生成设置于衬底结构上的绝缘层,顶层结构用于生成设置于衬底结构上的第二电极层。因此,底层结构和顶层结构也是由非铝的预设材料所构成,中间层结构由于预设材料相对应的化合物所构成。具体的,非铝的超导材料可以包括以下任意之一:钽、钼和钒。
步骤S602:对薄膜结构进行刻蚀处理,获得至少部分的第二电极层。
在衬底结构上形成一薄膜结构之后,可以对薄膜结构进行刻蚀处理,从而可以获得至少部分的第二电极层。具体的,参考附图7所示,本实施例中的对薄膜结构进行刻蚀处理,获得至少部分的第二电极层可以包括:
步骤S6021:获取用于生成第一子电极部的第二掩模,第一子电极部为至少部分的第二电极层。
其中,该第二掩模上设置有用于生成第一子电极部的图案,具体的,本实施例对于第二掩模的具体结构不做限定,本领域技术人员可以根据具体的应用需求和设计需求进行设置,例如:第二掩模可以是一矩形的模板结构或者一方形的模板结构等等。当然的,本领域技术人员可以根据具体的应用需求和设计需求对第二掩模的具体形状结构进行设置,只要能够保证对第一子电极部进行生成的质量即可,在此不再赘述。
步骤S6022:基于第二掩模对薄膜结构进行刻蚀处理,获得第一子电极部。
在获取到第二掩模之后,可以将第二掩模设置于薄膜结构上,而后通过第二掩模对薄膜结构进行刻蚀处理,获得第一子电极部,保证了对第一子电极部进行生成的质量和效率。可以理解的是,第一子电极部为顶层结构中的一部分。
图8为本发明实施例提供的另一种约瑟夫森结的制备方法的流程示意图;在上述实施例的基础上,继续参考附图8所示,在获得第一子电极部之后,本实施例中的方法还可以包括:
步骤S801:获取第三掩模。
其中,第三掩模上设置有用于生成第二子电极部的图案,并且,第三掩模的数量可以为一个或多个,在第三掩模的数量为多个时,则说明需要通过多个第三掩模进行多次刻蚀和沉积操作,获得第二子电极部,而后通过第一子电极部和第二子电极部可以生成桥型结构的第二电极层。
步骤S802:基于第三掩模对薄膜结构的中间层结构和底层结构进行刻蚀处理,获得位于第一子电极部一侧的分割区域。
在获取到第三掩模之后,可以将第三掩模设置于生成有第一子电极部的衬底结构上,而后对设置有第三掩模的衬底结构进行刻蚀处理,从而可以获得位于第一子电极部一侧的分割区域。
步骤S803:基于分割区域生成与第一子电极部相连接的第二子电极部,第二子电极部与第一子电极部用于形成第二电极层,第二电极层为一端设置于绝缘层上、另一端为设置于预设基板上的桥结构。
在获取到分割区域之后,则可以基于分割区域来生成与第一子电极部相连接的第二子电极部,上述的第二子电极部与第一子电极部用于形成第二电极层,所生成的第二电极层为一端设置于绝缘层上、另一端为设置于预设基板上的桥结构。
另外,本实施例对于基于分割区域生成与第一子电极部相连接的第二子电极部的具体实现方式不做限定,本领域技术人员可以根据具体的应用需求和设计需求进行设置,较为优选的,参考附图9所示,本实施例中的基于分割区域生成与第一子电极部相连接的第二子电极部可以包括:
步骤S8031:在分割区域上形成预设牺牲层。
步骤S8032:将预设牺牲层刻蚀为预设图案。
步骤S8033:在预设图案上形成顶层布线层。
步骤S8034:对顶层布线层进行刻蚀处理,生成第二子电极部。
在获取到分割区域之后,可以在分割区域上形成预设牺牲层,该预设牺牲层可以由非铝的超导材料所构成;在获取到预设牺牲层之后,可以将预设牺牲层刻蚀为预设图案,具体的,可以获取用于生成预设图案的第四掩模,将第四掩模设置于预设牺牲层的上端,而后通过第四掩模在预设牺牲层上进行刻蚀处理,以生成预设图案。
在获取到预设图案之后,可以在预设图案上形成顶层布线层,该顶层布线层用于生成第二子电极部,因此,顶层布线层也是由非铝的超导材料所构成。在生成顶层布线层之后,可以对顶层布线层进行刻蚀处理,具体的,可以获取用于生成第二子电极部的第五掩模,将第五掩模设置于顶层布线层的上端,以通过第五掩模在顶层布线层上进行刻蚀处理,生成第二子电极部,从而有效地保证了对第二子电极部进行生成的质量和效率。
在一些实例中,在生成第二子电极部之后,本实施例中的方法还可以包括:利用清洗溶液对预设牺牲层进行清洗操作,获得桥结构的第二电极层。
其中,由于第二子电极部是通过非铝的超导材料所构成的,而上述材料可以承受利用清洁效率较强的清洗溶液进行清洗操作,这样可以去除来自纳米加工过程所存在的污染,从而提高了对预设牺牲层进行清洗的质量和效率。具体的,清洗溶液可以包括以下至少之一:氢氟酸溶液、缓冲氧化物刻蚀剂,可以理解的是,清洗溶液的具体类型并不限于上述所限定的类型,本领域技术人员可以根据具体的应用需求和设计需求来选择清洗溶液,只要能够保证利用清洗溶液对预设牺牲层进行清洗的质量即可,从而提高了对第二电极层进行获取的质量和效率。
本实施例中,通过上述方式获取第一子电极部和第二子电极部,而第一子电极部和第二子电极部可以形成第二电极层,从而有效地提高了对第二电极层进行生成的质量和效率,进一步提高了对约瑟夫森结进行制备的质量和效率,有利于市场的推广与应用。
具体应用时,参考附图10所示,本应用实施例提供了一种约瑟夫森结的制备方法,该约瑟夫森结可以通过重叠结的技术进行制备,具体的,以钽Ta作为非铝的超导材料/氧化钽TaOx作为与预设材料相对应的化合物为例进行说明,该方法可以包括如下步骤:
步骤1:获取衬底结构。
步骤2:通过第一掩模在衬底结构上进行第一次沉积钽材料的操作,以生成第一电极层。
步骤3:去除第一掩模,而后对位于衬底结构上的钽材料进行金属氧化处理,以使得钽材料表面出现氧化钽。
步骤4:利用氢氟酸HF或缓冲氧化物刻蚀剂BOE去除在钽材料表面所形成的天然氧化物,此时,衬底结构包括进行清洗操作之后所获得的钽材料结构。
步骤5:将进行清洗操作之后的结构旋转90°,并通过第一掩模对旋转之后的结构进行氧化处理,具体的,可以将设置有第一掩模、衬底结构和钽材料的结构设置于纯氧气的环境中进行氧化处理,从而可以生成绝缘层。
步骤6:利用第一掩模在绝缘层的上端进行第二次沉积钽材料,以生成第二电极层。
步骤7:去除第一掩模,获得由第一电极层、绝缘层和第二电极层所形成的约瑟夫森结。
在一些实例中,在去除第一掩模之后,还可以利用清洗溶液对结构进行清洗操作,以降低约瑟夫森结中所包括的杂质含量,提高对约瑟夫森结进行制备的质量和效率。
另外,参考附图11所示,本应用实施例中的约瑟夫森结还可以通过三层结的技术进行制备,具体的,以钽Ta作为非铝的超导材料/氧化钽TaOx作为与预设材料相对应的化合物为例进行说明,该方法可以包括如下步骤:
步骤11:获取衬底结构。
步骤12:采用溅射技术在衬底结构上沉积形成一薄膜结构,该薄膜结构至少包括包括由钽材料构成的底层结构和顶层结构、以及设置于底层结构和顶层结构之间的中间层结构,其中,中间层结构由氧化钽构成。
步骤13:获取用于生成第一子电极部的第二掩模,将第二掩模放置在薄膜结构的上端,利用光刻方法对薄膜结构进行图案刻蚀操作,获得第一子电极部,该第一子电极部为第二电极层的一部分。
步骤14:获取第三掩模,将第三掩模设置于包括有第一子电极部的薄膜结构上,基于第三掩模对薄膜结构的中间层结构和底层结构进行刻蚀处理,获得位于第一子电极部一侧的分割区域。
步骤15:利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition,简称PECVD)在分割区域上沉积预设材料(例如:氧化硅SiOx),以形成预设牺牲层。
步骤16:获取另一个第三掩模,通过第三掩模和光刻胶技术在预设牺牲层上进行刻蚀操作,生成预设图案。
步骤17:在预设图案上沉积钽材料,形成顶层布线层。
步骤18:获取又一个第三掩模,通过第三掩模和平板印刷技术在顶层布线层上进行刻蚀,生成第二子电极部,其中,第一子电极部和第二子电极部相连接,以构成设置于绝缘层上的第二电极层。
步骤19:利用清洗溶液对预设牺牲层进行清洗操作,获得桥结构的第二电极层,并获得由第一电极层、绝缘层和第二电极层所形成的约瑟夫森结。
本应用实施例提供的约瑟夫森结的制备方法,通过具有较好超导特征的钽材料来制备第一电极层和第二电极层,有利于延长超导量子比特的相干时间,提高超导量子比特计算的准确性,并且还提高了对约瑟夫森结进行制备的质量和效率;另外,由于钽材料所具有的特征,在制备约瑟夫森结的过程中,清洗溶液可以采用具有较强清洗效果的溶液,例如:食人鱼溶液、稀氢氟酸溶液进行清洗操作,这样不仅保证了清洗的质量,还能够去除来自纳米加工过程的污染,有助于制备出质量较高、具有更长连贯性的约瑟夫森结,从而有利于提高超导量子比特计算的发展潜力,进一步保证了该方法的实用性。
另外,本实施例提供了一种约瑟夫森结,该约瑟夫森结可以是由上述实施例中的约瑟夫森结的制备方法制备而成,具体的,约瑟夫森结的具体结构可以参考附图1-附图2所示,再次不再赘述。
此外,本实施例的另一方面提供了一种超导电路,当超导电路位于预设环境中时,可以产生超导量子比特。具体的,该超导电路可以包括:
约瑟夫森结,用于作为一非线性电感元件,约瑟夫森结通过上述实施例中的约瑟夫森结的制备方法所生成。
图12为本发明实施例提供的一种约瑟夫森结的制备设备的结构示意图,参考附图12所示,本实施例提供了一种约瑟夫森结的制备设备,该制备设备可以用于制备约瑟夫森结。具体的,该制备设备可以包括:处理器11和存储器12。其中,存储器12用于存储相对应电子设备执行上述图3-图11所示实施例中提供的约瑟夫森结的制备方法的程序,处理器11被配置为用于执行存储器12中存储的程序。
程序包括一条或多条计算机指令,其中,一条或多条计算机指令被处理器11执行时能够实现上述上述图3-图11所示实施例中提供的约瑟夫森结的制备方法。
进一步的,第一处理器11还用于执行前述图3-图11所示实施例中的全部或部分步骤。
其中,电子设备的结构中还可以包括通信接口13,用于电子设备与其他设备或通信网络通信。
另外,本发明实施例提供了一种计算机存储介质,用于储存电子设备所用的计算机软件指令,其包含用于执行上述图3-图1所示方法实施例中约瑟夫森结的制备方法所涉及的程序。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助加必需的通用硬件平台的方式来实现,当然也可以通过硬件和软件结合的方式来实现。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以计算机产品的形式体现出来,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程设备的处理器以产生一个机器,使得通过计算机或其他可编程设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据图案、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (20)
1.一种约瑟夫森结,其特征在于,包括:
第一电极层,用于实现信号传输;
第二电极层,用于实现信号传输;
绝缘层,设置于所述第一电极层和所述第二电极层之间,以形成约瑟夫森结;
其中,所述第一电极层和所述第二电极层由预设材料构成,所述绝缘层由与所述预设材料相对应的化合物构成,所述预设材料包括非铝的超导材料,以延长超导量子比特的相干时间。
2.根据权利要求1所述的约瑟夫森结,其特征在于,所述第一电极层设置于预设基板上,所述第二电极层为一端设置于所述绝缘层上、另一端为设置于所述预设基板上的桥结构。
3.根据权利要求1或2所述的约瑟夫森结,其特征在于,所述非铝的超导材料包括钽,与所述预设材料相对应的化合物包括氧化钽。
4.根据权利要求1或2所述的约瑟夫森结,其特征在于,所述非铝的超导材料包括钼,与所述预设材料相对应的化合物包括氧化钼。
5.根据权利要求1或2所述的约瑟夫森结,其特征在于,所述非铝的超导材料包括钒,与所述预设材料相对应的化合物包括氧化钒。
6.一种约瑟夫森结的制备方法,其特征在于,包括:
获取衬底结构;
在所述衬底结构上形成第一电极层,在所述第一电极层上形成绝缘层,并在所述绝缘层上形成第二电极层,其中,所述第一电极层和所述第二电极层由预设材料构成,所述绝缘层由与所述预设材料相对应的化合物构成,所述预设材料包括非铝的超导材料,以延长超导量子比特的相干时间;
将所述第一电极层、绝缘层和所述第二电极层所形成的结构确定为约瑟夫森结。
7.根据权利要求6所述的方法,其特征在于,
所述非铝的超导材料包括钽,与所述预设材料相对应的化合物包括氧化钽;或者,
所述非铝的超导材料包括钼,与所述预设材料相对应的化合物包括氧化钼;或者,
所述非铝的超导材料包括钒,与所述预设材料相对应的化合物包括氧化钒。
8.根据权利要求7所述的方法,其特征在于,在所述衬底结构上形成第一电极层,包括:
获取用于生成第一电极层的第一掩模;
通过所述第一掩模在所述衬底结构上形成所述第一电极层。
9.根据权利要求8所述的方法,其特征在于,在所述第一电极层上形成绝缘层,包括:
对所述第一电极层进行氧化处理,获得氧化牺牲层;
去除所述氧化牺牲层,获得与所述第一电极层相对应的预处理电极层;
对所述预处理电极层进行氧化处理,形成所述绝缘层。
10.根据权利要求9所述的方法,其特征在于,去除所述氧化牺牲层,获得与所述第一电极层相对应的预处理电极层,包括:
利用清洗溶液对所述氧化牺牲层进行清洗操作,获得所述预处理电极层。
11.根据权利要求6所述的方法,其特征在于,在所述绝缘层上形成第二电极层,包括:
在所述衬底结构上形成一薄膜结构,所述薄膜结构至少包括:由所述预设材料构成的底层结构和顶层结构、以及设置于所述底层结构和顶层结构之间的中间层结构,所述中间层结构由与所述预设材料相对应的化合物构成;
对所述薄膜结构进行刻蚀处理,获得至少部分的所述第二电极层。
12.根据权利要求11所述的方法,其特征在于,对所述薄膜结构进行刻蚀处理,获得至少部分的所述第二电极层,包括:
获取用于生成第一子电极部的第二掩模,所述第一子电极部为至少部分的所述第二电极层;
基于所述第二掩模对所述薄膜结构进行刻蚀处理,获得所述第一子电极部。
13.根据权利要求12所述的方法,其特征在于,所述第一子电极部为所述顶层结构中的一部分。
14.根据权利要求12所述的方法,其特征在于,在获得所述第一子电极部之后,所述方法还包括:
获取第三掩模;
基于所述第三掩模对所述薄膜结构的中间层结构和底层结构进行刻蚀处理,获得位于所述第一子电极部一侧的分割区域;
基于所述分割区域生成与所述第一子电极部相连接的第二子电极部,所述第二子电极部与所述第一子电极部用于形成所述第二电极层,所述第二电极层为一端设置于所述绝缘层上、另一端为设置于所述预设基板上的桥结构。
15.根据权利要求14所述的方法,其特征在于,基于所述分割区域生成与所述第一子电极部相连接的第二子电极部,包括:
在所述分割区域上形成预设牺牲层;
将所述预设牺牲层刻蚀为预设图案;
在所述预设图案上形成顶层布线层;
对所述顶层布线层进行刻蚀处理,生成所述第二子电极部。
16.根据权利要求15所述的方法,其特征在于,在生成所述第二子电极部之后,所述方法还包括:
利用清洗溶液对所述预设牺牲层进行清洗操作,获得桥结构的所述第二电极层。
17.根据权利要求10或16所述的方法,其特征在于,所述清洗溶液包括以下至少之一:氢氟酸溶液、缓冲氧化物刻蚀剂。
18.一种约瑟夫森结,其特征在于,所述约瑟夫森结由权利要求6-17中任意一项所述的约瑟夫森结的制备方法制备而成。
19.一种超导电路,其特征在于,包括:
约瑟夫森结,用于作为一非线性电感元件,所述约瑟夫森结通过权利要求6-17中任意一项所述的约瑟夫森结的制备方法所生成。
20.一种约瑟夫森结的制备装置,其特征在于,包括:存储器、处理器;其中,所述存储器用于存储一条或多条计算机指令,其中,所述一条或多条计算机指令被所述处理器执行时实现如权利要求6-17中任意一项所述的约瑟夫森结的制备方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210323356.3A CN114709327A (zh) | 2020-08-06 | 2020-08-06 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
CN202010783265.9A CN113517386B (zh) | 2020-08-06 | 2020-08-06 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
US17/390,684 US11910730B2 (en) | 2020-08-06 | 2021-07-30 | Josephson junction, Josephson junction preparation method and apparatus, and superconducting circuit |
AU2021320137A AU2021320137A1 (en) | 2020-08-06 | 2021-08-02 | Josephson junction, Josephson junction preparation method and apparatus, and superconducting circuit |
EP21852308.2A EP4193395A4 (en) | 2020-08-06 | 2021-08-02 | JOSEPHSON JUNCTION, METHOD AND APPARATUS FOR PREPARING JOSEPHSON JUNCTION, AND SUPERCONDUCTOR CIRCUIT |
PCT/US2021/044157 WO2022031590A1 (en) | 2020-08-06 | 2021-08-02 | Josephson junction, josephson junction preparation method and apparatus, and superconducting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010783265.9A CN113517386B (zh) | 2020-08-06 | 2020-08-06 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210323356.3A Division CN114709327A (zh) | 2020-08-06 | 2020-08-06 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113517386A true CN113517386A (zh) | 2021-10-19 |
CN113517386B CN113517386B (zh) | 2022-05-31 |
Family
ID=78060696
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010783265.9A Active CN113517386B (zh) | 2020-08-06 | 2020-08-06 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
CN202210323356.3A Withdrawn CN114709327A (zh) | 2020-08-06 | 2020-08-06 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210323356.3A Withdrawn CN114709327A (zh) | 2020-08-06 | 2020-08-06 | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11910730B2 (zh) |
EP (1) | EP4193395A4 (zh) |
CN (2) | CN113517386B (zh) |
AU (1) | AU2021320137A1 (zh) |
WO (1) | WO2022031590A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113921691A (zh) * | 2021-12-07 | 2022-01-11 | 材料科学姑苏实验室 | 一种约瑟夫森结、约瑟夫森结阵列、其制备方法和用途 |
CN114595569A (zh) * | 2022-02-28 | 2022-06-07 | 中国人民解放军战略支援部队信息工程大学 | 利用界面结构调控氧化铝约瑟夫森结电输运性质的方法 |
CN115274999A (zh) * | 2022-09-29 | 2022-11-01 | 材料科学姑苏实验室 | 一种约瑟夫森结及其制备方法和应用 |
CN116406222A (zh) * | 2021-12-10 | 2023-07-07 | 本源量子计算科技(合肥)股份有限公司 | 约瑟夫森结的制备方法、量子电路、量子芯片及量子器件 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115458675B (zh) * | 2022-11-11 | 2023-04-18 | 阿里巴巴达摩院(杭州)科技有限公司 | 钽金属薄膜处理方法、量子器件及量子芯片 |
CN116227391B (zh) * | 2023-02-22 | 2023-11-10 | 中国计量科学研究院 | 可容错的约瑟夫森结阵、动态三进制设计方法及设备 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3018510A1 (de) * | 1979-05-16 | 1980-11-20 | Hitachi Ltd | Josephson-uebergangselement |
US4412902A (en) * | 1981-06-22 | 1983-11-01 | Nippon Telegraph & Telephone Public Corporation | Method of fabrication of Josephson tunnel junction |
JPS646779A (en) * | 1987-06-27 | 1989-01-11 | Nippon Telegraph & Telephone | Multiple type dc squid magnetometer |
JPH0629585A (ja) * | 1992-07-10 | 1994-02-04 | Fujitsu Ltd | 超伝導放射線検出器 |
CN1113350A (zh) * | 1994-02-24 | 1995-12-13 | 株式会社岛津制作所 | 约瑟夫逊结及其制造方法 |
CN1156338A (zh) * | 1996-10-31 | 1997-08-06 | 南开大学 | 高温超导薄膜衬底台阶本征约瑟夫森结阵及其制备方法 |
US20030038286A1 (en) * | 2001-08-27 | 2003-02-27 | The Regents Of The University Of California | Internally shunted Josephson junction device |
JP2006222314A (ja) * | 2005-02-10 | 2006-08-24 | Chugoku Electric Power Co Inc:The | 超電導積層体およびその製造方法、ジョセフソン接合素子、電子装置 |
US20090057652A1 (en) * | 2007-05-23 | 2009-03-05 | Northwestern University | Multilayer structure with zirconium-oxide tunnel barriers and applications of same |
CN104701451A (zh) * | 2015-03-20 | 2015-06-10 | 清华大学 | 一种原位三层膜边缘覆盖超导约瑟夫森结制备工艺 |
CN105428517A (zh) * | 2015-11-06 | 2016-03-23 | 中国科学院上海微系统与信息技术研究所 | 一种双通道超导连接及其制备方法 |
CN106098926A (zh) * | 2015-04-30 | 2016-11-09 | 国际商业机器公司 | 三层约瑟夫森结结构及其形成方法 |
CN109273585A (zh) * | 2018-08-28 | 2019-01-25 | 中国科学院上海微系统与信息技术研究所 | 薄膜沉积方法及约瑟夫森结制备方法 |
CN111200056A (zh) * | 2018-11-16 | 2020-05-26 | 清华大学 | 约瑟夫森结器件及其制备方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4316785A (en) | 1979-11-05 | 1982-02-23 | Nippon Telegraph & Telephone Public Corporation | Oxide superconductor Josephson junction and fabrication method therefor |
US5338934A (en) * | 1992-07-17 | 1994-08-16 | Fujitsu Limited | Radiation detecting device and method for fabricating the same |
JP3278638B2 (ja) | 1998-09-01 | 2002-04-30 | 日本電気株式会社 | 高温超伝導ジョセフソン接合およびその製造方法 |
EP1420464B8 (en) | 2001-08-22 | 2011-09-14 | International Superconductivity Technology Center, The Juridical Foundation | High-temperature superconducting josephson junction, superconducting electronic device having the same, and method for forming the high-temperature superconducting josephson junction |
WO2005041264A2 (en) | 2003-10-23 | 2005-05-06 | Star Cryoelectronics, Llc | Charge dissipative dielectric for cryogenic devices |
WO2016000836A1 (en) | 2014-07-02 | 2016-01-07 | University Of Copenhagen | A semiconductor josephson junction and a transmon qubit related thereto |
US20190288176A1 (en) | 2016-06-13 | 2019-09-19 | Intel Corporation | Suspended josephson junctions |
US20190363239A1 (en) | 2016-06-13 | 2019-11-28 | Intel Corporation | Josephson junctions made from refractory and noble metals |
WO2018160187A1 (en) | 2017-03-03 | 2018-09-07 | Intel Corporation | Superconducting qubit devices with hexagonal boron nitride josephson junctions |
US10672971B2 (en) * | 2018-03-23 | 2020-06-02 | International Business Machines Corporation | Vertical transmon qubit device with microstrip waveguides |
US10879446B2 (en) | 2018-08-14 | 2020-12-29 | Intel Corporation | Vertical flux bias lines coupled to vertical squid loops in superconducting qubits |
-
2020
- 2020-08-06 CN CN202010783265.9A patent/CN113517386B/zh active Active
- 2020-08-06 CN CN202210323356.3A patent/CN114709327A/zh not_active Withdrawn
-
2021
- 2021-07-30 US US17/390,684 patent/US11910730B2/en active Active
- 2021-08-02 EP EP21852308.2A patent/EP4193395A4/en not_active Withdrawn
- 2021-08-02 AU AU2021320137A patent/AU2021320137A1/en active Pending
- 2021-08-02 WO PCT/US2021/044157 patent/WO2022031590A1/en unknown
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3018510A1 (de) * | 1979-05-16 | 1980-11-20 | Hitachi Ltd | Josephson-uebergangselement |
US4412902A (en) * | 1981-06-22 | 1983-11-01 | Nippon Telegraph & Telephone Public Corporation | Method of fabrication of Josephson tunnel junction |
JPS646779A (en) * | 1987-06-27 | 1989-01-11 | Nippon Telegraph & Telephone | Multiple type dc squid magnetometer |
JPH0629585A (ja) * | 1992-07-10 | 1994-02-04 | Fujitsu Ltd | 超伝導放射線検出器 |
CN1113350A (zh) * | 1994-02-24 | 1995-12-13 | 株式会社岛津制作所 | 约瑟夫逊结及其制造方法 |
CN1156338A (zh) * | 1996-10-31 | 1997-08-06 | 南开大学 | 高温超导薄膜衬底台阶本征约瑟夫森结阵及其制备方法 |
US20030038286A1 (en) * | 2001-08-27 | 2003-02-27 | The Regents Of The University Of California | Internally shunted Josephson junction device |
JP2006222314A (ja) * | 2005-02-10 | 2006-08-24 | Chugoku Electric Power Co Inc:The | 超電導積層体およびその製造方法、ジョセフソン接合素子、電子装置 |
US20090057652A1 (en) * | 2007-05-23 | 2009-03-05 | Northwestern University | Multilayer structure with zirconium-oxide tunnel barriers and applications of same |
CN104701451A (zh) * | 2015-03-20 | 2015-06-10 | 清华大学 | 一种原位三层膜边缘覆盖超导约瑟夫森结制备工艺 |
CN106098926A (zh) * | 2015-04-30 | 2016-11-09 | 国际商业机器公司 | 三层约瑟夫森结结构及其形成方法 |
US20170033273A1 (en) * | 2015-04-30 | 2017-02-02 | International Business Machines Corporation | Trilayer josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits |
US20200028064A1 (en) * | 2015-04-30 | 2020-01-23 | International Business Machines Corporation | Trilayer josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits |
CN105428517A (zh) * | 2015-11-06 | 2016-03-23 | 中国科学院上海微系统与信息技术研究所 | 一种双通道超导连接及其制备方法 |
CN109273585A (zh) * | 2018-08-28 | 2019-01-25 | 中国科学院上海微系统与信息技术研究所 | 薄膜沉积方法及约瑟夫森结制备方法 |
CN111200056A (zh) * | 2018-11-16 | 2020-05-26 | 清华大学 | 约瑟夫森结器件及其制备方法 |
Non-Patent Citations (1)
Title |
---|
S.K.H. LAM等: ""Fabrication of Ta/Ta-oxide/Ta trilayer Josephson junctions"", 《NUCLEAR INSTRUMENTS AND METHODS IN PHYSICS RESEARCH A》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113921691A (zh) * | 2021-12-07 | 2022-01-11 | 材料科学姑苏实验室 | 一种约瑟夫森结、约瑟夫森结阵列、其制备方法和用途 |
CN116406222A (zh) * | 2021-12-10 | 2023-07-07 | 本源量子计算科技(合肥)股份有限公司 | 约瑟夫森结的制备方法、量子电路、量子芯片及量子器件 |
CN114595569A (zh) * | 2022-02-28 | 2022-06-07 | 中国人民解放军战略支援部队信息工程大学 | 利用界面结构调控氧化铝约瑟夫森结电输运性质的方法 |
CN115274999A (zh) * | 2022-09-29 | 2022-11-01 | 材料科学姑苏实验室 | 一种约瑟夫森结及其制备方法和应用 |
Also Published As
Publication number | Publication date |
---|---|
EP4193395A4 (en) | 2024-01-24 |
US20220045259A1 (en) | 2022-02-10 |
US11910730B2 (en) | 2024-02-20 |
CN114709327A (zh) | 2022-07-05 |
AU2021320137A1 (en) | 2023-02-16 |
EP4193395A1 (en) | 2023-06-14 |
CN113517386B (zh) | 2022-05-31 |
WO2022031590A1 (en) | 2022-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113517386B (zh) | 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路 | |
CN106098926B (zh) | 三层约瑟夫森结结构及其形成方法 | |
CN111201622B (zh) | 用于传输量子位的垂直超导电容器 | |
CN109804477B (zh) | 用于减少离子研磨损坏的覆盖层 | |
WO2018030977A1 (en) | Josephson junctions formed by partially subtractive fabrication | |
US11922276B2 (en) | Selective capping to reduce quantum bit dephasing | |
CN113257988B (zh) | 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路 | |
US20030107033A1 (en) | Trilayer heterostructure junctions | |
JP2023500491A (ja) | イオン・インプラント法を使用して製造される電荷感知を含むマヨラナ・フェルミ粒子量子コンピューティング・デバイス | |
US10811276B2 (en) | Buffer layer to prevent etching by photoresist developer | |
Satoh et al. | Fabrication of superconducting qubits with Al trilayer Josephson junctions | |
US20230297869A1 (en) | Systems and methods for coupling between qubits | |
WO2023096670A2 (en) | Systems and methods for quantum computing using fluxonium qubits with kinetic inductors | |
CN115759272A (zh) | 超导量子比特电路及其制备方法和量子计算机 | |
JPS58171786A (ja) | 磁気バブルメモリの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |