CN114171670A - 约瑟夫森结、超导电路及其制备方法 - Google Patents

约瑟夫森结、超导电路及其制备方法 Download PDF

Info

Publication number
CN114171670A
CN114171670A CN202111492417.0A CN202111492417A CN114171670A CN 114171670 A CN114171670 A CN 114171670A CN 202111492417 A CN202111492417 A CN 202111492417A CN 114171670 A CN114171670 A CN 114171670A
Authority
CN
China
Prior art keywords
layer
material layer
josephson junction
film
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111492417.0A
Other languages
English (en)
Inventor
应利良
张雪
何桂香
任洁
王镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202111492417.0A priority Critical patent/CN114171670A/zh
Publication of CN114171670A publication Critical patent/CN114171670A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明提供一种约瑟夫森结、超导电路及其制备方法，该方法通过对约瑟夫森结的下电极采用分步溅射沉积的方法，在制备超导材料层之前，先对不同条件下单次溅射薄膜的应力和粗糙度进行表征，得到不同溅射条件下薄膜应力和粗糙度的关系图；然后再选用合适的压/张应力的条件分步溅射薄膜，再对分步溅射的薄膜的应力和粗糙度进行表征，得到此条件下薄膜粗糙度和应力，从而同时对薄膜应力和粗糙度进行了调控，获得应力和粗糙度极好的条件，使多次溅射的超导薄膜上粗糙度降低，可在保证约瑟夫森结质量的前提下使后续形成的势垒材料层厚度得到有效降低，从而可在高临界电流密度下依然获得高质量的约瑟夫森结，突破现有临界电流密度越高质量越差的情况。

Description

约瑟夫森结、超导电路及其制备方法
技术领域
本发明涉及超导量子器件技术领域，特别是涉及一种约瑟夫森结、超导电路及其制备方法。
背景技术
超导电路是利用超导材料制备而成的电子器件，主要包括超导量子干涉器(SQUID)，单磁通量子器件(SFQ)等应用超导约瑟夫森结的电路器件。超导量子干涉器件(superconducting quantum interference device，SQUID)是基于约瑟夫森效应和磁通量子化原理的超导量子器件，它的基本结构是在超导环中插入两个约瑟夫森结，SQUID是目前已知的最灵敏的磁通探测传感器，典型的SQUID器件的磁通噪声在μΦ0/Hz1/2量级(1Φ0＝2.07×10-15Wb)，其磁场噪声在fT/Hz1/2量级(1fT＝1×10-15T)，由于其具有极高的灵敏度，可广泛应用于医学心磁脑磁、材料探测、地球磁场、军事、地震和考古等各方面，用其制备的磁通显微镜可从事基础研究。单磁通量子器件(Single Flux Quantum,SFQ)是利用约瑟夫森结内的单个磁通量子来表示逻辑“1”和“0”的超导电路技术。以此为基础的超导数字电路时钟频率可达770GHz，可用于雷达和通信系统的超宽带模数/数模转换器、宽带网络交换器、射电天文的数字式自相关器以及超导计算机等。因其具有速度快、功耗低等优点，目前美国和日本均投入巨资进行战略研究。
超导电路一般由约瑟夫森结和一些电阻、电感等相互搭配组成。提升约瑟夫森结的临界电流密度可以提升超导电路规模，高的临界电流密度还意味着可以实现更高的工作频率。约瑟夫森结中提升临界电流密度的方法可通过减少势垒层的厚度，但势垒层厚度降低到一定的厚度时，将会产生漏电流。所以要在保证约瑟夫森结质量的前提下提升临界电流密度非常难。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种约瑟夫森结、超导电路及其制备方法，用于解决现有技术中要在保证约瑟夫森结质量的前提下提升临界电流密度比较难等的问题。
为实现上述目的及其他相关目的，本发明提供一种约瑟夫森结的制备方法，所述制备方法包括如下步骤：
提供衬底；
于所述衬底上通过N次薄膜溅射形成第一超导材料层，N≥2，具体方法为：首先，对不同条件下单次溅射薄膜的应力和粗糙度进行表征，获得薄膜应力和粗糙度随沉积条件的曲线图；然后选取该曲线图中应力适合的溅射条件进行第一次溅射，溅射厚度为所述第一超导材料层厚度的1/N；接着溅射与第一次溅射薄膜应力性质相反、大小相等且溅射厚度相等的薄膜，表征应力和粗糙度；重复后两步，直至总的溅射次数为N次，获得所述第一超导材料层；
于所述第一超导材料层上依次形成势垒材料层及第二超导材料层，得到三层薄膜结构；
刻蚀所述三层薄膜结构以形成约瑟夫森结；
于上述结构的表面形成具有第一开孔的图形化的第一绝缘材料层，所述第一开孔显露所述约瑟夫森结的上电极层；
于上述结构的表面形成第三超导材料层，并刻蚀所述第三超导材料层形成配线层。
可选地，形成所述第一超导材料层之前还包括：于所述衬底上形成旁路电阻，并于得到的结构表面形成具有第二开孔的图形化的第二绝缘材料层的步骤，所述第二开孔显露所述旁路电阻。
可选地，所述旁路电阻为Mo层，或Pd层与Ti层的叠层。
可选地，所述第一超导材料层包括氮化铌层及铌层中的至少一种；所述第二超导材料层包括氮化铌层及铌层中的至少一种；所述势垒材料层包括氧化铝层及氮化铝层中的至少一种。
进一步地，所述第一超导材料层为铌层；所述第二超导材料层为铌层；所述势垒材料层为铝层及氧化铝层的叠层或铝层及氮化铝层的叠层。
进一步地，所述第一超导材料层的粗糙度小于0.7nm。
可选地，所述第一绝缘材料层的材料包括SiO2或SiNx。
本发明还提供一种超导电路的制备方法，所述制备方法包括采用如上任意一项所述的约瑟夫森结的制备方法制备约瑟夫森结的步骤。
本发明还提供一种约瑟夫森结，采用如上任意一项所述的约瑟夫森结的制备方法制备得到。
本发明还提供一种超导电路，采用如上所述的超导电路的制备方法制备得到。
如上所述，本发明的约瑟夫森结、超导电路及其制备方法，通过对约瑟夫森结的下电极采用分步溅射沉积的方法，在制备超导材料层之前，先对不同条件下单次溅射薄膜的应力和粗糙度利用AFM和应力仪进行表征，得到不同溅射条件下薄膜应力和粗糙度的关系图；然后再选用合适的压应力和张应力的条件分步溅射薄膜，例如选择压应力和张应力较大的溅射条件，使用不同应力进行抵消，再对分步溅射的薄膜的应力和粗糙度进行表征，得到此条件下薄膜粗糙度和应力，从而同时对薄膜应力和粗糙度进行了调控，获得应力和粗糙度极好的条件，使多次溅射的超导薄膜上粗糙度降低，从而可在保证约瑟夫森结质量的前提下使后续形成的势垒材料层厚度得到有效降低，势垒层厚度的降低决定了约瑟夫森结临界电流密度的提高，临界电流密度的提高是提升超导电路工作频率的主要方法，因此本发明可以在高临界电流密度下依然获得高质量的约瑟夫森结，突破了现有的约瑟夫森结制备方式引起的临界电流密度越高质量越差的情况。
附图说明
图1显示为本发明的约瑟夫森结的制备方法流程示意图。
图2至图12显示为本发明一示例的约瑟夫森结的制备方法中各步骤所呈现的截面结构示意图。
图13显示为本发明中通过调节溅射气压来调控单层铌层的粗糙度和应力的关系图，其中，横坐标为溅射气压，A线代表单层铌层的应力随溅射气压的变化曲线，B线代表单层铌层的粗糙度随溅射气压的变化曲线。
元件标号说明
100 衬底
101 第一超导材料层
101a 第一层超导材料薄膜
101b 第二层超导材料薄膜
102 势垒材料层
103 第二超导材料层
104 上电极层
105 势垒层
106 下电极层
107 第一绝缘材料层
108 第一开孔
109 第三超导材料层
110 配线层
111 旁路电阻
112 第二绝缘材料层
113 第二开孔
114 第三绝缘材料层
115 接地层
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例提供一种约瑟夫森结的制备方法，所述制备方法包括如下步骤：
S1，提供衬底；
S2，于所述衬底上通过N次薄膜溅射形成第一超导材料层，N≥2，具体方法为：首先，对不同条件下单次溅射薄膜的应力和粗糙度进行表征，获得薄膜应力和粗糙度随沉积条件的曲线图；然后选取该曲线图中应力适合的溅射条件进行第一次溅射，溅射厚度为所述第一超导材料层厚度的1/N；接着溅射与第一次溅射薄膜应力性质相反、大小相等且溅射厚度相等的薄膜，表征应力和粗糙度；重复后两步，直至总的溅射次数为N次，获得所述第一超导材料层；
S3，于所述第一超导材料层上依次形成势垒材料层及第二超导材料层，得到三层薄膜结构；
S4，刻蚀所述三层薄膜结构以形成约瑟夫森结；
S5，于上述结构的表面形成具有第一开孔的图形化的第一绝缘材料层，所述第一开孔显露所述约瑟夫森结的上电极；
S6，于上述结构的表面形成第三超导材料层，并刻蚀所述第三超导材料层形成配线层。
本实施例通过对所述第一超导材料层采用分步溅射沉积的方法，在制备超导材料层之前，先对不同条件下单次溅射薄膜的应力和粗糙度利用AFM和应力仪进行表征，得到不同溅射条件下薄膜应力和粗糙度的关系图(如图13所示)；然后再选用合适的压应力和张应力的条件分步溅射薄膜，例如选择压应力和张应力较大的溅射条件，使用不同应力进行抵消，再对分步溅射的薄膜的应力和粗糙度进行表征，得到此条件下薄膜粗糙度和应力，从而同时对薄膜应力和粗糙度进行了调控，获得应力和粗糙度极好的条件，使多次溅射的超导薄膜上粗糙度降低，从而可在保证约瑟夫森结质量的前提下使后续形成的势垒材料层厚度得到有效降低，势垒层厚度的降低决定了约瑟夫森结临界电流密度的提高，临界电流密度的提高是提升超导电路工作频率的主要方法，因此本实施例可以在高临界电流密度下依然获得高质量的约瑟夫森结，突破了现有的约瑟夫森结制备方式引起的临界电流密度越高质量越差的情况。
下面结合附图详细说明本实施例的约瑟夫森结的制备方法，其中，本示例中约瑟夫森结中形成有旁路电阻。
如图2所示，首先进行步骤S1，提供衬底100，并于所述衬底100上形成旁路电阻111。
所述衬底100可以包括硅衬底、氧化硅衬底、氧化镁衬底、蓝宝石衬底及碳化硅衬底中的至少一种，但也不限于此，任何适于制备约瑟夫森结的衬底均可使用。
作为示例，形成所述旁路电阻111的具体方法包括：先于所述衬底100上形成一层旁路电阻材料层；然后对该旁路电阻材料层进行光刻-刻蚀以实现对该旁路电阻材料层图形化，得到所述旁路电阻111。所述旁路电阻111可以选择为单一的Mo层；也可以为Pd层与Ti层的叠层结构，其中Ti层作为粘附层，Pd层作为主要的电阻材料层，Ti层可实现衬底与Pd层的良好粘附，一般Ti层的厚度较薄约6nm～10nm之间，Pd层的厚度根据具体电阻大小的需要进行设置，一般在30nm～100nm之间。
如图3所示，然后进行步骤S2，于上述得到的结构表面形成具有第二开孔113的图形化的第二绝缘材料层112，所述第二开孔113显露所述旁路电阻111。所述旁路电阻111的形状及布局可以依据实际需求设计。
作为一具体示例方法：先于上述得到的结构表面PECVD工艺形成所述第二绝缘材料层 112；然后对该第二绝缘材料层112进行光刻-刻蚀实现图形化，并形成所述第二开孔113。
所述第二绝缘材料层112的材料包括SiO2或SiNx，但也不限于此，其他绝缘性能较佳的材料也可。
如图4及图5所示，接着进行步骤S3，于上述得到的结构表面通过N次薄膜溅射形成第一超导材料层101，N≥2，具体方法为：首先，对不同条件下单次溅射薄膜的应力和粗糙度进行表征，获得薄膜应力和粗糙度随沉积条件的曲线图；然后选取该曲线图中应力适合的溅射条件进行第一次溅射，溅射厚度为所述第一超导材料层101厚度的1/N；接着溅射与第一次溅射薄膜应力性质相反、大小相等且溅射厚度相等的薄膜，表征应力和粗糙度；重复后两步，直至总的溅射次数为N次，获得所述第一超导材料层101。如图4及图5中为采用2次薄膜溅射形成所述第一超导材料层101，图4为第一次溅射形成第一层超导材料薄膜101a，图5为第二次溅射形成第二层超导材料薄膜101b，该第一层超导材料薄膜101a及该第二层超导材料薄膜101b一起构成所述第一超导材料层101。实际中也可以根据需要设置溅射次数，例如3次、4次、5次，或者更多。
具体的，所述第一超导材料层101包括氮化铌层及铌层中的至少一种，即，可以是其中的一种，也可以是两种构成的叠层结构。本示例中优选所述第一超导材料层101为铌层。
如图6所示，接着进行步骤S4，于所述第一超导材料层101上依次形成势垒材料层102 及第二超导材料层103，得到三层薄膜结构。
具体的，所述第二超导材料层103包括氮化铌层及铌层中的至少一种，即，可以是其中的一种，也可以是两种构成的叠层结构；另外，所述势垒材料层102为含铝材料层，所述含铝材料层包括铝层、氧化铝层及氮化铝层中的至少一种，即，可以是其中的一种，也可以是两种或者以上构成的叠层结构，例如，所述势垒材料层102可以为铝层与氧化铝层的叠层结构，或为铝层与氮化铝层的叠层结构，或为铝层与氧化铝层和氮化铝层的叠层结构。本示例中选择所述第二超导材料层103为铌层，所述势垒材料层102为铝层与氧化铝层的叠层结构，当所述势垒材料层102为铝层与氧化铝层的叠层结构时，一般是先在所述第一超导材料层101 上形成铝层，然后对铝层进行氧化形成氧化铝层，由于铝金属具有延展性，所以在所述第一超导材料层101上溅射铝层，还可以进一步降低第一超导材料层101的粗糙度，再结合多次溅射形成第一超导材料层101，可以将第一超导材料层的粗糙度降低到0.7nm以下，效果非常显著。
如图7所示，接着进行步骤S5，刻蚀所述三层薄膜结构以形成约瑟夫森结。具体为：先对所述第二超导材料层103进行光刻-刻蚀，得到上电极层104；然后对所述势垒材料层102 进行光刻-刻蚀，得到势垒层105；最后对所述第一超导材料层101进行光刻-刻蚀，得到下电极层106，同时所述下电极层106与所述旁路电阻111电连接。由所述上电极层104、所述势垒层105及所述下电极层106形成所述约瑟夫森结。所述上电极层104、所述势垒层105及所述下电极层106的形状及布局依据实际需要进行设计。
如图8所示，接着进行步骤S6，于上述结构的表面形成具有第一开孔108的图形化的第一绝缘材料层107，所述第一开孔108显露所述约瑟夫森结的上电极层104。
作为示例，第以绝缘材料层107的材料包括SiO2或SiNx，但也不限于此，其他绝缘性能较佳的材料也可。
如图9及图10所示，最后进行步骤S7，于上述结构的表面形成第三超导材料层，并刻蚀所述第三超导材料层形成配线层110，从而将相应电信号引出。所述配线层110的材料可以为氮化铌或铌中的至少一种，本示例中，所述配线层110的材料选择为铌。
另外，在某些场景下，需要对超导电路进行接地，以屏蔽外界噪声，此时需要在超导电路中再形成接地层115，具体制备方法为：如图11所示，先于上述得到的结构表面形成第三绝缘材料层114，并对所述第三绝缘材料层114进行图形化，第三绝缘材料层114的材料包括SiO2或SiNx，但也不限于此，其他绝缘性能较佳的材料也可；如图12所示，然后再于上述得到的结构表面形成第四超导材料层，并对所述第四超导材料层进行刻蚀形成接地层115，从而将相应电信号引出。
需要说明的是，本实施例的超导电路的制备方法中使用的绝缘材料层，例如第一绝缘材料层107、第二绝缘材料层112及第三绝缘材料层114的材料可保持一致，从而实现同质生长的绝缘材料层，同质生长时不存在明显界面，对后续工艺无影响。
本实施例还提供一种约瑟夫森结，采用如上所述的约瑟夫森结的制备方法制备得到。
基于以上约瑟夫森结的制备方法，本实施例还提供一种超导电路的制备方法，该超导电路的制备方法包括采用如上所述的约瑟夫森结的制备方法制备约瑟夫森结的步骤。例如，所述超导电路可以为超导量子干涉器(superconducting quantum interferencedevice，SQUID)，或单磁通量子器件(Single Flux Quantum，SFQ)。
本实施例还提供一种超导电路，采用如上所述的超导电路的制备方法制备得到。
综上所述，本发明提供一种约瑟夫森结、超导电路及其制备方法，通过对约瑟夫森结的下电极采用分步溅射沉积的方法，在制备超导材料层之前，先对不同条件下单次溅射薄膜的应力和粗糙度利用AFM和应力仪进行表征，得到不同溅射条件下薄膜应力和粗糙度的关系图；然后再选用合适的压应力和张应力的条件分步溅射薄膜，例如选择压应力和张应力较大的溅射条件，使用不同应力进行抵消，再对分步溅射的薄膜的应力和粗糙度进行表征，得到此条件下薄膜粗糙度和应力，从而同时对薄膜应力和粗糙度进行了调控，获得应力和粗糙度极好的条件，使多次溅射的超导薄膜上粗糙度降低，从而可在保证约瑟夫森结质量的前提下使后续形成的势垒材料层厚度得到有效降低，势垒层厚度的降低决定了约瑟夫森结临界电流密度的提高，临界电流密度的提高是提升超导电路工作频率的主要方法，因此本发明可以在高临界电流密度下依然获得高质量的约瑟夫森结，突破了现有的约瑟夫森结制备方式引起的临界电流密度越高质量越差的情况。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种约瑟夫森结的制备方法，其特征在于，所述制备方法包括如下步骤：
提供衬底；
于所述衬底上通过N次薄膜溅射形成第一超导材料层，N≥2，具体方法为：首先，对不同条件下单次溅射薄膜的应力和粗糙度进行表征，获得薄膜应力和粗糙度随沉积条件的曲线图；然后选取该曲线图中应力适合的溅射条件进行第一次溅射，溅射厚度为所述第一超导材料层厚度的1/N；接着溅射与第一次溅射薄膜应力性质相反、大小相等且溅射厚度相等的薄膜，表征应力和粗糙度；重复后两步，直至总的溅射次数为N次，获得所述第一超导材料层；
于所述第一超导材料层上依次形成势垒材料层及第二超导材料层，得到三层薄膜结构；
刻蚀所述三层薄膜结构以形成约瑟夫森结；
于上述结构的表面形成具有第一开孔的图形化的第一绝缘材料层，所述第一开孔显露所述约瑟夫森结的上电极层；
于上述结构的表面形成第三超导材料层，并刻蚀所述第三超导材料层形成配线层。
2.根据权利要求1所述的约瑟夫森结的制备方法，其特征在于，形成所述第一超导材料层之前还包括：于所述衬底上形成旁路电阻，并于得到的结构表面形成具有第二开孔的图形化的第二绝缘材料层的步骤，所述第二开孔显露所述旁路电阻。
3.根据权利要求1所述的约瑟夫森结的制备方法，其特征在于：所述旁路电阻为Mo层，或Pd层与Ti层的叠层。
4.根据权利要求1所述的约瑟夫森结的制备方法，其特征在于：所述第一超导材料层包括氮化铌层及铌层中的至少一种；所述第二超导材料层包括氮化铌层及铌层中的至少一种；所述势垒材料层包括氧化铝层及氮化铝层中的至少一种。
5.根据权利要求4所述的约瑟夫森结的制备方法，其特征在于：所述第一超导材料层为铌层；所述第二超导材料层为铌层；所述势垒材料层为铝层及氧化铝层的叠层或铝层及氮化铝层的叠层。
6.根据权利要求5所述的约瑟夫森结的制备方法，其特征在于：所述第一超导材料层的粗糙度小于0.7nm。
7.根据权利要求1所述的约瑟夫森结的制备方法，其特征在于：所述第一绝缘材料层的材料包括SiO2或SiNx。
8.一种超导电路的制备方法，其特征在于，所述制备方法包括采用如权利要求1～7中任意一项所述的约瑟夫森结的制备方法制备约瑟夫森结的步骤。
9.一种约瑟夫森结，其特征在于，采用如权利要求1～7中任意一项所述的约瑟夫森结的制备方法制备得到。
10.一种超导电路，其特征在于，采用如权利要求8所述的超导电路的制备方法制备得到。
CN202111492417.0A 2021-12-08 2021-12-08 约瑟夫森结、超导电路及其制备方法 Withdrawn CN114171670A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111492417.0A CN114171670A (zh) 2021-12-08 2021-12-08 约瑟夫森结、超导电路及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111492417.0A CN114171670A (zh) 2021-12-08 2021-12-08 约瑟夫森结、超导电路及其制备方法

Publications (1)

Publication Number Publication Date
CN114171670A true CN114171670A (zh) 2022-03-11

Family

ID=80484297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111492417.0A Withdrawn CN114171670A (zh) 2021-12-08 2021-12-08 约瑟夫森结、超导电路及其制备方法

Country Status (1)

Country Link
CN (1) CN114171670A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332433A (zh) * 2022-08-26 2022-11-11 天津大学 一种平面约瑟夫森结的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140185A (ja) * 1984-12-12 1986-06-27 Fujitsu Ltd ジヨセフソン集積回路の製造方法
JPS61271877A (ja) * 1985-05-27 1986-12-02 Agency Of Ind Science & Technol ジヨゼフソン素子の作成方法
US8301214B1 (en) * 2010-01-08 2012-10-30 Hypres, Inc. System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
CN105449094A (zh) * 2015-12-29 2016-03-30 中国科学院上海微系统与信息技术研究所 氮化铌薄膜的制备方法、squid器件及其制备方法
WO2017015432A1 (en) * 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
CN109273585A (zh) * 2018-08-28 2019-01-25 中国科学院上海微系统与信息技术研究所 薄膜沉积方法及约瑟夫森结制备方法
CN111200057A (zh) * 2020-01-09 2020-05-26 中国计量科学研究院 约瑟夫森结阵列制备方法、约瑟夫森结阵列以及电子器件
CN112670401A (zh) * 2020-12-21 2021-04-16 中国科学院上海微系统与信息技术研究所 约瑟夫森结及其超导器件与制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140185A (ja) * 1984-12-12 1986-06-27 Fujitsu Ltd ジヨセフソン集積回路の製造方法
JPS61271877A (ja) * 1985-05-27 1986-12-02 Agency Of Ind Science & Technol ジヨゼフソン素子の作成方法
US8301214B1 (en) * 2010-01-08 2012-10-30 Hypres, Inc. System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
WO2017015432A1 (en) * 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
CN105449094A (zh) * 2015-12-29 2016-03-30 中国科学院上海微系统与信息技术研究所 氮化铌薄膜的制备方法、squid器件及其制备方法
CN109273585A (zh) * 2018-08-28 2019-01-25 中国科学院上海微系统与信息技术研究所 薄膜沉积方法及约瑟夫森结制备方法
CN111200057A (zh) * 2020-01-09 2020-05-26 中国计量科学研究院 约瑟夫森结阵列制备方法、约瑟夫森结阵列以及电子器件
CN112670401A (zh) * 2020-12-21 2021-04-16 中国科学院上海微系统与信息技术研究所 约瑟夫森结及其超导器件与制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YU WU等: "Film Stress Influence on Nb/Al-AlOx/Nb Josephson Junctions" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332433A (zh) * 2022-08-26 2022-11-11 天津大学 一种平面约瑟夫森结的制备方法

Similar Documents

Publication Publication Date Title
CN112670401B (zh) 约瑟夫森结及其超导器件与制备方法
US6240622B1 (en) Integrated circuit inductors
CN110148664B (zh) 约瑟夫森结的制备方法
CN105449094A (zh) 氮化铌薄膜的制备方法、squid器件及其制备方法
CN111933787B (zh) 超导连接通道及其制备方法
US20040070893A1 (en) Microtransformer for system-on-chip power supply
US20050105225A1 (en) Microtransformer for system-on-chip power supply
CN114171670A (zh) 约瑟夫森结、超导电路及其制备方法
KR101696526B1 (ko) 초전도체 회로들을 위한 저온 저항
CN115411172A (zh) 一种约瑟夫森结器件及其制备方法
WO1998020357A1 (en) Magnetic field sensor
CN105702849B (zh) 台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法
CN105633268B (zh) 一种超导电路结构及其制备方法
US6420954B1 (en) Coupled multilayer soft magnetic films for high frequency microtransformer for system-on-chip power supply
CN111969101A (zh) 基于NbN的约瑟夫森结及其制备方法
US8476724B2 (en) Spin wave device
JP2004072102A (ja) 超伝導集積回路用ＭｏＮｘ抵抗素子
CN111969100B (zh) 基于TaN的约瑟夫森结及其制备方法
CN112038479B (zh) 电感可调的超导量子器件及其制备方法
CN114188472A (zh) 具有大电感层的超导电路及其制备方法
CN114496915A (zh) 应用于超导集成电路的堆栈式电连接结构及其制备方法
CN115915908A (zh) 一种超导集成电路器件的制备方法
CN117881269A (zh) 一种分步刻蚀的约瑟夫森结制备方法
JPS61115360A (ja) ジヨセフソン集積回路の作製方法
JP2768276B2 (ja) 酸化物超電導接合素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220311

WW01 Invention patent application withdrawn after publication