KR100669734B1 - 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 - Google Patents
박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 Download PDFInfo
- Publication number
- KR100669734B1 KR100669734B1 KR1020040082571A KR20040082571A KR100669734B1 KR 100669734 B1 KR100669734 B1 KR 100669734B1 KR 1020040082571 A KR1020040082571 A KR 1020040082571A KR 20040082571 A KR20040082571 A KR 20040082571A KR 100669734 B1 KR100669734 B1 KR 100669734B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- polysilicon
- film transistor
- film
- etching
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 91
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- 229920005591 polysilicon Polymers 0.000 claims abstract description 59
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000003746 surface roughness Effects 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 51
- 239000000126 substance Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 기판 상에 비정질 실리콘막을 1000Å 이상의 두께로 형성하는 단계; 상기 비정질 실리콘막을 결정화시켜 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 표면을 식각하는 단계; 및 상기 식각된 폴리실리콘막을 패터닝하는 단계;를 포함하는 박막 트랜지스터의 제조방법 및 그 방법에 따라 제조된 박막 트랜지스터를 구비한 평판 표시 장치를 제공한다. 본 발명의 박막 트랜지스터 제조 방법에 따르면 폴리실리콘막의 표면거칠기를 개선할 수 있다. 이러한 폴리실리콘막을 활성층으로 사용하는 박막 트랜지스터를 채용하면 신뢰성이 개선되고 균일한 박막 트랜지스터 특성이 확보된 평판 표시 장치를 얻을 수 있게 된다.
Description
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 박막 트랜지스터의 제조과정을 설명하기 위한 도면들이고,
도 2는 본 발명에 따라 제조된 박막 트랜지스터의 일실시예의 단면구조도이고,
도 3은 본 발명의 일실시예에 따른 폴리실리콘막을 구비한 전계 발광 표시 장치의 부분 단면도이다.
<도면 부호에 대한 간단한 설명>
1...기판 2...버퍼층
3...게이트 절연막 4...층간 절연막
12...반도체 활성층 13...게이트 전극
14...소스 전극 15...드레인 전극
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로서, 보다 상세하기로는 반도체 활성층으로서 표면거칠기가 개선된 폴리실리콘막(일명, 다결정 실리콘막)을 이용한 박막 트랜지스터의 제조방법과 그 방법에 따라 얻어진 박막 트랜지스터와 이를 구비한 평판 표시 장치에 관한 것이다.
박막 트랜지스터의 채널층으로 사용되는 폴리실리콘막은 비정질 실리콘막을 다양한 결정화 방법을 이용하여 결정화시켜 얻을 수 있다.
비정질 실리콘막의 결정화 방법중, 레이저를 이용한 결정화 방법은 유리 기판과 같은 절연 기판에 미치는 열적 영향이 비교적 적고, 고상(solid phase) 결정화 방법에 비하여 우수한 물성을 갖는 폴리실리콘을 형성할 수 있기 때문에 널리 이용되고 있다.
그러나, 레이저를 이용한 결정화 방법은, 실리콘 액상이 고상으로 변화하면서 발생하는 밀도차가 불균일하게 되는 바, 상대적으로 결정화가 늦어지는 부분에서는 표면 돌기부가 생성되어 폴리실리콘막의 표면거칠기가 불량해 지는 단점을 갖는다. 레이저를 이용한 저온 결정화 방법에 따라 형성된 다결정 실리콘막의 표면에 형성된 돌기는 다결정 실리콘막 두께의 1/2 내지 2배의 높이를 갖는다.
이러한 돌기부 형성은 레이저 결정화법에 의해 비정질 실리콘막을 다결정 실리콘막으로 결정화하는 결정화 공정에서는 피할 수 없는 것으로서, 후속 공정에서 여러 가지 결함을 초래하는 원인이 된다.
상기한 바와 같이, 지금까지 알려진 방법에 따라 제조된 폴리실리콘막은 그 표면거칠기가 심하여 상기한 폴리실리콘막을 활성층으로 이용하는 경우, 박막 트랜 지스터 및 전자 소자의 이동도가 감소되고 박막 트랜지스터의 채널 영역에 돌기부가 어떻게 분포하느냐에 따라 트랜지스터의 특성이 달라지는 등의 부정적인 영향을 미치게 된다.
이에 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 폴리실리콘막의 표면 거칠기가 감소된 박막 트랜지스터의 제조방법 및 그 방법에 따라 제조된 박막 트랜지스터를 채용함으로써 신뢰성이 개선되고 넓은 영역에서도 트랜지스터의 균일도가 확보된 평판 표시 장치를 제공하는 것이다.
상기 기술적 과제를 이루기 위하여, 본 발명에서는
기판 상에 비정질 실리콘막을 1000Å 이상의 두께로 형성하는 단계;
상기 비정질 실리콘막을 결정화시켜 폴리실리콘막을 형성하는 단계;
상기 폴리실리콘막 표면을 식각하는 단계; 및
상기 식각된 폴리실리콘막을 패터닝하는 단계;를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
본 발명의 다른 기술적 과제는 상술한 방법에 따라 제조된 폴리실리콘막을 이용한 활성층;
상기 활성층에 절연된 게이트 전극; 및
상기 활성층에 전기적으로 연결된 소스 및 드레인 전극을 포함하는 박막 트랜지스터에 의하여 이루어진다.
본 발명의 또 다른 기술적 과제는 상술한 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치에 의하여 이루어진다.
이하, 본 발명을 보다 상세하게 설명하기로 한다.
본 발명에서는 비정질 실리콘막을 원하는 두께의 2배 이상 즉, 1000Å 이상의 두께로 두껍게 증착하고 이를 결정화한 후, 화학기계적 폴리싱, 건식 에칭 등의 방법으로 목표 두께까지 식각해냄으로써 폴리실리콘막의 표면 거칠기를 개선한 것이다. 이후 후속 공정으로 식각된 폴리실리콘막의 패터닝하여 활성층을 형성한 후, 식각공정으로 인한 폴리실리콘막의 결함 발생을 막기 위하여 그 상부에 보호막을 형성할 수 있다. 상기 보호막은 실리콘 질화막일 수 있고, 이의 막 두께는 50 내지 400Å이다.
도 1a 내지 도 1c를 참조하여, 본 발명의 박막 트랜지스터 제조방법을 구체적으로 설명하면 다음과 같다.
먼저 기판(30) 상부에 비정질 실리콘막(31)을 1000Å 이상의 두께가 되도록 형성한다 (도 1a). 비정질 실리콘막 형성 방법은 특별히 제한되는 것은 아니며, 예를 들어 화학 기상 증착 방법을 이용할 수 있다.
상기 기판 상에 형성된 비정질 실리콘막(31)의 두께는 1000Å 이상, 1000 내지 2000Å인 것이 바람직하다. 만약 비정질 실리콘막의 두께가 1000Å 미만인 경우에는 거칠기 개선효과가 떨어져 바람직하지 못하다.
이어서, 상기 비정질 실리콘막(31)을 결정화시켜 폴리실리콘막(일명,"다결정 실리콘막"이라고 함)(32)을 형성한다.
상기 비정질 실리콘막(31)을 결정화하는 방법의 비제한적인 예로서, 레이저를 이용하는 결정화 방법이 있다. 레이저를 이용한 결정화 방법의 예에는 엑시머 레이저 어닐링 (Excimer Laser Annealing: ELA법)과 같은 레이저 어닐링이 있다. 통상적인 ELA법에 따라, 20 내지 200 nsec의 펄스 레이저를 비정질 실리콘막에 조사하면 비정질 실리콘이 용융되며 이를 냉각시키는 과정에서 폴리실리콘 결정이 형성된다.
상기 폴리실리콘막(32) 표면에는 결정입계를 중심으로 돌기부가 형성되며 결정화 공정 또는 공기 분위기하에서 폴리실리콘막 표면의 일부 영역에는 실리콘 산화막이 자연적으로 형성될 수 있다.
상기한 바와 같은 폴리실리콘막(32) 표면을 식각하여 폴리실리콘 막 두께가 450 내지 550Å 범위가 되도록 식각해낸다(도 1b).
상기 식각 방법으로는 화학기계적 연마법 (Chemical Mechanical Polishing: CMP), 건식 에칭 등의 방법을 사용한다.
CMP는 화학액과 연마입자로 구성된 슬러리의 화학적 작용과, 연마기의 기계적 작용의 조합에 의해 수행된다. 일반적으로 슬러리는 제거대상의 종류 및 특성에 따라 다양한 종류를 갖는데 본 발명에서는 KOH, NH4OH 등의 알칼리 용액에 80-230㎚의 입경을 갖는 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO2
), 다이아몬드 등의 연마 입자가 현탁된 것을 사용한다.
상기 건식 에칭은 화학약품을 사용하지 않는 플라스마 에칭 (plasma etching), 이온 에칭 (ion etching), 스퍼터 에칭 (sputter etching)을 총칭하여 가르킨다.
상기 플라즈마 에칭에 사용되는 가스는 산소 또는 아르곤 가스이거나, 산소에 아르곤 또는 SF6나 CF4와 같은 불소-함유 가스가 혼합된 가스이다. 이중, 본 발명에서는 플라즈마 에칭 가스로는 산소를 사용하는 것이 바람직하다. 산소 플라즈마 에칭은 바이어스 파워(bias power)를 갖춘 유도결합 플라즈마(ICP) 방식이 적합하며 이온이 충분한 에너지를 얻을 수 있게 저압에서 이루어지는 것이 바람직하다.
스퍼터(Sputter)와 같은 장비에서는 이온의 에너지가 지나치게 커서 다결정 실리콘막 표면 처리에 사용할 경우 실리콘 결정이 다소 손상되는 결과를 초래하였으나, 유도결합 플라즈마 방식의 건식 에칭 장비에서는 이와 같은 문제가 발생하지 않는다. 본 발명의 산소 플라즈마 에칭은 플라즈마 에칭이 실시되는 챔버 내압을 0.3 내지 7 Pa, 바람직하게는 0.7 내지 1.3 Pa로 하여 수행될 수 있다. 특히, 약 1.3Pa의 챔버 내압으로 수행될 수 있다. 산소 플라즈마 에칭이 실시되는 챔버 내압이 7 Pa 이상인 경우에는 이온이 충분한 에너지를 얻지 못해 표면 거칠기 개선에 기여하지 못하는 문제점이 있을 수 있고, 산소 플라즈마 에칭이 실시되는 챔버 내압이 0.3 Pa 미만인 경우는 유도결합 플라즈마 장비의 공정압력 범위 밖의 범위이기 때문이다. 따라서, 장비의 공정압력이 이보다 낮게 하는 것이 가능할 경우 더 낮은 압력을 사용하는 것도 가능하다.
상기 CMP 또는 건식 에칭을 이용한 에칭액을 이용한 에칭 시간은 10 내지 200초 바람직하게는 50 내지 100초간 수행될 수 있다. 만약 1차 에칭 시간이 200초를 초과하는 경우에는 하부 기판을 에칭할 수 있고, 10초 미만인 경우에는 불균일하게 에칭되어 바람직하지 못하다. 상기 에칭 식각은 에칭 방법에 따라 가변적이다.
상기 식각된 폴리실리콘막을 소정 패턴대로 패터닝하여 목적하는 박막 트랜지스터를 형성한다. 이 때 상기 패터닝된 폴리실리콘막 상부에는 보호막(33)을 더 형성할 수 있다(도 1c).
ELA 어닐링을 포함한 레이저 어닐링 후 산소 플라즈마 에칭 처리하기 전의 폴리실리콘막 표면의 표면거칠기는 180 내지 230Å(Root Mean Square:RMS)인 경우가 통상적이다. 그러나, 전술한 바와 같은 방법에 따라 제조된 폴리실리콘막 표면의 표면거칠기는 100 내지 160Å(Root Mean Square:RMS)을 갖는다.
도 2는 본 발명의 일실시예에 따른 폴리실리콘막 표면 처리를 통하여 제조된 박막 트랜지스터의 단면구조를 도시한 것이다.
도 2를 참조하면, 유리기판 등과 같은 기판(1)상에 버퍼층(2)이 형성되어 있다. 버퍼층(2)의 상부에는 게이트 절연막(3)이 구비되고, 게이트 절연막(3) 상부의 소정 영역에는 도전성 금속막으로 게이트 전극(13)이 형성되어 있다. 상기 게이트 전극은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 이루어져 있으나, 이에 한정되지 않는다. 상기 게이트 전극(13)이 형성되는 영역은 활성층(12)의 채널 영역(C1)에 대응된다. 게이트 전극(13)의 상부로는 층간 절연막(4)이 형성되어 있으며, 이 층간 절연막(4)과 게이트 절연막(3)에 콘택 홀이 천공된 상태에서 소스 전극(14) 및 드레인 전극(15)이 상기 층간 절연막(4)의 상부에 형성되어 있다.
본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터는 평판 표시장치에 유용하게 사용될 수 있다. 평판 표시장치에는 예를 들면, CDT(Color Display Tube) 또는 CPT(Color Picture Tube)와 같은 브라운관 표시 장치, 플라즈마 평판 표시 장치, 액정 표시 장치, 전계 발광 표시 장치 등이 포함된다.
도 3을 참조하여 본 발명의 평판 표시 장치의 일실시예로서 박막 트랜지스터를 구비하는 전계 발광 장치에 대하여 살펴보면 다음과 같다.
도 3을 참조하여, 기판(110)의 일면 상에는 버퍼층(120)과, 반도체 활성층인 폴리실리콘층(130), 게이트 전극층(150), 소스/드레인 전극층(170a,b), 이들 각각의 층 사이에 배치되는 게이트 절연층(140), 중간층(160) 등의 절연층으로 구성되는 TFT 층이 배치될 수도 있다. 소스/드레인 전극층(170a,b)의 일면 상에는 보호층(180)이 형성되고, 보호층(180)의 일측에 형성된 비아홀(181)을 통하여 제 1 전극층(190)이 배치된다. 보호층(180)의 상부에는 화소 정의층(191)이 형성될 수 있는데, 제 1 전극층(190)에 해당 영역에는 개구 영역(194)이 배치된다. 개구 영역(194)으로 제 1 전극층(190)의 일면 상에는 발광층 등을 구비하는 전계 발광부(192)이 형성되고, 그 상부에 제 2 전극층(193)이 전면 증착될 수도 있다. 이러한 전계 발광 디스플레이 장치에 있어서, 게이트 전극(150)에 인가되는 전기적 신호에 의하여 채널의 통전이 이루어지는 반도체 활성층(130)을 본 발명에 따라 제조된 폴리실리콘막으로 구성한다.
본 발명의 박막 트랜지스터는 상술한 바와 같이 액정 표시 장치를 비롯한 모든 평판 표시장치에 적용가능하며, 박막 트랜지스터의 소스/드레인 전극에 화소 전극이 접속된 구조를 가질 수 있다.
이하, 본 발명을 하기 실시예를 들어 설명하기로 하되, 본 발명이 하기 실시예로만 한정되는 것은 아니다.
실시예 1
먼저, 유리 기판 상에 버퍼층으로서 실리콘 산화막을 형성하였다. 상기 버퍼층 상부에 비정질 실리콘을 화학 기상 증착하여 1000Å 두께의 비정질 실리콘막을 형성하였다.
상기 비정질 실리콘막에 대하여 질소 상압 조건하에서 레이저 어닐링을 수행하여 폴리실리콘막을 형성하였다.
상기 폴리실리콘막을 화학기계적 연마법을 이용하여 100초동안 식각을 실시하였다. 이어서 식각이 끝난 폴리실리콘막을 패터닝하여 박막 트랜지스터를 형성하였다.
비교예 1
먼저, 유리 기판 상에 버퍼층으로서 실리콘 산화막을 형성하였다. 상기 버퍼층 상부에 비정질 실리콘을 화학 기상 증착하여 500Å 두께의 비정질 실리콘막을 형성하였다.
상기 비정질 실리콘막에 대하여 질소 상압 조건하에서 레이저 어닐링을 수행하여 폴리실리콘막을 형성하였다.
상기 폴리실리콘막을 에칭액인 0.7 중량% HF 수용액을 이용하여 60초동안 식각을 실시하였다.
이어서 식각이 끝난 폴리실리콘막을 패터닝하여 박막 트랜지스터를 형성하였다.
상기 실시예 1 및 비교예 1에 있어서, 폴리실리콘막의 표면거칠기를 조사하였다.
그 결과, 실시예 1의 폴리실리콘막은 비교예 1의 경우와 비교하여 폴리실리콘막의 표면거칠기가 개선되었다는 것을 알 수 있었다.
한편, 상기 실시예 1 및 비교예 1의 박막 트랜지스터를 이용하여 유기 전계 발광 소자를 제작하고 이 소자의 신뢰성을 조사하였다.
그 결과, 실시예 1의 유기 전계 발광 소자는 비교예 1과 달리 신뢰성이 개선된다는 것을 확인할 수 있었다.
본 발명의 박막 트랜지스터 제조 방법에 따르면 폴리실리콘막의 표면거칠기를 개선할 수 있다. 이러한 폴리실리콘막을 활성층으로 사용하는 박막 트랜지스터를 채용하면 신뢰성이 개선된 평판 표시 장치를 얻을 수 있게 된다.
Claims (8)
- 기판 상에 비정질 실리콘막을 1000Å 이상의 두께로 형성하는 단계;상기 비정질 실리콘막을 결정화시켜 폴리실리콘막을 형성하는 단계;상기 폴리실리콘막 표면을 식각하는 단계; 및상기 식각된 폴리실리콘막을 패터닝하는 단계;를 포함하며,상기 폴리실리콘막 표면을 식각하는 단계에서 폴리실리콘막의 식각에 의하여 폴리실리콘막의 두께가 450 내지 550Å으로 조절되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 폴리실리콘막 표면을 식각하는 단계에서 폴리실리콘막 식각시 화학기계적 폴리싱 또는 건식 에칭을 이용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 삭제
- 제1항에 있어서, 상기 폴리실리콘막 표면을 식각하는 단계에서 폴리실리콘막 식각후 폴리실리콘막 상부에 보호막이 더 형성된 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 보호막이 실리콘 질화막인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
- 제1항, 제2항, 제4항 또는 제5항중 어느 한 항에 띠라 제조된 폴리실리콘막으로 이루어진 활성층;상기 활성층에 절연된 게이트 전극; 및상기 활성층에 전기적으로 연결된 소스 및 드레인 전극을 포함하는 박막트랜지스터.
- 제6항에 있어서, 상기 폴리실리콘막의 표면거칠기가 100 내지 160Å인 박막 트랜지스터.
- 제6항의 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040082571A KR100669734B1 (ko) | 2004-10-15 | 2004-10-15 | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040082571A KR100669734B1 (ko) | 2004-10-15 | 2004-10-15 | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060033449A KR20060033449A (ko) | 2006-04-19 |
| KR100669734B1 true KR100669734B1 (ko) | 2007-01-16 |
Family
ID=37142572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040082571A KR100669734B1 (ko) | 2004-10-15 | 2004-10-15 | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100669734B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323714A (ja) * | 1999-05-10 | 2000-11-24 | Toshiba Corp | 多結晶シリコン素子およびその製造方法 |
-
2004
- 2004-10-15 KR KR1020040082571A patent/KR100669734B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000323714A (ja) * | 1999-05-10 | 2000-11-24 | Toshiba Corp | 多結晶シリコン素子およびその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 12323714 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060033449A (ko) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100606230B1 (ko) | 반도체 장치의 제조방법 | |
| US6623653B2 (en) | System and method for etching adjoining layers of silicon and indium tin oxide | |
| US20020048869A1 (en) | Method of forming semiconductor thin film and plastic substrate | |
| KR20090045004A (ko) | 반도체 기판의 제작 방법, 반도체 장치, 및 전자기기 | |
| CN103828061A (zh) | 使用氩气稀释来沉积含硅层的方法 | |
| KR20100127716A (ko) | Ｓｏｉ 기판의 제작 방법 | |
| KR101691387B1 (ko) | Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법 | |
| KR20080013804A (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치 | |
| KR19990030140A (ko) | 도전막 부착 기판 및 그 제조방법 | |
| US8735263B2 (en) | Method for manufacturing SOI substrate | |
| JPH09213630A (ja) | 半導体装置の作製方法 | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| KR100695154B1 (ko) | 실리콘 박막 트랜지스터 및 이의 제조방법 | |
| KR100947180B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
| US7674659B2 (en) | Method for fabricating a thin film transistor | |
| KR100669734B1 (ko) | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 | |
| US20060051905A1 (en) | Method of fabricating planarized poly-silicon thin film transistors | |
| KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| KR100626002B1 (ko) | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 | |
| KR100669735B1 (ko) | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| KR100615218B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 | |
| JP3531781B2 (ja) | 半導体装置の作製方法 | |
| KR20070062149A (ko) | 레이저유도 에피택셜 성장 및 ｃｍｐ를 이용한 다층트랜지스터의 형성 방법 | |
| KR100841370B1 (ko) | 박막 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 14 |