CN101454875A - 使用辐照退火制造的绝缘体上半导体结构 - Google Patents

使用辐照退火制造的绝缘体上半导体结构 Download PDF

Info

Publication number
CN101454875A
CN101454875A CNA2007800197094A CN200780019709A CN101454875A CN 101454875 A CN101454875 A CN 101454875A CN A2007800197094 A CNA2007800197094 A CN A2007800197094A CN 200780019709 A CN200780019709 A CN 200780019709A CN 101454875 A CN101454875 A CN 101454875A
Authority
CN
China
Prior art keywords
laser
annealing
semiconductor
semiconductor wafer
ornamenting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800197094A
Other languages
English (en)
Other versions
CN101454875B (zh
Inventor
J·G·库亚德
P·勒于得
S·A·瓦隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN101454875A publication Critical patent/CN101454875A/zh
Application granted granted Critical
Publication of CN101454875B publication Critical patent/CN101454875B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/09—Materials and properties inorganic glass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

用于绝缘体上半导体(SOI)结构的系统和方法及其产品，包括对至少一个未整饰的表面进行激光退火工艺。制造SOI结构还可包括对施主半导体晶片的注入表面进行离子注入工艺以在施主半导体晶片中产生脱落层；将该脱落层的注入表面与绝缘体衬底接合；将脱落层从施主半导体晶片分离，从而使至少一个裂开表面露出；以及对至少一个裂开表面进行激光退火工艺。

Description

使用辐照退火制造的绝缘体上半导体结构
技术领域
本发明涉及使用包括辐照退火尤其是激光退火用于对半导体层整饰的改进工艺制造绝缘体上半导体(SOI)结构的系统、方法和产品。
背景技术
迄今为止，在绝缘体上半导体结构中最普遍使用的半导体材料是硅。这种结构在文献中被称为绝缘体上的硅结构，并将缩写“SOI”用于这种结构。对于高性能薄膜晶体管、太阳能电池、图像传感器、及诸如有源矩阵显示器之类的显示器，SOI技术正变得日益重要。SOI结构可包括在绝缘材料上的基本为单晶硅的薄层，其厚度一般为0.05-0.3微米(50-300nm)，但在一些情况下有20微米(20000nm)厚的薄层。
为便于介绍，以下的讨论有时按照SOI结构的术语进行。参考这种特定类型的SOI结构是以便于对本发明解释，而不打算且不应被解释为以任何方式限制本发明的范围。本文使用的缩写SOI泛指绝缘体上的半导体结构，包括但不限于绝缘体上的硅结构。类似地，缩写SiOG一般指玻璃上是半导体结构，包括但不限于玻璃上的硅结构。术语SiOG还旨在包括玻璃-陶瓷上的半导体结构，包括但不限于玻璃-陶瓷上的硅结构。缩写SOI包括SiOG结构。
获得SOI结构晶片的各种方式包括(1)在晶格匹配的衬底上外延生长硅(Si)；(2)将单晶硅晶片与另一个其上已生长SiO2氧化物层的硅晶片接合，然后对顶部的晶片向下抛光或刻蚀至例如0.05至0.3微米(50-300nm)的单晶硅层；以及(3)离子注入方法，该方法中，注入氢离子或氧离子，在注入氧离子的情况形成嵌埋在硅晶片中的氧化物层，其上覆盖硅，或在注入氢离子的情况从一个硅晶片分离(脱落)出与具有氧化物层的另一个Si晶片接合的薄硅层。
前两种方法即外延生长和晶片-晶片接合在成本和/或接合强度和耐久度方面没有得到令人满意的结构。涉及离子注入的后一种方法已经引起了一些注意，特别是氢离子注入已被认为更有优势，因为它所需的注入能量通常比氧离子注入所需的能量低50％，并且所需的剂量减小两个数量级。
美国专利第5,374,564号公开了一种使用热工艺在衬底上获得单晶硅薄膜的工艺。对具有平坦表面的硅晶片进行以下步骤：(i)通过离子装置轰击硅晶片表面注入离子，形成气态微气泡层，限定硅晶片下部区域和构成薄硅膜的上部区域；(ii)使硅晶片的平坦表面与硬质材料层(诸如绝缘氧化物材料)接触；以及(iii)在高于进行离子轰击的温度下对硅晶片和绝缘材料的组件进行热处理的第三阶段。第三阶段采用足以将硅薄膜和绝缘材料接合到一起的温度，以在微气泡中产生压力效果，并引起硅薄膜和硅晶片的剩余物质之间分离。因为高温步骤，这种工艺不适合于低成本玻璃或玻璃-陶瓷衬底。
美国专利申请公报第2004/0229444好公开了一种制造SiOG结构的方法。该方法包括以下步骤：(i)使硅晶片表面接触氢离子注入以产生接合表面；(ii)使晶片的接合表面与玻璃衬底接触；(iii)对晶片和玻璃衬底施加压力、温度及电压以促进它们之间的接合；以及(iv)冷却该结构以促使玻璃衬底和硅薄层与硅晶片分离。
刚脱落之后所得的SOI结构可能呈现出过大的表面粗糙度(例如，约10nm或更大)、过大的硅层厚度(即使该层被认为“薄”时)、多余的氢离子、以及对硅晶体层的注入损害(例如，由于形成非晶化的硅层)。因为SiOG材料的主要优点之一在于膜的单晶本质，所以必须恢复或去除这种晶格损害。其次，在接合工艺期间没有完全去除来自注入物的氢离子，而且因为氢原子是电活性的，所以必须将它们从膜排除以确保器件稳定工作。最后，硅层的裂开作用产生粗糙的表面，已知这会使晶体管的运行劣化，所以应在器件制造之前将其表面粗糙度减小至优选小于1nm RA。
这些问题可以分别处理。例如，首先可将厚硅膜(500nm)转移到玻璃上。然后通过抛光去除上部420nm的部分，以恢复表面光洁度(finish)并消除硅上的受损区。然后将剩余硅膜在炉子中在600℃下退火最多8小时，以扩散出残余的氢。
一些人已建议在将硅薄膜从硅材料晶片剥离之后使用化学机械抛光(CMP)来进一步处理SOI结构。然而，不利地是，在抛光过程中CMP工艺不能在硅薄膜表面上均匀地去除材料。对于半导体薄膜常规的表面不均匀度(标准偏差/平均去除厚度)在3-5％范围之内。当硅膜的更多厚度被去除时，膜厚度的差异相应地变差。
对于一些玻璃上硅的应用，CMP工艺的上述缺点尤其是个问题，因为在一些情况下，需要去除厚达约300-400nm的材料以获得所需的硅膜厚度。例如，在薄膜晶体管(TFT)制造工艺中，需要硅膜厚度在100nm或更小的范围内。而且，TFT结构还需要低的表面粗糙度。
CMP工艺的另一个问题是当对矩形SOI结构(例如具有锐角的SOI结构)抛光时它呈现出相当差的结果。实际上，相比于SOI结构中心处的表面不均匀度其弯角处的上述表面不均匀度被放大。再者，当考虑大的SOI结构时(例如用于光电应用)，所得的矩形SOI结构对常规CMP设备(通常设计用于300mm标准晶片尺寸)来说太大。成本也是SOI结构的商业化应用的一个重要考虑因素。然而，CMP工艺在时间和金钱上都是高费用的。如果需要能容纳大尺寸SOI结构的非常规的CMP设备，那么会明显加剧成本问题。
另外，会使用炉内退火(FA)以去除所有残留的氢。但是，高温退火不适合于低成本玻璃或玻璃-陶瓷衬底。而更低温度退火(低于700℃)需要更长的时间来去除残留氢，而且不能有效修复由离子注入引起的晶体损害。而且，CMP和炉内退火都增加了成本并降低了制造生产率。因此，需要在退火之前至少部分去除氢以缩短退火步骤的时间。
因此，希望能获得可与CMP(可能与炉内退火组合)的结果可比拟或更好的结果，但没有CMP或炉内退火及它们相关缺点。
发明内容
根据本发明的一个或更多实施方式，形成绝缘体上半导体结构的系统、方法和装置包括：对绝缘体上半导体结构的至少一个未整饰(unfinished)的表面进行辐照退火工艺。根据一个实施方式，辐照退火工艺包括激光退火工艺.根据另一个实施方式，辐照退火工艺包括微波退火工艺。
根据本发明的一个或更多实施方式，形成绝缘体上半导体结构的系统、方法和装置包括：晶体对晶体施主半导体晶片的注入表面进行离子注入工艺，以在该施主半导体晶片中产生脱落层；使该脱落层的注入表面与绝缘体衬底接合；将脱落层与施主半导体晶片分离，从而露出至少一个裂开表面；以及对该至少一个裂开表面进行辐照退火工艺。
辐照退火工艺将硅层的至少一部分加热到接近或超过其熔点，能够使捕获的氢的至少一部分逃逸，并当材料冷却时修复对晶格的损害。而且，由于高温时原子迁移率升高，或因为如果材料被加热到液态时的表面张力，而减小了初始表面的粗糙度。因此，对于结合炉内退火(FA)的CMP的上述缺点，根据本发明使用诸如受激准分子激光退火(ELA)或微波退火之类的辐照退火有可能克服CMP的缺点并减少除氢所需的退火时间。
至少一个裂开的表面可包括晶体施主半导体晶片的的第一裂开表面和脱落层的第二裂开表面。激光退火工艺可应用于脱落层的第二裂开表面和/或施主半导体晶片的第一裂开表面。
激光退火工艺可包括使至少一个裂开表面经受受激准分子激光。举例来说，受激准分子激光可包括作为增益介质的真正受激的二聚物或激基复合物，诸如氯化氙XeCl。在辐照源或激光产生制造所需效果的足够功率的范围内，可使用其它增益介质的辐照源和激光代替准分子激光。优选每个脉冲或每次曝光的辐照能量密度应当足以熔化部分半导体层，但不应当完全溶解该半导体层。根据本发明工艺的某些实施方式，所处理的表面首先进行第一激光辐照，接着进行辐射强度小于第一激光辐照的第二激光辐照。
应当选择辐照波长以使半导体层部分熔化。但是，希望晶体层的下层部分不熔化。因此，光穿透到半导体材料中的深度相比于半导体层的厚度不能太大。如同下文参考示例数据所讨论的，当晶体硅半导体层厚度约为500nm时，波长为约308nm(XeCl激光)、高于约800mJ/cm2阈值的每个脉冲的能量密度可导致表面粗糙度和晶体质量有可观测到的改善。预期半导体组成和厚度的各组合都具有各自实现所需效果的能量阈值。因此，使用更薄半导体硅层时应将能量阈值减小到800mJ/cm2以下，同时保持其它参数恒定。
辐照和激光领域的普通技术人员有能力选择在半导体材料中具有合适的穿透深度并达到最小功率阈值的辐照源和激光，同时使该激光在足够低的功率水平运行以防止损坏或完全熔化该半导体层。类似地，虽然可能不是最好，但是相信能以组合或按顺序使用多个可能不同增益介质的辐照源或激光来实现所需结果。
注意施主半导体晶片可以是结构的一部分，所述结构包括基本为单晶的施主半导体晶片和任选地包括设置在该施主半导体晶片上的外延半导体层。因此，脱落层(例如，与绝缘体衬底结合并与施主半导体结构分离的层)基本上是由单晶施主半导体晶片材料形成的。或者，脱落层基本上可由外延半导体层(而且可能还包括一些单晶施主半导体晶片材料)形成。
上述激光退火工艺可应用到脱落层上而与该层是基本上由单晶施主半导体晶片材料形成还是由外延半导体层形成无关。
在一个或多个实施方式中，接合步骤可包括：对至少一个绝缘体衬底和施主半导体晶片加热；使该绝缘体衬底与施主半导体晶片的脱落层直接接触或间接接触；以及在该绝缘体衬底和该施主半导体晶片上施加电压电势以促使接合。将该绝缘体衬底和该半导体晶片的温度升高到绝缘体衬底的应变点的约150℃之内。可将该绝缘体衬底和该半导体晶片的温度升高到不同温度。该绝缘体衬底和该半导体晶片上的电压电势在约100到10000伏特之间。可引入应力以使大致在脱落层处发生裂缝。相对于周围的晶片，氢缺陷相的热和微分热膨胀系数导致脱落层在氢缺陷相处裂开。其结果是与绝缘体接合的硅薄膜。
在阅读对技术的详细描述之后并相对于现有SiOG工艺可以很好理解本发明的优点。尽管如此，本发明的一个或多个实施方式包括以下主要优点：更薄的硅膜的转移；具有高晶体质量的更均匀的硅膜；快速制造的产量；提高的制造生产率；减少污染；以及大衬底的易量测性(scalability)。
或者，将厚硅膜转移到绝缘体衬底，然后进行抛光以去除受损的表面。对于非常薄的膜很难控制该过程。因为如本发明中所描述在该过程中没有去除材料，所以硅薄膜可以直接转移。
极需要均匀的膜。此外，因为在该过程中没有去除材料，所以该硅膜厚度均匀性由离子注入决定。已经显示这种硅膜相当均匀，其标准偏差约为1nm。相比之下，抛光通常造成膜厚度5％去除量的偏差。
提高制造生产率对于减少浪费和降低成本同样重要。通过以一个工艺步骤代替两个工艺步骤，预期能提高总体制造生产率。如所预期的，如果抛光过程的步骤产率较低，这将是特别确切的。虽然已知对非晶形硅膜的受激准分子激光结晶的产率较低，但是因为硅的单晶本质在这种特定情况下反过来是真实的。因为膜的晶体本质，预期工艺窗口会很大，而且因此预期产率会很高。
因为半导体的敏感特性，污染会不利地影响性能，所以非常需要减少污染。考虑到这点，激光工艺比用磨料浆进行抛光更清洁。而且相比于长时间的热退火工艺，在快速激光脉冲期间减少了污染物的扩散。当制造电子器件时这是一个重要因素。
该工艺容易扩大到大面积。目前受激准分子激光退火已被显示器制造商应用到尺寸最大至730mm×920mm(Gen4)的衬底。当在激光束下扫描衬底时可容易地增大衬底尺寸。当用户的衬底尺寸需求增大时这种可量测性能够延长产品寿命。相比之下，对于更大衬底尺寸，表面抛光和炉内退火变得更加困难。
当结合附图对本发明进行描述时，对本领域普通技术人员将更清楚其它方面、特征、优点等。
附图说明
出于说明本发明的各方面的目的，示出了当前优选的附图形式，然而，应当理解，本发明不限于所示精确设置和手段，而应当仅由权利要求书来限定。
图1是图示根据本发明的一个或多个实施方式的SOI器件结构的框图。
图2是说明为制造图1的SOI结构进行的工艺步骤的流程图。
图3-6是采用图2的工艺形成的中间结构和最终结构的框图。
图7是激光退火之后的SOI结构的框图。
图8图示说明形成绝缘体上半导体结构的工艺步骤的流程图。
图9示出在激光退火之前的未完成的示例半导体层的原子力显微图像。
图10示出图9的同样半导体层在激光退火之后的原子力显微图像。
图11A和11B分别示出示例的半导体层在退火之前和退火之后的透射电子显微(TEM)截面图像。
图12A和12B分别示出示例的半导体层在退火之前和退火之后的扫描电子显微(SEM)平面图像。
图13是根据本发明的预激光退火样品的光反射比数据相对于激光退火后样品的光反射比数据的曲线图。
具体实施方式
除非另外说明，在说明书和权利要求书中所使用的诸如那些表示组分的重量百分比、尺寸、及某些物理性质的所有数字应被理解为在所有情况都用术语“约”修饰。还应当理解在说明书和权利要求书中所使用的精确数值构成本发明另外的实施方式。已经尽力确保在实施例中公开的数值的精确性。然而，由于在各自测量技术中存在的标准偏差，所测得的任意数值都固有地包含一定的误差。
用“晶体半导体材料”表示该材料完全是晶体的或基本是晶体的，其中存在或不存在有意或无意地引入的缺陷和/或掺杂剂。因此它应当包括：(i)用来形成具有半导电性质的材料的本身为半导电性或非半导电性的前体材料，及(ii)通过例如掺杂前体材料形成的本身为半导电性的材料。晶体半导体材料可以是单晶或多晶的。实际上，半导电材料通常至少包含一些诸如晶格缺陷或晶粒边界之类的固有的或特意添加的内部或表面缺陷。术语
“基本是晶体的”还反映出某些掺杂剂将扭曲或影响半导体材料的晶体结构的事实。
参考附图，其中相同的附图标记表示相同要素，在图1中示出了根据本发明的一个或多个实施方式的SOI结构100。关于附图，SOI结构100被示例为SiOG结构。该SiOG结构100可包括玻璃衬底102、及半导体层104。SiOG结构100适用于制造例如用于包括有机发光二极管(OLED)显示器和液晶显示器(LCD)的显示器、集成电路、光伏器件等应用的薄膜晶体管(TFT)。
为了讨论的目的，假定半导体层104由硅形成。然而，应当理解该半导体材料可以是硅基半导体或诸如III-V族、II-IV族半导体等之类的任何其它类型的半导体。这些材料的实例包括：硅(Si)、锗-硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、磷化镓(GaP)及磷化铟(InP)。
玻璃衬底102可由氧化物玻璃或氧化物玻璃-陶瓷形成。虽然没有要求，但是本文所描述的实施方式可包括其应变点低于约1000℃的氧化物玻璃或玻璃-陶瓷。如玻璃制造工艺中所常见，应变点是玻璃或玻璃-陶瓷具有1014.6泊(1013.6Pa.s)的粘度时的温度。在氧化物玻璃和氧化物玻璃-陶瓷之间，玻璃具有更容易制造的优点，因此使它们更易得到和更廉价。
作为示例，玻璃衬底102可由包含碱土离子的玻璃基材形成，诸如由可从美国纽约州康宁的康宁公司(Corning Incorporated，Corning，New York)得到的No.1737玻璃和Eagle 2000TM制成的基材。这些玻璃材料尤其能用于例如液晶显示器的制造。
该玻璃衬底的厚度在约0.1mm到约10mm的范围内，诸如在约0.5mm到约3mm的范围内。对于一些SOI结构，需要厚度大于或等于约1微米的绝缘层，如避免当具有硅/二氧化硅/硅配置的标准SOI结构在高频率下运行时产生的寄生电容效应。在过去，难以实现这样的厚度。根据本发明，简单地通过使用厚度大于或等于约1微米的玻璃衬底102能容易地获得厚度大于约1微米的SOI结构。玻璃衬底102的厚度下限可以是约1微米，即1000nm。不过，要得到高机械强度的最终结构，需要该衬底厚度大于10微米。在一些实施方式中，需要该玻璃衬底厚度大于30微米(其原因是例如商业可用性)。
总而言之，玻璃衬底102应当足够厚以支承半导体层104通过接合工艺步骤以及在SiOG结构100上进行的后续处理。虽然对玻璃衬底102的厚度没有理论上限，但超过支承功能所需或为最终SiOG结构100要求的厚度的可能是没有优势的，因为玻璃衬底102的厚度越厚，约难以完成形成SiOG结构100的至少一些工艺步骤。
氧化物玻璃或氧化物玻璃-陶瓷衬底102可以是氧化硅基。因此，氧化物玻璃或氧化物玻璃-陶瓷中SiO2的摩尔百分比可大于30摩尔％，也可大于40摩尔％。在玻璃-陶瓷的情况下，其晶相可以是多铝红柱石、堇青石、钙长石、尖晶石、或玻璃-陶瓷领域公知的其它晶相。非氧化硅基的玻璃和玻璃-陶瓷可用于实施本发明的一个或多个实施方式，但是因为它们较高的成本和/或较差的性能特性一般不具优势。
类似地，对于一些应用，例如对于使用非硅基的半导体材料的SOI结构，可能需要例如非氧化物玻璃的非氧化物基玻璃衬底，但因为它们较高的成本一般不具优势。如下文更具体讨论的，在一个或多个实施方式中，玻璃或玻璃-陶瓷衬底102被设计成与接合到其上的层104的一种或多种半导体材料(例如硅、锗等)的热膨胀系数(CTE)相匹配。CTE匹配能确保在包括例如沉积步骤的后续处理步骤的加热周期期间要求的机械性质。
对于一些应用，例如显示器应用或太阳能电池应用，玻璃或玻璃-陶瓷102在可见光、近紫外、近红外和/或红外波长范围中可以是透明的，例如，玻璃或玻璃陶瓷102在350nm到2微米波长范围中可以是透明的。
虽然玻璃衬底102可由单层的玻璃或玻璃-陶瓷组成，但是如果需要也可以使用层叠结构。当使用层叠结构时，层叠物中最靠近半导体层104的层可具有本文针对由单层玻璃或玻璃-陶瓷组成的玻璃衬底102所讨论的性质。远离半导体层104的层也可具有那些性质，但可具有不受约束的性质，因为它们不与半导体层104直接作用。在后一种情况下，当不再满足对玻璃衬底102所指定的性质时可认为玻璃衬底102已经终结。
现参考图2至6。图2图示说明制造图1的SiOG结构100(和/或本文公开的其它实施方式)所进行的工艺步骤，而图3至6示出在进行图2的工艺中可能形成的中间结构。在图3中，箭头表示离子物流(诸如氢离子)及其注入时的大致方向。在图2中，附图标记具有以下含义：
202：制备施主半导体晶片的表面；
204：对施主半导体晶片进行离子注入步骤；
206：使脱落层发生适度氧化；
208：在脱落层和玻璃之间形成阳极结合；
210：使玻璃层/脱落层与施主半导体晶片分离；以及
212：使施主半导体晶片或脱落层进行激光退火工艺。
首先再参见图2和图3，在操作202，通过诸如抛光、清洗等制备施主半导体晶片120的注入表面121，以制备适合与玻璃或玻璃-陶瓷衬底102接合的相对平坦和均匀的注入表面121。注入表面121将形成半导体层104的下侧面。为了讨论的目的，半导体晶片120可以是基本为单晶的硅晶片，但是如上所述可使用任意其它合适的半导体导体材料。
在操作204，通过对注入表面121进行一次或多次离子注入步骤以在施主半导体晶片；120的注入表面121的下面形成弱化区而形成脱落层122。虽然本发明的各个实施方式不限于形成脱落层122的任何特定方法，但一种适合的方法是，对施主半导体晶片120的注入表面121进行氢离子注入工艺，以至少开始在施主半导体晶片120中形成脱落层122。
可使用常规技术调节注入能量以达到脱落层122的大约厚度。作为实例，可采用氢离子注入，但是也可采用其它离子或多种离子，如硼+氢、氦+氢、或有关脱落的文献中已知的其它离子之类。再者，在不背离本发明精神和范围的情况下，可采用适合于形成脱落层122的任意其它已知技术或下文中所开发的技术。例如，可使用单束离子注入、等离子浸入离子注入(PIII)以及离子喷淋，涉及使用单一离子物种或多离子物种。
在以下示例数据部分所讨论的实验中，脱落层122的厚度约为500nm，但因为激光退火重新分布质量，所以相比于去除质量，可使脱落层122按要求和/或尽可能地薄。而且，如果以具有需要激光退火的半导体层(例如厚度大于所需)的SOI开始，则在激光退火整饰表面以前，可使用诸如CMP或抛光之类的去除质量的已知方法来减小该层的厚度。然而，使用去除质量步骤增加了总体制造工艺的时间和费用，而激光退火则可避免增加总体制造工艺的时间和费用。
在操作206，可对施主半导体晶片120进行处理以减小例如离子注入表面121上的氢离子浓度。例如，可对施主半导体晶片120进行清洗和清洁，并使脱落层122的注入施主表面121发生适度氧化。适度的氧化处理可包括氧等离子体中的处理、臭氧处理、过氧化氢处理、过氧化氢和氨处理、过氧化氢和酸处理或这些工艺的组合。预期在这些处理期间以氢封端的表面基团氧化为羟基，而这又使硅晶片表面为亲水性。可以在室温进行氧等离子体处理，而氨水或酸处理可在25-150℃之间的温度下进行。
参考图2和图4，在操作208使玻璃衬底102与脱落层122接合。在美国专利申请公报第2004/0229444号中描述了一种合适的接合工艺，其全部内容通过引用结合于本文。以下讨论该工艺中称作阳极结合的部分。在阳极结合工艺中，可对玻璃衬底102(以及如果还没完成的脱落层122)进行适当的表面清洗。之后，使该中间结构直接或间接接触以获得图4中示意性示出的配置。
在接触之前或接触之后，在一定的温差梯度下对包括施主半导体晶片120、脱落层122、以及玻璃衬底102的结构加热。可将玻璃衬底102加热至高于施主半导体晶片120和脱落层122的温度。举例来说，玻璃衬底102和施主半导体晶片120(以及脱落层122)之间的温差至少为1℃，不过该温差可高达约100℃-150℃。对于具有与施主半导体晶片120匹配(例如与硅匹配)热膨胀系数(CTE)的玻璃要求该温差，因为它促进了稍后脱落层122因为热应力从半导体晶片120的分离。玻璃衬底102和施主半导体晶片120的温度可在玻璃衬底102的应变点约150℃之内。
一旦玻璃衬底102和施主半导体晶片120之间的温差达到稳定，可对该中间组件施加机械压力。压力范围可在约1至50psi之间。施加例如约100psi的更高压力可能导致玻璃衬底102破裂。
接着，在该中间组件上施加电压，例如以施主半导体晶片120在正极而玻璃衬底102在负极。施加电压电势引起玻璃衬底102中的碱金属或碱土金属离子从半导体/玻璃界面迁移进一步迁移到玻璃衬底102中。这样可实现以下两种功能：(i)形成碱金属或碱土金属离子的自由界面；以及(ii)使玻璃衬底102成为高反应性而且与施主半导体晶片120的脱落层122牢固接合。
参考图2和5，在操作210，在中间组件保持上述条件一段时间(例如约1小时或更少)之后，移除电压并使该中间组件冷却至室温。然后将施主半导体晶片120和玻璃衬底102分离，如果它们还没有成为完全自由则其中可能包括一些剥离，以得到玻璃衬底102，该玻璃衬底具有接合于其上的施主半导体层120的半导体材料构成的相对薄脱落层122。可通过由热应力引起的脱落层122的碎裂实现该分离。或者或另外，可使用诸如水射流切割或化学蚀刻之类的机械应力来促使分离。
如图5所示，在分离之后，所得的结构可包括玻璃衬底102和接合于其上的半导体材料的脱落层122。刚脱落之后的SOI结构的裂开表面123呈现过高的表面粗糙度(在图5中抽象地示出)、可能过大的硅层厚度、以及硅层的注入损害122A(例如因为氢离子和非晶体化硅层的形成)。不过，如在图13中确认的，当使用激光退火时可一开始使剥离层122更薄，因为不需要去除122A的受损材料，而通过激光退火工艺损伤将得以恢复。
为了讨论的目的假定半导体层104的最终厚度会小于1微米(即1000nm)，例如小于约200nm，如80nm或更小。因此，应当形成具有大约所需厚度的适当薄的剥离层122。历史地，非晶体化的硅层厚度在约50-150nm的量级，而根据注入能量和注入时间，剥离层122的厚度在约300-500nm的量级。不过，在激光退火的情况下，可形成薄的剥离层122以及必须是薄的非晶体化的硅层。
因此，参考图2、操作212及图6，对裂开的表面123进行后处理，包括对裂开的表面123进行激光退火工艺。用本体硅(bulk silicon)进行的实验显示激光辐照在数十纳秒可将硅表面加热超过其熔化温度(1685K)。在SiOG的情况下，如果峰值温度超过1685K，而且如果在膜中保留有未熔化的晶种，则膜在冷却后为晶体，并预期将是近乎完美的晶体。在辐照之后，之前受损的硅表面比本体硅晶片具有的缺陷更少。另外的激光退火还能使多晶膜和本体硅表面平滑。
参考图6，可使用受激准分子激光150进行退火过程，该受激准分子激光对裂开的表面123辐照辐射155。如图6中的符号示出的，在裂开的表面123上可看见许多大的不规则体122B。通过激光组成、激光波长、辐照功率、曝光时间、以及曝光脉冲数量中的一个或多个来控制激光退火工艺(以及因此控制材料124的重新分布和表面粗糙度的平滑)。当所需量的材料124已重新分布而形成退火的表面123A时，可终止该激光退火工艺。对比于图6的不规则体122B，在退火的表面123A上可见少量的相对更小的不规则体122C，如图7中的符号所示的。
虽然此描述所提到的辐射源为激光器，因为激光是优选的实施方式，但是辐射源本身不必是激光器。取而代之，具有类似激光效果的辐射源也能满足要求。为此目的，辐射源可具有能满足以下三个要求的的类似激光的效果：1)如果能够有适当(高)的能量密度；2)如果它能控制在半导体材料中的辐射穿透深度；以及3)如果它能控制辐照时间(例如，通过使用脉冲源)。尤其相比于激光器，辐射源不需要是相干的。根据设计和材料参数，可接受的辐射源可以是例如发射微波辐射的微波发射器。
任何激光或一般的辐射源可用于本发明只要该辐射源能配置成对半导体层104退火，这很大程度地取决于SOI结构100的参数，如材料、厚度等。在这方面上，有许多配置变体，不仅在辐射源的选择方面，而且与辐照方法有关，诸如脉冲发射相对于连续波(CW)发射，以及扫描曝光相对于泛光曝光(flood exposure)。
一般而言，关于激光器，该词语“激光器”是由通过受激的辐射发射的光放大(Light Amplification by the Stimulated Emission of Radiation)的首字母缩写词LASER的派生词。LASER的逆序造词——建立的动词“激射”被用来表示“通过受激发射产生相干光”。激光器系统一般包括三个重要部分：能量源(通常称为泵浦或泵浦源)；增益介质；以及形成光谐振器的反射镜(mirror)或反射镜系统。
存在许多不同类型的激光器。一般通过所采用的增益介质类型来表示激光器，增益介质也称作为激光材料或激射材料。增益介质可以是例如气体、蒸气、液体、固体、或半导体。
气体激光器中最常见的是氩和氦氖(He-Ne)，气体激光器主要发射可见红光范围的辐射。另一示例是CO2激光器，其发射能量位于远红外，可用于切割硬质材料。
蒸气激光器具有作为增益介质的汽化金属。通常通过电气放电实现激发，诸如铜蒸气或金蒸气激光的情况。在氦-镉(He-Cd)、氦-硒(He-Se)以及氦-汞(He-Hg)激光器的情况下汽化金属可与如用作缓冲剂的氦气的其它材料混合。
液体激光器包括染料激光器，其中增益介质是在液体溶液或悬浮液中的诸如若丹明6G(rhodamine 6G)之类的配合有机染料。通过改变染料溶液和/或其性质，可在宽波长范围上调谐染料激光器。
固态增益介质激光器也可称为固态激光器，它具有分布在固体基质中的激射材料。实例包括发射波长为1,064纳米的红外光的红宝石或钕：钇铝石榴石(“Nd-YAG”)激光器。
半导体激光器使用二极管作为增益介质，使它们有时被称为二极管激光器。半导体激光器一般使用低功率而且可以非常小，有利于它们用于诸如激光打印机和CD播放器之类的各种电子产品。
化学激光器使用化学反应，实现在针对连续操作的高功率下的激发。两个实例包括发射2700-2900nm光的氟化氢激光器和发射3800nm光的氟化氘激光器，这些激光器利用了氢气或氘气分别与乙烯在三氟化氮中的燃烧产物的反应。
气体激光器的子类型，受激准分子激光器使用当电受激时产生的称为受激二聚体也称作受激准分子的伪分子的反应性气体。当激射时受激准分子产生紫外波段的光。在化学中，二聚体指的是由两个类似的子单元或单体连接在一起组成的分子。真正的受激准分子是由处于激发态的相同分子形成的二聚体的分子，而激基复合物是由处于激发状态的不同分子形成的二聚体的分子。目前激基复合物非常普遍地被误称为受激准分子，为此说明书的目的，对受激准分子的引用包括激基复合物。可使用如氯气和氟气之类的气体，单独使用这些气体时形成受激准分子，而与如氩、氪、或氙之类的惰性气体混合使用时形成激基复合物。
在本申请的各实施方式中，本发明人使用的激光辐射源的例子包括：XeCl激光器(308nm)；KrF激光器(248nm)；以及CW氩气体激光器。在例如H.J.Kahlert，F.Simon和B.Burghardt的Mat.Res.Soc.Symp.Proc.Vol.685E，paper D6.2(2001)中描述了一种激光曝光系统，其相关部分通过引用结合于本文。鉴于本申请的公开内容，该激光系统可适合用于本发明中。
可使用低频和高频微波进行微波曝光。优选高频曝光(例如1.10GHz陀螺振子源(gyrotron source))，因为它和硅膜电磁耦合良好，而和玻璃耦合较差。因此可实现超过100℃/秒的加热速率同时对衬底传热最少。实际上，来自陀螺振子源的能量可以通过波导耦合到特别设计的抽空的样品室中。该室应具有至少一个可变的尺寸，用于对微波谐振模式进行调谐。膜的温度由模式样式支配，因此为能更均匀地加热，需要样品相对于谐振模式样式移动(例如通过旋转)。
可使用各种方法来曝光表面，例如通过激光束。以激光束曝光为例，设想以下非限制性的步骤：
-使用单个激光束对要处理的表面曝光；
-使用多个激光束同时地、连续地或按照其它方式对要处理的表面曝光；
-使用大面积光束对已通过例如泛光曝光的处理的表面曝光；
-在曝光中可采用在光刻工艺中典型的分步重复(step-and-repeat)工艺。
-可使用线性、窄光束对要处理的表面扫描；
-可使用小面积光束通过如矢量扫描、光栅扫描等对表面扫描；
-使用脉冲激光束并且通过控制其脉冲的总数量来控制曝光量；
-使用连续激光束并且控制曝光时间来控制总辐照能量；以及
-通过控制激光束相对于要曝光表面的速度控制曝光时间，例如控制放置衬底的平台的传送速度。
与曝光手段和激光源无关，希望在一个或多个实施方式中对已处理的表面施加基本平均的辐照能量，以将该表面退火至基本相同的程度。所以，需要均匀的激光束。
可使用光学系统在半导体层表面上产生均匀光束。该光学系统可包括均化器。能产生均匀激光束的光学系统可以买到。对激光束均匀性的要求由工艺窗口支配，而工艺窗口又取决于半导体层厚度和受损层的厚度。
现在将参考上述SiOG工艺和另外的细节描述本发明的可选实施方式。例如，将脱落层122从施主半导体晶片120分离的结果会产生施主半导体晶片120的第一裂开表面和脱落层122的第二裂开表面123。如上所述，可将激光退火工艺应用到脱落层122的第二裂开表面123上。另外或或者，可将激光退火工艺应用于施主半导体晶片120的第一裂开表面上(使用一种或多种上述技术)。
在本发明另一实施例中，施主半导体晶片可以是施主结构的一部分，包括基本为单晶的施主半导体晶片120和设置在施主半导体晶片上的外延半导体层。(有关在SOI中的外延生长的半导体层的详细内容可参见2005年6月23日提交的共同待审的美国专利申请第11/159,889号，其全部内容通过引用结合于本文。)因此，脱落层122基本上可由外延半导体层(而且也可能包括一些来自晶片120的施主单晶半导体晶片材料)形成。因此，可将上述激光退火工艺应用到基本由外延半导体材料和/或外延半导体材料和单晶半导体材料的组合形成的脱落层的裂开表面上。
而且，在用于形成绝缘体上半导体结构100的系统中，激光退火工艺可以自动化进行。图8示出示例性的形成步骤802-808。在该图中，附图标记具有以下含义：
802：制备未退火的绝缘体上半导体结构；
804：将SOI结构传送并定位在激光退火组件中；
806：进行激光退火；以及
808：将SOI结构从激光退火组件传送出。
该系统可包括绝缘体上半导体处理组件和激光退火组件，绝缘体上半导体处理组件对半导体结构100进行加工以便处理。激光退火组件可包括激光器，用于对由绝缘体上半导体处理组件加工的绝缘体上半导体结构100进行辐照。处理组件还可包括在辐照之前清洗结构100，以去除如果存在的和可能需要去除的表面污染或天然氧化物层。激光退火组件还可在真空或受控的气氛中运行，也可以控制污染。
例如，在部分制备了SOI结构100后(步骤802)，处理组件可以将具有需要进行激光退火的未整饰的表面如裂开表面123的SOI结构100传送到并定位在激光退火组件中(步骤804)。不仅是由剥离形成的裂开表面123受益于激光退火，而且由任意次SOI形成工序形成的半导体层104的表面(具有对其晶体结构的损害，不希望的离子杂质，和/或薄膜粗糙度)可表征为需要进行激光退火的未整饰的表面823。
激光退火组件将进行激光退火(步骤806)，处理组件可将具有经激光退火的表面如经退火的表面123A的SOI结构100从激光退火组件中传送出以便进一步处理。激光退火组件可针对不同的半导体层材料、厚度、制造历史等可编程调节，诸如通过调节激光退火工艺的强度和脉冲次数。
根据本发明在辐照退火工艺期间，将进行退火的晶体层的至少一部分加热至升高的温度，这样能够使至少部分氢或注入的其它离子物质逃逸。如果需要这样的下游热退火工艺，这可导致较短的热退火工艺。实际上，如同本发明人已发现的，本发明的辐照退火工艺在恢复表面缺陷中是如此有效率，以致该步骤的总时间不会使全部被捕获的注入物质发生除气。在这些实施发生中，在辐照退火之后需要进行另外的热退火步骤，该步骤中能够使被捕获的离子注入的物质除气至要求的程度。甚至在这些实施发生中，由于辐照退火步骤期间的部分除气，相比于CMP表面增强工艺可减少热退火所需的总时间。
本发明人进一步设想在本发明的辐照退火工艺之前，以及在辐照退火工艺期间，将进行辐照退火的晶体半导体层加热至升高的温度。在某些实施方式中，此温度范围可以为100℃到Tsp—100℃之间，如果使用玻璃衬底则其中Tsp是玻璃衬底的应变点，或如果衬底使用晶体材料则其中Tsp是该晶体衬底的熔点。这通常需要将整个SOI结构，或至少其绝大部分加热至此温度范围。对晶体层这样的预热尤其具有以下优点：(i)它减少了辐照退火步骤期间晶体半导体层中呈现的温度梯度，减少了碎裂的可能性；(ii)它能使更多的离子注入的物质在辐照退火步骤期间发生除气；(iii)它减少了可能需要的后续进行的热退火的时间；以及(iv)它使基本同时地进行辐照退火和热退火成为可能。
通过以下非限制性实施例进一步说明本发明。
实施例
进行了一系列实验以证明上述激光退火工艺在SiOG结构上的可应用性。将具有500nm厚的硅脱落层122的SiOG结构100在受激准分子激光150的400-1250mJ/cm2的辐射155下曝光1到100个脉冲。所使用的受激准分子激光150是来自Lambda Physik的XeCl受激准分子激光器，该激光器以最高至100Hz，以308纳米光的28纳秒脉冲下操作。308nm波长的UV光在硅中的穿透深度仅几纳米，如果正确选择了硅表面上的激光束的能量密度，将仅硅层的上部发生熔化。该激光器与光学系统包括均化器一起使用以产生均匀的5mm×0.8mm光束。在本申请的实例中使用了分步重复曝光，使比光束尺寸更大的面积曝光。相同的激光能量足以是非晶形硅膜结晶，产生多晶硅。然而，在本情况下，脱落层122是仅具有注入损伤122A的单晶膜，允许该单晶膜作为籽晶。在本实验中，超过约800mJ/cm2的阈值的能量在表面粗糙度中产生可观测到的改善。
以下的表1描述针对不同强度和脉冲次数对表面粗糙度(以纳米表示的RA)的各种改善。测量的初始表面粗糙度是6.6nm RA(9.4nm RMS)，而在1250mJ/cm2的一次激光脉冲之后测得的经激光退火的表面123A的表面粗糙度低于1.0nm。类似地，在1000mJ/cm2下的10次脉冲之后，经激光退火的表面123A的表面粗糙度也减小为低于1.0nm。
表1：
 
1250mJ/cm2 1000mJ/cm2 800mJ/cm2
0次脉冲 6.61 6.61 6.61
1次脉冲 0.99 1.42 -
2次脉冲 0.98 1.16 1.45
10次脉冲 0.63 0.74 1.29
类似地，图9、10、和11可视地描述对表面粗糙度的改善和表面粗糙度的显著减小。图9是使用上述制造工艺的实施例形成的SiOG结构100的初始裂开表面123的原子力显微(AFM)图像。图10是图9中的同样SiOG结构100的经退火的表面123A在1250mJ/cm2的十次激光脉冲之后的原子力显微图像。将图9的图像与图10的图像比较，很明显该退火步骤去除了表面不规则体。
用相对高的脉冲能量密度(1250mJ/cm2)已获得良好的表面粗糙度减小。然而，在这些高能量密度下，退火步骤可能会在硅膜中产生诸如裂缝之类的局部缺陷，其原因大概是由于氢向外扩散。在一些情况下在退火步骤中连续使用不同的能量密度可能是有益的，以允许(一些)氢外扩散的较低能量密度开始并后继以高能量密度。
如图11A、11B、12A和12B中更生动地描述的，退火工艺在SiOG结构100的半导体层104上产生相对平滑的、恢复了注入损害122A的退火的表面123A。图11A和11B分别示出形成的半导体层104在退火之前和退火之后的截面的透射电子显微(TEM)图像。在图11B的情况下，退火过程包括在800mJ·cm-2下的10次脉冲。图12A和12B分别示出形成的半导体层104在退火之前和退火之后的平面的扫描电子显微(SEM)图像。在此实施例中，用800mJ·cm-2下的15次脉冲然后1200mJ·cm-2下的10次脉冲完成退火。在图11A和12A中，最初的裂开表面123的表面损伤122A很明显，而图11B和12B中的经退火表面123A更加清楚，并显示出更高质量的结晶度。
同样，图13示出SiOG结构100的光反射数据，包括所形成的裂开表面123和在1000mJ/cm2的10次脉冲之后的退火表面123A。在该图的右边示出对经辐照的膜和未经辐照的膜的干涉条纹160几乎一样，表明激光照射没有改变膜厚度，在表面形貌测量中确认了该发现。然而在左边示出经退火表面123A对于400nm以下的波长的绝对反射率超过裂开表面123的绝对反射比。这种额外的反射比是表面粗糙度减小的表征，如已从AFM数据中推断的，并是膜表面晶体缺陷减少的表征。而且，经辐照的样品的数据与纯的单晶硅表面的相应数据(未示出)一致。
还可在样品上进行电气测量以确认经退火的表面123A的近单晶的结晶度。这些测量还表示膜中不需要的电活性氢原子数量的减少。因此，除了使半导体层的表面123A平滑外，激光退火工艺通过释放俘获的氢离子和将半导体层104恢复至接近单晶状态，而基本上去除了注入损伤122A。
总而言之，相信本发明代表将激光退火应用到由氢离子注入形成的SOI衬底第一应用。它提供用于同时改善硅的表面粗糙度和晶体质量的独特解决方案。
虽然本文已参考特定实施例描述了本发明，但应当理解这些实施例仅仅是说明本发明的原理和应用。因此应当理解的是，在不背离由所附权利要求所限定的本发明精神和范围的情况下，可对说明性实施例作出许多修改，并且可修改其它设置。

Claims (29)

1.一种形成绝缘体上半导体结构的方法，包括：
对晶体层的至少一个未整饰的表面进行辐照退火工艺。
2.如权利要求1所述的方法，其特征在于，所述辐照退火工艺包括对所述至少一个未整饰的表面进行微波辐照。
3.如权利要求1所述的方法，其特征在于，所述辐照退火工艺包括激光退火工艺。
4.如权利要求1所述的方法，其特征在于，该方法还包括：
对晶体施主半导体晶片的注入表面进行离子注入工艺，以产生所述施主半导体晶片的脱落层；
将脱落层的所述注入表面与绝缘体衬底接合；以及
将所述脱落层与所述施主半导体晶片分离，从而露出至少一个裂开表面；
其中，在分离所述脱落层后对所述至少一个未整饰的表面进行辐照退火工艺，并且所述至少一个未整饰的表面包括所述至少一个裂开的表面。
5.如权利要求4所述的方法，其特征在于，所述至少一个裂开的表面包括所述施主半导体晶片的的第一裂开表面和所述脱落层的第二裂开表面。
6.如权利要求5所述的方法，其特征在于，将所述辐照退火工艺应用到所述脱落层的至少第二裂开表面上。
7.如权利要求5所述的方法，其特征在于，将所述辐照退火工艺应用到所述施主半导体晶片的至少第一裂开表面上。
8.如权利要求3所述的方法，其特征在于，所述辐照退火工艺包括对所述至少一个未整饰的表面进行激光辐照。
9.如权利要求8所述的方法，其特征在于，所述至少一个未整饰的表面包括晶体硅。
10.如权利要求8所述的方法，其特征在于，对所述至少一个未整饰的表面进行激光辐照包括：首先对所述至少一个未整饰的表面进行第一激光辐照，然后对所述至少一个未整饰的表面进行第二激光辐照，所述第二激光辐照的强度低于所述第一激光辐照。
11.如权利要求1所述的方法，其特征在于，在对晶体层的至少一个未整饰的表面进行辐照退火工艺的步骤之前，将所述整个晶体层加热至从100℃到Tsp—100℃的升高的温度，其中Tsp是所述绝缘体上半导体结构中包含的玻璃的应变点，或所述绝缘体上半导体结构中具有最低熔化温度的组分的熔点。
12.如权利要求1所述的方法，其特征在于，在对晶体层的所述至少一个未整饰的表面进行辐照退火工艺之前，对所述至少一个未整饰的表面清洁和/或去除表面氧化物层。
13.如权利要求12所述的方法，其特征在于，所述激光辐照具有足以暂时熔化至少部分的所述至少一个未整饰的表面的能量水平。
14、如权利要求4所述的方法，其特征在于，所述接合步骤包括：
对所述绝缘体衬底和所述施主半导体晶片中的至少一个加热；
使所述绝缘体衬底与所述施主半导体晶片的脱落层直接或间接接触；以及
在所述绝缘体衬底和所述施主半导体晶片上施加电压电势以促使接合。
15.如权利要求4所述的方法，其特征在于，所述施主半导体晶片选自：硅(Si)、锗-硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、磷化镓(GaP)及磷化铟(InP)。
16.如权利要求4所述的方法，其特征在于，所述施主半导体晶片包括基本为单晶的施主半导体晶片，并且所述分离层基本由单晶施主半导体晶片材料形成。
17.如权利要求4所述的方法，其特征在于，所述施主半导体晶片包括施主半导体晶片和设置在所述施主半导体晶片上的外延半导体层，所述分离层基本由外延半导体层形成。
18.一种绝缘体上半导体结构，包括：
绝缘体结构；以及
接合在所述绝缘体结构上的半导体层，其中所述半导体层包括经辐照退火的表面。
19.如权利要求18所述的绝缘体上半导体结构，其特征在于，所述经辐照退火的表面包括经激光退火的表面。
20.如权利要求18所述的绝缘体上半导体结构，其特征在于，所述经辐照退火的表面包括经微波退火的表面。
21.如权利要求18所述的绝缘体上半导体结构，其特征在于，所述半导体层包括接合到所述绝缘体结构的下侧面，所述经辐照退火的表面与所述下侧面相对。
22.如权利要求18所述的绝缘体上半导体结构，其特征在于，所述绝缘体结构包括绝缘体衬底，所述半导体层包括晶体硅。
23.一种用于形成绝缘体上半导体结构的系统，所述系统包括：
绝缘体上半导体处理组件，以及
辐照退火组件，
其中，所述辐照退火组件包括对通过所述绝缘体上半导体处理组件处理的绝缘体上半导体结构进行辐照的辐射源。
24.如权利要求23所述的系统，其特征在于，所述辐射源包括激光。
25.如权利要求24所述的系统，其特征在于，所述激光包括受激准分子激光。
26.如权利要求25所述的系统，其特征在于，所述受激准分子激光是氯化氙(XeCl)激光。
27.如权利要求23所述的系统，其特征在于，所述辐射源包括微波发射器。
28.如权利要求23所述的系统，其特征在于，所述辐照退火组件在真空条件下运行。
29.如权利要求23所述的系统，其特征在于，所述辐照退火组件在受控的气氛中运行。
CN2007800197094A 2006-05-31 2007-05-24 使用辐照退火制造绝缘体上半导体结构的方法 Expired - Fee Related CN101454875B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US80988106P 2006-05-31 2006-05-31
US60/809,881 2006-05-31
US11/726,290 US7579654B2 (en) 2006-05-31 2007-03-21 Semiconductor on insulator structure made using radiation annealing
US11/726,290 2007-03-21
PCT/US2007/012603 WO2007142911A2 (en) 2006-05-31 2007-05-24 Semiconductor on insulator structure made using radiation annealing

Publications (2)

Publication Number Publication Date
CN101454875A true CN101454875A (zh) 2009-06-10
CN101454875B CN101454875B (zh) 2011-01-19

Family

ID=38790619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800197094A Expired - Fee Related CN101454875B (zh) 2006-05-31 2007-05-24 使用辐照退火制造绝缘体上半导体结构的方法

Country Status (6)

Country Link
US (1) US7579654B2 (zh)
EP (1) EP2022089A2 (zh)
JP (1) JP5363977B2 (zh)
KR (1) KR20090018848A (zh)
CN (1) CN101454875B (zh)
WO (1) WO2007142911A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629556A (zh) * 2011-02-04 2012-08-08 索泰克公司 具有平滑表面的半导体结构和用于获得该结构的处理
CN107112956A (zh) * 2015-07-28 2017-08-29 华为技术有限公司 功率放大器、功率放大方法、功率放大控制装置及方法
CN107452620A (zh) * 2016-05-31 2017-12-08 上海微电子装备（集团）股份有限公司 一种 igbt 硅片背面退火方法
CN112655083A (zh) * 2018-04-27 2021-04-13 环球晶圆股份有限公司 促进从半导体施体衬底的层转移的光辅助薄片形成
CN112652539A (zh) * 2020-12-29 2021-04-13 光华临港工程应用技术研发(上海)有限公司 用于氧化镓材料的微波退火改性方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7745268B2 (en) * 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
KR100864932B1 (ko) * 2007-07-23 2008-10-22 주식회사 동부하이텍 반도체 기판의 세정방법
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7932164B2 (en) * 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5411438B2 (ja) * 2008-03-18 2014-02-12 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
KR20110042051A (ko) 2008-06-11 2011-04-22 솔라 임플란트 테크놀로지스 아이엔씨. 주입을 사용하여 솔라 셀의 제작
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8987115B2 (en) * 2008-08-21 2015-03-24 Alliance For Sustainable Energy, Llc Epitaxial growth of silicon for layer transfer
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8377804B2 (en) * 2008-10-02 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP2010147313A (ja) * 2008-12-19 2010-07-01 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5593107B2 (ja) * 2009-04-02 2014-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101651206B1 (ko) * 2009-05-26 2016-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
JP5455445B2 (ja) * 2009-05-29 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
KR20120032487A (ko) * 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
US8361890B2 (en) 2009-07-28 2013-01-29 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
CN102576548B (zh) * 2009-11-03 2017-03-15 应用材料公司 针对图案化磁盘媒介应用的等离子体离子注入工艺期间的基板温度控制
US20110165721A1 (en) * 2009-11-25 2011-07-07 Venkatraman Prabhakar Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US20110126890A1 (en) * 2009-11-30 2011-06-02 Nicholas Francis Borrelli Textured superstrates for photovoltaics
TWI528418B (zh) 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
US8257995B2 (en) * 2009-12-11 2012-09-04 Twin Creeks Technologies, Inc. Microwave anneal of a thin lamina for use in a photovoltaic cell
JP5652742B2 (ja) * 2010-02-12 2015-01-14 日本電気硝子株式会社 強化板ガラス及びその製造方法
JP5644129B2 (ja) * 2010-02-12 2014-12-24 日本電気硝子株式会社 強化板ガラス及びその製造方法
EP2589069A2 (en) 2010-06-30 2013-05-08 Corning Incorporated Method for finishing silicon on insulator substrates
TWI500118B (zh) 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
EP3447789B1 (de) * 2011-01-25 2021-04-14 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5725430B2 (ja) * 2011-10-18 2015-05-27 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP6068491B2 (ja) 2011-11-08 2017-01-25 インテヴァック インコーポレイテッド 基板処理システムおよび基板処理方法
JP5952550B2 (ja) * 2011-11-28 2016-07-13 株式会社半導体エネルギー研究所 貼り合わせ装置
AU2012362505B2 (en) * 2011-12-26 2015-08-20 Solexel, Inc. Systems and methods for enhanced light trapping in solar cells
JP2014033003A (ja) * 2012-08-01 2014-02-20 Tokyo Electron Ltd 被処理体の処理方法
US8984463B2 (en) 2012-11-28 2015-03-17 Qualcomm Incorporated Data transfer across power domains
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
WO2014100506A1 (en) 2012-12-19 2014-06-26 Intevac, Inc. Grid for plasma ion implant
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
US9583655B2 (en) * 2013-10-08 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making photovoltaic device having high quantum efficiency
DE102015007216B4 (de) * 2015-06-03 2023-07-20 Asml Netherlands B.V. Verfahren zur Herstellung einer Halteplatte, insbesondere für einen Clamp zur Waferhalterung, Verfahren zur Herstellung einer Haltevorrichtung zur Halterung eines Bauteils, Halteplatte und Haltevorrichtung
JP6749394B2 (ja) * 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
DE102016014796A1 (de) * 2016-12-12 2018-06-14 Siltectra Gmbh Verfahren zur Verbesserung der Oberflächengüte einer sich infolge einer Rissausbreitung ergebenden Oberfläche
CN108091565B (zh) * 2017-12-13 2020-08-25 上海华虹宏力半导体制造有限公司 快速热退火方法
CN111326409B (zh) * 2018-12-14 2023-01-31 云谷（固安）科技有限公司 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构
FR3100083B1 (fr) * 2019-08-20 2021-09-10 Commissariat Energie Atomique Procédé de guérison d’une couche implantée comprenant un traitement thermique préalable à une recristallisation par recuit laser
DE102021118315A1 (de) 2021-07-15 2023-01-19 mi2-factory GmbH Verfahren zur Herstellung eines elektronischen Halbleiterbauelements

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
FR2610450A1 (fr) 1987-01-29 1988-08-05 France Etat Dispositif de traitement thermique de plaquettes semi-conductrices
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
US6524977B1 (en) * 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
KR100297498B1 (ko) * 1996-11-20 2001-10-24 윤덕용 마이크로파를이용한다결정박막의제조방법
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
TWI301641B (zh) * 2002-09-19 2008-10-01 Ind Tech Res Inst
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
FR2863771B1 (fr) * 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629556A (zh) * 2011-02-04 2012-08-08 索泰克公司 具有平滑表面的半导体结构和用于获得该结构的处理
CN102629556B (zh) * 2011-02-04 2015-11-18 索泰克公司 具有平滑表面的半导体结构和用于获得该结构的处理
CN107112956A (zh) * 2015-07-28 2017-08-29 华为技术有限公司 功率放大器、功率放大方法、功率放大控制装置及方法
CN107452620A (zh) * 2016-05-31 2017-12-08 上海微电子装备（集团）股份有限公司 一种 igbt 硅片背面退火方法
CN107452620B (zh) * 2016-05-31 2019-12-24 上海微电子装备（集团）股份有限公司 一种igbt硅片背面退火方法
CN112655083A (zh) * 2018-04-27 2021-04-13 环球晶圆股份有限公司 促进从半导体施体衬底的层转移的光辅助薄片形成
CN112652539A (zh) * 2020-12-29 2021-04-13 光华临港工程应用技术研发(上海)有限公司 用于氧化镓材料的微波退火改性方法
WO2022141356A1 (zh) * 2020-12-29 2022-07-07 光华临港工程应用技术研发(上海)有限公司 用于氧化镓材料的微波退火改性方法

Also Published As

Publication number Publication date
JP2009539257A (ja) 2009-11-12
JP5363977B2 (ja) 2013-12-11
KR20090018848A (ko) 2009-02-23
EP2022089A2 (en) 2009-02-11
CN101454875B (zh) 2011-01-19
US20070281172A1 (en) 2007-12-06
WO2007142911A2 (en) 2007-12-13
WO2007142911A3 (en) 2008-04-10
US7579654B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
CN101454875B (zh) 使用辐照退火制造绝缘体上半导体结构的方法
JP5110772B2 (ja) 半導体薄膜層を有する基板の製造方法
CN100358124C (zh) 用于同时得到一对由有用层覆盖的衬底的方法
KR100972213B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
US6486008B1 (en) Manufacturing method of a thin film on a substrate
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
KR100528258B1 (ko) 고상 물질의 박막 제조방법
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
KR100634528B1 (ko) 단결정 실리콘 필름의 제조방법
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
CN110391137B (zh) 半导体晶圆减薄系统和相关方法
KR100279756B1 (ko) 반도체 물품의 제조방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
KR20110081771A (ko) 실리콘 박막 전사 절연성 웨이퍼의 제조 방법
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
CN101821846A (zh) 利用热处理在剥离工艺中再利用半导体晶片
KR20080086899A (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP4594121B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
KR101568898B1 (ko) 방향성 박리를 사용한 반도체 온 절연체 구조를 생성하기 위한 방법 및 장치
TWI382470B (zh) 使用輻射退火製造半導體在絕緣體上結構
KR20210134784A (ko) 유용 층을 캐리어 기판에 전달하는 공정
JP2004140266A (ja) 薄膜層ウェハ製造方法、及び薄膜層ウェハ
JP5358159B2 (ja) 半導体薄膜層を有する基板の製造方法
US20220172983A1 (en) Method for transferring a useful layer onto a support substrate
JP2024054760A (ja) 加工ウェハの分割装置および加工ウェハの分割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

Termination date: 20140524