TWI382470B - 使用輻射退火製造半導體在絕緣體上結構 - Google Patents

使用輻射退火製造半導體在絕緣體上結構 Download PDF

Info

Publication number
TWI382470B
TWI382470B TW96119634A TW96119634A TWI382470B TW I382470 B TWI382470 B TW I382470B TW 96119634 A TW96119634 A TW 96119634A TW 96119634 A TW96119634 A TW 96119634A TW I382470 B TWI382470 B TW I382470B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
radiation
laser
semiconductor wafer
Prior art date
Application number
TW96119634A
Other languages
English (en)
Other versions
TW200818321A (en
Inventor
Gregory Couillard James
Lehuede Philippe
A Vallon Sophie
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW200818321A publication Critical patent/TW200818321A/zh
Application granted granted Critical
Publication of TWI382470B publication Critical patent/TWI382470B/zh

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

使用輻射退火製造半導體在絕緣體上結構
本發明係關於使用改良處理過程以製造半導體在絕緣體上(SOI)結構之系統、方法以及產物,該改良處理過程包含輻射退火,以及特別是雷射退火作為修整半導體層。
至目前,在半導體在絕緣體上結構中最常使用半導體材料為矽。在文獻中該結構稱為矽在絕緣體上結構以及簡稱為"SOI"。SOI技術對於高性能薄膜電晶體,太陽能電池,影像感測器,以及顯示器例如為主動陣列顯示器持續地變為重要的。SOI結構包含薄層厚度單晶矽(通常0.05-0.3微米(50-300nm)),但是在一些情況下,厚度可高達20微米(20000nm)於絕緣材料上。
為了容易呈現出,下列說明係關於半導體在絕緣體(SOI)上結構。以該特別型式SOI結構作說明將使本發明解釋變為容易以及並不預期以及視為對本發明任何情況之限制。在此簡稱SOI一般係指半導體在絕緣體上結構,包含非限制性之矽在絕緣體上結構。同樣地,簡稱為SiOG一般係指半導體在玻璃上結構,包含非限制性之矽在玻璃上結構。SiOG名詞預期亦包含半導體在玻璃陶瓷上,包含非限制性之矽在玻璃陶瓷上結構。簡稱SOI包含SiOG結構。
達成SOI結構之各種方法包含(1)外延成長Si於晶格相匹配之基板上;(2)黏接單晶矽晶片至另一矽晶片上,在該矽晶片上成長出SiO2 氧化層,接著拋光或蝕刻上部晶片向下至例如0.05至0.3微米(50-300nm)層單晶矽;以及(3)離子植入法,其中離子(例如為氫或氧離子)被植入,在氧離子植入情況中將形成例如埋嵌氧化物層於被Si覆蓋之矽晶片中,在氫離子植入情況中由矽晶片分離(剝離)薄的Si層作為黏接至具有氧化物層之另一Si晶片。
先前兩種方法外延成長以及晶片-晶片黏接並未產生有關費用及/或黏接強度以及耐久性令人滿意之結構。包含離子植入後者方法已受到關切,以及特別地離子植入已視為有益的,因為所需要植入通常小於氧離子植入所需要能量之50%以及所需要量劑約為低於2個數量等級。
美國第5374564號專利揭示出一種使用熱處理過程之處理步驟以得到單晶矽薄膜於基板上。具有平面性表面矽晶片進行下列步驟:(i)藉由產生一層氣態微小氣泡植入之離子轟擊矽晶片表面的植入,其界定出矽晶片下部區域以及構成薄的矽薄膜上側區域;(ii)矽晶片平坦平面接觸堅硬的材料層(例如絕緣氧化物材料);以及(iii)在高於進行離子轟擊溫度下熱處理矽晶片及絕緣材料之組件第三階段。第三階段採用溫度足以黏接薄的矽薄膜及絕緣材料在一起以在微小氣泡中產生壓力效果,以及促使矽晶片其餘質量及薄的矽薄膜之間分離。(由於高溫步驟 所導致,該處理過程並不與低價格玻璃或玻璃陶瓷基板相匹配)。
美國第2004/0229444號公告專利揭示出製造SiOG結構之處理過程。步驟包含:(i)將矽晶片表面暴露於氫離子植入以產生黏接表面;(ii)將晶片黏接表面與玻璃基板接觸;(iii)對晶片及玻璃基板施加壓力,溫度以及電壓以促使黏接至上面變為容易,以及(iv)冷卻結構使玻璃基板以及矽薄層由矽晶片分離變為容易。
在剝離後產生SOI結構呈現出過度表面粗糙度(例如10 nm或更大),過度矽層厚度(甚至於層視為"薄的"),不想要氫離子,以及對矽晶體層產生植入損壞(例如由於形成非晶質矽層所致)。由於SiOG材料一項主要優點在於薄膜單晶特性,該晶格損壞必需加以回復以及加以去除。其次,在黏接處理過程由於植入之氫離子並不完成地去除,以及由於氫原子為導電活性的,其應該由表面去除以確保裝置穩定操作。最後,分裂矽層之作用遺留下粗糙表面,其已知產生不良的電晶體操作,因而在裝置製造出之前應該減小表面粗糙度至小於1nm Ra。
這些問題應該分別地處理。例如,厚的(500nm)矽薄膜初始地轉移至玻璃。頂部420nm藉由拋光去除以回復表面修整以及消除矽之頂部受損區域。殘餘矽薄膜再在600℃高溫爐中退火歷時小時以擴散出殘餘之氫。
人們已建議在薄的矽薄膜由矽材料晶片剝離後使用化學機械拋光(CMP)以更進一步處理SOI結構。不過不利 地,在拋光過程中CMP處理過程無法在整個薄矽薄膜表面均勻地去除材料。一般表面不均勻(標準偏差/平均去除厚度)為半導體薄膜3-5%範圍內。當更多矽薄膜厚度被去除,相對地薄膜厚度變化變為較差。
上述CMP處理過程之缺點對於一些矽在玻璃上應用將成特別的問題,在一些情況中,高達300-400nm材料需要加以去除以得到所需要矽薄膜厚度。例如,在薄的薄膜電晶體(TFT)製造處理過程中,矽薄膜厚度需要在100nm範圍內。除此,TFT結構需要低的表面粗糙度。
CMP處理過程另外一項問題在於當長方形SOI結構(例如具有尖銳的角)被拋光時,其呈現出特別不良的結果。確實地,與SOI結構中央比較,先前所提及在SOI結構之角落處不均勻將被放大器。當考慮大的SOI結構(例如作為光伏打應用)時,所形成長方形SOI結構對於一般CMP裝置為太大(其通常設計作為300mm標準晶片尺寸)。價格亦為SOI結構商業化應用之重要考慮因素。不過,CMP處理過程費用與時間及設備費用相關。假如需要非傳統CMP機器以配合大型SOI結構尺寸,費用問題將顯著地擴大。
除此,可使用高溫爐退火(FA)以去除任何殘餘氫。不過,高溫退火無法與低價格玻璃或玻璃陶瓷基板相匹配。較低溫度退火(小於700℃)需要長時間以去除殘餘氫,以及無法有效地修補由於植入導致之晶體受損。除此,CMP及高溫爐退火增加費用以及降低製造產量。因 而,在退火前需要將氫部份地移除,使得退火步驟時間能夠減少。
因而,預期可能合併高溫爐退火以達到與CMP相匹配或更佳之結果,但是沒有CMP以及高溫爐退火以及其相關之缺點。
依據本發明一項或多項實施例,形成半導體在絕緣體上結構之系統,方法以及裝置包含將半導體在絕緣體上結構至少一個未修整表面施以輻射退火處理。依據一項實施例,輻射退火處理過程包含雷射退火處理過程。依據本發明另一項實施例,輻射退火處理過程包含微波退火處理過程。
依據本發明一項或多項實施例,形成半導體在絕緣體上結構之系統,方法以及裝置包含:將晶質施體半導體晶片之植入表面施以離子植入處理以在施體半導體晶片中產生剝離層;黏接剝離層之植入表面至絕緣體基板;由施體半導體晶片分離剝離層,因而暴露出至少一個分裂表面;以及將至少一個分裂表面施以輻射退火處理。
輻射退火處理加熱至少部份矽層至接近或高過退火點,允許至少部份被捕獲氫氣釋出,以及當材料冷卻時使晶格損壞恢復。除此,在初始表面中任何粗糙度將由於高溫下原子增加移動性或材料加熱至液態由於表面張 力而導致減小。因而,關於先前所提及CMP結合高溫爐退火(FA)之缺點,使用依據本發明之輻射退火例如藉由使用準分子雷射退火(ELA)或微波退火,其有可能克服CMP之缺點以及減小氫加熱去除所需要之退火時間。
至少一個分裂表面包含晶質施體半導體晶片之第一分裂表面以及剝離層之第二分裂表面。雷射退火處理適用於剝離層之第二分裂表面及/或施體半導體晶片之第一分裂表面。
雷射退火處理包含將至少一個分裂施以準分子雷射。例如,準分子雷射包含增益介質或確實受激二聚物,或激合體例如為XeCl。能夠使用其他增益介質之雷射及輻射光源某種程度地替代準分子雷射,只要輻射光源或雷射產生充份功率以產生所需要之效果。優先地,每一脈衝或每一照射之輻射能量密度應該相當大足以熔融部份半導體層,但是不應該完全地熔融半導體層。依據本發明處理過程之特定實施例,處理之表面首先施以第一雷射輻射,接著施以第二雷射輻射,其具有較低強度而低於第一雷射輻射。
選擇輻射波長而能夠部份熔融半導體層。不過,要求結晶底部並不熔融。因而光線進入半導體材料之穿透深度,與半導體層厚度比較,不應太大。如底下參考範例數據說明,當結晶矽半導體層厚度約為500nm時,以波長約為308nm(XeCl雷射)下高於800mJ/平方公分底限之每一脈衝能量密度促使可觀察到表面粗糙度結晶品質之 改善。半導體組成份及厚度之每一組合預期具有其本身之能量低限,在該低限下將達成所需要之效果。因而,使用越薄之矽半導體層將減小能量低限至低於800mJ/平方公分,同時保持其他參數為固定的。
輻射及雷射業界熟知此技術者能夠選擇輻射光源以及雷射在半導體材料中具有適當的穿透深度以及符合最低能量低限,同時在相當低功率值下操作雷射以防止破壞或完全地熔融半導體層。同樣地,可想像可能使用不同增益介質多個並聯或串聯輻射光源或雷射以達成所需要之結果。
人們了解施體半導體晶片可包含單晶施體半導體晶片之部份結構以及可附加上地包含外延半導體層沉積於施體半導體晶片上。剝離層(例如黏接至絕緣體基板之層以及由施體半導體晶結構分離)因而可由單晶施體半導體晶片材料形成。可加以變化,剝離層可實質上由外延半導體層形成(以及其亦包含部份單晶施體半導體晶片材料)。
先前所提及雷射退火處理可適用於剝離層,不論其是否由單晶矽施體半導體晶片材料或由外延半導體層形成。
在一項或多項實施例中,黏接步驟包含:加熱至少一個絕緣體基板以及施體半導體晶片;促使絕緣體基板直接或間接地接觸施體半導體晶片之剝離層;以及施加電壓於絕緣體基板與施體半導體晶片兩端以產生黏接。絕 緣體基板以及施體半導體晶片之溫度可提高至絕緣體基板應變點之150℃內。絕緣體基板及施體半導體晶片之溫度可提高至不同的數值。絕緣體基板與施體半導體晶片兩端之電壓約為100至10000伏特。產生應力,使得在剝離層處發生破裂。加熱以及離子缺陷相與外圍之晶片之不同的熱膨脹係數促使剝離層在氫缺陷相處分裂。結果為矽薄膜黏接至絕緣體。
在閱讀詳細技術說明以及現存SiOG處理步驟後將最佳地了解本發明優點。儘管如此,本發明一項或多項實施例包含:較薄的矽薄膜之轉移;具有較高結晶品質更均勻之矽薄膜;較快速製造產量;改良製造產量;減少污染;以及容易擴充至大的基板。
可加以變化,厚的矽薄膜被轉移至絕緣體基板,以及再拋光以去除損壞之表面。對於非常薄的薄膜,該處理過程之控制為困難的。由於在本發明處理過程中並無材料被去除,薄的矽薄膜能夠直接地加以轉移。
均勻薄膜為需要的。再次地,由於在處理過程中並無材料被去除,矽薄膜厚度均勻度藉由離子植入決定出。此已顯示出為十分均勻的,其標準偏差約為1nm。加以比較,拋光通常產生薄膜厚度偏差約為去除數量之5%。
改良製造產量亦對浪費以及費用減少亦為重要的。藉由一個步驟替代兩種處理過程步驟,整體製造產量預期改善。假如該拋光處理過程具有低產量步驟如預期情況,該情況為特別地真實的。雖然非晶質矽薄膜之準分 子雷射結晶已知為具有低產量,在該特別情況中相反情況為真實的,其由於矽單晶矽特性所致。處理窗預期為大的,因為薄膜結晶特性,以及因而產量預期為高的。
由於半導體靈敏性特性,污染會負面地影響性能,因而減少污染為高度地需要的。雷射處理比利用研磨泥漿拋光為乾淨的。除此,與較長熱退火處理過程比較,在快速雷射脈衝過程中污染擴散將減小。當製造電子裝置時,此為重要的考慮因素。
處理過程容易地擴大至大面積。目前顯示器製造商將準分子雷射退火施用於尺寸高達730mmx920mm(第四代)基板。由於基板在雷射光束下掃瞄,基板尺寸能夠容易地增加。當客戶基板尺寸規格增加時,此擴充性可能延伸產品壽命。加以比較,對於較大基板尺寸,表面拋光以及高溫爐退火將增加困難度。
熟知此技術者參考本發明附圖及在此詳細說明將清楚地了解本發明其他項目、特性、優點。
除非另有說明,在說明書及申請專利範圍中所使用特定物理特性之數值、尺寸以及成份之重量百分比所有以大約表示的數目能夠加以變化。人們了解在說明書及申請專利範圍中所使用精確之數目形成本發明附加之實施例。已作嘗試以確保範例中所揭示數目之精確性。任何 量測之數值能夠本質性地含有特定誤差,其由於在各別量測技術中所產生之標準偏差。
所謂"晶質半導體材料"係指材料為完全結晶或實質上結晶的,刻意地或非刻意地或意外地加入缺陷及/或摻雜劑在其中。因而其包含(i)前身產物材料,半導體或非半導體等以形成具有半導特性之材料,以及(ii)藉由例如摻雜前身產物材料形成為半導體之材料。晶質半導體材料可為單晶或多晶材料。確實地,半導性材料通常含有至少一些內部或表面缺陷或刻意地加上例如晶格缺陷或顆粒邊界。所謂"實質上結晶"亦反應出特定摻雜劑會扭曲或影響半導體材料之晶體結構。
參考附圖,其中相同的參考數字代表相同的元件,圖1顯示出依據本發明一項或多項實施例之SOI結構100。關於附圖,SOI結構100可以SiOG為範例。SiOG結構100可包含玻璃基板102,以及半導體層104。SiOG結構100可使用於製造薄膜電晶體(TFT)作為顯示應用,其包含有機發光二極體(OLED)顯示器以及液晶顯示器(LCD),積體線路,光伏打裝置等。
作為說明用途,假設半導體層104由矽所構成。不過人們了解半導體材料可為矽為主之半導體或任何其他形式之半導體,例如為III-V,III-IV等種類之半導體。這些材料之範例包含:Si、SiGe、SiC、Ge、GaAs、GaP及InP。
玻璃基板102可由氧化物玻璃或氧化物玻璃陶瓷形 成。雖然並不要求,在此所說明實施例可包含氧化物玻璃或玻璃陶瓷,其應變點呈現出小於1000℃。如傳統玻璃製造業界,應變點溫度為玻璃或玻璃陶瓷黏滯係數為1014.6 泊(1013.6 Pa.s)之溫度。由於在氧化物玻璃或氧化物玻璃陶瓷之間,玻璃具有較為簡單製造之優點,因而使得玻璃更廣泛地利用以及較為便宜。
例如,玻璃基板102可由含有鹼土金屬離子之玻璃基板形成,例如為由本公司玻璃編號1737及Eagle 2000形成之基板。這些玻璃材料具有其他用途,特別是例如製造液晶顯示器。
玻璃基板厚度在0.1mm至10mm範圍內,例如在0.5mm至3mm範圍內。對於一些SOI結構,厚度大於或等於1微米(例如為0.001mm或1000nm)之絕緣層為需要的以防止寄生電容效應,當具有Si/SiO2 /Si構造之標準SOI結構在高頻率下操作時將產生該效應。過去難以達成該厚度。依據本發明,具有絕緣層厚度大於1微米之SOI結構可單純地使用厚度大於或等於1微米之玻璃基板102立即地達成。玻璃基板102厚度之下限約為1微米,即1000nm。儘管如此,為了得到最終結構為高機械強度,基板厚度需要大於10微米。在特定實施例中,要求玻璃基板厚度為大於30微米(基於例如商業用途)。
通常,玻璃基板102厚度應該在整個黏接處理步驟中以及在SiOG結構100進行後續處理過程中足以支撐半導體層104。雖然玻璃基板102厚度並無理論之上限, 超越支撐功能需求之厚度或最終SiOG結構100所需要厚度並非有益的,因為玻璃基板102厚度越大,越難以在形成SiOG結構100中完成至少一些處理步驟。
氧化物玻璃或氧化物玻璃陶瓷102可為矽石為主的。因而,在氧化物玻璃或氧化物玻璃陶瓷中SiO2 莫耳百分比可大於30%莫耳比以及可大於40%莫耳比。在玻璃陶瓷情況中,晶相能夠為莫來石、堇青石、鈣長石、尖晶石或其他業界熟知之玻璃陶瓷晶相。非矽石為主之玻璃或玻璃陶瓷可使用於實施本發明一項或多項實施例,但是通常為較不有益的,因為其較高價格及/或不良性能特性。
同樣的,對於一些應用例如採用非矽石為主之半導體材料的SOI結構,需要非氧化物為主例如非氧化物玻璃之玻璃基板,但是通常並非有益的,因為其價格較高。如底下更詳細說明,在一項或多項實施例中,玻璃或玻璃陶瓷基板102設計成與一種或多種半導體材料(例如Si,Ge等)層104之熱膨脹係數相匹配,該層直接地或間接地黏接至基板。熱膨脹係數相匹配確保在沉積處理加熱循環過程中所需要之機械特性。
對於特定應用,例如顯示器應用或太陽能電池應用,玻璃或玻璃陶瓷102在可見光、近紫外線及/或紅外線波長範圍內為透明的,例如玻璃或玻璃陶瓷102在350nm至2微米波長範圍內為透明的。
雖然玻璃基板102可由單一玻璃或玻璃陶瓷層所構 成,假如需要情況下可使用疊層結構。當使用疊層結構時,最接近半導體層104之疊層具有在此所說明由單一玻璃或玻璃陶瓷所構成玻璃基板102之特性。遠離半導體層104之層亦具有這些特性,但是可具有較為緩和特性,因為其並不直接地與半導體層104相互作用。在後者情況中,當玻璃基板102不再滿足玻璃基板102特定特性時,玻璃基板102視為無法再使用。
參考圖2-6。圖2顯示出進行處理步驟以製造出圖1之SiOG結構100(及/或在此所揭示之其他實施例),同時圖3-6顯示出中間結構,其可實施圖2處理過程形成。在圖3中,箭頭表示離子流(例如氫離子)以及當植入時之一般方向。在圖2中,參考數字具有下列意義:202:處理施體半導體晶片之表面;204:將施體半導體晶片施以離子植入處理過程;206:將施體半導體晶片施以中度氧化;208:形成陽極黏接於剝離層與玻璃之間;210:由施體半導體晶片分離玻璃層/剝離層;以及212:將施體半導體晶片或剝離層施以雷射退火處理。
首先參考圖2及3,在步驟202中,施體半導體晶片120之植入表面121藉由拋光,清理等方式處理以產生相當平坦以及均勻植入表面121而適合作為黏接至玻璃或玻璃陶瓷基板。植入處理表面121將形成半導體層104之底側。作為說明目的,半導體晶片120可為單晶矽晶片,然而可採用上述所說明任何適當之半導體材料。
在步驟204中,剝離層122藉由將植入表面121施以 一種或多種離子植入處理過程以產生弱化區域於施體半導體晶片120之植入表面121底下。雖然本發明實施例並不受限於任何特定形成剝離層122之方法,一種適當的方法要求施體半導體晶片120之植入表面121施以氫離子植入處理過程以至少啟始形成剝離層122於施體半導體晶片120中。
植入能量使用傳統技術加以調整以達成適當厚度之剝離層122。例如,可採用氫離子植入,雖然可採用其他離子或其多種離子,例如硼+氫,氦+氫,或其他剝離文獻中已知的離子。任何其他已知的或在此發展適合形成剝離層122之技術可加以採用而並不會脫離本發明之精神及範圍。例如,可使用單束離子植入,電漿浸漬離子植入(PIII)以及離子淋浴,包含使用單一離子種類或多種離子種類。
在說明於底下範例數據區段之試驗中,剝離層122厚度為500nm,但是由於異於去除情況之雷射退火再分配質量,剝離層122可形成如所需要及/或可實施為薄的。除此,假如開始SOI之半導體層需要雷射退火(例如比所需要厚),在雷射退火修整表面之前,去除離子可使用已知的方法例如CMP或拋光以減小層之厚度。不過使用質量去除步驟將使整體製造處理過程之時間及費用增加。
在步驟206中,施體半導體晶片120可加以處理以減少植入表面121i上之氫離子濃度。例如,施體半導體晶片120可進行洗滌以及清理,以及剝離層122之離子植 入表面121施以中度氧化。中度氧化處理可包含在氧電漿中處理、臭氧處理、利用過氧化氫、過氧化氫與氨、過氧化氫與酸處理或這些處理過程之組合。預期在這些處理過程中,終端氫表面基氧化為氫氧基,其因而亦使矽晶片表面為親水性。氧電漿可在室溫下進行處理以及氨或酸處理可在25-150℃溫度下進行處理。
參考圖2及4,在步驟208中玻璃基板102可黏接至剝離層122。適當的黏接處理過程已說明於美國第2004/022944 4號公告專利中,該專利之說明在此加入作為參考。部份該處理過程已知為陽極黏接,其將說明愉底下。在陽極黏接處理過程中,可進行玻璃基板102(以及剝離層122,假如尚未完成)適當的表面清理。因而中間結構可促使直接或間接接觸以達成如圖4示意性所顯示之排列。
在接觸之前或之後,由施體半導體晶片120,剝離層122,以及玻璃基板102所構成之結構在不同溫度梯度下加熱。玻璃基板102可加熱至較高溫度而高於施體半導體晶片120以及剝離層122。例如,玻璃基板102與施體半導體晶片120(以及剝離層122)間之溫度差值至少為1℃,雖然差值可高達100℃至150℃。溫度差值對於熱膨脹係數與施體半導體晶片120相匹配(與矽熱膨脹係數相匹配)之玻璃為需要的,因為其將使後續之剝離層122由半導體晶片120分離變為容易,其由於熱應力所導致。玻璃基板102及施體半導體晶片120溫度可在玻璃 基板102應變點150℃內。
一旦玻璃基板102與施體半導體晶片120間之溫度差值為穩定的,施加機械應力於中間組件。其壓力在1至50psi範圍內。施加較高壓力例如壓力高於100psi會導致玻璃基板102破裂。
其次,電壓施加於中間組件兩端例如施體半導體晶片120為正極以及玻璃基板102為負極。施加電壓促使玻璃基板102中鹼金屬或鹼土金屬離子由半導體/玻璃界面移動離開而更進一步進入玻璃基板102。此完成兩種功能:(i)產生無鹼金屬或鹼土金屬離子之界面;以及(iii)玻璃基板101變為非常反應性以及強固地黏接至施體半導體晶片120之剝離層122。
參考圖2及5,在步驟210中,在中間組件保持在上述條件下一段時間後(例如大約1小時或更少),移除電壓以及使中間組件冷卻至室溫。而後分離施體半導體晶片120與玻璃基板102,假如尚未變為完全獨立,其可包含一些剝離以得到玻璃基板102具有相當薄的剝離層122,其由黏接至其上面之施體半導體層120的半導體材料形成。分離可藉由熱應力所導致剝離層122之分裂而達成。可加以變化或附加上使用機械應力,例如水柱或化學蝕刻使分離變為容易。
如圖5所示,分離後所形成結構包含玻璃基板102及黏接至其上面之半導體材料剝離層122。在剝離作用後,SOI結構之分裂表面123呈現出過度表面粗糙度(顯示於 圖5中),過度的矽層厚度,以及矽層之植入損壞122A(例如由於氫離子導致以及形成非晶質矽層)。不過,如在圖13中確認,當使用雷射退火時,剝離層122可由開始製造出為非常薄,因為受損材料122A並不加以去除,而利用雷射退火處理加以修補。
作為說明用途,假設半導體層104之最終厚度應該低於1微米(即1000nm),例如小於200nm,例如80nm或更小。因而,產生具有所需要厚度適當薄的剝離層122。過去,非晶質矽層厚度約為50-150nm,以及決定於植入能量以及植入時間,剝離層122厚度約為300-500nm。不過,利用雷射退火,可產生較薄的剝離層122,其具有非晶質矽層必需為相當薄的。
因而,參考圖2,步驟212及圖6,分裂表面123施以後級處理,其包含將分裂表面123施以雷射退火處理。大塊矽之試驗已顯示出雷射退火處理能夠加熱矽表面高於其熔融溫度(1685K)歷時數十奈秒。在SiOG情況中,假如尖峰溫度超過1685K,以及假如在薄膜中存在未熔融晶種,薄膜由於冷卻將結晶,以及預期為接近完美之晶體。在照射後,先前受損矽表面呈現出非常少之缺陷而少於大塊矽晶片中缺陷。額外的雷射退火亦能夠使多晶薄膜以及大塊矽表面光滑。
參考圖6,雷射退火處理可使用準分子雷射150進行,其利用輻射155照射分裂表面123。如圖6所所顯示,在分裂表面123上可看見許多大的不規則122B。雷射退 火處理(以及因而材料124再分配以及表面粗糙度變為光滑)藉由一種或多種雷射組成份、雷射波長、輻射功率、照射時間及照射脈衝數目加以控制。當材料124所需要數量被再分配後,產生退火表面123A,終止雷射退火處理。與圖6不規則122B比較,少數,相當少不規則122C可在退火表面123A上看到,其顯示於圖7中。
雖然該說明係指輻射光源為雷射,因為其為優先實施例,輻射光源並不需要為雷射。具有類似雷射效應之輻射光源將滿足需要。作為目前用途,輻射光源某種程度具有類似雷射效果,其符合三種規格:1)假如其具有適當的(高)能量密度;2)假如其能夠控制進入半導體材料之輻射穿透深度;以及3)其能夠控制照射期間(例如藉由使用脈衝光源)。特別地與雷射對比,輻射光源並不需要為同調的。決定於設計及材料參數,可接受輻射光源例如為微波發射器,其發射出微波輻射。
任何雷射或一般輻射光源可使用於本發明中,某種程度輻射光源能夠組構為將半導體層104退火,其主要地決定於SOI結構100參數例如材料、厚度等。關於此方面,不但關於輻射光源,同時關於輻射方法選擇之構造變化有許多,例如脈衝透射與連續波(CW)透射,及掃瞄照射與充份照射。
一般所謂雷射係指輻射受激發射之光線放大。雷射亦表示經由受激發射產生同調光源。雷射系統通常包含三個重要部份:能量光源(通常稱為泵或泵運光源);增益 介質;以及反射鏡,或反射鏡系統,形成光學共振。
存在許多不同形式之雷射。雷射通常由採用已知為雷射材料之增益介質種類表示。增益介質能夠為氣體、蒸汽、液體固體或半導體。
氬及氦-氖之氣體雷射為最常見發射主要可見光紅色光線範圍內之輻射線。另一範例為CO2 雷射,其發射紅外線能量以及使用作為切割堅硬材料。
蒸汽雷射為汽化金屬作為增益介質。受激通常經由電子電荷例如利用銅蒸氣或金蒸氣雷射達成。在He-Cd,He-Se,及He-Hg情況中,汽化金屬可混合其他材料例如氦氣作為緩衝劑。
液體雷射包含染料雷射,其中增益介質為複合有機染料,例如為羅丹紅(Rhodamine)6G,在液體溶液或懸浮液中。藉由變化染料溶液及/或其特性,染料雷射可在寬廣波長範圍內加以調整。
固態增益介質雷射亦稱為固態雷射以及具有雷射材料分佈於固態基質內。範例包含紅寶石或Nd-YAG雷射,其發射出1064nm紅外線。
半導體雷射使用二極體作為增益介質,其有時稱為二極體雷射。半導體雷射通常使用低功率以及可為非常小,其容易使用於各種電子產物例如雷射列印機以及CD播放器中。
化學雷射使用化學反應作用以達到連續性操作之高功率激發。兩種範例包含氫氟雷射,其發射2700-2900nm 光線,以及氘氟雷射發射3800nm光線,其分別地使用氫或氘氣體與三氟化氮中乙烯燃燒產物反應作用。
次種類之氣體雷射,準分子雷射使用反應性氣體,當受到電子受激時產生擬分子稱為受激二聚體,亦已知為準分子。準分子受激時將產生紫外線之光線。在化學中,二聚物係指由兩個相似次單元或單體連接在一起所構成之分子。確實準分子為由受激狀態相同的分子形成之二聚體,因而激生分子(exciplex)為由受激狀態不同分子形成二聚體之分子。激生分子通常被誤稱為準分子,在本發明中所謂準分子包含激生分子。能夠使用氣體例如為氯及氟,當單獨使用時形成準分子,或當與惰性氣體例如氬,氪或氙混合時形成激生分子。
在本發明不同的實施例中我們已使用之雷射輻射範例包含XeCl雷射(308nm);KeF雷射(248nm);以及連續波氬氣體雷射。雷射照射系統說明於例如於H.J.Kahlert,F.Simon,及B.Burghardt,Mat.Res.Soc.Symp.Proc.Vol.685E,paper D6.2(2001),其相關部份在此加入作為參考之用。基於目前應用內容,該雷射系統能夠使用於本發明中。
使用低及高頻率微波能夠達成微波照射。高頻率照射(例如110GHz磁旋管光源)優先地能夠對矽薄膜作良好的電磁耦合,但是對玻璃為不良耦合。因而能夠達成超過100℃/秒加熱速率並最小地將熱量轉移至基板。操作中,磁旋管光源發出能量經由波導耦合至特別設計之真 空試樣槽。槽具有至少一個不同的尺寸以調整微波共振模式。薄膜溫度由模圖案支配,因而相對於共振模圖案(例如磁旋管)移動而更均勻加熱試樣將為需要的。
能夠使用不同的方法例如雷射光束以暴露出表面。採用雷射光束照射作為範例,考慮下列非限制性方式:使用單一雷射光束照射要被處理之表面;同時地連續性地或其他方式使用多個雷射以照射要被處理之表面;使用大面積光束藉由例如泛光暴露以照射表面;一般光微影之逐步及重複處理過程可使用於照射中;能夠使用線性狹窄光束以掃瞄被處理之表面;能夠使用小面積光束以掃瞄表面例如為向量掃瞄、循序掃瞄等;使用脈衝雷射光束以及照射數量藉由控制脈衝總數量加以控制;使用連續性雷射光束以及控制照射時間以控制總照射能量;以及藉由控制雷射光束相對於被照射表面之速度例如控制放置基板之載台平移速度以控制照射時間。
與照射方式及雷射光源無關,在本發明一項或多項實施例中,處理表面施以均勻的照射能量,使得表面退火至相同的溫度。達到該方面,需要均勻的雷射光束。
使用光學系統以在半導體層表面上產生均勻的光束。光學系統可包含均勻器。產生均勻雷射光束之光學系統可由市場上取得。雷射光束之均勻性規格由處理窗支配,其因而決定於半導體層厚度以及決定於受損層之厚度。
本發明其他實施例將針對先前所提及SiOG處理過程 加以說明以及更進一步詳細說明。例如,由施體半導體晶片120分離剝離層122結果將產生施體半導體晶片120之第一分裂表面以及剝離層122之第二分裂表面123。如先前所說明,雷射退火處理過程可施加於剝離層122之第二分裂表面123。額外地或加以變化地,雷射退火處理可施加於施體半導體晶片120之第一分裂表面(使用上述所說明之一種或多種技術)。
在本發明另一實施例中,施體半導體晶片可為部份施體結構,其包含單晶施體半導體晶片120,以及外延半導體層位於施體半導體晶片上。在SOI中外延成長半導體層之詳細說明可參考本公司2005年6月23日申請之美國第11/15 9889號專利,該專利之說明在此加入作為參考。因而,剝離層122可由外延半導體層形成(以及亦可包含部份來自於晶片120之單晶矽施體半導體材料)。因而先前所提及雷射退火處理可適用於剝離層之分裂表面,其由外延半導體材料及/或外延半導體材料與單晶矽半導體材料組合形成。
在形成半導體在絕緣體上結構100系統中雷射退火處理可自動化。圖8顯示出範例性形成步驟802-808。在該圖中,參考數字具有下列意義:802:調理非退火之半導體在絕緣體上結構;804:運送及定位SOI結構至雷射退火組件中;806:進行雷射退火;以及808:由雷射退火組件運送SOI結構。
系統包含半導體在絕緣體上結構操作組件,其操作結 構100以進行處理,以及雷射退火組件。雷射退火組件包含雷射以照射半導體在絕緣體上結構100,其藉由半導體在絕緣體上操作組件進行操作。假如需要情況下,操作組件可更進一步包含在照射之前清理結構以去除表面污染及/或原始氧化層。雷射退火組件可在真空中或受控制大氣中操作以控制污染。
例如,在SOI結構100部份地調理(步驟802)後,在需要雷射退火例如分裂表面123以及雷射退火組件中,處理操作組件能夠運送及定位(步驟804)未修整表面SOI結構100。不但剝離形成之分裂表面123受益於雷射退火,同時由SOI任何數目步驟之形成處理過程所形成之半導體層表面(其晶體結構受損,不想要離子雜質,及/或表面粗糙度)特徵為未修整表面632需要雷射退火。
雷射退火組件將進行雷射退火(步驟806),以及操作組件能夠由雷射退火組件運送(步驟808)具有雷射退火表面例如為退火表面123A之SOI結構100作更進一步操作。雷射退火組件能夠程式化以調整以調整雷射退火處理過程之強度及脈衝數目而改變半導體層材料,厚度,製造經歷等。
在依據本發明輻射退火處理過程中,至少部份施以退火之結晶層加熱至高溫,其會使至少部份氫或其他離子植入種類溢失。假如需要該下游熱退火處理過程,此將導致較短的熱退火處理。如我們發現本發明輻射退火處理過程對回復表面缺陷十分有效,在該步驟整體過程中 並不會使全部被捕獲離子植入種類釋出氣體。在這些實施例中,在輻射退火後需要進行額外的加熱退火步驟,其中被捕獲離子植入種類會相當程度地釋出氣體。甚至於在這些實施例中,由於在輻射退火步驟過程中,與CMP表面提昇處理過程作比較,整體退火所需要的時間將減少。
我們更進一步考慮在本發明輻射退火處理過程之前,以及在照射退火處理過程中,施以雷射退火之結晶半導體層加熱至高溫。在特定實施例中,該溫度範圍在100℃至Tsp -100℃之間,其中假如使用玻璃基板,Tsp 為玻璃基板之應變點,加熱基板使用晶質材料,Tsp 為晶質基板之熔點。此通常將必需加熱整個SOI結構,或其大部份至該溫度範圍。該晶質層預先加熱具有下列優點:(i)其在輻射退火步驟過程中較小晶質半導體層中存在溫度梯度,其將減少破裂可能;(ii)其在輻射退火步驟過程中能夠使更多離子植入種類釋出氣體;(iii)假如需要情況下,其減少進行後續加熱退火之時間;以及(iv)有可能同時地進行輻射退火及加熱退火。
本發明更進一步藉由下列非限制性範例加以說明。
範例:
進行一系列試驗,其顯示出施加先前所提及雷射退火處理於SiOG結構上。具有500nm厚度矽剝離層122之SiOG結構暴露於400-1250mJ/平方公分準分子雷射150輻射155歷時1至100脈衝。所使用準分子雷射150為 Lamsik Physik出產XeCl準分子雷射,其操作於高達100Hz具有28奈秒脈衝之308nm光線。308nm波長紫外線穿透進入矽深度為數奈米,假如在矽表面上雷射光束之能量密度適當地選擇,其導致矽層之頂部熔融。使用於具有均勻器光學系統之雷射產生均勻的5mmx0.8mm光束。在本發明範例中所使用逐步及重複照射將照射大於光束尺寸之照射面積。類似的雷射能量足以將非晶質矽薄膜結晶,其導致多晶矽。不過在目前情況中,剝離層122為只具有植入損壞122A之單晶薄膜,能夠使單晶薄膜作為晶種晶體。在目前試驗中,高於800mJ/平方公分低限之能量促使表面粗糙度得到改善。
底下表1說明不同強度及脈衝數目對表面粗糙度(RA以nm表示)之改善。量測初始表面粗糙度為6.6nm RA(9.4mm RMS),同時在一個1250mJ/平方公分雷射脈衝後雷射退火表面123A之粗糙度量測為低於1.0nm。同樣地,十個1000mJ/平方公分雷射脈衝後,雷射退火表面123A之粗糙度亦減小為低於1.0nm。
同樣地,圖9,10及11顯示出改善情況以及表面粗糙 度顯著地減小。圖9為使用先前所提及製造處理過程實施例形成SiOG結構100之初始分裂表面123的原子力顯微(AFM)影像。圖10為圖9中相同SiOG結構100經過十個1250mJ/平方公分雷射脈衝後之原子力顯微影像。將圖9影像與圖10影像比較,其清楚地顯示出退火處理過程去除表面不規則。
利用相當高脈衝能量密度(1250mJ/平方公分)達成較佳表面粗糙度之減小。不過,在這些高能量密度下,局部缺陷例如裂縫會經由退火處理過程形成於矽薄膜中,其由於氫向外擴散所致。在一些情況下,在退火處理過程中持續性地使用不同的能量密度及接續高能量密度將為有益的。
如圖11A,11B,12A,及12B中更詳細顯示出,退火處理產生相當光滑復原植入損壞122A之退火表面123A於SiOG結構100之半導體層104上。圖11A及11B分別為退火之前及退火之後所形成半導體層104之透射電子顯微鏡(TEM)的斷面影像。在圖11B情況中,退火處理過程包含功率為10個800mJ/平方公分之脈衝。圖12A及12B分別顯示出退火之前及退火之後所形成半導體層104之掃瞄電子顯微鏡(SEM)之平面影像。在該範例中,退火進行為施加15個800mJ/平方公分之脈衝接著10個之1200mJ/平方公分脈衝。在圖11A及12A中,初始分裂表面123之表面損壞122A為明顯的,其中退火表面123A遠比圖11B及12B中乾淨,以及顯示出較高品質之 結晶。
在相同情況中,圖13顯示出由SiOG結構100之光學反射數據,兩者為所形成之分裂表面,以及在10個1000mJ/平方公分之脈衝後退火表面123A。對於照射及無照射薄膜,在右邊之干涉條紋160幾乎相等,其表示薄膜厚度並不受到雷射照射而改變,該發現經由表面分佈量測加以確認。不過對於波長小於400nm之退火表面123A絕對反射為超過分裂表面123之情況。此增加反射為表面粗糙度減小之特性,如同由AFM數據得到之結論,以及在薄膜表面處晶體缺陷將減小。除此,照射試樣之數據與並未繪出純的單晶矽表面相關數據一致。
亦對試樣進行電子量測以確認退火表面123A為接近單晶結晶。這些量測更進一步顯示出在薄膜中不想要導電活性氫原子數目減少。因而,雷射退火處理實質上藉由釋出被捕獲之氫離子以及藉由回復半導體層104至接近單晶狀態而去除植入損壞,以及使其表面123A光滑。
總之,本發明相信首先應用雷射退火於氫離子植入形成之SOI基板。其提供獨特地解決同時地改善表面粗糙度及矽之結晶。
雖然本發明已對特定實施例加以說明,人們了解這些實施例只作為說明本發明之原理及應用。人們了解這些列舉實施例能夠作許多變化及設計出其他排列而並不會脫離下列申請專利範圍界定出之本發明之精神及範圍。
100‧‧‧半導體在絕緣體上(SOI)結構
102‧‧‧玻璃基板
104‧‧‧半導體層
120‧‧‧施體半導體晶片
121‧‧‧植入表面
122‧‧‧剝離層
122A‧‧‧受損材料
122B,123C‧‧‧不規則部份
123‧‧‧分裂表面
123A‧‧‧退火表面
124‧‧‧材料
150‧‧‧雷射
155‧‧‧輻射
202‧‧‧處理施體半導體晶片之表面
204‧‧‧將施體半導體晶片施以離子植入處理
206‧‧‧將施體半導體晶片施以中度氧化
208‧‧‧形成陽極黏接於剝離層與玻璃之間
210‧‧‧由施體半導體晶片分離玻璃層/剝離層
212‧‧‧將施體半導體晶片或剝離層施以雷射退火處理
802‧‧‧調理非退火之半導體在絕緣體上結構
804‧‧‧運送及定位SOI結構至雷射退火組件中
806‧‧‧進行雷射退火
808‧‧‧由雷射退火組件運送SOI結構
為了列舉本發明各項,其中相同的數字代表相同的元件,附圖顯示出優先簡化之形式,人們了解本發明並不會受限於所顯示之精確排列及組合,而本發明只受限於所提出之申請專利範圍。
第一圖為模組圖,其顯示出依據本發明一項或多項實施例之SOI裝置結構。
第二圖為流程圖,其顯示出進行製造第一圖SOI結構處理步驟之流程圖。
第三圖至第六圖為模組圖,其顯示出使用第二圖處理過程形成之中間及最終結構。
第七圖為模組圖,其顯示出在雷射退火後SOI結構。
第八圖為流程圖,其顯示出半導體在絕緣體上結構之處理步驟。
第九圖為在雷射退火之前未修整範例性半導體層之原子力顯微影像。
第十圖為在雷射退火之後第九圖相同的半導體層之原子力顯微影像。
第十一圖A及第十一圖B為分別地顯示出退火之前及之後範例性半導體層透射電子顯微(TEM)斷面影像。
第十二圖A及第十二圖B為分別地顯示出退火之前及之後範例性半導體層掃瞄電子顯微(SEM)平面影像。
第十三圖依據本發明預先雷射退火試樣之光學反射數 據與後級雷射退火試樣之光學反射數據的曲線圖。
100‧‧‧半導體在絕緣體上(SOI)結構
102‧‧‧玻璃基板
104‧‧‧半導體層

Claims (18)

  1. 一種形成一半導體在絕緣體上結構之方法,該半導體在絕緣體上結構包括一在一絕緣基板102上的晶質半導體層122,該晶質層122具有(i)一受損上表面部分122A,該受損上表面部分122A具有一表面123,該表面123具有過度表面粗糙度,及(ii)一未受損底部部分,該未受損底部部分鄰近該絕緣基板,該方法包含:對一晶質層之至少一個未修整表面施以一第一輻射退火處理,以熔融該半導體層的該受損上表面部分而不熔融該半導體層的該未受損底部部分的一底部,藉此恢復該半導體層的該受損上表面部分並移除該過度表面粗糙度。
  2. 依據申請專利範圍第1項之方法,其中該第一輻射退火處理包含對該至少一個未修整表面施以微波輻射。
  3. 依據申請專利範圍第1項之方法,其中該第一輻射退火處理包含一雷射退火處理。
  4. 依據申請專利範圍第1項之方法,其中在將一晶質層的至少一個未修整表面施以一第一輻射退火處理的步驟之前,將整個晶質層加熱至一由100℃至Tsp -100℃的高溫,其中Tsp 為包含於該半導體在絕緣體上結構中之一 玻璃的應變點,或者Tsp 為該半導體在絕緣體上結構中具有最低熔融溫度之成分的熔點。
  5. 依據申請專利範圍第1項之方法,其中在將一晶質層的至少一個未修整表面施以該輻射退火處理的步驟之前,清理該至少一個未修整表面及/或去除一氧化物表面層。
  6. 依據申請專利範圍第1項之方法,其中該半導體層的該受損上表面部分包括不想要的氫離子,且某些該不想要的氫離子在該雷射退火步驟後殘留於該半導體層的該經恢復的上表面部分中,且該方法更包括:將一晶質層的該經恢復的表面施以一第二輻射退火處理,以自該半導體層的該經恢復的上表面部分移除該殘留的不想要氫離子,該第二輻射退火處理的強度低於該第一輻射退火處理。
  7. 一種形成一半導體在絕緣體上結構之方法,包含:對一晶質層之至少一個未修整表面施以一輻射退火處理;對一晶質施體半導體晶片之一植入表面施以一離子植入處理,以產生該施體半導體晶片之一剝離層;黏接該剝離層之該植入表面至一絕緣基板;以及由該施體半導體晶片分離該剝離層,因而暴露出至少 一個分裂表面;其中對至少一個未修整表面施以一輻射退火處理的步驟接續該分離外延層的步驟,以及其中該至少一個未修整表面包括該至少一個分裂表面。
  8. 依據申請專利範圍第7項之方法,其中該至少一個分裂表面包含該施體半導體晶片之一第一分裂表面以及該剝離層之一第二分裂表面。
  9. 依據申請專利範圍第8項之方法,其中該輻射退火處理至少施加於該剝離層之該第二分裂表面。
  10. 依據申請專利範圍第8項之方法,其中該輻射退火處理至少施加於該施體半導體晶片之該第一分裂表面。
  11. 依據申請專利範圍第7項之方法,其中該輻射退火處理包含將該至少一個未修整表面施以雷射輻射。
  12. 依據申請專利範圍第11項之方法,其中該至少一個未修整表面包括晶質矽。
  13. 依據申請專利範圍第11項之方法,其中將至少一個未修整表面施以雷射輻射的步驟包含:首先將該至少一個未修整表面施以一第一雷射輻射,以及隨後將該至少 一個未修整表面施以一第二雷射輻射,該第二雷射輻射的強度低於該第一雷射輻射。
  14. 依據申請專利範圍第7項之方法,其中黏接步驟包含:加熱該絕緣基板以及該施體半導體晶片的至少一者;促使該絕緣基板直接或間接地接觸該施體半導體晶片之該剝離層;以及施加一電壓電位橫跨該絕緣基板與該施體半導體晶片以引發該黏接步驟。
  15. 依據申請專利範圍第7項之方法,其中該施體半導體晶片由Si、SiGe、SiC、Ge、GaAs、GaP以及InP選取出。
  16. 依據申請專利範圍第7項之方法,其中該施體半導體晶片包含一實質上單晶施體半導體晶片,以及該分離層實質上由該單晶施體半導體晶片材料所形成。
  17. 依據申請專利範圍第7項之方法,其中該施體半導體晶片包含一施體半導體晶片以及一外延半導體層,該外延半導體層位於該施體半導體晶片上,以及該分離層實質上由該外延半導體層所形成。
  18. 依據申請專利範圍第16項之方法,其中該半導體層 的該受損上表面部分包括不想要的氫離子,且某些該不想要的氫離子在該雷射退火步驟後殘留於該半導體層的該經恢復的上表面部分中,且該方法更包括:將一晶質層的該經恢復的表面施以一第二輻射退火處理,以自該半導體層的該經恢復的上表面部分移除該殘留的不想要氫離子,該第二輻射退火處理的強度低於該第一輻射退火處理。
TW96119634A 2006-05-31 2007-05-31 使用輻射退火製造半導體在絕緣體上結構 TWI382470B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80988106P 2006-05-31 2006-05-31
US27629007A 2007-03-21 2007-03-21

Publications (2)

Publication Number Publication Date
TW200818321A TW200818321A (en) 2008-04-16
TWI382470B true TWI382470B (zh) 2013-01-11

Family

ID=44769525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96119634A TWI382470B (zh) 2006-05-31 2007-05-31 使用輻射退火製造半導體在絕緣體上結構

Country Status (1)

Country Link
TW (1) TWI382470B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWM644719U (zh) * 2021-05-14 2023-08-11 日揚科技股份有限公司 非接觸式加工裝置
CN115346891A (zh) 2021-05-14 2022-11-15 日扬科技股份有限公司 整合雷射与微波的退火系统及退火方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528361B1 (en) * 1996-11-20 2003-03-04 Korea Advanced Institute Of Science And Technology Process for preparing a polycrystalline silicon thin film
US20030183876A1 (en) * 2002-03-26 2003-10-02 Yutaka Takafuji Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528361B1 (en) * 1996-11-20 2003-03-04 Korea Advanced Institute Of Science And Technology Process for preparing a polycrystalline silicon thin film
US20030183876A1 (en) * 2002-03-26 2003-10-02 Yutaka Takafuji Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate

Also Published As

Publication number Publication date
TW200818321A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
JP5363977B2 (ja) 照射アニールを用いて作製されたセミコンダクタ・オン・インシュレータ構造
KR100730806B1 (ko) Soi웨이퍼의 제조방법 및 soi 웨이퍼
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
JP5496598B2 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
KR100972213B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
KR20010031923A (ko) 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼
JP2009532872A (ja) 酸素種の除去のため熱処理を用いた接合基板構造体製造のための方法及び構造
US20140235032A1 (en) Method for producing transparent soi wafer
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
KR20150033687A (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
JPH05507390A (ja) 基板の薄化エッチングのための方法
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
KR20080086899A (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
TWI382470B (zh) 使用輻射退火製造半導體在絕緣體上結構
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JP2013080772A (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees