TW201330062A - 用於製備一多層結晶結構之方法及接合結構 - Google Patents

用於製備一多層結晶結構之方法及接合結構 Download PDF

Info

Publication number
TW201330062A
TW201330062A TW102110416A TW102110416A TW201330062A TW 201330062 A TW201330062 A TW 201330062A TW 102110416 A TW102110416 A TW 102110416A TW 102110416 A TW102110416 A TW 102110416A TW 201330062 A TW201330062 A TW 201330062A
Authority
TW
Taiwan
Prior art keywords
layer
donor
group
implanted
bonding
Prior art date
Application number
TW102110416A
Other languages
English (en)
Inventor
Dale A Witte
Jeffrey L Libbert
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Publication of TW201330062A publication Critical patent/TW201330062A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明大體上係關於一種用於製造一多層結晶結構之製程。該製程包含將離子植入至一供體結構、將經植入供體結構接合至一第二結構以形成一接合結構、切割該接合結構及自完工之多層結晶結構移除該供體結構之任何殘餘部分。

Description

用於製備一多層結晶結構之方法及接合結構
本發明大體上係關於一種用於製備一多層結晶結構之製程。
包括具有一裝置品質表面之一裝置層(諸如矽鍺或藍寶石層)及具有不同於該裝置層材料之一晶格結構之一矽基板的多層結構可用於大量不同用途。此等多層結構通常包括具有不同熱膨脹係數之材料之多個層。然而，在此等結構之製造期間，不同熱膨脹率可在加熱該等多層結構時於該等多層結構中產生非常大的應力，此可使該裝置層或基板破裂。此嚴重約束在製造期間可暴露此等不同對之最大溫度。
可以大量方式製作或製造包括接合至一基板之一裝置品質層的多層結構。例如，在一方法中，可藉由直接層轉移而形成該多層結構。在此製程中，一經植入晶圓係直接接合至該基板、經受一低溫退火及經熱及/或機械切割以導致該基板之表面上之一薄但粗糙之層。接著，必須使該粗糙層平滑。可在相對較低溫度下使用一化學機械拋光步驟來完成某種程度之平滑化。然而，化學機械拋光大體不適於實現先進技術之多層結構所需之均勻度，且因此無法令人滿意。熱方法亦可用以薄化及平滑化一晶圓表面；然而，雖然熱方法易於實現薄膜目標厚度、均勻度及平滑度，但該等方法需要將晶圓加熱至 高溫，此損壞由前面所提及應力引起之薄膜之結晶度。
可製作或製造此等多層結構同時解決平滑化問題之另一方法包含將一絕緣體上矽晶圓接合至不同基板且使兩者經受低溫接合強化退火。(參閱(例如)D.V.Singh、L.Shi、K.W.Guarni、P.M.Mooney、S.J.Koester及A.Grill之「Electronic Materials」，2003年第32卷第11期第1339頁)。接著，可將處理晶圓研磨或向下蝕刻至BOX層，且藉由氫氟酸蝕刻而移除BOX層。接著，暴露矽層表面具有與起始絕緣體上矽晶圓相同之厚度，且最後，暴露表面具有類似於一拋光表面之粗糙度且無需化學機械拋光或熱步驟。然而，以此方式製備一多層結構並非沒有問題。例如，因為必須研磨或蝕刻掉整個處理晶圓，所以製程會變得耗時及昂貴。
因此，簡言之，本發明係針對一種用於製備一多層結晶結構之方法。該方法包括將選自由氫、氦及其等之組合組成之群的離子植入至一供體結構中。該供體結構包括一中心軸及一裝置層，該裝置層具有大體垂直於該中心軸之一植入表面及裝置表面及沿軸向方向自該裝置層之該植入表面延伸至該裝置表面之一平均厚度t。該供體結構進一步包括一處理層及一中介層，該中介層沿該供體結構之該中心軸定位且介於該裝置表面與該處理層之間。該等離子被植入至該供體結構中、穿過該植入表面至該裝置層之大於厚度t之一植入深度D1，以在經植入供體結構中形成大體垂直於該軸且定位在該中介層中及/或該處理層中之一損壞層。該方法進一步包括：將經植入供體結構接合至一第二結構以形成一接合結構；沿損壞層切割該供體結構以形成包括該第二結構、該裝置層及殘餘材料之一多層結晶結構，該殘餘材料包括該中介層之至少一部分及視情況包括該處理層之一部分；及自該多層結晶結構移除該殘餘材料。
在另一態樣中，本發明係針對一種用於製備一多層微電裝置之方法。該方法包括提供一微電裝置及將該微電裝置接合至藉由上述製程而形成之該多層結晶結構。
將在下文中部分深一層瞭解及部分指出本發明之其他目的及特徵。
10‧‧‧供體結構
12‧‧‧中心軸
14‧‧‧裝置層
16‧‧‧植入表面
18‧‧‧裝置表面
20‧‧‧處理層
22‧‧‧中介層
24‧‧‧損壞層
26‧‧‧第二結構
28‧‧‧接合表面
30‧‧‧接合結構
32‧‧‧接合介面
34‧‧‧結構
36‧‧‧結構
38‧‧‧某一部分
40‧‧‧殘餘部分
42‧‧‧多層結晶結構
圖1A係包括一裝置層14、一處理層20及一中介層22之一供體結構10之一橫截面示意圖。該處理層20中之虛線24表示出現在其中之一損壞層24。
圖1B係在與圖1A之供體結構接合之前之一第二結構26之一橫截面示意圖。
圖2係由使供體結構(圖1A中所繪示)之裝置層14之表面與第二結構26(圖1B中所繪示)之表面接觸引起之一接合結構30之一橫截面示意圖。
圖3係繪示沿處理層20中之損壞層24分離接合結構30且因此將裝置層14、中介層22及處理層20之一殘餘部分40(其可視情況存在於處理層20上)轉移至第二結構26之一橫截面示意圖。
圖4係本發明之多層結晶結構42之一橫截面示意圖。
對應元件符號指示所有圖式中之對應零件。
根據本發明，已揭示一種用於製造一多層結晶結構之經改良製程。更具體而言，已揭示使用層轉移及化學蝕刻技術提供一種用於更有效率地生產一多層結晶結構之經改良方法。根據本發明，供體結構可為大體包括至少一裝置層、一處理晶圓及佈置於其等之間之一中介層之任何結構。有利地，供體結構之處理晶圓可多次回收利用。在本文中為例示之目的，供體結構係一絕緣體上矽結構。
應注意，在本發明之例示性實施例中，可藉由已知製程而形成用於供體結構之絕緣體上矽結構。此等製程包含(例如)美國專利申請公開案第2007/0041566號及第2007/0117350號(該等案之全文以引用方式併入本文中以用於所有目的)中所述之藉由氧離子植入而形成SOI(Simox)、將一半導體晶圓接合至一氧化處理層及研磨/蝕刻掉該半導體晶圓之一部分(BESOI)或接合及層轉移技術。較佳地，本發明之製程利用晶圓接合及層轉移技術來製備供體結構。因此，下文中將在此等技術之背景下更詳細闡述本發明。然而，應瞭解此係為說明之目的且不應被視為意指限制。應進一步瞭解，在本發明之實踐中，可使用此項技術中熟知之各種設備及製程條件來適當實施此等技術，且在一些例子中，可在不背離本發明之範圍之情況下省略此等技術或使此等技術與其他技術及條件結合。
1.多層結晶結構之形成
可藉由將離子植入至包括一裝置層、一處理層及一中介層之一供體結構中、將該供體結構接合至一第二結構以形成一接合結構、自該裝置層(其保持接合至該第二結構)切割該處理層之一部分或全部及視情況切割該中介層之一部分及視情況自該裝置層蝕刻其餘處理層及/或中介層之一部分或全部來藉此暴露該裝置層而製備本發明之多層結晶結構。在一實施例中，該第一結構(本文中稱為「供體結構」)係一SOI結構，且該第二結構係一藍寶石晶圓。
供體結構提供裝置層給最終多層結晶結構。在下文中，其他基板將被稱為「第二結構」。第二結構可由藍寶石、石英晶體、碳化矽、矽或玻璃組成。在一替代實施例中，在將供體結構接合至第二結構之前，將一定數量之接合層佈置在供體結構或第二結構之至少一者上。
A.供體結構
現參考圖1A，供體結構10包括一中心軸12及一裝置層14，其中該裝置層14包括一植入表面16及一裝置表面18。該植入表面16及裝置表面18係大體垂直於該中心軸12。一平均厚度t沿軸向方向自該裝置層14之該植入表面16延伸至該裝置表面18。供體結構10進一步包括一處理層20及一中介層22，該中介層22沿供體結構10之該中心軸12定位且介於該裝置表面18與該處理層20之間。
裝置層包括適於在生產微電子或光電裝置時使用之任何材料。裝置層通常包括選自由矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁或其等之任何組合組成之群的一材料。在一較佳實施例中，裝置層包括矽。
一般而言，裝置層具有適於在生產微電子或光電裝置時使用之一平均厚度t；然而在不背離本發明之範圍之情況下，裝置層可具有大於通常所使用厚度之一厚度。一般地，裝置層具有至少約20奈米(通常至少約90奈米)之一平均厚度t，且可具有自約20奈米至約500奈米之一厚度t。
中介層可為能夠黏著至裝置層與處理層兩者且可藉由離子植入而被滲透之任何材料。通常，中介層係一介電層且包括選自由二氧化矽及氮化矽組成之群的一材料。一般而言，中介層具有至少約10奈米(通常至少約500奈米)之一平均厚度。
處理層可為可將一中介層沈積在其上之任何材料。在本發明之一些實施例中，將離子植入至處理層中。在此等實施例中，處理層包括適於離子植入之一材料且能夠藉由此項技術中已知之離子植入及層離技術而切割。通常，處理層包括選自由矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群的一材料。
一般而言，在不背離本發明之範圍之情況下，處理層可具有能夠 提供足以允許裝置層、中介層之至少一部分及視情況處理層之一部分層離之結構完整性的任何厚度。一般而言，處理層可具有至少約100微米(通常至少約200微米)之一平均厚度，且可具有自約100微米至約900微米或甚至自約500微米至約800微米之一厚度。
在一些實施例中，供體結構10可進一步包含在將離子植入至供體結構10中之前或之後及/或在將供體結構10接合至第二結構26之前形成於植入表面16上之一接合層，諸如氧化層、經沈積氧化物、TEOS、CVD氮化物或有機黏著劑。替代地或另外，一接合層可在接合之前形成於第二結構上。施加該接合層提供介於供體結構10與第二結構26之間之一接合介面，以防止形成可在供體結構10與第二結構26之直接接合期間發生之介面間隙。雖然未必需要，但當存在時，接合層可具有至少10奈米之一平均厚度，且可具有至少約1微米、至少約3微米或更大之一平均厚度。
應注意，此項技術中大體已知之任何技術均可用以形成供體結構。例如，可使用一層轉移製程、一背面蝕刻製程或一SIMOX製程來形成供體結構。
應進一步注意，以上所闡述之範圍及最小厚度值並非嚴格限制本發明，只要厚度足以執行藉由前面所提及製程之任一者而將裝置層轉移至第二結構。
再參考圖1A，將離子(諸如氫及/或氦離子)植入穿過植入表面16達一大致均勻深度。在例示性實施例中，將該等離子植入穿過植入表面16且至處理層20中達一植入深度D1，其中D1大於裝置層與中介層之組合厚度。然而，在另一實施例中，可將該等離子植入穿過植入表面16且至中介層22中，使得該等離子不會到達處理層。應注意，在其中在植入發生前將一接合層沈積在植入表面上之實施例中，可增加植入深度D1以補償接合層之增加厚度。離子植入界定其中植入 該等離子之層中之一損壞層24。在例示性實施例中，如圖1A中所示，離子植入界定處理層20內之一損壞層24。
一般而言，將離子植入至足以確保在一後續接合及切割製程時令人滿意的轉移裝置層14之一平均深度。較佳地，使植入深度最小化以減少與裝置層一起轉移之處理層20及/或中介層之數量。一般而言，根據裝置層及中介層之厚度而將離子植入至植入表面下方達至少約200埃或甚至至少約1微米之一深度。在一些實施例中，可將離子植入至至少約20奈米、通常至少約90奈米、至少約250奈米或甚至至少約500奈米之一深度。然而應注意，可在不背離本發明之範圍之情況下使用更大植入深度，這是因為該等深度僅增加切割後將必須被移除以露出裝置層之中介層及/或處理層之數量。如此，可較佳地將離子植入至自約200埃至約1微米或甚至自約20奈米至約500奈米之一深度。
可使用此項技術中已知之方式來實現離子植入。例如，可以根據美國專利第6,790,747號(該案之全文以引用方式併入本文中)之製程之一方式實現植入。在一些實施例中，(例如)至少約10千電子伏特、至少約20千電子伏特、至少約80千電子伏特或至少約120千電子伏特之一能量可用以植入一劑量為每平方厘米至少約1×1016個離子、每平方厘米至少約2×1016個離子、每平方厘米至少約1×1017個離子或甚至每平方厘米至少約2×1017個離子之氫。通常，所植入氫之濃度可為自每平方厘米約2×1016個離子至每平方厘米約6×1016個離子。應注意，在不背離本發明之範圍之情況下，氫可被植入為H2 +或替代地為H+。
在其他實施例中，(例如)至少約10千電子伏特、至少約20千電子伏特、或至少約30千電子伏特、至少約50千電子伏特、至少約80千電子伏特或甚至至少約120千電子伏特之一能量可用以植入一劑量 為每平方厘米至少約5×1015個離子、每平方厘米至少約1×1016個離子、每平方厘米至少約5×1016個離子或甚至每平方厘米至少約1×1017個離子之氦。通常，所植入氦之濃度可為自每平方厘米約1×1016個離子至每平方厘米約3×1016個離子。
在其他實施例中，植入氫與氦離子兩者。應注意，氫與氦兩者之組合植入可同時或相繼進行，且在植入氦之前植入氫或替代地在植入氫之前植入氦。較佳地，相繼植入氫及氦且首先植入氦，使用至少約10千電子伏特、至少約20千電子伏特、或至少約30千電子伏特、至少約50千電子伏特、至少約80千電子伏特或甚至至少約120千電子伏特來植入一劑量為每平方厘米至少約5×1015個離子、每平方厘米至少約1×1016個離子、每平方厘米至少約5×1016個離子或甚至每平方厘米至少約1×1017個離子之氦，且接著以與氦大致相同之深度植入氫，使用至少約10千電子伏特、至少約20千電子伏特、或至少約30千電子伏特、至少約50千電子伏特、至少約80千電子伏特或甚至至少約120千電子伏特來植入一劑量為每平方厘米至少約5×1015個離子、每平方厘米至少約1×1016個離子、每平方厘米至少約5×1016個離子或甚至每平方厘米至少約1×1017個離子之氫。例如在一實施例中，使用約36千電子伏特來將每平方厘米約1×1016個He+離子植入至供體結構中，此後以約48千電子伏特將每平方厘米約0.5×1016個H2 +離子植入至供體結構中，或替代地，以約24千電子伏特將每平方厘米約1×1016個H+離子植入至供體結構中。執行將離子植入至供體結構中所需之特定數量能量取決於所選擇(若干)離子之類型及形式、材料(離子係植入穿過該材料且至該材料中)之晶體結構及期望之植入深度。應注意，可在適於此植入之任何溫度下實施植入。然而，通常可在室溫下實施植入。在此應進一步注意，所謂之植入溫度係全球溫度且由於離子植入之性質而可在離子束之實際所在地發生局部 溫度峰值。
在執行植入之後，可熱處理供體結構10以開始在損壞層24處形成一切割平面。例如，可在自約150℃至約375℃之一溫度下熱處理供體結構自約1小時至約100小時之一時段。在一替代實施例中，如下文所述，此熱處理可與在將供體結構10接合至第二結構26後所執行之一熱處理結合，以便同時強化供體結構10與第二結構26之間之接合及開始在損壞層24處形成該切割平面。
B.處理晶圓結構
現參考圖1B，第二結構26包括具有一接合表面28之一單一晶圓或一多層晶圓。在例示性實施例中，如圖1B中所示，第二結構26係一單一晶圓。第二結構26可由選自由藍寶石、石英晶體、玻璃、碳化矽、矽、氮化鎵、氮化鋁、氮化鎵鋁或其等之任何組合組成之群的一材料組成。在一較佳實施例中，第二結構26包括一藍寶石晶圓。
C.裝置層之晶圓接合及轉移
在已製備或選擇供體結構10及第二結構26之後，形成最終多層結晶結構包括將供體結構10之裝置層14轉移至第二結構26上。一般而言，藉由使裝置層14之植入表面16與第二結構26之接合表面28接觸而實現此轉移，以形成具有介於該兩個表面之間之一接合介面32的一單一接合結構30，且接著沿順著損壞層24所形成之切割平面切割或分離該接合結構。
在接合之前，植入表面16及/或接合表面28可視情況經歷清洗、一短暫蝕刻及/或平面化以使用此項技術中已知之技術來製備用於接合之此等表面。在不受限於一特定理論之情況下，一般認為接合前之兩個表面之品質將直接影響所得接合介面之品質或強度。
替代地或除進一步調節植入表面16及/或接合表面28外，可在將供體結構接合至第二結構之前在植入表面及/或接合表面上形成一接 合層。應注意，當在供體結構上形成一接合層時，可在植入步驟之前或之後執行此形成。該接合層可包括適於將供體結構接合至第二結構之任何材料，包含(例如)氧化層(諸如二氧化矽)、氮化矽、經沈積氧化物(諸如TEOS)及接合黏著劑。在不受限於一特定理論之情況下，包含該接合層提供介於供體結構10與第二結構26之間之一接合介面，以防止形成可在供體結構10與第二結構26之直接接合期間發生之介面間隙。熱氧化物生長溫度可在自至少約800℃至約1100℃範圍內，且該接合層之厚度通常在自約10奈米至約200奈米範圍內。生長該接合層之大氣通常包括用於乾式氧化之氧氣、氮氣、氬氣及/或其等之混合物及用於濕式氧化之水蒸氣。通常，在低溫(即：自約400℃至約600℃)下沈積經CVD沈積之氧化物。此外，可在室溫或稍高溫度下施加一些接合黏著劑達至少1微米之一厚度，且接著在約200℃之溫度下烘焙或固化該等接合黏著劑。
表面之粗糙度係定量量測表面品質之一方式，且較低表面粗糙度值對應於一較高品質表面。因此，裝置層14之植入表面16及/或第二結構26之接合表面28可經歷處理以減小表面粗糙度。例如，在一實施例中，表面粗糙度小於約5埃。可在接合之前藉由清洗及/或平面化而實現此減小之RMS值。可根據一濕式化學清洗程序(諸如一親水性表面製備過程)而實施清洗。一常見親水性表面製備過程係RCA SC1清洗製程，其中在約60℃下用含有比率為(例如)1：4：20之氫氧化銨、過氧化氫及水的一溶液使該等表面接觸約10分鐘，接著為一去離子水沖洗及旋乾。可使用化學機械拋光(CMP)技術來實施平面化。此外，該等表面之一或兩者可在一濕式清洗製程之前、之後或取代一濕式清洗製程經受一電漿活化以增加所得接合強度。電漿環境可包含(例如)氧、氨、氬、氮、二硼或磷化氫。在一較佳實施例中，電漿活化環境係選自由氮、氧及其等之組合組成之群。
現參考圖2，藉由使裝置層14之植入表面16與第二結構26之接合表面28結合在一起以形成一接合介面32而將供體結構10接合至第二結構26。一般而言，可使用此項技術中已知之基本上任何技術來實現晶圓接合，只要用以實現該接合介面之形成的能量足以確保在後續處理(諸如因切割或分離之層轉移)期間維持該接合介面之完整性。然而，通常藉由在室溫下使裝置層之表面與第二結構接觸而實現晶圓接合，接著為一時段之低溫退火以足夠產生具有大於每平方米約500兆焦、每平方米約750兆焦、每平方米約1000兆焦或更大之一接合強度的一接合介面。為實現此等接合強度值，通常在至少約200℃、300℃、400℃或甚至500℃之溫度下進行至少約5分鐘、30分鐘、60分鐘或甚至300分鐘之一時段的加熱。如上文所註釋，在一實施例中，除在上述接合之前熱處理供體結構10外可執行此低溫熱退火，或可執行此低溫熱退化以取代在上述接合之前熱處理供體結構10。在其中在接合之前未使供體結構10熱退火之一實施例中，接合結構30之低溫熱退火促進接合介面之強化以及沿損壞層24定位之切割平面之形成。
現參考圖3，在已形成接合介面32之後，所得接合結構30經受足以沿處理層20內之損壞層24誘發一破裂之條件。一般而言，可使用此項技術中已知之技術(諸如藉由一機械或熱切割)來實現此破裂。然而，通常藉由在一高溫下使接合結構退火一時段以誘發破裂而實現破裂。例如，退火溫度可為至少約200℃、至少約250℃或更高。在一些實施例中，甚至可在至少約350℃、450℃、550℃、650℃或甚至750℃之溫度下(通常在自約200℃至約750℃之溫度下，且更通常地自約200℃至約400℃)實施退火。然而應注意，由於各種涉及材料(例如矽及藍寶石)之不同熱膨脹係數，所以通常較佳地在由供體材料與處理層之間之熱失配引起之更低溫下實施前面所提及之退火。如 此，較佳地可使用自約200℃至約300℃之一退火溫度來實施退火。在至少約5分鐘、30分鐘、60分鐘或甚至300分鐘之一時段內執行退火。更高退火溫度將需要更短退火時間，且反之亦然。可在一周圍或惰性氣體(例如氬氣或氮氣)中進行退火步驟。
在一較佳實施例中，分離(即：沿處理層20內之損壞層24使結構破裂)包含單獨地或除退火製程之外又施加機械力。施加此一機械力之實際方式對本發明並非至關重要；即：可採用施加一機械力以在一半導體結構中誘發分離之任何已知方法，只要避免實質損壞裝置層。
再參考圖3，在分離之後形成兩個結構(34及36)。若沿處理層20中之損壞層24發生接合結構30之分離，且切割平面不與接合介面32重合但存在於處理層20中，則處理層之一部分係兩個結構之部分(即：處理層之一部分與中介層22及裝置層14一起轉移)。在例示性實施例中，結構34包括處理層20之某一部分38。結構36包括第二結構26、裝置層14、中介層22及該結構表面上之處理層20之一殘餘部分40。在一替代實施例中，其中將離子植入至一深度以便完全在中介層內形成損壞層，結構34包括整個處理層及視情況包括中介層之一部分，且結構36包括第二結構26、裝置層14及中介層22之全部或一部分。
當存在時，處理層20之殘餘部分40具有約等於將離子植入至處理層20中所達之深度的一厚度(T)。因此，此厚度(T)通常大於約10奈米。例如，在一些例子中，殘餘層可視情況為至少約20奈米、50奈米、75奈米、100奈米、200奈米厚或更厚。較佳地，該厚度(T)足以避免在分離後損壞裝置層14；例如，在一較佳實施例中，殘餘部分係介於約20奈米至約200奈米厚。
2.在層轉移之後完成多層結晶結構
A.殘餘處理層之移除
根據本發明且參考圖3及圖4，在已將裝置層14、中介層22之至少一部分及視情況處理層20之一殘餘部分40轉移至第二結構26以形成接合結構30之後，接合結構30經受另外處理以於其上產生具有用於裝置製作之期望特徵的一多層結晶結構。例如，若存在處理層20之一殘餘部分40，則接合結構30可經受一或多個處理步驟以移除此殘餘部分及中介層22。雖然可使用此項技術中已知之基本上任何技術，但較佳地經由蝕刻而移除殘餘部分40及中介層22。可根據各種因素而選擇蝕刻組合物，包含處理層20之殘餘部分40之組分、中介層22之組分及蝕刻劑之選擇。在一實施例中，使用一蝕刻劑(包括NH4OH、H2O2及H2O)經由一濕式蝕刻製程而移除處理層20之整個殘餘部分40及大致整個中介層22。熟習此項技術者大體已知此蝕刻劑，且其通常被稱為「SC1」溶液。通常，在自約50℃至約80℃之一溫度下實施此一蝕刻製程，且此一蝕刻之時段取決於待移除層之厚度、SC1組合物之確切組分及執行蝕刻之溫度。在另一實施例中，KOH溶液可用以移除處理層，且HF溶液可用以移除中介層。有利地，HF溶液將移除中介層且不使裝置層表面粗糙。在又一實施例中，SC1溶液係用以移除處理層，且HF溶液係用以移除中介層。
如圖4中所示，最終多層結晶結構42包括第二結構26及裝置層14。在一較佳實施例中，最終多層結晶結構42包括一藍寶石層及接合至該藍寶石層之一矽層。
3.多層結晶結構
根據本發明所製備之多層結晶結構可具有介於約300微米至約800微米厚之一大致均勻厚度。較佳地，在此等或其他實施例中，裝置層具有自約20奈米至約200奈米之一厚度，且第二結構具有自約300微米至約800微米之一厚度。
根據本發明所製造之多層結晶結構可用在各種技術中。例如，本 發明之多層結晶結構係適用於製造一多層微電裝置(包括一微電裝置及本發明之多層結晶結構)。適合微電裝置包含(但不限於)電晶體及天線結構。
10‧‧‧供體結構
12‧‧‧中心軸
14‧‧‧裝置層
16‧‧‧植入表面
18‧‧‧裝置表面
20‧‧‧處理層
22‧‧‧中介層
24‧‧‧損壞層
26‧‧‧第二結構
28‧‧‧接合表面

Claims (54)

  1. 一種用於製備一多層結晶結構之方法，該方法包括：將選自由氫、氦及其等之組合組成之群的離子植入至一供體結構中，其中該供體結構包括一中心軸、具有一般垂直於該中心軸之一植入表面及裝置表面及沿軸向方向自該植入表面延伸至該裝置表面之一平均厚度t的一裝置層、一處理層及沿該供體結構之該中心軸定位且介於該裝置表面與該處理層之間之一中介層，該中介層係一介電層，其中該等離子被植入至該供體結構、穿過該植入表面而至該裝置層達大於該厚度t之一植入深度D1，以在經植入供體結構中形成一般垂直於該軸且定位在該中介層中及/或該處理層中之一損壞層；將該經植入供體結構接合至一第二結構以形成一接合結構；沿該損壞層切割該供體結構以形成包括該第二結構、該裝置層及殘餘材料之一多層結晶結構，該殘餘材料包括該中介層之至少一部分及視情況包括該處理層之一部分；及自該多層結晶結構移除該殘餘材料。
  2. 如請求項1之方法，其中使用至少約10千電子伏特之一植入能量來植入該等離子。
  3. 如請求項1之方法，其中將每平方厘米至少約1×1016個離子植入至該供體結構中。
  4. 如請求項1之方法，其進一步包括熱處理該經植入供體結構以開始形成一切割平面。
  5. 如請求項4之方法，其中熱處理該經植入供體結構包括在自約150℃至約300℃之一溫度下將經植入供體結構加熱約1小時至約100小時之一時段。
  6. 如請求項1之方法，其中將該經植入供體結構接合至一第二結構包括熱處理該接合結構以強化該供體結構與該第二結構之間之接合並形成該損壞層。
  7. 如請求項6之方法，其中熱處理該接合結構包括使該接合結構經受一低溫熱退火。
  8. 如請求項6之方法，其中該低溫熱退火包括在自約150℃至約600℃之一溫度下將該多層結晶結構加熱約1分鐘至約100小時之一時段。
  9. 如請求項1之方法，其中該裝置層包括選自由矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群的一材料。
  10. 如請求項1之方法，其中該中介層包括選自由二氧化矽及氮化矽組成之群的一材料。
  11. 如請求項1之方法，其中該處理層包括可分裂之一材料。
  12. 如請求項11之方法，其中該處理層包括選自由矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群的一材料。
  13. 如請求項1之方法，其中該第二結構係選自由藍寶石、石英晶體、玻璃、碳化矽、矽、氮化鎵、氮化鋁、氮化鎵鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群。
  14. 如請求項1之方法，其中植入該供體結構包括將選自由氦及氫組成之群的原子植入穿過該裝置層且至該供體結構之該中介層中。
  15. 如請求項1之方法，其中將該等離子植入至至少約200埃之深度D1。
  16. 如請求項1之方法，其中該第二結構包括選自由藍寶石組成之群的一材料。
  17. 如請求項1之方法，其中該第二結構包括一多層基板。
  18. 如請求項1之方法，其中該方法進一步包括在將該供體結構接合至該第二結構之前於該第二結構及該裝置層之至少一者上沈積或生長一接合層。
  19. 如請求項1之方法，其中該接合結構係由該供體結構及該第二結構組成。
  20. 如請求項1之方法，其進一步包括藉由將一處理晶圓接合至一供體晶圓以形成一接合的晶圓對及將該供體晶圓之一層轉移至該處理晶圓而形成該供體結構。
  21. 如請求項20之方法，其中該供體晶圓經切割以將該供體晶圓之該層轉移至該處理晶圓。
  22. 一種用於製備一多層結晶結構之方法，該方法包括：將選自由氫、氦及其等之組合組成之群的離子植入至具有一中心軸之一供體結構中，其中該供體結構係由一裝置層、一處理層及一中介層所組成，該裝置層具有一般垂直於該中心軸之一植入表面及裝置表面及沿軸向方向自該植入表面延伸至該裝置層之該裝置表面之一平均厚度t，該中介層係沿該供體結構之該中心軸定位且介於該裝置表面與該處理層之間，其中該等離子被植入至該供體結構、穿過該植入表面而至該裝置層達大於該厚度t之一植入深度D1，以在經植入供體結構中形成一般垂直於該軸且定位在該中介層中及/或該處理層中之一損壞層；將該經植入供體結構接合至一第二結構以形成一接合結構；沿該損壞層切割該供體結構以形成包括該第二結構、該裝置層及殘餘材料之一多層結晶結構，該殘餘材料包括該中介層之至少一部分及視情況包括該處理層之一部分；及自該多層結晶結構移除該殘餘材料。
  23. 如請求項22之方法，其進一步包括熱處理該經植入供體結構以開始形成一切割平面。
  24. 如請求項23之方法，其中熱處理該經植入供體結構包括在自約150℃至約300℃之一溫度下將經植入供體結構加熱約1小時至約100小時之一時段。
  25. 如請求項22之方法，其中將該經植入供體結構接合至一第二結構包括熱處理該接合結構以強化該供體結構與該第二結構之間之接合並形成該損壞層。
  26. 如請求項25之方法，其中熱處理該接合結構包括使該接合結構經受一低溫熱退火。
  27. 如請求項22之方法，其中該裝置層包括選自由矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群的一材料。
  28. 如請求項22之方法，其中該中介層係一介電層。
  29. 如請求項22之方法，其中該中介層包括選自由二氧化矽及氮化矽組成之群的一材料。
  30. 如請求項22之方法，其中該處理層包括可分裂之一材料。
  31. 如請求項30之方法，其中該處理層包括選自由矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群的一材料。
  32. 如請求項22之方法，其中該第二結構係選自由藍寶石、石英晶體、玻璃、碳化矽、矽、氮化鎵、氮化鋁、氮化鎵鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群。
  33. 如請求項22之方法，其中植入該供體結構包括將選自由氦及氫組成之群的原子植入穿過該裝置層且至該供體結構之該中介層中。
  34. 如請求項22之方法，其中將該等離子植入至至少約200埃之深度 D1。
  35. 如請求項22之方法，其中該第二結構包括選自由藍寶石組成之群的一材料。
  36. 如請求項22之方法，其中該第二結構包括一多層基板。
  37. 如請求項22之方法，其中該方法進一步包括在將該供體結構接合至該第二結構之前於該第二結構及該裝置層之至少一者上沈積或生長一接合層。
  38. 如請求項22之方法，其中該接合結構係由該供體結構及該第二結構組成。
  39. 如請求項22之方法，其進一步包括藉由將一處理晶圓接合至一供體晶圓以形成一接合的晶圓對及將該供體晶圓之一層轉移至該處理晶圓而形成該供體結構。
  40. 如請求項22之方法，其中該供體晶圓經切割以將該供體晶圓之該層轉移至該處理晶圓。
  41. 一種用於製備一多層結晶結構之接合結構，該接合結構包括：一供體結構，其包括一中心軸、具有一般垂直於該中心軸之一植入表面及裝置表面及沿軸向方向自該植入表面延伸至該裝置表面之一平均厚度t的一裝置層、一處理層及沿該供體結構之該中心軸定位且介於該裝置表面與該處理層之間之一介電層，一損壞層係一般垂直於該軸且定位在介電層中及/或該處理層中；及接合至該供體結構之一第二結構。
  42. 如請求項41之接合結構，其中該損壞層包括離子。
  43. 如請求項41之接合結構，其中該裝置層包括選自由矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群的一材料。
  44. 如請求項41之接合結構，其中該介電層係選自由二氧化矽及氮化 矽組成之群。
  45. 如請求項41之接合結構，其中該處理層包括選自由矽、碳化矽、藍寶石、鍺、矽鍺、氮化鎵、氮化鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群的一材料。
  46. 如請求項41之接合結構，其中該第二結構係選自由藍寶石、石英晶體、玻璃、碳化矽、矽、氮化鎵、氮化鋁、氮化鎵鋁、砷化鎵、砷化銦鎵或其等之任何組合組成之群。
  47. 如請求項41之接合結構，其中該第二結構包括選自由藍寶石組成之群的一材料。
  48. 如請求項41之接合結構，其中該第二結構包括一多層基板。
  49. 如請求項41之接合結構，其包括插入在該供體結構與該第二結構之間之一接合層。
  50. 如請求項41之接合結構，其中該接合結構本質上由該供體結構及該第二結構所組成。
  51. 如請求項41之接合結構，其中該供體結構係一絕緣層上矽(silicon-on-insulator)之結構。
  52. 如請求項41之接合結構，其中該損壞層係定位於該中介層中。
  53. 如請求項41之接合結構，其中該損壞層係定位於該處理層中。
  54. 如請求項41之接合結構，其中該損壞層係位於自該植入表面起一深度D1處，D1係至少約200埃。
TW102110416A 2009-12-30 2010-12-29 用於製備一多層結晶結構之方法及接合結構 TW201330062A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US29096109P 2009-12-30 2009-12-30

Publications (1)

Publication Number Publication Date
TW201330062A true TW201330062A (zh) 2013-07-16

Family

ID=43587555

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102110416A TW201330062A (zh) 2009-12-30 2010-12-29 用於製備一多層結晶結構之方法及接合結構
TW099146704A TWI430339B (zh) 2009-12-30 2010-12-29 用於製備一多層結晶結構之方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099146704A TWI430339B (zh) 2009-12-30 2010-12-29 用於製備一多層結晶結構之方法

Country Status (8)

Country Link
US (2) US8367519B2 (zh)
EP (2) EP2733735A3 (zh)
JP (2) JP5591949B2 (zh)
KR (1) KR20120117843A (zh)
CN (1) CN103026460A (zh)
SG (1) SG181986A1 (zh)
TW (2) TW201330062A (zh)
WO (1) WO2011082079A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509681B (zh) * 2013-11-15 2015-11-21 All Ring Tech Co Ltd Method and apparatus for processing on wafers

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
JP6024400B2 (ja) * 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
US9496128B1 (en) 2015-10-15 2016-11-15 International Business Machines Corporation Controlled spalling utilizing vaporizable release layers
KR102562239B1 (ko) 2018-04-27 2023-07-31 글로벌웨이퍼스 씨오., 엘티디. 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US7076042B1 (en) 2000-09-06 2006-07-11 Cisco Technology, Inc. Processing a subscriber call in a telecommunications network
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6686630B2 (en) * 2001-02-07 2004-02-03 International Business Machines Corporation Damascene double-gate MOSFET structure and its fabrication method
US6897084B2 (en) 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US6930375B2 (en) 2001-06-22 2005-08-16 Memc Electronic Materials, Inc. Silicon on insulator structure having an epitaxial layer and intrinsic gettering
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6833322B2 (en) 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
CN100483666C (zh) 2003-01-07 2009-04-29 S.O.I.Tec绝缘体上硅技术公司 施主晶片以及重复利用晶片的方法和剥离有用层的方法
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
FR2876841B1 (fr) * 2004-10-19 2007-04-13 Commissariat Energie Atomique Procede de realisation de multicouches sur un substrat
DE102004054564B4 (de) * 2004-11-11 2008-11-27 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20070117350A1 (en) 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
EP1763069B1 (en) 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
FR2913528B1 (fr) * 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
FR2917235B1 (fr) * 2007-06-06 2010-09-03 Soitec Silicon On Insulator Procede de realisation de composants hybrides.
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
SG159484A1 (en) * 2008-09-05 2010-03-30 Semiconductor Energy Lab Method of manufacturing soi substrate
JP5364345B2 (ja) * 2008-11-12 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509681B (zh) * 2013-11-15 2015-11-21 All Ring Tech Co Ltd Method and apparatus for processing on wafers

Also Published As

Publication number Publication date
US20110159665A1 (en) 2011-06-30
US8367519B2 (en) 2013-02-05
EP2733735A2 (en) 2014-05-21
KR20120117843A (ko) 2012-10-24
EP2519965B1 (en) 2014-10-01
JP2013175787A (ja) 2013-09-05
SG181986A1 (en) 2012-08-30
TWI430339B (zh) 2014-03-11
EP2519965A1 (en) 2012-11-07
EP2733735A3 (en) 2014-07-23
CN103026460A (zh) 2013-04-03
JP5591949B2 (ja) 2014-09-17
TW201140662A (en) 2011-11-16
WO2011082079A1 (en) 2011-07-07
JP2013516767A (ja) 2013-05-13
US20130137241A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
TWI430339B (zh) 用於製備一多層結晶結構之方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
US8772132B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
TWI711118B (zh) 用於製作應變式絕緣體上半導體底材之方法
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP2013089722A (ja) 透明ｓｏｉウェーハの製造方法
JP2013516767A5 (zh)
US20120280367A1 (en) Method for manufacturing a semiconductor substrate
JP2006527480A (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP2008532328A (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
US20230073003A1 (en) Method for preparing the remainder of a donor substrate, substrate produced by said method, and use of such a substrate
TWI836169B (zh) 用於接合兩個半導體底材的方法
TW202347608A (zh) 用於製作雙重絕緣體上半導體結構之方法