JP2014201468A - エピタキシャルシリコンウェーハおよびその製造方法 - Google Patents
エピタキシャルシリコンウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2014201468A JP2014201468A JP2013077411A JP2013077411A JP2014201468A JP 2014201468 A JP2014201468 A JP 2014201468A JP 2013077411 A JP2013077411 A JP 2013077411A JP 2013077411 A JP2013077411 A JP 2013077411A JP 2014201468 A JP2014201468 A JP 2014201468A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- epitaxial
- silicon single
- silicon wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 119
- 239000010703 silicon Substances 0.000 title claims abstract description 119
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 75
- 239000001301 oxygen Substances 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 69
- 239000013078 crystal Substances 0.000 claims abstract description 68
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 50
- 238000001556 precipitation Methods 0.000 claims description 30
- 229910052757 nitrogen Inorganic materials 0.000 claims description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 24
- 229910052799 carbon Inorganic materials 0.000 claims description 24
- 230000008646 thermal stress Effects 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000005247 gettering Methods 0.000 abstract description 29
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 230000007547 defect Effects 0.000 abstract description 18
- 239000002245 particle Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 81
- 239000002244 precipitate Substances 0.000 description 27
- 239000000758 substrate Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910001385 heavy metal Inorganic materials 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
- C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】このエピタキシャルシリコンウェーハは、チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が300mm以上であり、育成時にシリコン単結晶の各部を800℃から600℃まで降温させる所要時間を、450分以下とされたものであり、格子間酸素濃度が、1.5×1018〜2.2×1018atoms/cm3(old ASTM)であり、前記切り出されたシリコンウェーハの全面が、COP領域からなり、エピタキシャルウェーハのバルク部の1000℃×16時間の熱処理後のBMD密度が、1×104/cm2以下である。
【選択図】なし
Description
本発明の他の目的は、半導体デバイスの製造プロセスにおける熱プロセスが低温熱プロセスであっても、十分なゲッタリング能力が得られるとともに、エピタキシャル欠陥が生じないエピタキシャルシリコンウェーハの製造方法を提供することである。
(1)チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が300mm以上で、表面にエピタキシャル層が形成されたエピタキシャルシリコンウェーハであって、
育成時に前記シリコン単結晶の各部を800℃から600℃まで降温させる所要時間を450分以下とされたものであり、
格子間酸素濃度が、1.5×1018〜2.2×1018atoms/cm3(old ASTM)であり、
窒素濃度が、1×1013atoms/cm3以下であり、
炭素濃度が、1×1016atoms/cm3以下であり、
前記切り出されたシリコンウェーハの全面が、COP領域からなり、
前記エピタキシャルウェーハのバルク部のBMD密度が、1000℃×16時間の熱処理後に、1×104/cm2以下であることを特徴とするエピタキシャルシリコンウェーハ。
(2)1000℃以下で熱処理し、その後、最高到達温度が1200℃のフラッシュランプアニールによる熱応力負荷試験を行った後、ライトエッチングを行っても転位エッチピットが発生しないことを特徴とする上記(1)に記載のエピタキシャルシリコンウェーハ。
(3)上記(1)に記載のエピタキシャルシリコンウェーハの製造方法であって、
チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の800℃から600℃まで降温させる所要時間を450分以下とする工程と、
前記シリコン単結晶外周部のOSF−ring領域を除去する工程と、
OSF−ring領域を除去した前記シリコン単結晶から、直径が300mm以上のシリコンウェーハを切り出す工程と、
前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含み、
前記シリコン単結晶を育成する工程は、当該シリコン単結晶の中心軸から少なくとも半径150mm内の領域がCOP領域のみになるようにして、シリコン単結晶の育成を行う工程を含み、
前記OSF−ringを除去する工程は、シリコン単結晶の径方向に関してCOP領域のみが残るように、OSF−ring領域を除去する工程を含むことを特徴とするエピタキシャルシリコンウェーハの製造方法。
(4)前記エピタキシャル層を形成する工程は、酸素析出核を減少させるように、当該シリコンウェーハを加熱する工程を含むことを特徴とする上記(3)に記載のエピタキシャルシリコンウェーハの製造方法。
チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の800℃から600℃まで降温させる所要時間を450分以下とする工程と、
前記シリコン単結晶外周部のOSF−ring領域を除去する工程と、
OSF−ring領域を除去した前記シリコン単結晶から、直径が300mm以上のシリコンウェーハを切り出す工程と、
前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含む。
表1に示すエピタキシャルシリコンウェーハのサンプルを作製した。これらのサンプルは、いずれも、チョクラルスキー法により育成されたシリコン単結晶から切り出したウェーハに後述の処理をして得たものである。
第2ステップ:900℃で20分保持
第3ステップ:825℃で30分保持
第4ステップ:725℃で100分保持
表2に、OSF−ring領域を含まないサンプルと、OSF−ring領域を含むサンプルとについて、熱応力負荷試験の結果を示す。OSF−ring領域を含まないサンプルとして、表2に示す通り、実施例1で説明したサンプル3を採用した。
Claims (4)
- チョクラルスキー法により育成されたシリコン単結晶から切り出され、直径が300mm以上で、表面にエピタキシャル層が形成されたエピタキシャルシリコンウェーハであって、
育成時に前記シリコン単結晶の各部を800℃から600℃まで降温させる所要時間を、450分以下とされたものであり、
格子間酸素濃度が、1.5×1018〜2.2×1018atoms/cm3(old ASTM)であり、
窒素濃度が、1×1013atoms/cm3以下であり、
炭素濃度が、1×1016atoms/cm3以下であり、
前記切り出されたシリコンウェーハの全面が、COP領域からなり、
前記エピタキシャルウェーハのバルク部のBMD密度が、1000℃×16時間の熱処理後に、1×104/cm2以下であることを特徴とするエピタキシャルシリコンウェーハ。 - 1000℃以下で熱処理し、その後、最高到達温度が1200℃のフラッシュランプアニールによる熱応力負荷試験を行った後、ライトエッチングを行っても転位エッチピットが発生しないことを特徴とする請求項1に記載のエピタキシャルシリコンウェーハ。
- 請求項1に記載のエピタキシャルシリコンウェーハの製造方法であって、
チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の800℃から600℃まで降温させる所要時間を450分以下とする工程と、
前記シリコン単結晶外周部のOSF−ring領域を除去する工程と、
OSF−ring領域を除去した前記シリコン単結晶から、直径が300mm以上のシリコンウェーハを切り出す工程と、
前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含み、
前記シリコン単結晶を育成する工程は、当該シリコン単結晶の中心軸から少なくとも半径150mm内の領域がCOP領域のみになるようにして、シリコン単結晶の育成を行う工程を含み、
前記OSF−ringを除去する工程は、シリコン単結晶の径方向に関してCOP領域のみが残るように、OSF−ring領域を除去する工程を含むことを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 前記エピタキシャル層を形成する工程は、酸素析出核を減少させるように、当該シリコンウェーハを加熱する工程を含むことを特徴とする請求項3に記載のエピタキシャルシリコンウェーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013077411A JP6260100B2 (ja) | 2013-04-03 | 2013-04-03 | エピタキシャルシリコンウェーハの製造方法 |
US14/781,709 US9412622B2 (en) | 2013-04-03 | 2013-10-09 | Epitaxial silicon wafer and method for manufacturing same |
PCT/JP2013/006021 WO2014162373A1 (ja) | 2013-04-03 | 2013-10-09 | エピタキシャルシリコンウェーハおよびその製造方法 |
KR1020157020736A KR101632936B1 (ko) | 2013-04-03 | 2013-10-09 | 에피택셜 실리콘 웨이퍼 및 그의 제조 방법 |
SG11201506429SA SG11201506429SA (en) | 2013-04-03 | 2013-10-09 | Epitaxial silicon wafer and method for manufacturing same |
CN201380074767.2A CN105026624B (zh) | 2013-04-03 | 2013-10-09 | 外延硅片及其制造方法 |
TW102140484A TWI552202B (zh) | 2013-04-03 | 2013-11-07 | Epitaxial silicon wafers and their manufacturing methods |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013077411A JP6260100B2 (ja) | 2013-04-03 | 2013-04-03 | エピタキシャルシリコンウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014201468A true JP2014201468A (ja) | 2014-10-27 |
JP6260100B2 JP6260100B2 (ja) | 2018-01-17 |
Family
ID=51657708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013077411A Active JP6260100B2 (ja) | 2013-04-03 | 2013-04-03 | エピタキシャルシリコンウェーハの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9412622B2 (ja) |
JP (1) | JP6260100B2 (ja) |
KR (1) | KR101632936B1 (ja) |
CN (1) | CN105026624B (ja) |
SG (1) | SG11201506429SA (ja) |
TW (1) | TWI552202B (ja) |
WO (1) | WO2014162373A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028007A (ja) * | 2015-07-17 | 2017-02-02 | 信越半導体株式会社 | シリコンウェーハのゲッタリング能力評価方法 |
KR20200016359A (ko) | 2017-06-26 | 2020-02-14 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6447351B2 (ja) * | 2015-05-08 | 2019-01-09 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
JP6493105B2 (ja) * | 2015-09-04 | 2019-04-03 | 株式会社Sumco | エピタキシャルシリコンウェーハ |
CN106917143A (zh) * | 2015-12-25 | 2017-07-04 | 有研半导体材料有限公司 | 一种改善硅片内部氧沉淀及获得表面洁净区的方法 |
US10020203B1 (en) * | 2017-01-06 | 2018-07-10 | Sumco Corporation | Epitaxial silicon wafer |
CN108505114B (zh) * | 2017-02-28 | 2021-03-05 | 胜高股份有限公司 | 外延生长晶圆及其制造方法 |
WO2019187844A1 (ja) * | 2018-03-28 | 2019-10-03 | 住友精密工業株式会社 | Memsデバイスの製造方法、memsデバイス及びそれを用いたシャッタ装置 |
CN114737251A (zh) * | 2022-04-08 | 2022-07-12 | 中环领先半导体材料有限公司 | 获取硅单晶最佳拉速以制备高bmd密度12英寸外延片的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294112A (ja) * | 2007-05-23 | 2008-12-04 | Sumco Corp | シリコン単結晶ウェーハ及びその製造方法 |
WO2010109873A1 (ja) * | 2009-03-25 | 2010-09-30 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP2010251471A (ja) * | 2009-04-14 | 2010-11-04 | Sumco Corp | シリコンウェーハおよびその製造方法 |
JP2011054821A (ja) * | 2009-09-03 | 2011-03-17 | Sumco Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
JP2011243899A (ja) * | 2010-05-21 | 2011-12-01 | Sumco Corp | シリコンウェーハの製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5593494A (en) * | 1995-03-14 | 1997-01-14 | Memc Electronic Materials, Inc. | Precision controlled precipitation of oxygen in silicon |
US6336968B1 (en) * | 1998-09-02 | 2002-01-08 | Memc Electronic Materials, Inc. | Non-oxygen precipitating czochralski silicon wafers |
JP4196602B2 (ja) * | 2002-07-12 | 2008-12-17 | 信越半導体株式会社 | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 |
EP1513193A4 (en) * | 2003-02-14 | 2007-02-28 | Sumco Corp | PROCESS FOR PRODUCING A SILICON WAFER |
KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
JP5023451B2 (ja) * | 2004-08-25 | 2012-09-12 | 株式会社Sumco | シリコンウェーハの製造方法、シリコン単結晶育成方法 |
JP4742711B2 (ja) * | 2005-04-08 | 2011-08-10 | 株式会社Sumco | シリコン単結晶育成方法 |
JP4797477B2 (ja) * | 2005-04-08 | 2011-10-19 | 株式会社Sumco | シリコン単結晶の製造方法 |
JP4806975B2 (ja) * | 2005-06-20 | 2011-11-02 | 株式会社Sumco | シリコン単結晶の育成方法 |
KR100939299B1 (ko) * | 2005-07-27 | 2010-01-28 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그 제조 방법 |
JP4983161B2 (ja) | 2005-10-24 | 2012-07-25 | 株式会社Sumco | シリコン半導体基板およびその製造方法 |
JP4760729B2 (ja) * | 2006-02-21 | 2011-08-31 | 株式会社Sumco | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
EP2144280B1 (en) * | 2007-05-02 | 2010-12-29 | Siltronic AG | Silicon wafer and method for manufacturing the same |
JP5568837B2 (ja) * | 2008-02-29 | 2014-08-13 | 株式会社Sumco | シリコン基板の製造方法 |
JP5151628B2 (ja) * | 2008-04-02 | 2013-02-27 | 信越半導体株式会社 | シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス |
JP5487565B2 (ja) * | 2008-06-19 | 2014-05-07 | 株式会社Sumco | エピタキシャルウェーハおよびその製造方法 |
JP5504667B2 (ja) | 2009-03-25 | 2014-05-28 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP5504664B2 (ja) | 2009-03-25 | 2014-05-28 | 株式会社Sumco | シリコンエピタキシャルウェーハおよびその製造方法 |
CN102168314B (zh) * | 2011-03-23 | 2012-05-30 | 浙江大学 | 直拉硅片的内吸杂工艺 |
JP6278591B2 (ja) * | 2012-11-13 | 2018-02-14 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
-
2013
- 2013-04-03 JP JP2013077411A patent/JP6260100B2/ja active Active
- 2013-10-09 US US14/781,709 patent/US9412622B2/en active Active
- 2013-10-09 KR KR1020157020736A patent/KR101632936B1/ko active IP Right Grant
- 2013-10-09 SG SG11201506429SA patent/SG11201506429SA/en unknown
- 2013-10-09 CN CN201380074767.2A patent/CN105026624B/zh active Active
- 2013-10-09 WO PCT/JP2013/006021 patent/WO2014162373A1/ja active Application Filing
- 2013-11-07 TW TW102140484A patent/TWI552202B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294112A (ja) * | 2007-05-23 | 2008-12-04 | Sumco Corp | シリコン単結晶ウェーハ及びその製造方法 |
WO2010109873A1 (ja) * | 2009-03-25 | 2010-09-30 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP2010251471A (ja) * | 2009-04-14 | 2010-11-04 | Sumco Corp | シリコンウェーハおよびその製造方法 |
JP2011054821A (ja) * | 2009-09-03 | 2011-03-17 | Sumco Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
JP2011243899A (ja) * | 2010-05-21 | 2011-12-01 | Sumco Corp | シリコンウェーハの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028007A (ja) * | 2015-07-17 | 2017-02-02 | 信越半導体株式会社 | シリコンウェーハのゲッタリング能力評価方法 |
KR20200016359A (ko) | 2017-06-26 | 2020-02-14 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 |
US11094557B2 (en) | 2017-06-26 | 2021-08-17 | Sumco Corporation | Silicon wafer |
Also Published As
Publication number | Publication date |
---|---|
US20160042974A1 (en) | 2016-02-11 |
JP6260100B2 (ja) | 2018-01-17 |
KR101632936B1 (ko) | 2016-07-01 |
CN105026624A (zh) | 2015-11-04 |
SG11201506429SA (en) | 2015-11-27 |
US9412622B2 (en) | 2016-08-09 |
TW201440121A (zh) | 2014-10-16 |
WO2014162373A1 (ja) | 2014-10-09 |
KR20150103209A (ko) | 2015-09-09 |
TWI552202B (zh) | 2016-10-01 |
CN105026624B (zh) | 2017-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6260100B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
US8231852B2 (en) | Silicon wafer and method for producing the same | |
JP2004006615A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
TWI548785B (zh) | 矽晶圓及其製造方法 | |
JP2010153706A (ja) | シリコンウエハ及びその製造方法 | |
KR20120093436A (ko) | 실리콘 웨이퍼 및 그 제조 방법, 그리고, 반도체 디바이스의 제조 방법 | |
JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
JP5597378B2 (ja) | シリコンウェーハの熱処理方法 | |
US11761118B2 (en) | Carbon-doped silicon single crystal wafer and method for manufacturing the same | |
JP2012049397A (ja) | シリコンウェーハの製造方法 | |
JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
JP6493105B2 (ja) | エピタキシャルシリコンウェーハ | |
JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
JP4947445B2 (ja) | シリコン半導体基板の製造方法 | |
JP2011165812A (ja) | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 | |
JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
JP2005050942A (ja) | シリコンウェーハ及びその製造方法 | |
JP5434239B2 (ja) | シリコンウェーハの製造方法 | |
JP2016124756A (ja) | シリコンウェーハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6260100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |