TWI552202B - Epitaxial silicon wafers and their manufacturing methods - Google Patents

Epitaxial silicon wafers and their manufacturing methods Download PDF

Info

Publication number
TWI552202B
TWI552202B TW102140484A TW102140484A TWI552202B TW I552202 B TWI552202 B TW I552202B TW 102140484 A TW102140484 A TW 102140484A TW 102140484 A TW102140484 A TW 102140484A TW I552202 B TWI552202 B TW I552202B
Authority
TW
Taiwan
Prior art keywords
single crystal
wafer
epitaxial
field
oxygen
Prior art date
Application number
TW102140484A
Other languages
English (en)
Other versions
TW201440121A (zh
Inventor
Toshiaki Ono
Shigeru Umeno
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201440121A publication Critical patent/TW201440121A/zh
Application granted granted Critical
Publication of TWI552202B publication Critical patent/TWI552202B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

磊晶矽晶圓及其製造方法
本發明係有關於磊晶矽晶圓及其製造方法，更詳言之是有關於，適合低溫元件製程的磊晶矽晶圓及其製造方法。
於半導體元件的製造工程中，為了避免起因於Fe(鐵)、Ni(鎳)等之重金屬污染所造成的特性劣化，會使用去疵的技術。所謂去疵係為，以半導體基板中的去疵基，捕捉重金屬原子，以使元件活性領域的半導體基板表面附近之重金屬濃度降低的技術。作為去疵基係可利用，半導體基板中所含有之氧析出核所成長而成的BMD(Bulk Micro Defect)。BMD，係於半導體元件的製造製程(元件製程)中，藉由加熱半導體基板的製程(熱製程)而成長。
可是，近年來，半導體元件的圖案之細微化有很大進展，隨著如此圖案之細微化，半導體元件製造之際的熱製程也逐漸低溫化。例如，有時候會採用1000℃以下的熱製程。於此種低溫之熱製程中，析出核的成長並 非理想，其半導體基板的去疵能力會變低。
為了解決此問題，有時候會採用摻雜了氮或碳之半導體基板。藉由對半導體基板摻雜氮或碳，即使在低溫之熱製程下，析出核也會變得容易成長。此種半導體基板，係可從添加有氮或碳之矽融液所育成之矽單晶切出而獲得。
在半導體基板之表面形成磊晶層的時候，由於磊晶層的形成製程係為高溫，因此在沒有摻雜氮或碳的情況下，半導體基板中的氧析出核會消失，在元件製程中，不會形成BMD。相對於此，對半導體基板摻雜有氮或碳的情況下，由於磊晶層的形成製程、及元件製程中，BMD會成長。
可是，在此方法中，會因為矽單晶提拉時之偏析，導致在矽單晶的上部與下部之間，氮或碳的濃度會大幅不同，伴隨於此，氧析出物之密度也會大幅不同。因此，在1根矽單晶當中，能夠獲得適切之密度或尺寸之BMD的部分，係為極少。
作為在元件製程中，使得可以變成去疵基之氧析出物(BMD)穩定成長所需的其他方法，還被提出有：不摻雜氮或碳，改為準備高氧濃度之半導體基板(晶圓)，在磊晶層之形成前進行預退火，在該半導體基板上形成氧析出物的方法。
例如，下記專利文獻1中揭露了，從具有18×1017~21×1017atoms/cm3之氧濃度的矽單晶，切出晶圓， 對該晶圓，以750~850℃之溫度進行20分以上50分以下的熱處理(預退火)，對該晶圓進行磊晶成長的磊晶晶圓之製造方法。藉由該方法，晶圓中所被形成的氧析出核，係在磊晶層之形成時不會消失。於該磊晶中，例如，在磊晶層正下方約10μm之厚度的領域中，會形成高密度之氧析出核，而在元件製程中會成長。
可是，在此種方法中，必須要有預退火之工程，因此反而導致製造成本增大。
順便一提，磊晶層係被利用來作為形成二極體或電晶體等的元件活性領域，因此若在該領域中發生差排，則會發生元件的電氣特性之劣化(例如漏電不良)，此情況下，元件的良率就會惡化。如下記專利文獻1所記載，在磊晶層的正下方存在有高密度之氧析出物的情況下，若因該氧析出物而發生差排，則容易到達身為元件活性領域的磊晶層而導致磊晶缺陷，導致元件電氣特性劣化。又，若成長為大尺寸的BMD，則晶圓的強度會降低。
作為避免上述磊晶缺陷問題的方法，下記專利文獻2及3中係揭露，將晶圓以高溫進行固溶化處理，使氧析出核消失，抑制元件製程中的BMD之形成的技術。
可是，下記專利文獻2及3的方法係即使喪失去疵能力，也要儘可能減低BMD量，使得磊晶缺陷不會被導入。因此，在會發生重金屬污染的元件製程中，這 些方法所製造的晶圓，係無法使用。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-054821號公報
[專利文獻2]日本特開2010-228931號公報
[專利文獻3]日本特開2010-228924號公報
於是，本發明之目的在於提供一種，即使半導體元件製造製程中的熱製程係為低溫熱製程，仍可獲得足夠的去疵能力，並且，不會發生磊晶缺陷的磊晶矽晶圓。
本發明之另一目的在於提供一種，即使半導體元件製造製程中的熱製程係為低溫熱製程，仍可獲得足夠的去疵能力，並且，不會發生磊晶缺陷的磊晶矽晶圓之製造方法。
本發明的要旨係為，下記(1)及(2)的磊晶矽晶圓、以及下記(3)及(4)的磊晶矽晶圓之製造方法。
(1)一種磊晶矽晶圓，係屬於從柴可勞司基法所育成之矽單晶切出，直徑為300mm以上，表面形成有磊晶層的磊晶矽晶圓，其特徵為，育成時將前記矽單晶之各部從800℃降溫至600℃的所要時間，設成450分以下；晶格間氧濃度係為1.5×1018~2.2×1018atoms/cm3(old ASTM)；氮濃度係為1×1013atoms/cm3以下；碳濃度係為1×1016atoms/cm3以下；前記切出之矽晶圓的全面，係為COP領域；前記磊晶晶圓之主體部的BMD密度，在1000℃×16小時的熱處理後，係為1×104/cm2以下。
(2)如上記(1)所記載之磊晶矽晶圓，其中，以1000℃以下進行熱處理，其後，以最高到達溫度為1200℃之閃光燈退火進行熱應力負荷試驗後，即使進行賴特蝕刻也不會發生差排蝕刻凹坑。
(3)一種磊晶矽晶圓之製造方法，係為如上記(1)所記載之磊晶矽晶圓之製造方法，其係含有：以柴可勞司基法來育成矽單晶之工程，且為將該當矽單晶各部的從800℃降溫至600℃的所要時間設成450分以下之工程；和將前記矽單晶外周部之OSF-ring領域予以去除之工程；和從已經去除了OSF-ring領域的前記矽單晶，切出直 徑為300mm以上之矽晶圓之工程；和在前記矽晶圓的表面形成磊晶層之工程；前記矽單晶育成之工程係含有：使得該當矽單晶之中心軸起算至少半徑150mm內之領域僅為COP領域，來進行矽單晶之育成之工程；前記OSF-ring去除之工程係含有：去除OSF-ring領域以使得關於矽單晶的徑向只會留下COP領域之工程。
(4)如上記(3)所記載之磊晶矽晶圓之製造方法，其中，前記磊晶層形成之工程係含有：將該當矽晶圓進行加熱，以使得氧析出核減少之工程。
本磊晶矽晶圓，係若使用在1000℃以下的元件熱製程中，則導致磊晶缺陷之發生或對晶圓強度造成影響之尺寸的氧析出物係不會成長，但會形成能夠獲得足夠去疵能力之數量(密度)的微小之氧析出物。
如上述，本發明的磊晶矽晶圓，係從柴可勞司基法所育成之矽單晶所切出，直徑為300mm以上，表面形成有磊晶層的磊晶矽晶圓，其中，育成時將前記矽單晶之各部從800℃降溫至600℃的所要時間，設成450分以下；晶格間氧濃度係為1.5×1018~2.2×1018atoms/cm3 (old ASTM)；氮濃度係為1×1013atoms/cm3以下；碳濃度係為1×1016atoms/cm3以下；前記切出之矽晶圓的全面，係為COP領域；前記磊晶晶圓之主體部的BMD密度，在1000℃×16小時的熱處理後，係為1×104/cm2以下。
在此磊晶矽晶圓中，1000℃×16小時之熱處理後的主體部之BMD密度係為1×104/cm2以下，在該矽晶圓中，實質上，氧析出核係不存在。因此，即使在元件製程中，從元件製程初期，BMD就不會成長。若使用此矽晶圓，實施1000℃以下的元件熱製程，則起因於晶格間氧的氧析出核就會發生核形成。可是，此氧析出核不會成長到，造成磊晶缺陷之發生或對晶圓強度造成影響之尺寸。
又，去疵能力係為，即使氧析出物的尺寸很小，只要氧析出物之密度夠高，就能確保之。氧析出物，係從晶格間氧，藉由加熱(例如600~800℃)，隨著氧的過飽和度而被形成。此磊晶矽晶圓係具有1.5×1018~2.2×1018atoms/cm3(old ASTM)的晶格間氧濃度。從該濃度範圍之晶格間氧，即使在1000℃以下之熱製程，仍可形成對去疵而言足夠濃度的氧析出物。如後述，若磊晶矽晶圓具有比該範圍還低之晶格間氧濃度，則無法獲得足夠的去疵能力。另一方面，超過該範圍之濃度的所有的氧，在形成磊晶層的製程中無法固溶化，此情況下，從元件製程初期開始BMD就會成長，可能導致磊晶缺陷之發生或對 晶圓強度造成影響。晶格間氧濃度係為1.5×1018~1.9×1018atoms/cm3(old ASTM)，較為理想。
能夠獲得此種尺寸及密度的氧析出物的原因主要是，在本發明中，從矽單晶切出的(磊晶層形成前的)晶圓的全面僅為COP(Crystal Originated Particle)領域(Void缺陷領域)，且育成時的矽單晶各部的800℃降溫至600℃的所要時間是設成450分以下所導致。
剛育成後(as grown)之矽單晶的外周部，存在有OSF-ring領域。OSF-ring領域係為一種具有稱作OSF(Oxidation Induced Stacking Fault)之缺陷的領域，在垂直於結晶之中心軸(提拉軸)的剖面上，環繞著中心而環狀存在的領域。OSF-ring領域中係存在有，結晶育成時所被形成的較大尺寸之氧析出核。若晶圓含有OSF-ring領域，則位於該領域中的氧析出核，係即使在磊晶層形成時受到高溫也不會消失，在元件製程中，會變成大尺寸的析出物。
從該矽單晶所切出的晶圓，全面都是COP領域，不含OSF-ring領域，因此在該晶圓中，不會因為起源於氧析出核的氧析出物而造成磊晶缺陷。
又，即使在晶圓的COP領域中，仍只要該晶圓是從不滿足「育成時的矽單晶各部的800℃降溫至600℃的所要時間是設成450分以下」之要件的矽單晶所切出者，就會形成在磊晶層形成時不會消失的氧析出核。此種氧析出核，於元件製程中會再度成長，成為磊晶缺陷之發 生、晶圓強度降低的原因。
在矽晶圓中，主要會存在有，在矽單晶製造之際從氛圍捕捉到的氮及碳。此種(非意圖添加之)氮及碳的晶圓中的濃度，通常是在偵測極限以下，具體而言，分別是1×1013atoms/cm3以下、及1×1016atoms/cm3以下。此種濃度的氮及碳，對氧析出核之形成，不會造成影響。因此，將此磊晶矽晶圓使用於元件製程中的時候，不會因為矽晶圓內的氮及碳所致之析出物而導致磊晶缺陷發生。
此磊晶矽晶圓，係可藉由以下的方法來製造。亦即，該製造方法係為，含有：以柴可勞司基法來育成矽單晶之工程，且為將該當矽單晶各部的從800℃降溫至600℃的所要時間設成450分以下之工程；和將前記矽單晶外周部之OSF-ring領域予以去除之工程；和從已經去除了OSF-ring領域的前記矽單晶，切出直徑為300mm以上之矽晶圓之工程；和在前記矽晶圓的表面形成磊晶層之工程。
在前記矽單晶育成之工程中，係使得該當矽單晶之中心軸起算至少半徑150mm內之領域僅為COP領域，來進行矽單晶之育成。
前記OSF-ring去除之工程，係去除OSF-ring領域以使得關於矽單晶的徑向只會留下COP領域。
為了使得從矽單晶之中心軸起算至少半徑150mm內之領域僅為COP領域而育成矽單晶，例如，可以利用將提拉速度V與提拉軸方向之結晶內溫度梯度之平均值G的比V/G調整成適當大小的公知之方法。
若依據此種磊晶矽晶圓之製造方法，則氮及碳就不需要意圖地摻雜至矽單晶。因此，於矽單晶育成之工程中，由於矽融液不需要被添加碳或氮，因此不會因為氮及碳之偏析而導致上述問題發生，可使得氧析出物之密度，跨越整個矽單晶全體都很均勻。
OSF-ring領域之去除係可藉由，例如，將矽單晶進行圓筒研削而為之。
於磊晶層形成之工程中，使磊晶層成長到厚度1μm以上，較為理想。從矽單晶切出之矽晶圓係為，全面都是COP領域。在COP領域中，即使在研磨後，通常，表面會形成有為小的凹處，但若磊晶層之厚度為1μm以上，則在磊晶層的表面，不容易產生反映此種凹處之落差。
於該製造方法中，在前記磊晶層形成之工程中，係將該當矽晶圓進行加熱，以使得氧析出核減少，較為理想。
此情況下，即使在從矽單晶所切出之晶圓中含有氧析出核，此種氧析出核仍可藉由磊晶層形成工程中的加熱，而被固溶化，使其減少(消失)。因此，磊晶層係在1000℃~1175℃之溫度下來形成，較為理想。固溶 化的氧，如上述，一旦在元件製程中，矽晶圓被加熱，就會再次形成微小的氧析出核。
若依據此種方法，就不需要上記專利文獻1之方法所必需的預退火，亦即，磊晶層形成之際的加熱以外不需要另外的加熱工程，因此可降低成本。
[實施例] (實施例1)
製作了表1所示之磊晶矽晶圓的樣本。這些樣本都是，對從柴可勞司基法所育成之矽單晶所切出之晶圓，進行後述之處理而獲得者。
於表1中，「800~600℃滯留時間」係意味著，「在矽單晶育成時，使該當矽單晶之各部從800℃降溫至600℃的所要時間」。此所要(滯留)時間，係在矽單晶育成時，藉由變更配置在矽單晶周圍具有保溫效果的碳製圓筒狀熱遮蔽體(碳構件)之大小及形狀，而被變更。
在晶圓切出前，藉由圓筒研削，將矽單晶的外周部予以去除。所切出的晶圓之直徑，均為約300mm。
於表1中，晶格間氧濃度、及碳濃度，係針對晶圓，以FTIR(Fourier Transform Infrared)分光法進行分析所得的值。關於樣本1~10的碳濃度記載成「<1.0」，係表示該當樣本的碳濃度低於偵測下限(1.0×1016atoms/cm3)。氮濃度係表示，關於樣本7~10，根據對矽單晶育成之際的矽融液所摻雜之氮量，藉由偏析計算而求出的值。關於樣本1~6、11及12，係沒有意圖摻雜氮，這些樣本的氮濃度被認為是低於偵測下限1×1013atoms/cm3。
針對各晶圓，是否含有OSF-ring領域，是用以下方法來調查。亦即，將晶圓在乾燥O2氛圍中，以1100℃進行16小時熱處理後，藉由賴特(Wright)蝕刻，去除了晶圓表面厚度2μm的部分後，測定OSF缺陷之密度。其結果為，任一晶圓，OSF缺陷之密度都未滿1×102/cm2。此結果係表示，這些晶圓均不含OSF-ring領域，晶圓全面都是COP領域。
其後，在這些晶圓上，以1100℃，形成厚度3μm的磊晶層，獲得磊晶矽晶圓。
對此磊晶矽晶圓，模擬元件製程中的低溫熱製程，而進行以下4次的升降溫(第1~第4步驟)的熱處理。升降溫度度均為5℃/分。
第1步驟：650℃下保持100分
第2步驟：900℃下保持20分
第3步驟：825℃下保持30分
第4步驟：725℃下保持100分
對於所獲得之磊晶矽晶圓(以下稱作「樣本」)，進行熱應力負荷試驗、及去疵能力的評估。樣本2~4、9及10係為本發明例，樣本1、5~8、11及12係為不滿足本發明要件的比較例。
作為熱應力負荷試驗，對於樣本，使用閃光燈退火熱處理爐，連續實施5次最高到達溫度為1200℃的毫秒退火。其後，對樣本表面進行賴特蝕刻，以目視確認樣本表面是否有差排蝕刻凹坑。於表1的「熱應力負荷試驗」欄中，看到差排蝕刻凹坑(熱應力負荷試驗結果並非良好)者以「×」表示，未看到差排蝕刻凹坑(熱應力負荷試驗結果為良好)者以「○」表示。看到差排蝕刻凹坑的樣本，晶圓係發生很大的撓曲。
為了評估去疵能力，將樣本的背面，故意以Ni做了1×1012/cm2之密度的污染，對該樣本，以900℃ 10 分進行擴散所需之熱處理(drive-in熱處理)。其後，將該樣本表面的厚度2μm之部分，以賴特蝕刻去除後，確認表面有無微小的淺凹處亦即淺坑(shallow pit)。
Ni若沒有被去疵基(氧析出物)捕捉，則會和矽化合，形成Ni矽化物。Ni矽化物，係藉由賴特蝕刻而溶解，在樣本表面形成淺坑，因此有形成淺坑的樣本，係可判斷其對Ni的去疵能力是較低。於表1的「去疵能力」欄中，確認到淺坑(去疵能力較低)者以「×」表示，未確認到淺坑(去疵能力較高)者以「○」表示。
關於樣本1~4，將在磊晶層形成後沒有進行其他處理(As-Epi)之狀態下，進行1000℃×16小時加熱後，未偵測到BMD(偵測下限係為1×104/cm2)。因為一般認為，若磊晶層形成後沒有進行其他處理之狀態下就有氧析出核存在，則藉由1000℃×16小時的加熱，氧析出核會成長，因此樣本1~4可以認為實質上沒有氧析出核存在。其原因是被認為，藉由磊晶層形成時的加熱，在矽單晶育成時所形成的氧析出核會被固溶化的緣故。
樣本1~4，熱應力負荷試驗的結果係為良好。這些樣本以TEM(穿透式電子顯微鏡)觀察，確認到尺寸100nm以下的板狀之氧析出物。由於氧析出物是如此微小，因此被認為不會造成差排之發生。又，如此微小之氧析出物，也不會導致晶圓強度劣化。
另一方面，去疵能力，在樣本2~3是較高，但在樣本1係較低。其原因係被認為是，晶格間氧濃度， 在樣本1中，是比樣本2~4還少(未滿1.5×1018atoms/cm3)，因此沒有形成足夠密度之氧析出物來作為Ni的去疵點。樣本2~4係就形成有對Ni之去疵而言足夠之濃度的氧析出物這點來說，這些樣本是具有最佳的氧過飽和度。
樣本5及6係「在矽單晶育成時，使該當矽單晶之各部從800℃降溫至600℃的所要時間」，比其他樣本還長，超過450分。樣本5及6，雖然去疵能力很高，但熱應力負荷試驗的結果並不良好。
針對這些樣本，在磊晶層形成後沒有進行其他處理之狀態下，進行1000℃×16小時加熱，則BMD係以2.5×105/cm2之密度而被偵測出來。其原因可想成是，在600~800℃的溫度帶中，氧析出核的形成及成長會被促進，因此在這些樣本中，結晶育成時所形成之氧析出核，在磊晶層形成時不會固溶化，而是會成長，因此藉由1000℃×16小時的加熱，氧析出核就會更加成長。
樣本7及8，係將氮摻雜得比1×1013atoms/cm3還多。晶格間氧濃度，在樣本7中係為未滿1.5×1018atoms/cm3，相對於此，在樣本8中則是1.5×1018atoms/cm3以上。
在樣本7中，熱應力負荷試驗的結果雖然良好，但去疵能力係很低。在樣本8中，雖然去疵能力很高，但熱應力負荷試驗的結果並不良好。其原因係被認為，相較於樣本7，樣本8中晶格間氧濃度較高，氧析出 物的尺寸較大所導致。
樣本9及10，係將氮以低於1×1013atoms/cm3的濃度進行摻雜，熱應力負荷試驗的結果係為良好，去疵能力高。若為此程度的氮濃度，則氧析出物的尺寸增大效果並不明顯，被認為不會發生滑移差排。
樣本11及12，係將碳以高於1×1016atoms/cm3的濃度進行摻雜，去疵能力高，但熱應力負荷試驗的結果並不良好。針對這些樣本，在磊晶層形成後沒有進行其他處理之狀態下，即使進行1000℃×16小時加熱，仍偵測不到BMD。因此，認為在磊晶層形成時，氧析出核係被固溶化。
可是，藉由碳的摻雜，於低溫熱製程中，會在極短時間下形成非常穩定的BMD核。熱應力負荷試驗時，越靠近晶圓表面，會產生越高的壓縮應力。樣本11及12在熱應力負荷試驗的結果並非良好的原因被認為是，低溫熱製程所形成之非常穩定的氧析出核有成長，其中有些靠近晶圓表面附近而存在者，造成了滑移差排。
(實施例2)
表2係針對不含OSF-ring領域之樣本、和含OSF-ring領域之樣本，表示了熱應力負荷試驗之結果。作為不含OSF-ring領域之樣本，如表2所示，是採用了實施例1所說明的樣本3。
樣本14~16，係在晶圓中含有OSF-ring領域，這點係不滿足本發明的要件。除了這點外，樣本14~16的製作方法，係和實施例1的情況相同。是否含有OSF-ring領域的確認，是和實施例1的情況相同。在樣本14~16中，從晶圓外周起算10~30mm的領域，存在有OSF-ring領域。對這些樣本，進行和實施例1同樣的熱應力負荷試驗。
樣本14~16係關於「育成時的矽單晶各部的800℃降溫至600℃的所要時間」、晶格間氧濃度、氮濃度、及碳濃度，係不滿足本發明之要件。
樣本3係如上述(實施例1)，不含OSF-ring領域，熱應力負荷試驗的結果係為良好。相對於此，在樣本14~16中，藉由熱應力負荷試驗，在OSF-ring領域中發生了被認為是起因於氧析出物的滑移差排所造成的差排蝕刻凹坑。
和實施例1的結果比對，樣本14~16係關於晶格間氧濃度(氧過飽和度)可說是有被最佳化。可是，得知在此種樣本中，若有OSF-ring領域存在，則該領域中會發生滑移差排。
[產業上之利用可能性]
本磊晶矽晶圓，係若使用在1000℃以下的元件熱製程中，則導致磊晶缺陷之發生或對晶圓強度造成影響之尺寸的氧析出物係不會成長，但會形成能夠獲得足夠去疵能力之密度的氧析出物。因此，該磊晶矽晶圓係適合使用於低溫元件製程。

Claims (4)

  1. 一種磊晶矽晶圓，係屬於從柴可勞司基法所育成之矽單晶切出，直徑為300mm以上，表面形成有磊晶層的磊晶矽晶圓，其特徵為，育成時將前記矽單晶之各部從800℃降溫至600℃的所要時間，設成450分以下；晶格間氧濃度係為1.5×1018~2.2×1018atoms/cm3(old ASTM)；氮濃度係為1×1013atoms/cm3以下；碳濃度係為1×1016atoms/cm3以下；前記切出之矽晶圓的全面，係為COP領域；前記磊晶晶圓之主體部的BMD密度，在1000℃×16小時的熱處理後，係為1×104/cm2以下。
  2. 如請求項1所記載之磊晶矽晶圓，其中，以1000℃以下進行熱處理，其後，以最高到達溫度為1200℃之閃光燈退火進行熱應力負荷試驗後，即使進行賴特蝕刻也不會發生差排蝕刻凹坑。
  3. 一種磊晶矽晶圓之製造方法，係為如請求項1所記載之磊晶矽晶圓之製造方法，其係含有：以柴可勞司基法來育成矽單晶之工程，且為將該當矽單晶各部的從800℃降溫至600℃的所要時間設成450分以下之工程；和將前記矽單晶外周部之OSF-ring領域予以去除之工程；和 從已經去除了OSF-ring領域的前記矽單晶，切出直徑為300mm以上之矽晶圓之工程；和在前記矽晶圓的表面形成磊晶層之工程；前記矽單晶育成之工程係含有：使得該當矽單晶之中心軸起算至少半徑150mm內之領域僅為COP領域，來進行矽單晶之育成之工程；前記OSF-ring去除之工程係含有：去除OSF-ring領域以使得關於矽單晶的徑向只會留下COP領域之工程。
  4. 如請求項3所記載之磊晶矽晶圓之製造方法，其中，前記磊晶層形成之工程係含有：將該當矽晶圓進行加熱，以使得氧析出核減少之工程。
TW102140484A 2013-04-03 2013-11-07 Epitaxial silicon wafers and their manufacturing methods TWI552202B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013077411A JP6260100B2 (ja) 2013-04-03 2013-04-03 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201440121A TW201440121A (zh) 2014-10-16
TWI552202B true TWI552202B (zh) 2016-10-01

Family

ID=51657708

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140484A TWI552202B (zh) 2013-04-03 2013-11-07 Epitaxial silicon wafers and their manufacturing methods

Country Status (7)

Country Link
US (1) US9412622B2 (zh)
JP (1) JP6260100B2 (zh)
KR (1) KR101632936B1 (zh)
CN (1) CN105026624B (zh)
SG (1) SG11201506429SA (zh)
TW (1) TWI552202B (zh)
WO (1) WO2014162373A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6365887B2 (ja) * 2015-07-17 2018-08-01 信越半導体株式会社 シリコンウェーハのゲッタリング能力評価方法
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
CN106917143A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种改善硅片内部氧沉淀及获得表面洁净区的方法
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
CN108505114B (zh) * 2017-02-28 2021-03-05 胜高股份有限公司 外延生长晶圆及其制造方法
JP6711320B2 (ja) 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
US11932535B2 (en) * 2018-03-28 2024-03-19 Sumitomo Precision Products Co., Ltd. MEMS device manufacturing method, MEMS device, and shutter apparatus using the same
CN114737251A (zh) * 2022-04-08 2022-07-12 中环领先半导体材料有限公司 获取硅单晶最佳拉速以制备高bmd密度12英寸外延片的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1887110A1 (en) * 2005-04-08 2008-02-13 SUMCO Corporation Silicon single crystal manufacturing method and silicon wafer
US7846253B2 (en) * 2005-10-24 2010-12-07 Sumco Corporation Silicon semiconductor substrate and production method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JPWO2004073057A1 (ja) * 2003-02-14 2006-06-01 株式会社Sumco シリコンウェーハの製造方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Ｓｕｍｃｏ シリコン単結晶育成方法
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
DE05806093T1 (de) * 2005-07-27 2008-08-21 Sumco Corp. Siliziumwafer und prozess zu seiner herstellung
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
JP5217245B2 (ja) * 2007-05-23 2013-06-19 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハ及びその製造方法
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
JP5151628B2 (ja) * 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Ｓｕｍｃｏ エピタキシャルウェーハおよびその製造方法
JP5504667B2 (ja) 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5613994B2 (ja) * 2009-04-14 2014-10-29 株式会社Sumco シリコンウェーハおよびその製造方法
JP5504664B2 (ja) 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハおよびその製造方法
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5906006B2 (ja) * 2010-05-21 2016-04-20 株式会社Sumco シリコンウェーハの製造方法
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1887110A1 (en) * 2005-04-08 2008-02-13 SUMCO Corporation Silicon single crystal manufacturing method and silicon wafer
US7846253B2 (en) * 2005-10-24 2010-12-07 Sumco Corporation Silicon semiconductor substrate and production method thereof

Also Published As

Publication number Publication date
TW201440121A (zh) 2014-10-16
KR20150103209A (ko) 2015-09-09
US9412622B2 (en) 2016-08-09
CN105026624A (zh) 2015-11-04
WO2014162373A1 (ja) 2014-10-09
KR101632936B1 (ko) 2016-07-01
JP2014201468A (ja) 2014-10-27
CN105026624B (zh) 2017-08-15
SG11201506429SA (en) 2015-11-27
US20160042974A1 (en) 2016-02-11
JP6260100B2 (ja) 2018-01-17

Similar Documents

Publication Publication Date Title
TWI552202B (zh) Epitaxial silicon wafers and their manufacturing methods
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP5537802B2 (ja) シリコンウエハの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5845143B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
TWI548785B (zh) 矽晶圓及其製造方法
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
TWI732898B (zh) 單結晶矽板狀體及其製造方法
JP6973475B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR101939129B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP5597378B2 (ja) シリコンウェーハの熱処理方法
CN106498493B (zh) 外延硅晶片
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2012049397A (ja) シリコンウェーハの製造方法
TWI828442B (zh) 磊晶晶圓
JP4947445B2 (ja) シリコン半導体基板の製造方法
JP2005050942A (ja) シリコンウェーハ及びその製造方法
JP2021130577A (ja) 半導体シリコンウェーハの製造方法
JP2016222520A (ja) 太陽電池用シリコン単結晶インゴット、およびその製造方法