CN1780940A - 硅晶片及其制造方法、以及硅单晶生长方法 - Google Patents

硅晶片及其制造方法、以及硅单晶生长方法 Download PDF

Info

Publication number
CN1780940A
CN1780940A CNA2004800111738A CN200480011173A CN1780940A CN 1780940 A CN1780940 A CN 1780940A CN A2004800111738 A CNA2004800111738 A CN A2004800111738A CN 200480011173 A CN200480011173 A CN 200480011173A CN 1780940 A CN1780940 A CN 1780940A
Authority
CN
China
Prior art keywords
crystal
wafer
cop
grown
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800111738A
Other languages
English (en)
Other versions
CN100472001C (zh
Inventor
宝来正隆
杉村涉
小野敏昭
田中忠美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of CN1780940A publication Critical patent/CN1780940A/zh
Application granted granted Critical
Publication of CN100472001C publication Critical patent/CN100472001C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

在本发明中，在使用在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大的热区结构，采用CZ法生长出无Grown－in缺陷的硅单晶时，向拉晶炉内供给含氢的惰性气体，且在环状OSF发生区域在晶体中心部消灭的临界速度附近进行拉晶。根据本发明，环状OSF区域在晶体中心部消灭的临界速度提高，原生状态下在晶体径向整个区域中不存在位错簇及COP的无Grown－in缺陷的单晶，通过比过去高的速度的拉晶而能生长出。

Description

硅晶片及其制造方法、以及硅单晶生长方法
技术领域
本发明涉及作为半导体器件的坯材的硅晶片及其制造方法、以及作为硅晶片的坯材的硅单晶的生长方法。
背景技术
作为硅晶片的坯材的硅单晶的制造方法，代表性的是被称为CZ法的旋转提拉法。在采用CZ法制造硅单晶时，如众所周知的那样，在形成于石英坩埚内的硅熔融液中浸渍晶种，一边旋转坩埚及晶种，一边提拉晶种，从而在晶种的下方生长出硅单晶。
人们知道，这样制造的硅单晶中，发生在器件形成工序中成为问题的各种各样的种类的Grown-in缺陷。代表性的Grown-in缺陷是在晶格间硅优势区域发生的位错簇、及在空位优势区域发生的COP或空隙这两者，两区域间成为环状OSF发生区。而且具有不存在空位型及晶格间硅型Grown-in缺陷的区域。通过图1说明在晶体径向的典型的缺陷分布，如以下所述。
在晶体径向的中间位置环状地存在着环状OSF发生区域。环状OSF发生区域的内侧与COP或空隙发生区域之间存在的是无缺陷区域。另一方面，环状OSF发生区域的外侧是氧析出促进区域、及氧析出抑制区域，接着是位错簇发生区域。氧析出促进区域是无空位型Grown-in缺陷的区域，氧析出抑制区域是无晶格间硅型Grown-in缺陷的区域。
人们知道这样的缺陷分布通过下面两个因子来控制。一个是拉晶速度，另一个是刚凝固后的晶体内温度分布。通过图2说明拉晶速度的影响，如以下所述。
图2表示一边缓慢降低拉晶速度一边使之成长的单晶的纵截面上的缺陷分布。在拉晶速度快的阶段，环状OSF发生区域位于晶体外周部。因此，从以高速拉晶条件生长出的单晶获取的晶片，在晶体径向的大致整个区域发生COP。伴随着拉晶速度的降低，环状OSF发生区域向晶体中心部缓慢移动，最终在晶体中心部消灭。因此，从以低速拉晶条件生长出的单晶获取的晶片，在晶体径向的大致整个区域发生位错簇。顺便说明一下，图1的晶体横截面相当于在图2中的A位置的截面图。
位错簇和COP都是使器件特性恶化的有害的Grown-in缺陷，但有害度COP一方小，也有对生产性的要求，过去专门在使图2中在D位置或以上所示的OSF发生区域位于晶体外周部或排除至晶体外的高速拉晶条件下进行生长。
可是，伴随近年来的集成电路的显著的微细化，连COP的有害性也开始被指出，产生与位错簇一起防止COP发生的必要性。应对该要求的技术之一是如特开2001-220289号公报及特开2002-187794号公报所记载的、通过控制点缺陷分布来生长出无缺陷晶体。
特开2001-220289号公报及特开2002-187794号公报所记载的生长晶体的无Grown-in缺陷化是利用了通过上述的刚凝固后的晶体内温度分布来控制缺陷分布的现象的。
即，在通常的CZ拉晶中，刚凝固后的晶体从外周面放热。因此，刚凝固后的晶体内的轴向温度梯度，显示出在外周部的温度梯度Ge比在中心部的温度梯度Gc大的倾向。其结果，一边缓慢降低拉晶速度一边成长的单晶的纵截面上的缺陷分布、特别是环状OSF发生区域，变成向下方凸且顶端尖锐的V字形状。其结果，即使采用环状OSF发生区域在晶体中心部消灭的临界速度附近的拉晶条件，无Grown-in缺陷的区域也只限定性地产生于晶体中心部，不能使晶体径向的整个区域无缺陷化。
顺便说明一下，位错簇及COP在环状OSF发生区域内侧的无缺陷区域不发生是不用说的，在环状OSF发生区域自身、进而其外侧的氧析出促进区域及氧析出抑制区域也不发生。即，这4个区域是无Grown-in缺陷的区域。
对于此，通过研究拉晶炉中的热区结构，当从外面侧积极地将刚凝固后的晶体保温时，能够使在中心部的温度梯度Gc与在外周部的温度梯度Ge相同或比之大。那样的话，一边缓慢降低拉晶速度一边成长的单晶的纵截面上的OSF发生区域的形状如图3所示，在保持向下方凸的倾向的状态下顶端平坦化，变成U字形状。于是，在该状态下，通过采用OSF发生区域在晶体中心部消灭的临界速度附近的拉晶条件，能够使晶体径向的整个区域无缺陷化。顺便说明一下，在图3中，该拉晶速度条件为B-C的范围内。
作为生长晶体中无缺陷化的其他技术，例如有特开2000-281491号公报及特开2001-335396号公报所示的拉晶时的氢掺杂。这是在导入到拉晶炉内的惰性气体中混入微量的氢气的技术，与氮向硅熔融液中掺杂同样，能够抑制空位缺陷形成。
在特开2001-220289号公报及特开2002-187794号公报所记载的通过控制缺陷分布来生长出无Grown-in缺陷晶体的技术中，作为拉晶条件需要选择OSF发生区域在晶体中心部消灭的临界速度附近的低速拉晶条件。为此，生产性的降低不可避免。
而且，用于无Grown-in缺陷化的拉晶速度范围(界限：图3中的B-C的范围)狭窄，无Grown-in缺陷晶体的稳定生长难。其结果，难以在晶体全长范围内得到无Grown-in缺陷晶体，无Grown-in缺陷晶体的制造合格率变低。因此，存在无Grown-in缺陷晶体的制造成本的削减变得困难的问题。特别是随着晶体直径变大为200mm、300mm，满足Ge≤Gc的关系变得困难，用于无缺陷化的拉晶速度范围B-C有进一步狭窄的倾向，希望得到将之突破的技术。
另一方面，SOI(绝缘体上硅膜薄)衬底，能够进行半导体器件的高速化及低耗电化，今后期待着需求的增大。
作为SOI衬底的制造法，主要的方法是贴合带氧化膜晶片和普通晶片的贴合法、和注入氧离子后通过在1300℃或以上的高温下氧化来形成掩埋氧化膜层(BOX：氧化物埋层)的SIMOX(注氧隔离)法。
这些的SOI衬底的SOI层上所形成的MOSFET(金属氧化物半导体场效应晶体管)，具有高的抗放射线性和抗闩锁性，显示出高可靠性，而且抑制与器件的微细化相伴的短沟道效应，且能够低耗电工作。因此，SOI衬底被期待着作为下一代MOS-LSI用的高性能半导体衬底。可是，与通常的晶片比较，制造工序复杂，成本上升，因此强烈要求低成本化。
SIMOX衬底需要本质上无COP。即，向含有COP的衬底注入氧离子的场合，由于COP的部分是空洞，因此氧离子散乱，或与正常部分比较注入得深，因此在SIMOX退火的场合，掩埋氧化膜层(BOX)产生异常。为此，SIMOX用的衬底，使用外延成长、或通过在氢或氩气氛中的高温处理从而表层附近被无COP化的晶片，由于需要外延成长或高温退火处理等附加工序，因此有成本变高的问题。
另外，在贴合SOI衬底中，当位于活性层侧的衬底中存在COP时，在制造具有0.1μm或以下的活性层的薄膜贴合SOI晶片的场合，在含有COP的部分中活性层变薄，变成部分地、或者完全地贯通到BOX层的针孔，成为所说的HF缺陷等的不良。因此，需要使用不含COP的晶片作为活性层侧的衬底。当然，具有0.1μm或以上的活性层的厚膜贴合SOI的场合，当活性层中含有COP时，也成为氧化膜耐压特性或元件绝缘分离的障碍，因此希望使用没有COP的晶片作为活性层侧的衬底。
从以上的情况看，无Grown-in缺陷晶体原本没有COP，因此对SOI衬底采用的场合，外延成长或高温退火处理之类的附加的工序变得不需要，作为要求低成本的SOI衬底是有希望的。可是，无Grown-in缺陷晶体如上述的那样，与普通的CZ晶体比较，拉晶速度慢，另外，用于使Grown-in缺陷消失的拉晶速度范围(界限)极为狭窄，因此制造合格率低，为此，降低晶体制造的成本是困难的。
为了克服此问题，必需增大拉晶速度使生产性提高，而且通过扩大能够实现无Grown-in缺陷化的拉晶速度范围(界限)来使晶体成长稳定化，使制造合格率提高。
本发明的目的在于，为了用作为镜面抛光晶片或SOI晶片，提供能够生产性好地稳定地生长出无Grown-in缺陷晶体的硅单晶的生长方法。本发明的别的目的在于，提供采用这种硅单晶生长方法制造的高品质、低成本的镜面抛光硅晶片或SOI晶片及其制造方法。
发明内容
以改善在通过控制缺陷分布来生长出无缺陷晶体的技术中成为问题的生产性·合格率的降低为目的，本发明人着眼于氢掺杂技术进行研讨的结果达到以下两个结论。
第1，在使用为了使在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大而研究的热区结构，一边缓慢降低拉晶速度一边使单晶成长时的晶体纵截面上的OSF发生区域变成U字形的场合，当向导入到拉晶炉内的惰性气体中混入微量的氢气时，其晶体纵截面上的缺陷分布如图4所示，用于无缺陷化的拉晶速度范围B’-C’与未掺杂氢之时的图3中的B-C比，在晶轴方向扩大。
第2，此拉晶速度范围的扩大，通过环状OSF发生区域在晶体中心部消灭的临界速度Vo提高、发生位错簇的临界速度Vd降低来实现。也就是说，用于无缺陷化的拉晶速度范围B’-C’与未掺杂氢之时的图3中的B-C比，向高速侧、即图3中的上方、以及低速侧、即图3中的下方扩大。通过图5说明此现象，如以下所述。
图5表示缺陷分布对拉晶速度与OSF环直径的关系的影响度。图中，虚线是在晶体中心部的温度梯度Gc小于在晶体外周部的温度梯度Ge的情况，即一边缓慢降低拉晶速度一边使之成长的单晶的纵截面上的OSF发生区域的形状为向下凸的V字形的情况。该情况随着拉晶速度降低，OSF环直径缓慢缩小，在临界速度Vo下收缩为0。
实线(细线)是在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大的情况，即一边缓慢降低拉晶速度一边使之成长的单晶的纵截面上的OSF发生区域的形状变成U字形的情况，且是未掺杂氢的情况。该情况下，OSF环直径开始缩小的拉晶速度降低，其开始速度急剧地缩小，在与虚线的情况大致相同的临界速度Vo下收缩为0。即，在临界速度Vo保持为一定时，环直径的减少斜度变急剧，据此，在临界速度Vo的附近生长出在晶体径向整个区域不存在位错簇及COP的无缺陷的单晶，但由于临界速度Vo并不提高，因此被迫低速拉晶。
相对于此，实线(粗线)是在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大的情况，即，一边缓慢降低拉晶速度一边使之成长的单晶的纵截面上的OSF发生区域的形状变成U字形状的情况，且是掺杂氢的情况。该情况与实线(细线)比，在环直径的减少斜度保持为急剧斜度的状态下，临界速度从Vo向Vo’上升。实线(细线)向高速侧平移后成为实线(粗线)。
这样，在无Grown-in缺陷晶体的生长中通过组合氢掺杂，环状OSF区域在晶体中心部消灭的临界速度上升，据此，在原生状态下，在晶体径向整个区域不存在位错簇及COP的无Grown-in缺陷的单晶，通过比过去高速的拉晶而能生长出。而且，通过氢掺杂，发生位错簇的下限的拉晶速度Vd降低至Vd’，由此用于无缺陷化的拉晶速度范围从B-C扩展为B’-C’的结果，无缺陷晶体可稳定地生长。无Grown-in缺陷晶体的制造合格率显著提高。
通过组合氢掺杂，使得用于无缺陷化的拉晶速度范围扩大的原因，即环状OSF的临界速度Vo增大，发生位错簇的临界速度Vd降低的原因认为如下述。
在1300-1390℃的高温氢中热处理硅晶片并急冷的场合，空位或晶格间硅与氢反应，形成空位-氢或晶格间硅-氢复合体(文献1：末泽正志1999年6月3日应用物理学会晶体工学分科会第1100次研究会テキスト第11页)。因此，因为在含氢的惰性气氛中生长出CZ晶体的场合，在比形成晶体冷却过程的COP(约1100℃)或位错簇(约1000℃)等的Grown-in缺陷的温度高的高温区域内，在硅晶体中过剩存在的空位或晶格间硅与氢反应，形成空位-氢或晶格间硅-氢等的复合体，因此空位及晶格间硅的浓度降低。因此，空位或晶格间硅的凝集被抑制，能够生长没有COP及位错簇的、另外尺寸小的CZ晶体。
可是人们知道，在含氢的惰性气氛中在V/G充分大的空位优势条件下生长CZ晶体时，当氢浓度变高时，产生被称为氢缺陷的大小为数μm-数十μm的巨大空洞(被认为是空位的凝集体)(文献2：E.Iino、K.Takano、M.Kimura、H.Yamagishi：Material Science andEngineering B36(1996)146-149及文献3：T.H.Wang、T.F.Ciszk、和T.Schuyler：J.Cryst.Growth 109(1991)155-161)，另外，在V/G充分小的晶格间硅优势条件下，产生晶格间硅型的氢缺陷(被认为是晶格间硅的凝集体的位错对)(文献4：Y.Sugit：Jpn.J.Appl.Phys 4(1965)第962页)。
因此，即使不使拉晶速度降低至发生环状OSF区域的临界速度或以下，在充分含氢的气氛中用CZ法拉晶的场合，也能够抑制COP生成，但由于发生巨大空洞，因此不能作为半导体用的晶片使用。另外，在低速拉晶的场合，虽抑制了位错簇生成，但由于位错对的发生，也不能作为半导体用的晶片使用。
图6表示出在CZ晶体生长时的晶体中心部为1100℃或以上的温度下、空位及晶格间硅的浓度Cv及Ci和拉晶速度V与在固液界面附近的晶体侧的温度梯度G的比V/G的关系，显示出氢存在于晶体中的场合的抑制COP及位错簇的生成抑制效果。用此图说明COP及位错簇的生成被抑制的原因。在此，Vo、Vc和Vd分别是环状OSF区域、COP及位错簇在晶体中心部或径向的一部分开始生成的临界速度，Cv-OSF、Cv-COP及Ci-Disl分别表示环状OSF区域、COP及位错簇生成的临界点缺陷浓度。
为了能够生长出无Grown-in缺陷晶体，使用包含设计成在晶体径向V/G满足Gc≥Ge的关系的热区的CZ炉生长出晶体的场合，使拉晶速度大于Vo的场合(图6的[H2]＝0的情况)，通常发生空位为优势点缺陷种的COP。可是，在含氢的气氛中生长CZ晶体的场合(图6的H1、H2的情况)，由于空位和氢形成复合体，因此自由的空位的浓度降低。此自由空位的浓度的降低依赖于晶体中的氢浓度，氢浓度越增大，空位浓度的降低越大。因此，存在氢的场合，使OSF环生成的拉晶速度Vo如Vo’、Vo”那样移到高速侧，使COP生成的拉晶速度Vc也如Vc’那样移到高速侧。
另一方面，在使拉晶速度小于Vd的场合(图6的[H2]＝0的情况)，晶格间硅成为优势点缺陷种，晶格间硅的浓度为Ci＞Ci-disl，作为晶格间硅的2次缺陷0，通常发生位错簇。可是，在含氢的气氛中生长的场合(图6的[H2]＝H1或H2的情况)，由于晶格间硅和氢形成复合体，因此自由的晶格间硅的浓度降低。因此，用于生成位错簇的拉晶速度Vd迁移至更低速侧的Vd’或Vd”，与临界浓度Ci-disl一致。
如图6的[H2]＝H1那样氢浓度相对地低的场合，当V/G充分大时，空位浓度比用于生成COP的临界浓度Cv-COP还高，因此COP的生成未被完全抑制，但由于空位浓度比不存在氢的场合降低，因此COP的尺寸变小。
而且，如图6的[H2]-H2那样当氢浓度相对地高时，空位浓度也低于Cv-COP，即使在可能的范围增大拉晶速度，也未形成COP。
在OSF环发生的临界速度Vo’或Vo”或以下、以及位错簇发生的临界速度Vd’或Vd”或以上的拉晶速度的范围内，由于空位和晶格间硅的浓度十分低，因此不发生COP及位错簇，而且也不会发生作为巨大空洞的空位型氢缺陷、或者作为位错对的晶格间硅型氢缺陷。另外，实现无Grown-in缺陷的拉晶速度范围(界限)比不掺杂氢的场合显著扩大，因此能够更稳定地高合格率地生长出无缺陷晶体。
另外，比起OSF环消失的临界V/G条件，V/G大但比较接近的场合，环状OSF在晶体中心部未消失，在其内侧区域发生COP，但其尺寸由于氢掺杂使得空位浓度降低从而变小。另外，该场合，由于空位浓度充分低，因此也不会发生巨大空洞。
本发明是以所述的知识见解为基础而完成的，其硅晶片是在含氢的惰性气氛中采用CZ法生长出的硅单晶的晶片，是在原生状态、即直接提拉而不受热处理的状态下，在晶片厚度方向整个区域中在晶体径向的整个区域不含COP的完全无Grown-in缺陷的晶片、或者尺寸为0.1μm或以下的COP在晶体径向的至少一部分中存在的准无Grown-in缺陷的晶片。
任何一种无Grown-in缺陷晶片都在原生状态下在晶片厚度方向整个区域中在晶体径向的整个区域中不含位错簇，这是不用说的。
在含氢的惰性气氛中生长时的硅单晶中的氢浓度通过气氛中的氢分压而可控制。氢向晶体的导入，气氛中的氢溶解于硅熔融液中变成恒定(平衡)状态，而且，由于凝固时浓度偏析，向晶体中分配液相和固相中的浓度。
熔融液中的氢浓度按亨利法则，依赖于气相中的氢分压而确定，表示为PH2＝kCLH2。在此，PH2是气氛中的氢分压，CLH2是硅熔融液中的氢浓度，k是两者之间的系数。
另一方面，晶体中的浓度由熔融液中浓度和偏析的关系确定，表示为：
                 CSH2＝k’CLH2＝(k’/k)PH2
在此，CSH2是晶体中的氢浓度，k’是氢的硅熔融液-晶体间的偏析系数。
由以上来看，刚凝固后的晶体中氢浓度通过控制气氛中的氢分压，在晶体的轴向能以所要求的浓度控制成恒定。
关于环状OSF发生区域，既可以在晶体径向的一部分中存在它，也可以在晶体中心部消灭。
本发明的硅晶片除了能够用于PW(抛光片，镜面晶片)以外，也能作为SIMOX型SOI晶片、或者贴合型SOI的活性层侧晶片使用。
不需要在原生状态下在晶体径向的整个区域不合COP的完全无Grown-in缺陷的晶片的情况，但含有尺寸被限定为0.1μm或以下的COP的准无Grown-in缺陷晶片的场合，优选通过1100-1200℃×1hr或以上的氢退火、或者氩退火这一消COP退火，在距表面1μm或以上的深度的部分中去除COP。
另外，本发明的硅单晶制造方法，是在使用在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大的热区结构，采用CZ法生长出硅单晶时，向拉晶炉内供给含氢的惰性气体，且在环状OSF发生区域在晶体中心部消灭的临界速度附近进行拉晶的制造方法。
被氢捕获的空位(氢-空位复合体)由于在此之后使氧析出物的形成反应的自由能降低，因此有促进氧析出、还有进而形成巨大空洞的可能性。在比发生环状OSF的临界速度充分快的生长条件下，由于V/G充分大，因此在凝固时所导入的空位浓度高。因此，通过被氢捕获的氢-空位复合体，使得在高温下生成稳定的析出核，通过器件的热处理而成长，在表层附近以强固的析出物的形式残留，或因氧化热处理而发生OSF，因此有招致器件特性劣化的可能性。另外，在V/G充分大、且氢浓度高的场合，进一步发生巨大空洞，当然不用说，这样的晶片不适合作为半导体用的晶片。为了防止这类稳定的氧析出核或巨大空洞的生成，需要使所导入的空位浓度低，为此，有必要控制在V/G相对地小的环状OSF区域发生的临界拉晶速度附近。
采用此方法，通过比过去高速、且极宽的速度范围(界限)的拉晶，高效率地且稳定地生长出在晶体径向整个区域不存在位错簇和COP的完全无Grown-in缺陷单晶、或者即使COP存在其尺寸也被限制在0.1μm或以下的准无Grown-in缺陷的单晶。
所谓临界速度附近，定性地讲是得到在晶体径向的整个区域不含位错簇和COP的完全无Grown-in缺陷晶体的拉晶速度，是图4中的B’-C’，但如果COP尺寸是被限制在0.1μm或以下的范围内，则也可以是比之高少许的拉晶速度。
定量地讲，将临界速度记为Vo，是约1.7倍左右(1.7Vo)的拉晶速度，但COP的密度和尺寸依赖于V/G和1100℃附近的冷却速度，依赖于CZ炉的热环境，因此不能一概地决定。当为比此范围低的速度时，发生位错簇，为高速的场合，发生尺寸超过0.1μm的过大的COP和高温稳定的氧析出核。而且，当氢浓度相对地高时，也产生巨大空洞。
关于氢气添加量，当不足时，提高临界速度的效果不充分，当多时，向炉内泄漏空气时，发生燃烧、进而产生爆炸的危险性。为此，关于下限优选0.1体积％或以上，特别优选3体积％或以上。当为0.1体积％或以下时，氢的效果几乎没有，另外，不足3％但为0.1％以上时，氢的效果在一定程度上有，但不充分。关于上限，优选由使用的惰性气体所致的稀释界限决定的氢浓度(约10体积％)或以下，特别优选8体积％或以下。此情况下，即使空气向炉内泄漏、流入也不会燃烧，能够进行安全的操作。
另外，本发明的硅晶片制造方法，是从采用本发明的硅单晶制造方法制造的高品质、经济的单晶获取硅晶片的制造方法，能够以高维量同时实现硅晶片的品质及经济性。
所获取的硅晶片是含有尺寸为0.1μm或以下的COP的准无Grown-in缺陷晶片的场合，如上述那样，优选通过1100-1200℃×1hr或以上的氢退火、或者氩退火这类消COP退火，在距表面1μm或以上的深度的部分中去除COP。
另外，从完全无Grown-in缺陷或准无Grown-in缺陷的单晶获取的晶片，除了能够用于PW(抛光片，镜面晶片)以外，也能作为SIMOX型SOI衬底的基片、或者贴合型SOI衬底的活性层侧的晶片，如上述所述。
再者，使用在晶体中心部的温度梯度Gc比在外周部的温度梯度Ge小，一边缓慢降低拉晶速度，一边使之成长的单晶的纵截面上的OSF发生区域变成向下方尖伸的V字形状的通常的热区结构，在临界速度附近进行拉晶的场合，当组合氢掺杂时，变成以下那样，得不到本发明希望的效果。
在Ge＞Gc的场合，也因氢的效果，在晶体中心部开始发生环状OSF发生区域及COP的临界速度Vo、Vc增大，在晶体的一部分中开始发生位错簇的临界速度Vd降低。因此，即使是Ge＞Gc，在两者比较接近的场合，也有得到没有COP或位错簇的完全无Grown-in缺陷晶体的情况，但拉晶速度的界限与满足Ge≤Gc的场合比较极为狭窄，不能稳定地制造无缺陷的晶体。另外，在Ge＞Gc、并且Ge与Gc之差大的场合，即使添加氢也得不到成为无缺陷的速度界限。
附图的简单说明
图1是在晶体径向上的缺陷分布图。
图2是一边缓慢降低拉晶速度一边使之成长的单晶的纵截面上的缺陷分布图，表示出在晶体中心部的温度梯度Gc比在晶体外周部的温度梯度Ge小的情况。
图3是一边缓慢降低拉晶速度一边使之成长的单晶的纵截面上的缺陷分布图，表示出在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大的情况。
图4是一边缓慢降低拉晶速度一边使之成长的单晶的纵截面上的缺陷分布图，表示出在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大、且掺杂氢的情况。
图5是表示缺陷分布对拉晶速度与OSF环直径的关系的影响度的曲线图。
图6是表示V/G对点缺陷浓度及各缺陷区域的发生条件的影响的曲线图，表示出掺杂氢所致的缺陷发生临界V/G的迁移。
图7是适合于实施本发明的硅单晶制造方法的CZ拉晶炉的纵截面图。
图8是通过V/G和氢浓度的关系表示各种缺陷的发生区域的曲线图，显示出掺杂氢所致的缺陷发生V/G区域的扩大。
图9是表示结晶位置与得到无Grown-in缺陷区域的拉晶速度范围(界限)的关系的曲线图。
实施发明的最佳方案
以下基于附图说明本发明的实施方案。图7是适合于实施本发明的硅单晶制造方法的CZ炉的纵截面图。
首先，说明CZ炉的结构。
CZ炉具备：配置在腔内的中心部的坩埚1、和配置在坩埚1外侧的加热器2。坩埚1是用外侧的石墨坩埚1b保持内侧容纳原料熔融液3的石英坩埚1a的双层结构，通过被称为支座的支撑轴来旋转和升降驱动。在坩埚1的上方设置着圆筒形状的热遮蔽体7。热遮蔽体7是外壳由石墨制成，内部填充石墨毡的结构。热遮蔽体7的内面为从上端部到下端部内径渐减的锥面。热遮蔽体7的上部外面是相应于内面的锥面，下部外面大致形成为直面，越向下方，热遮蔽体7的厚度越增。
此CZ炉是200mm的单晶生长装置。使用此装置能够生长出目标直径例如为210mm、体长例如为1200mm的单晶。于是，利用热遮蔽体7构成在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大的热区结构。举出热遮蔽体7的规格例如以下。进入到坩埚中的部分的外径例如定为470mm，在最下端的最小内径S例如定为270mm，半径方向的宽W例如定为100mm，作为倒圆锥台面的内面相对垂直方向的倾角例如定为21°。另外，坩埚1的内径例如是550mm，热遮蔽体7的下端距熔融液面的高度H例如是60mm。
使用上述截面结构的单晶生长装置进行拉晶的场合，从熔点到1370℃的轴向温度梯度，在单晶中心部(Gc)是3.0-3.2℃/mm，在周边部(Ge)是2.3-2.5℃/mm，Gc/Ge达到约1.3。此状态即使改变拉晶速度也几乎不变化。
接着，说明用于生长出无Grown-in缺陷晶体的作业条件的设定方法。
首先为了把握氢浓度和得到无缺陷晶体的拉晶速度的允许范围，使氢浓度例如为0、0.1、3、5、8、10体积％的混合比率，在各个条件下生长出目标直径、例如210mm的单晶。
即，在坩埚内装入例如130kg的高纯度硅多晶，添加p型(B、Al、Ga等)或n型(P、As、Sb等)的掺杂剂，使得单晶的电阻率达到例如10Ωcm的期望值。使装置内为氩气氛、减压10-200torr，将氢设定成达到相对于氩为10体积％或以下的上述所规定的混合比率并使之流入到炉内。
接着，采用加热器2加热使硅熔融，形成熔融液3。然后，将安装在晶种卡盘5上的晶种浸渍在熔融液3中，一边旋转坩埚1及提拉轴4，一边进行拉晶。结晶方位定为{100}、{111}或{110}的任1个，进行了旨在晶体无位错化的晶种拉延后，形成肩部，变肩而成为目标体直径。
在体长例如达到300mm的时刻将拉晶速度调整成比临界速度充分大，例如1.0mm/min，然后根据拉晶长度大致直线地降低拉晶速度，在体长例如达到600mm时使之变为比临界速度小，例如0.3mm/min，然后以此拉晶速度生长出体部直到例如1200mm，在通常条件下进行尾部颈缩后结束晶体成长。
沿着拉晶轴纵向切割如此在不同的氢浓度下生长出的单晶，制作包括拉晶轴附近在内的板状试片，为了观察Grown-in缺陷的分布，进行Cu修饰。首先，将各个试片浸渍在硫酸铜水溶液中后自然干燥，在氮气氛中在900℃实施20分左右的热处理。然后，为了去除试片表层的Cu硅化物层，浸渍在HF/HNO3混合溶液中，蚀刻去除表层数十微米后，采用X射线形貌法研究OSF环的位置和各缺陷区域的分布。另外，例如用OPP法调查该切片的COP密度，例如用Secco蚀刻法调查位错簇的密度。
这样，使用满足Ge/Gc≥1的单晶提拉装置生长出的晶体的缺陷分布如图3所示，U字形态地发生环状OSF，当氢浓度变大时，成为无缺陷的部位扩大成图4的B’-C’，引起成为无缺陷晶体的拉晶速度的范围(界限)的扩大。
通过上述的拉晶实验，得到COP区域、OSF环区域、无V型及I型Grown-in缺陷区域、位错簇区域等的各缺陷区域的V/G与氢浓度的关系(图8)。
另外，通过如从300mm至600mm、500mm至800mm及700mm至1000mm那样在不同的部位将使拉晶速度变化的位置实施数个部位，来求出无Grown-in缺陷化的拉晶速度范围(界限)和晶体轴向位置的关系(图9)。由该图可设定用于得到无Grown-in缺陷晶体的操作条件。
接着，对各种晶片的制造方法进行说明。
通过在图9中的用实线表示的速度范围内在对应的结晶位置设定拉晶速度，可生长出从顶到底完整一根无Grown-in缺陷的晶体。
并且，通过掺杂氢，变得无Grown-in缺陷的拉晶速度的范围(界限)如图9所示，从过去的未掺杂氢的虚线的范围如实线所示显著扩大，据此无Grown-in缺陷晶体的制造合格率飞跃地增大。
另外，将拉晶速度设定成图9的实线所示的上限值或以上且为上限值的1.7倍左右或以内的速度的场合，Grown-in缺陷未完全地变消失，但可生长出含有尺寸为0.1μm或以下的COP的晶体。当使用这样的晶体时，通过在氢或氩等的气氛中退火，能够使至少1μm或以上的深度的表层附近区域变成无Grown-in缺陷。而且，由于缺陷尺寸为0.1μm或以下，因此经1110℃/2hr左右的退火，可在距表层1μm左右的深度的区域使COP完全消灭。这样的晶片能够直接地作为通常的PW(抛光片，镜面晶片)用于器件制造，或作为SOI用的衬底也是有用的。
在本发明中，在采用CZ法生长掺杂了氢的硅单晶的情况下，是不管对熔融液是否外加了磁场的，也包括所谓的外加磁场的MCZ法。
在本发明中，采用CZ法利用在硅单晶生长中掺杂氢，使COP或位错簇等的Grown-in缺陷完全消灭、或者使COP尺寸小至0.1μm或以下的技术而制作的硅单晶晶片、或者进一步在氢或氩气氛中退火的晶片能够用于SIMOX法、或贴合法的SOI衬底。因此，由于在活性层中没有晶体缺陷、或COP尺寸小至0.1μm或以下，因此通过热处理易消灭，另外，难变成贯通的针孔。而且，能够提供在智能切割(smart cut)法或SIMOX法下离子注入时不易发生注入离子散乱、或难成为掩埋氧化膜缺陷的SOI衬底。
另外，由于通过掺杂氢来使得无Grown-in缺陷的拉晶速度界限扩展，因此无Grown-in缺陷晶体的制造合格率大幅度增大，因此能够大幅度降低SOI衬底的成本。
在本发明的SOI衬底制造方法中，首先采用CZ法在图9所示的制造条件下生长出掺杂了氢的硅单晶棒，通过切片、加工该单晶棒，制作掺杂了氢的硅单晶晶片。
即，当采用CZ法得到含有所要求浓度的氢和氧的硅单晶棒时，按照通常的加工方法将它用ID锯或钢丝锯等的切割装置切片后，经过倒角、研磨、蚀刻、抛光等工序加工成硅单晶晶片。再者，在这些工序之外也有洗净等种种的工序，工序顺序的变更、省略等根据目的变更使用适宜工序。
接着，将所得到的硅单晶晶片至少作为活性层侧(器件制作侧)的晶片使用，制作SIMOX法或贴合法的SOI衬底。
关于SIMOX法的SOI衬底的制造条件，除了使用上述的掺杂氢的硅单晶晶片或将其在氢或氩气氛中退火的晶片以外，不需要特别限定。在SIMOX衬底的制造中，作为氧注入条件，通常使用加速电压180keV-200keV，但可以是比该范围高的电压也可以是比该范围低的电压。作为氧离子的剂量，希望使用4×1017cm-2前后、或者1.0×1018cm-2或以上的剂量，但也可以是该范围以外的剂量。作为退火条件，为了得到优质的掩埋氧化膜，希望使用1300℃或以上的温度，但也可以是比之低的温度。另外，退火时的气氛可以是氧化性也可以是非氧化性。
这样制作的SIMOX法的SOI掩埋氧化层的针孔密度，由于使用没有空隙缺陷的掺杂氢的晶片，因此与使用了不掺杂氢的通常的硅晶片的场合比较，明显变少。
通过贴合制作SOI衬底的场合，准备作为原料晶片的活性层侧晶片及基片。在此，至少活性层侧晶片定为采用上述CZ法生长出的掺杂了氢的硅单晶晶片。当然两片晶片这两者都可以定为掺杂了氢的晶片。
然后，所准备的硅单晶衬底之中，对活性层侧晶片实施热处理，在表面形成氧化膜。该热处理例如在1000℃或以上的高温进行。此情况下，氧化膜的形成可以对基片进行，还可以使两方的晶片形成氧化膜。
然后，使该形成了氧化膜的活性层侧晶片和基片附着。在氧化性气氛下对其施加热处理，使活性层侧晶片和基片牢固结合，制成贴合衬底。此时，在贴合SOI衬底的外表面也形成氧化膜。
作为使该两片晶片结合的热处理条件，例如在含有氧或水蒸气的气氛下、在400℃-1200℃的温度进行即可，但更优选在900℃或以上的温度进行。通过在这样高的温度范围内进行热处理，可使二片晶片牢固地结合。
这样，通过将没有Grown-in缺陷或COP尺寸小的掺杂氢的衬底用于SOI衬底的至少活性层侧，没有了Grown-in缺陷在器件电特性劣化方面的影响。
最后，通过采用磨削·抛光等方法将活性层侧晶片的表面薄膜化到所要求的厚度，能够制作具有高品质的活性层的贴合SOI衬底。特别是在将活性层薄膜化到1μm或以下的场合，由于Grown-in缺陷贯通，易形成针孔，因此本发明的方法有效。
在活性层侧晶片的薄膜化中，列举出磨削、抛光、或蚀刻等手法，但毫不限定于这些手法。特别是近年来作为将SOI层薄膜化的技术而被注目的气相蚀刻或向晶片注入离子并结合，然后分离的智能切割法的场合，本发明也有效。
在上述实施方案中，说明了贴合二片硅晶片制作SOI衬底的情况，但在本发明的掺杂氢的CZ硅晶片与石英、碳化硅、氮化硅、氧化铝、蓝宝石、其他的陶瓷材料之类的绝缘衬底贴合，制作贴合SOI衬底的情况下也有效。
产业实用性
按照以上说明的那样，本发明的硅晶片是在原生状态下在晶体径向的整个区域不合位错簇及COP的完全无缺陷、或COP尺寸被限制在0.1μm或以下的准无缺陷的高品质晶片，而且，由于通过在晶体生长阶段受到氢掺杂来确保高的拉晶速度，因此生产性高，成本低。另外，通过使用掺杂氢的硅单晶晶片制作SOI衬底，能够以低成本、高生产性得到SOI层中的晶体缺陷尺寸小、针孔少的SOI衬底。
另外，本发明的硅晶片制造方法，由于将以高的拉晶速度生长出的完全无缺陷的晶体、或者准无缺陷晶体作为坯材，而且通过在其晶体生长阶段进行氢掺杂，来确保高的拉晶速度，因此能够以低成本制造高品质的硅晶片。
另外，本发明的硅单晶生长方法，由于在生长出完全无缺陷晶体或准无缺陷晶体时，通过掺杂氢来谋求临界速度上升，因此能够生产性好地以低成本制造高品质的硅单晶。
特别是本发明在制造SOI层中的晶体缺陷、针孔特别成为问题的、SOI层的厚度为1微米或以下的薄膜SOI衬底时是有效的。

Claims (12)

1.一种硅晶片，是在含氢的惰性气氛中采用CZ法生长出的硅单晶的晶片，并且是在晶片厚度方向整个区域中，在晶体径向的整个区域中不含COP的完全无Grown-in缺陷的晶片、或者尺寸为0.1μm或以下的COP或空隙在晶体径向的至少一部分中存在的准无Grown-in缺陷的晶片。
2.根据权利要求1所述的硅晶片，在晶体径向整个区域中不含位错簇。
3.根据权利要求1所述的硅晶片，上述无Grown-in缺陷晶片中，在距表面1μm或以上的深度的部分中不含上述COP或空隙。
4.根据权利要求1所述的硅晶片，环状OSF发生区域在晶体径向的一部分中存在、或者在晶体中心部消灭。
5.一种以权利要求1所述的硅晶片为基片的SIMOX型、或者作为活性层侧晶片的贴合型SOI衬底。
6.一种硅单晶生长方法，在使用在晶体中心部的温度梯度Gc与在晶体外周部的温度梯度Ge相同或比之大的热区结构，采用CZ法生长硅单晶时，向拉晶炉内供给含氢的惰性气体，且在环状OSF发生区域在晶体中心部消灭的临界速度附近进行晶体提拉。
7.根据权利要求6所述的硅单晶生长方法，在晶体径向的整个区域中不含COP及位错簇的完全无Grown-in缺陷的晶体的场合，将发生COP的空位优势区域在晶体径向整个区域中消灭的提拉速度作为上限，将发生位错簇的晶格间硅优势区域在晶体径向的一部分中发生的提拉速度作为下限。
8.根据权利要求6所述的硅单晶生长方法，尺寸为0.1μm或以下的COP或空隙在晶体径向的至少一部分中存在的准无Grown-in缺陷的晶体的场合，将0.1μm或以上的COP消灭的提拉速度作为上限。
9.一种硅晶片制造方法，其中从采用权利要求6所述的硅单晶生长方法生长的硅单晶获取晶片。
10.根据权利要求9所述的硅晶片制造方法，在所获取的晶片为在晶片厚度方向整个区域中在晶体径向的至少一部分中含有尺寸为0.1μm或以下的COP的准无Grown-in缺陷的晶片的场合，实施在距表面1μm或以上的深度的部分中去除COP的消COP退火。
11.一种SOI衬底制造方法，其中制造将采用权利要求9所述的硅晶片制造方法制造的硅晶片用于基片的SIMOX型SOI衬底、或者将上述硅晶片作为活性层侧的晶片的贴合型SOI衬底。
12.一种SOI衬底制造方法，其中制造将采用权利要求10所述的硅晶片制造方法制造的硅晶片用于基片的SIMOX型SOI衬底、或者将上述硅晶片作为活性层侧的晶片的贴合型SOI衬底。
CNB2004800111738A 2003-02-25 2004-02-25 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法 Expired - Lifetime CN100472001C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP47565/2003 2003-02-25
JP2003047565 2003-02-25

Publications (2)

Publication Number Publication Date
CN1780940A true CN1780940A (zh) 2006-05-31
CN100472001C CN100472001C (zh) 2009-03-25

Family

ID=33027657

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800111738A Expired - Lifetime CN100472001C (zh) 2003-02-25 2004-02-25 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法

Country Status (6)

Country Link
US (1) US7704318B2 (zh)
EP (1) EP1598452B1 (zh)
JP (2) JPWO2004083496A1 (zh)
KR (2) KR100743821B1 (zh)
CN (1) CN100472001C (zh)
WO (1) WO2004083496A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110629283A (zh) * 2019-09-23 2019-12-31 上海新昇半导体科技有限公司 一种硅单晶的生长方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
JP5183874B2 (ja) * 2004-12-28 2013-04-17 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP4797477B2 (ja) * 2005-04-08 2011-10-19 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
US20060225639A1 (en) * 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Ｓｕｍｃｏ シリコン単結晶育成方法
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
US20060249074A1 (en) * 2005-05-05 2006-11-09 Sumco Corporation Method for supplying hydrogen gas in silicon single-crystal growth, and method for manufacturing silicon single-crystal
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4806974B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶育成方法
US7819972B2 (en) 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
JP4710429B2 (ja) * 2005-06-20 2011-06-29 株式会社Ｓｕｍｃｏ 半導体単結晶製造装置
US7442251B2 (en) * 2005-06-20 2008-10-28 Sumco Corporation Method for producing silicon single crystals and silicon single crystal produced thereby
JP4821179B2 (ja) * 2005-06-20 2011-11-24 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
US7473314B2 (en) 2005-06-20 2009-01-06 Sumco Corporation Method for growing silicon single crystal
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP4862290B2 (ja) * 2005-06-20 2012-01-25 株式会社Ｓｕｍｃｏ シリコン単結晶製造方法
US7384480B2 (en) * 2005-06-20 2008-06-10 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP2007067321A (ja) * 2005-09-02 2007-03-15 Sumco Corp Ｓｉｍｏｘ基板およびその製造方法
EP1981065B1 (en) * 2005-12-27 2014-12-03 Shin-Etsu Chemical Company, Ltd. Process for producing soi wafer
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP5358189B2 (ja) * 2006-01-20 2013-12-04 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
KR101032593B1 (ko) * 2006-03-03 2011-05-06 가부시키가이샤 사무코 ＣＺ법에 의한 Ｓｉ 단결정 잉곳 제조 방법
DE102007049666B4 (de) * 2006-10-18 2013-03-28 Siltronic Ag Verfahren zur Herstellung von p- -dotierten und epitaktisch beschichteten Halbleiterscheiben aus Silicium
SG142208A1 (en) 2006-10-18 2008-05-28 Siltronic Ag Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon
WO2009025336A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025341A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025337A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
JP5304649B2 (ja) * 2007-08-21 2013-10-02 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
KR100912703B1 (ko) 2007-10-11 2009-08-19 세메스 주식회사 기판 처리 장치 및 이 장치를 이용한 기판 처리 방법
JP5560546B2 (ja) * 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5283543B2 (ja) * 2009-03-09 2013-09-04 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP5201077B2 (ja) * 2009-05-15 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2014094842A (ja) * 2012-11-07 2014-05-22 Shin Etsu Handotai Co Ltd 単結晶製造装置
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61178495A (ja) * 1985-01-31 1986-08-11 Fujitsu Ltd 単結晶の成長方法
JPH05335529A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
KR0162510B1 (ko) * 1993-07-12 1999-02-01 가네꼬 히사시 반도체 장치 및 그 제조방법
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10223551A (ja) * 1997-02-12 1998-08-21 Nec Corp Ｓｏｉ基板の製造方法
SG105509A1 (en) * 1997-04-09 2004-08-27 Memc Electronic Materials Low defect density, self-interstitial dominated silicon
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
EP1035234A4 (en) * 1997-08-26 2003-05-28 Sumitomo Mitsubishi Silicon HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD
JP2998731B2 (ja) * 1998-01-28 2000-01-11 住友金属工業株式会社 高品質シリコン単結晶ウェーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Ｓｕｍｃｏ シリコン単結晶及びその製造方法
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
JP2000068489A (ja) 1998-08-18 2000-03-03 Nippon Steel Corp Ｓｏｉ基板およびその製造方法
US6617034B1 (en) * 1998-02-02 2003-09-09 Nippon Steel Corporation SOI substrate and method for production thereof
US6133106A (en) * 1998-02-23 2000-10-17 Sharp Laboratories Of America, Inc. Fabrication of a planar MOSFET with raised source/drain by chemical mechanical polishing and nitride replacement
JP4510948B2 (ja) * 1998-03-25 2010-07-28 シルトロニック・ジャパン株式会社 シリコン単結晶ウェ―ハの製造方法
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JP3943717B2 (ja) 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP4460671B2 (ja) * 1999-03-26 2010-05-12 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP2001127067A (ja) * 1999-10-28 2001-05-11 Nippon Steel Corp シリコン半導体基板
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP4765157B2 (ja) * 1999-11-17 2011-09-07 株式会社デンソー 半導体基板の製造方法
DE60144416D1 (de) * 2000-01-25 2011-05-26 Shinetsu Handotai Kk Verfahren zur bestimmung unter welchen konditionen der siliziumeinkristall hergestellt wurde und verfahren zur herstellung des siliziumwafers
JP3573045B2 (ja) 2000-02-08 2004-10-06 三菱住友シリコン株式会社 高品質シリコン単結晶の製造方法
DE10014650A1 (de) 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP4276764B2 (ja) * 2000-03-27 2009-06-10 シルトロニック・ジャパン株式会社 シリコン単結晶基板及びその製造方法
CN1194380C (zh) * 2000-04-24 2005-03-23 北京师范大学 绝缘体上单晶硅(soi)材料的制造方法
EP1310583B1 (en) * 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ボロンドープされたシリコンウエハの熱処理方法
JP4150167B2 (ja) * 2001-02-16 2008-09-17 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US6551898B1 (en) * 2001-11-01 2003-04-22 The United States Of America As Represented By The Secretary Of The Navy Creation of a polarizable layer in the buried oxide of silicon-on-insulator substrates for the fabrication of non-volatile memory
US6998353B2 (en) * 2001-11-05 2006-02-14 Ibis Technology Corporation Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
US20030194846A1 (en) * 2002-04-11 2003-10-16 International Business Machines Corp. Medium dose simox over a wide BOX thickness range by a multiple implant, multiple anneal process
US6911380B2 (en) * 2002-07-22 2005-06-28 Intel Corporation Method of forming silicon on insulator wafers
JP3978780B2 (ja) * 2002-08-09 2007-09-19 信越半導体株式会社 ウエーハの研磨方法及び装置
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110629283A (zh) * 2019-09-23 2019-12-31 上海新昇半导体科技有限公司 一种硅单晶的生长方法

Also Published As

Publication number Publication date
EP1598452A1 (en) 2005-11-23
KR20050121677A (ko) 2005-12-27
KR100743821B1 (ko) 2007-07-30
JP5691504B2 (ja) 2015-04-01
EP1598452B1 (en) 2015-10-14
JP2011088818A (ja) 2011-05-06
KR20070059214A (ko) 2007-06-11
KR100782662B1 (ko) 2007-12-07
JPWO2004083496A1 (ja) 2006-06-22
CN100472001C (zh) 2009-03-25
US20060156969A1 (en) 2006-07-20
WO2004083496A1 (ja) 2004-09-30
EP1598452A4 (en) 2007-02-21
US7704318B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
CN1780940A (zh) 硅晶片及其制造方法、以及硅单晶生长方法
KR100844260B1 (ko) 실리콘 웨이퍼 및 그 제조 방법, 및 실리콘 단결정 육성방법
KR100939299B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP4604889B2 (ja) シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2013163598A (ja) シリコンウェーハの製造方法
JP2007022863A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007284301A (ja) ＳｉＣ単結晶の製造方法
JP2009114054A (ja) 酸素濃度特性が改善した半導体単結晶の製造方法
CN1689148A (zh) 退火晶片及退火晶片的制造方法
TW202113168A (zh) 一種矽單晶的生長方法
JP2009091233A (ja) シリコンインゴット成長方法
JP2007022864A (ja) シリコン単結晶の製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2010040588A (ja) シリコンウェーハ
JP2004175620A (ja) 単結晶の製造方法
JP2004269335A (ja) 単結晶の製造方法
ITMI20011120A1 (it) Wafer di silicio aventi distribuzione controllata di difetti, metodi di preparazione degli stessi, ed estrattori czochralski per la fabbrica
JP2003209115A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090325