CN101155950A - 硅单晶的培育方法、以及硅晶片和使用该硅晶片的soi衬底 - Google Patents

硅单晶的培育方法、以及硅晶片和使用该硅晶片的soi衬底 Download PDF

Info

Publication number
CN101155950A
CN101155950A CNA2005800494091A CN200580049409A CN101155950A CN 101155950 A CN101155950 A CN 101155950A CN A2005800494091 A CNA2005800494091 A CN A2005800494091A CN 200580049409 A CN200580049409 A CN 200580049409A CN 101155950 A CN101155950 A CN 101155950A
Authority
CN
China
Prior art keywords
wafer
monocrystalline
defect
hydrogen
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800494091A
Other languages
English (en)
Other versions
CN101155950B (zh
Inventor
小野敏昭
杉村涉
宝来正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101155950A publication Critical patent/CN101155950A/zh
Application granted granted Critical
Publication of CN101155950B publication Critical patent/CN101155950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

按照本发明的硅单晶的培育方法，由于通过使培育装置内的惰性气氛中的氢分压为40Pa～400Pa，以及将单晶直胴部培育成不存在Grown－in缺陷的无缺陷区域，制造采用CZ法的硅单晶，故可容易截取整个面不存在Grown－in缺陷，系由无缺陷区域构成，且BMD足够且均匀地形成的晶片。这样的晶片可大幅度减少在其上所形成的集成电路的特性不合格品的发生，作为与电路的微细化和高密度化对应的衬底，有助于制造成品率的提高，可广泛应用。

Description

硅单晶的培育方法、以及硅晶片和使用该硅晶片的SOI衬底
技术领域
本发明涉及成为用作半导体集成电路的衬底的硅晶片的坯材的硅单晶的培育方法以及用该单晶所制造的硅晶片。
背景技术
用于半导体集成电路(器件)的衬底的硅晶片是从硅的单晶切取的，而在该单晶的制造中最广泛采用的是利用切克劳斯基法(以下称为“CZ法”)的培育方法。CZ法是将晶种浸渍于石英坩锅内的熔融硅中并提拉，从而培育单晶的方法，而随着该培育方法的进步，已经可以制造缺陷少、无位错的大型单晶。
半导体器件是以从单晶得到的晶片为衬底，经过用于形成电路的多个工艺而制成产品的。在这些工艺中，要实施多种物理处理、化学处理、甚至热学处理，其中，还包括超过1000℃的苛刻处理。因此，在单晶的培育时其原因形成、而在器件的制造过程中明显存在、并对其性能产生很大影响的微细缺陷，即Grown-in缺陷成为问题。
作为制造无该Grown-in缺陷的晶片的方法，有在成形后对晶片实施热处理的方法，但得到的无缺陷部局限于表层部，为使从表面到深处位置有足够的无缺陷区域，必须在单晶培育阶段形成。在得到该无缺陷单晶的方法中，有改进作为坯材的单晶提拉的刚凝固后的冷却部分，即热区(ホツトゾ一ン)的结构的培育方法，以及向培育中的装置内气氛中添加氢的方法。
图1是说明用CZ法得到的硅单晶内存在的代表性Grown-in缺陷的分布状况的图。用CZ法得到的硅单晶的Grown-in缺陷是由被称为缺陷红外线散射体或COP(Crystal Originated Partical：源于结晶的粒子)等的大小为0.1～0.2μm左右的空位缺陷、以及被称为位错簇的大小为10μm左右的微小位错构成的缺陷。这些缺陷的分布在进行了通常的提拉培育的情况下例如像图1那样被观察到。这是示意性地示出了从刚培育后的单晶切取与提拉轴垂直的面的晶片，浸渍于硝酸铜水溶液中，使之附着Cu，在热处理后用X射线形貌法进行了微小缺陷的分布观察的结果的图。
该晶片的呈环状分布的氧感生堆垛层错(以下称为“OSF”-Oxygeninduced Stacking Fault)在外径的约2/3的位置出现，而在该环的内侧部分，红外线散射体缺陷被检测出105～106个/cm3左右，在外侧有位错簇缺陷存在103～104个/cm3左右的区域。
OSF是氧化热处理时产生的晶格间原子所形成的堆垛层错，在作为器件的有源区(活性領域)的晶片表面上进行了生成成长的情况下，成为漏泄电流的原因，使器件特性变差。另外，红外线散射体是使初始的氧化膜耐压特性降低的原因，位错簇也成为在其上所形成的器件的特性不佳的原因。
图2是用缓慢降低提拉速度所培育的单晶的截面的缺陷分布状态示意性地说明单晶提拉时的提拉速度与结晶缺陷的发生位置的一般关系的图。上述缺陷的发生状态通常受单晶培育时的提拉速度和刚凝固后的单晶内温度分布的大的影响。例如，如沿结晶中心的提拉轴对一边缓慢降低提拉速度一边培育的单晶进行切割，对其截面采用与上述图1同样的方法研究缺陷的分布，则可得到图2。
如果在与提拉轴垂直的面看该缺陷分布，则首先，在形成肩部得到所需单晶直径后的胴部(胴部)的提拉速度快的阶段，在结晶周边部有环状OSF，内部为发生多个红外线散射体缺陷的区域。然后，随着提拉速度的降低，环状OSF的直径逐渐减小，与此同时，在环状OSF的外侧部分，出现位错簇的发生区域，最终环状OSF消失，整个面成为位错簇缺陷发生区域。
上述图1示出了以该图2中A的位置，或相当于该A的位置的提拉速度所培育的单晶的晶片。
如果进一步详细地研究这些缺陷的分布，则可知在环状OSF的发生区域附近，红外线散射体缺陷和位错簇缺陷均极少。而且，与环状OSF发生区域相接的外侧，有因处理条件而出现氧析出的氧析出促进区域，进而在与其外侧的位错簇发生区域之间，有不产生氧析出的氧析出抑制区域。这些氧析出促进区域和氧析出抑制区域与环状OSF发生区域相同，均为Grown-in缺陷极少的无缺陷区域。
虽然不一定清楚这些缺陷的成因，但可作如下考虑。在从液相的熔液培育固相的单晶时，在固液界面附近的固相的晶格内大量地进入欠缺原子的空位和过剩的原子。所进入的空位、晶格间原子在进行凝固而温度下降的过程中，通过扩散相互结合在一起，或抵达表面而消失。而且，空位相对比晶格间原子进入更多，并且扩散速度快，从而如果提拉速度大，加快冷却，空位就会残留，它们结合在一起，生成红外线散射体缺陷；放慢提拉速度，空位就会消失，残留的晶格间原子形成位错簇缺陷。
在该空位的数目和晶格间原子的数目恰好达到平衡并结合在一起而消失的区域，成为红外线散射体缺陷和位错簇缺陷均极少的无缺陷区域。但是，即使在无缺陷区域，在与发生多个红外线散射体缺陷的区域邻接的位置，也容易发生环状OSF。进而，在其外侧，或低速侧，有氧析出促进区域，由于该区域被认为是空位占优势的无缺陷区域，故以下称为PV区域。另外，在该PV区域外侧，或低速侧，有氧析出抑制区域，此处被认为是晶格间元素占优势的无缺陷区域，称为PI区域。
由于红外线散射体缺陷不像位错簇那样产生恶劣影响，还有生产率提高的效果，故以往是加快提拉速度，使环状OSF的发生区域位于结晶的外周部，来进行单晶培育。
然而，集成电路因近年来要求小型化、高密度化而更加微细化，红外线散射体缺陷也成为合格品成品率低下的重大原因，降低其发生密度就成为重要课题。为此，提出了改进热区结构的单晶培育方法，以便扩大上述的无缺陷区域，使晶片整个面成为无缺陷区域。
例如，在特开平8-330315号公报所公开的发明中，以单晶培育时的提拉速度为V(mm/min)、以从熔点到1300℃的温度范围的提拉轴方向的温度梯度为G(℃/mm)时，控制温度梯度，使在从结晶中心到距外周30mm的内部位置的V/G为0.20～0.22mm2/(℃·min)，且该值朝向结晶外周逐渐增加。
作为这样的积极地控制刚凝固后的结晶内的温度分布的方法的例子，在特开2001-220289号公报、特开2002-187794号公报中，提出了通过包围单晶的周围的热屏蔽体的尺寸、位置的选定，进而通过冷却用部件的使用等，使提拉轴方向的结晶内温度梯度、在中心部大在外周部小的技术的发明。
如假定提拉轴方向的结晶内温度梯度在中心部为Gc，在外周部为Ge，则通常由于通过从表面的散热来冷却刚凝固后的提拉中的单晶，故在外周部大在中心部小。即，Gc＜Ge。与此相对，在上述专利公报所述的发明中，通过包围刚凝固后的单晶的周围的热屏蔽体的尺寸、位置，进而冷却用部件的使用等热区的结构的改进，在从熔点到1250℃附近的温度区，使Gc＞Ge。
这是在提拉中单晶的熔液升起的部分附近，表面部通过来自坩锅壁面、熔液面的热辐射而保温，通过用热屏蔽体、冷却部件等更强烈地冷却单晶的上部，中心部通过热传递冷却，使中心部的温度梯度相对增大。
图3是以利用具有结晶周边部(Ge)比结晶中心部(Gc)小(Gc＞Ge)的热区结构的培育装置所提拉的单晶的截面的缺陷分布状态示意性地说明刚凝固后的单晶的提拉方向的温度梯度的图。其结果是，与上述图2所示的情况同样地，如果改变提拉速度来培育单晶，则单晶内的各缺陷的发生分布如图3那样变化。因此，如果利用如此改进了热区结构的培育装置，在图3的B至C的速度范围进行提拉培育，则可得到胴部的大半为无缺陷区域的单晶，制造Grown-in缺陷极少的晶片。
另一方面，向培育中的装置内气氛添加氢的方法是在特开2000-281491号公报、特开2001-335396号公报等中所公开的发明，在添加氢的气氛中进行单晶的提拉培育。如果向气氛中添加氢，则按照氢的量使氢溶入硅熔液中，该氢一部分进入凝固的单晶中，其结果是，Grown-in缺陷的数目减少，其大小也变小。
据推测，由于以掺杂的形式进入结晶中的氢与空位结合可抑制空位的扩散行为，具有与晶格间原子同样的作用，故减少了晶格间原子的进入，但由于在冷却过程中在高温时氢容易扩散而散逸，结果使缺陷减少。但是，只在气氛中添加氢做不到完全没有缺陷，利用从如此得到的单晶所切取的晶片，进而在含氢的气氛中进行高温下的热处理，可形成无缺陷晶片。
在国际公开WO 2004/083496号小册子中公开了利用这样的氢的效果，采用改进了热区的结构，实现了上述的Ge＜Gc的培育装置，一边向装置内供给含氢的惰性气体一边进行提拉的无Grown-in缺陷的单晶的培育方法的发明。
如使刚凝固后的单晶内部的温度分布为Ge＜Gc，则得到如图3的B-C间那样的晶片整个截面为无Grown-in缺陷的区域的提拉速度范围，只要以该提拉速度培育，即可使整个单晶无缺陷。然而，如果该速度范围狭窄，单晶的直径增大，则得不到使晶片整个面为无缺陷区域的速度范围，不容易使单晶的直胴部(胴部)全长稳定而无缺陷。
与此相对，在国际公开WO2004/083496号的发明方法中，由于图3的B～C的间隔扩大，使晶片整个面形成无缺陷区域的提拉速度范围扩大，故无Grown-in缺陷的单晶容易得到，并且能够以比现有速度高的速度培育。
发明内容
本发明涉及Grown-in缺陷极少的硅单晶的制造方法以及使用其的晶片。作为这样的无缺陷单晶的培育技术，有采用使刚凝固后的提拉轴方向的温度梯度在中心部比外周部大的热区结构的装置，限定提拉速度的方法。
在该制造法中，其目的在于，提供一种更加稳定地得到无缺陷单晶，分开制作用于得到存在具有吸气作用的被称为BMD(Bulk-Micro-Defect：体内微缺陷)的缺陷的晶片的单晶、和用于得到也没有BMD的单晶的制造方法，以及由这些单晶形成的硅晶片。
本发明以下面(1)～(4)的利用CZ法的硅单晶培育方法，以及(5)～(7)的硅晶片和(8)～(10)的使用其的SOI衬底为要旨。(1)硅单晶培育方法，其特征在于，在用CZ法进行的硅单晶培育中，使培育装置内的惰性气氛中的氢分压为40Pa～400Pa，将单晶直胴部培育成不存在Grown-in缺陷的无缺陷区域。
(2)硅单晶培育方法，其特征在于，在用CZ法进行的硅单晶培育中，使培育装置内的惰性气氛中的氢分压为40Pa-160Pa，将单晶直胴部培育成空位优势无缺陷区域。
(3)硅单晶培育方法，其特征在于，在用CZ法进行的硅单晶培育中，使培育装置内的惰性气氛中的氢分压超过160Pa并且为400Pa以下，将单晶直胴部培育成晶格间硅优势无缺陷区域。
(4)上述(1)、(2)和(3)的硅单晶培育方法，其特征在于，在用CZ法进行的硅单晶培育中，仅在培育单晶的直胴部的期间向培育装置内的惰性气氛中添加含氢原子的物质的气体。
(5)硅晶片，其特征在于，从用上述(1)、(2)、(3)或(4)的方法所培育的单晶采取。
(6)上述(5)的硅晶片，其特征在于，晶格间氧浓度为1.2×1018atoms/cm3(ASTM F121，1979)以上。
(7)硅晶片，其特征在于，从用上述(1)、(2)、(3)或(4)所述的方法所培育的单晶采取，并实施快速升降温热处理(RTA处理)。
(8)SIMOX型衬底，其特征在于，将上述(5)的硅晶片用作基底晶片(ベ一スウエ一ハ)。
(9)以上述(5)的硅晶片为有源层(活性層)侧的晶片的贴合型SOI衬底。
(10)上述(8)或(9)的衬底，其特征在于，晶片的晶格间氧浓度为1.0×1018atoms/cm3(ASTM F121，1979)以下。
附图说明
图1是示意性地示出了在硅晶片内观察到的典型的缺陷分布的例子的图。
图2是以缓慢降低提拉速度所培育的单晶的截面的缺陷分布状态示意性地说明单晶提拉时的提拉速度与结晶缺陷的发生位置的一般关系的图。
图3是以与图2相同的方法说明利用具有结晶周边部(Ge)比结晶中心部的(Gc)小(Gc＞Ge)的热区结构的培育装置进行提拉的单晶的刚凝固后的单晶的提拉方向的温度梯度的图。
图4是在用与上述图3相同的培育装置提拉时进一步向装置内的惰性气氛中添加氢的情况的图。
图5是说明向具有Gc＞Ge的热区结构的培育装置内的惰性气氛中添加氢的情况的氢分压与无缺陷区域的发生提拉速度宽度的关系的图。
图6是示意性地示出了用于实施例的硅单晶的培育装置的结构例的图。
图7是研究增高氧的情况的晶片面内的氧析出物发生的分布的图。
图8是研究降低氧的情况的晶片面内的氧析出物发生的分布的图。
具体实施方式
为了得到晶片面整个面均匀的、无Grown-in缺陷的晶片，本发明人对于提拉中的结晶内温度分布为Ge＜Gc、进一步向该装置内气氛中添加氢的效果进行了各种研究。
在上述国际公开WO 2004/083496号小册子所述的方法中，通过使装置内的气氛为在惰性气体中添加氢的气氛，扩大了可得到无Grown-in缺陷的区域的提拉速度范围，能够以比以往高的提拉速度培育无缺陷单晶。
然而，在尝试用该国际公开WO 2004/083496号小册子中所述的方法培育单晶时，氢分压的限定范围是极宽的范围，有时其效果不一定明确。因此，更详细地研究了该氢分压的大小的影响，结果发现只要限定于特定范围，就会出现新的效果。
据推测，向培育中的装置内的气氛气体中混入氢所得到的效果源于，通常由于气氛气体采用氩等化学上完全惰性的气体，故与其中所含的氢的分压成比例的氢溶入硅的熔液中，从而将其分配到凝固的硅结晶中。
由于混入气氛中的氢的量少，而且装置内处于比大气压低的减压下，故熔液中溶入的氢甚微。因此，在该溶入量处于平衡状态时的氢的浓度LH遵循与气相中元素的稀薄溶液有关的下式的亨利法则
LH＝kPH      (k为系数)               (1)
即，与气氛中的氢分压PH成比例的关系应该成立。
因此，用改进了热区结构的培育装置，对气氛中的氢分压和提拉速度进行各种改变，来研究缺陷的发生状况。以装置内的气氛气体压力为PO，如果所导入的气氛气体中含有的氢的体积比率为X(％)，则气氛中的氢分压为
PH＝POX/100                          (2)
因此，在装置内的气氛气体压力不同的情况下，为使氢分压一定，即，使熔液中的氢浓度一定，必须遵循(2)式改变所混入的氢的体积比率。
就这样，对装置内的氢分压进行各种选择，连续地改变提拉速度以培育单晶，采用与上述图2、图3的情况同样的方法研究了缺陷分布的形态。
图4是用与上述图3相同的培育装置提拉时进一步向装置内的惰性气氛中添加氢的情况下提拉的单晶的截面的缺陷分布状态进行示意性说明的图。在图4所示的情况下，将气氛的氢分压定为250Pa，连续地改变提拉速度培育单晶。
将图4与图3进行比较后可知，通过向气氛中添加氢，无缺陷区域在提拉方向的宽度扩大。即，可制造相同特性的区域的提拉速度的容许范围增大。因此，如果在图4中选定D～E间的提拉速度，则得到大致整个面为PV的区域(氧析出促进区域或空位优势无缺陷区域)的晶片，如果选定F～G间的提拉速度，则得到整个面为PI的区域(氧析出抑制区域或晶格间硅优势无缺陷区域)的晶片。
图5是说明向与上述图3相同的培育装置内的惰性气氛中添加氢的情况的氢分压与无缺陷区域发生的提拉速度宽度的关系的图。在图5中，对于培育单晶的中心部的因提拉速度造成的Grown-in缺陷的出现方式，已整理了对气氛中氢分压进行各种改变的情况的研究结果，从中可看出明显的倾向。
如果热区结构相同，则即使提拉速度发生变化，提拉中的单晶内部的温度分布也几乎不变，从而可将上述图5的纵轴看作提拉速度。在此，环状OSF的区域、PV的区域和PI的区域均为无Grown-in缺陷的无缺陷区域。从上述图5可知，如气氛中的氢分压增加，则得到无缺陷区域的提拉速度降低，氢分压越是增加，该速度的宽度就变得越宽。
如观察OSF区域、PV区域和PI区域的各自的提拉速度宽度，则首先对于OSF区域，如果氢分压增加则宽度变窄，虽然也与氧量有关，但最终消失。
据认为，OSF区域是Grown-in缺陷少的区域，但由于氧析出，容易产生二次缺陷，如有可能优选回避该区域。PV区域没有Grown-in缺陷，并且是可形成BMD的区域。该区域随着氢分压的增加或增宽或收窄，如果氢分压相对地低，则速度宽度增大。PI区域在氢分压低的情况下窄，如果氢分压增高则大幅度扩大。
向培育中的气氛中添加氢改变其分压，如此得到无缺陷区域的提拉速度的宽度发生变化的理由还不清楚。但是，据报告如在氢中使加热至接近于熔点的高温的硅晶片急剧冷却，则发现空位或晶格间硅与氢结合得到的氢复合体，因此推测，在刚凝固后的结晶内，所进入的氢与空位或晶格间原子有某种相互作用。
可以认为，如果氢与空位结合抑制空位的移动，则可抑制因空位凝聚而形成的红外线散射体缺陷的发生，使OSF区域、PV区域扩大。另一方面，由于氢是进入硅结晶的晶格间的元素，如果存在多个，则与提高硅的晶格间原子的浓度有相同的效果，因此想到是否是因为使在凝固的过程中从熔液进入结晶内的硅的晶格间原子数降低的缘故。因此，如在上述图5中见到的那样，如果增加氢分压，则会抑制起因于晶格间原子的位错簇的发生，可能因此无缺陷区域移动到提拉速度的低速侧，PI区域被大幅度扩大。
认为如此影响到Grown-in缺陷的形成的氢几乎全部在其后的冷却过程中散逸到单晶外。
如上可知，通过热区结构的改善，在使晶片面，即与提拉轴垂直的面的无缺陷区域扩大了的培育装置中，如果进一步向装置内的气氛中添加氢，则可扩大得到无缺陷区域的提拉速度宽度，并且通过改变氢分压，可分别改变无缺陷区域内的OSF区域、PV区域和PI区域的宽度。从上述的图5的结果，可考虑有下面的(a)、(b)和(c)中所述的可能性。
(a)由于扩大了用于形成无缺陷区域的提拉速度宽度，故可减少晶片面内的特性变动，大口径的无缺陷晶片的制造变得容易。仅改善热区结构，用于使晶片整个面成为无缺陷区域的提拉速度宽度窄，为了得到整个面为同一性能的无缺陷的晶片，必须严格地进行提拉速度的管理，特别是如果单晶的口径增大，则晶片内的特性的不均匀性增大，应用有困难。
(b)通过扩大提拉速度宽度，分开制作形成BMD的无缺陷晶片、不形成BMD的无缺陷晶片成为可能。例如，在图5中，如果将氢分压控制在I所示的范围内，则由于使得到PV区域的提拉速度范围扩大，故得到整个面为PV区域的晶片变得容易，如果控制在II所示的范围内，则整个面为PI区域的晶片的制造变得容易。集成电路制造的用户根据用途对晶片有各种要求，可分别应对无缺陷但必须有BMD的晶片、用于SIMOX(Separation-by-implanted-oxygen)或贴合等的SOI(Silicon-on-insulator)衬底的不需BMD的无缺陷晶片。
(c)由于可使OSF缩小，故可制造增高了氧的无缺陷晶片。
就这些可能性而言，研究了其实现性，并进一步弄清用于使之实现的界限，从而完成本发明。限定本发明的范围的理由如下面的(1)～(7)：
(1)采用改进了热区结构的培育装置，使装置内为包含分压为40～400Pa的氢的惰性气体气氛，从熔液中提拉单晶，将单晶直胴部培育为不存在Grown-in缺陷的无缺陷区域。
所谓改进了热区的培育装置，是指从熔液提拉的过程中的单晶在从熔点到1250℃的温度范围，结晶内温度分布为Ge＜Gc的装置。如果采取这样的温度分布，通过提拉速度的选定，可扩大单晶的晶片面方向的无缺陷区域，但只要得到该结晶内温度分布，热区结构是什么样的结构均可。
用于得到无缺陷单晶的提拉速度范围因单晶的口径和热区的结构而异，但若装置和单晶直径相同，则为相同的范围，因此起初连续地改变提拉速度培育单晶，由此研究速度范围进行选定也可。
之所以使装置内的气氛中的氢分压为40～400Pa，是因为得到无缺陷区域的提拉速度范围可进一步扩大的缘故。在不到40Pa时，不能充分得到该气氛中含氢的效果，在超过400Pa的氢分压下，很容易发生被称为氢缺陷的巨大空位缺陷。装置内的气氛气体的压力若氢分压在上述范围则无需特别限定，只要是通常的应用条件即可。
(2)使装置内的气氛中的氢分压为40Pa～160Pa，将单晶直胴部培育成空位优势无缺陷区域。
在上述(1)的范围内，如使氢分压为40Pa～160Pa，并选定提拉速度，则可容易地培育晶片整个面为空位优势无缺陷区域(PV区域)的单晶。之所以使氢分压为40Pa以上，是因为在不到40Pa时，用于得到该无缺陷区域的提拉速度范围狭窄，之所以使其为160Pa以下，是因为如超过160Pa则容易得到混合了PI区域的晶片。
在PV区域的晶片中，容易形成氧析出物，例如，在对表面实施所谓的DZ(Denuded Zone)层形成处理时，容易在内部形成具有吸气作用的BMD。在PI区域，难以形成BMD。
(3)使装置内的气氛中的氢分压为超过160Pa，且为400Pa以下，将单晶直胴部培育成晶格间硅优势无缺陷区域。
在上述(1)的范围内，如使氢分压为超过160Pa，且为400Pa以下，并选定提拉速度，则可容易地培育晶片整个面为PI区域的单晶。之所以使氢分压为超过160Pa，是因为在160Pa以下时，在晶片面内混合PV区域的可能性大，之所以使其为400Pa以下，是因为如超过400Pa则容易发生巨大空位缺陷。
即使是无Grown-in缺陷的晶片，在空位优势无缺陷区域，也容易产生氧析出物，在形成电路的器件有源区往往要竭力避免氧析出物及其二次缺陷发生。虽然可以降低氧浓度，而另一方面，氧的减少又使晶片强度降低，即使有小的应力也会变形而产生位错，因而降低氧浓度有一限度。与此相对，PI区域不发生氧析出物，可使氧达到很高的水平，但以往却难以培育晶片面整个面为PI区域的单晶。
(4)为了使装置内的惰性气氛中含有氢，而添加含氢原子的物质的气体，这仅在提拉单晶的为所需直径的胴部的时间进行即可。
在惰性气体气氛中的坩锅内的多晶熔解、脱气、晶种浸渍、长颈部、肩部形成的阶段，均无需含氢。另外，在培育结束，缩小直径，使之形成圆锥形而从熔液中脱离的阶段，在导入装置内的气氛气体中也可不含氢。由于氢在短时间内容易溶入熔液中，故仅在提拉直胴部的期间在气氛中含氢，即可得到充分的效果。另外，从确保氢的处理安全的角度考虑，优选不要使用必要以上。
作为本发明的对象的含氢原子的物质是在溶入硅熔液中时可发生热分解、向硅熔液中供给氢原子的物质。通过将该含氢原子的物质导入惰性气体气氛中，可提高硅熔液中的氢浓度。
作为含氢原子的物质的具体例子，可例示出氢气、H2O、HCl等含氢原子的无机化合物；硅烷气、CH4、C2H2等烃；醇、羧酸等含氢原子的各种物质，但特别优选用氢气。另外，作为惰性气体，优选廉价的Ar气，除此以外，也可用He、Ne、Kr、Xe等各种稀有气体单体，或者它们的混合气体。
再有，在惰性气氛中存在氧气(O2)的情况下，能够以气体的以氢分子计的浓度与氧气的浓度的2倍之浓度差为3体积％以上的浓度存在。如果含氢原子气体的氢分子换算的浓度与氧气的浓度的2倍之浓度差不到3体积％，则得不到抑制由进入硅结晶中的氢原子造成的COP和位错簇等Grown-in缺陷的生成的效果。
另外，如惰性气氛中的氮浓度为高浓度，则由于硅结晶有形成位错的可能性，故当通常的炉内压在1.3～13.3kPa(10～100Torr)的范围时，优选使氮浓度为20％以下。
在添加氢气作为含氢原子的物质的气体的情况下，可从市售的氢气瓶、氢气贮罐、充填了吸留氢的合金的罐等，通过专用的配管向装置内供给惰性气氛。
(5)从上述(1)～(4)中得到的硅单晶采取的晶片例如可在惰性气体气氛，或者氨和惰性气体的混合气氛中，在加热温度为800～1200℃和加热时间为1～600min的条件下实施快速升降温热处理(RTA处理：Rapid Thermal Annealing)。通过在惰性气体气氛，或者氨和惰性气体的混合气氛中进行RTA处理，向晶片内部注入空位。
由于本发明的对象的晶片由无缺陷区域构成，是不存在点缺陷的凝聚体的硅晶片，故几乎没有使所注入的空位配对消失的晶格间硅型点缺陷，可有效地注入为氧析出所需的空位。另外，由于空位型点缺陷也几乎不存在，故通过RTA处理可确保足够的空位密度。
在其后的器件的低温工艺中，通过实施热处理，促进氧向空位析出，通过热处理实现氧析出核的稳定化，进行析出物的成长。即，通过该RTA处理，在充分地实现晶片面内的氧析出均匀化的同时，可提高在形成器件结构的晶片最表面层附近的表层部的吸气能力。
(6)可制造氧浓度为1.2×1018atoms/cm3(ASTM  F121，1979)以上的无缺陷的硅晶片。
以往，如果晶片中的氧浓度增高，则由于在器件有源区容易产生氧析出物及其二次缺陷，使电路的特性变差，故通常单晶的氧浓度被限制在1.2×1018atoms/cm3以下。与此相对，在本发明的制造方法中，即使氧浓度为1.2×1018atoms/cm3以上，也可抑制器件有源区的氧析出。
这在形成为OSF和PV区域的晶片的情况下，BMD的发生量增多，在形成为PI区域的晶片内，可使晶片强度得到提高。之所以得到这样的效果，认为可能是由于氢与空位的相互作用，氧析出物的析出部位减少。
特别是整个面为PI区域、氧浓度增高了的晶片由于可兼顾无缺陷的表面有源区和内部的BMD生成，故尤其适合于进行RTA处理所用的晶片。
但是，如过度增高氧浓度，则该析出抑制效果消失，故氧浓度至多为1.6×1018atoms/cm3。
(7)可制造氧浓度为1.0×1018atoms/cm3(ASTM F121，1979)以下的不生成氧析出物的无缺陷的硅晶片。
由于集成电路的高集成化，要求高速和低耗电，为此，所构成的元件间的绝缘隔离成为重要课题。为应对这样的课题，多采用SOI结构的衬底。该SOI衬底有SIMOX型、贴合型等，但均须竭力抑制红外线散射体缺陷和氧析出。为达到此目的，采用由PI区域构成的晶片即可，但为了得到更优异的衬底，可使氧浓度为1.0×1018atoms/cm3以下。
实施例
[实施例1]
采用在图6中示意性地示出的截面结构的装置，进行培育实验。在该图中，热屏蔽体7具有以石墨制作外壳、内部充填了石墨毡的结构，进入坩锅的部分的外径为480mm，最下端的最小内径S为270mm，半径方向的宽度W为105mm，内面形成为从下端部开始的倒圆锥台面，相对于其垂直方向的倾角为21°。坩锅1的内径采用550mm者，从热屏蔽体7的下端的熔液面起算的高度H为60mm。
该培育装置如下设定，增厚热屏蔽体7的下端部厚度，增高从热屏蔽体7的下端的熔液面起算的高度H，使得从熔液提拉的单晶在从熔点到1250℃的温度范围，结晶内的温度分布满足Gc＜Ge。
在坩锅内装入高纯度硅的多晶，在装置内形成减压气氛，用加热器2加热，使硅熔融，形成熔液3。将安装在籽晶夹头(シ一ドチヤツク)5上的晶种浸渍在熔液3内，一边使坩锅1和提拉轴4旋转，一边进行提拉，在进行了用于结晶无位错化的接种缩颈(シ一ド絞り)后，形成肩部，并使肩部发生变化，形成直胴部。
采用具有图6所示的热区结构的培育装置，将直胴部的目标直径定为200mm，在从熔点到1370℃的范围，将培育中单晶内部的轴方向温度梯度在中心部定为3.0～3.2℃/mm，在周边部定为2.3～2.5℃/mm。另外，使装置内的气氛的压力为4000Pa，使提拉速度以0.6mm/min→0.3mm/min→0.6mm/min变化，培育单晶。此时，使装置内气氛的氢分压以不添加氢、通过添加氢气而变为20Pa、40Pa、160Pa、240Pa和400Pa这6个水平，进行培育。
沿提拉轴纵向切割所得到的单晶，制作提拉中心轴附近包含于面内的板状试验片，观察Grown-in缺陷的分布。通过该观察，在浸渍于硫酸铜水溶液后进行干燥，在氮气氛中在900℃下加热20分钟，冷却后浸渍于氢氟酸-硝酸混合液中除去表层的Cu-硅化物层并刻蚀除去之后，用X射线形貌法研究了OSF环的位置、各缺陷区域的分布。研究结果示于表1。
[表1]
  各区域的提拉速度宽度   培育装置内气氛的氢分压
0 20Pa 40Pa 160Pa 240Pa 400Pa
  无Grown-in缺陷的区域(mm/min)   0.0384   0.0381   0.0425   0.0502   0.0616   0.0767
  0SF区域(mm/min)   0.0221   0.0210   0.0216   0.0222   0.0087   ----
  PV区域(mm/min)   0.0054   0.0055   0.0126   0.0217   0.0130   0.0117
  PI区域(mm/min)   0.0110   0.0108   0.0102   0.0121   0.0405   0.0673
表1的数值表示各区域出现的速度范围，对于无Grown-in缺陷的区域，则是在结晶的径向即晶片面的整个区域无缺陷的速度范围。OSF、PV和PI各自的速度范围是在结晶中心部的提拉轴方向的宽度，这3者的合计等于几乎无Grown-in缺陷的区域的速度范围。
如果观察PV的速度范围，则与不使气氛中含氢的情况相比，通过定为40～160Pa的氢分压，速度宽度增加到2倍～4倍。另外，PI的速度宽度被扩大到4倍～6倍，这从240Pa和400Pa的结果可知。
[实施例2]
利用实施例1中所用的培育装置，对于氧浓度为1.24×1018atoms/cm3、1.07×1018atoms/cm3的2种单晶，以表2所示的条件改变提拉速度和气氛中的氢分压，进行得到无缺陷晶片的单晶的培育。
[表2]
  氧初始浓度   氢分压   提拉速度   摘要
1.24×1016(atoms/cm3)   0   0.387mm/min   比较用晶片
  120Pa   0.382mm/min   PV晶片
  320Pa   0.362mm/min   PI晶片
1.07×1018(atoms/cm3)   0   0.389mm/min   比较用晶片
  120Pa   0.381mm/min   PV晶片
  320Pa   0.359mm/min   PI晶片
为了得知晶片的BMD的发生状况，从所得到的单晶的大致中央部截取晶片，在800℃下加热4小时，接着在1000℃下加热16小时后，在断面进行2μm的轻刻蚀，测量析出物的密度。图7和图8示出了半径方向的成为该BMD的析出物的密度的分布。
图中将不向气氛中添加氢制作无缺陷晶片时的晶片的BMD的结果作为比较用晶片示出。此时，得到了无缺陷晶片，但BMD的形成量因晶片的位置而异，难以形成整个面均匀量的BMD。
与此相对，通过向气氛中添加氢气并控制其分压，选定提拉速度，可分开制作整个面大致均匀地形成足够量的BMD的PV晶片、整个面大致均匀地BMD发生少的PI晶片。
在氧浓度高的情况下，如图7所示，可得到能够大致均匀地形成足够量的BMD的晶片；如果降低氧浓度，如图8所示，可得到适合于BMD极少的SOI衬底的无缺陷晶片。
产业实用性
按照本发明的硅单晶的培育方法，由于通过将培育装置内的惰性气氛中的氢分压定为40Pa～400Pa，以及将单晶直胴部培育成不存在Grown-in缺陷的无缺陷区域，制造采用CZ法的硅单晶，故可容易地截取整个面不存在Grown-in缺陷，系由无缺陷区域构成，而且BMD足够且均匀地形成的晶片。这样的晶片可大幅度减少在其上所形成的集成电路的特性不合格品的发生，作为与电路的微细化和高密度化对应的衬底，有助于制造成品率的提高，可广泛应用。

Claims (10)

1.硅单晶的培育方法，其特征在于，在用切克劳斯基法进行的硅单晶的培育中，使培育装置内的惰性气氛中的氢分压为40Pa～400Pa，将单晶直胴部培育成不存在Grown-in缺陷的无缺陷区域。
2.硅单晶的培育方法，其特征在于，在用切克劳斯基法进行的硅单晶的培育中，使培育装置内的惰性气氛中的氢分压为40Pa～160Pa，将单晶直胴部培育成空位优势无缺陷区域。
3.硅单晶的培育方法，其特征在于，在用切克劳斯基法进行的硅单晶的培育中，使培育装置内的惰性气氛中的氢分压超过160Pa并且为400Pa以下，将单晶直胴部培育成晶格间硅优势无缺陷区域。
4.权利要求1、2或3所述的硅单晶的培育方法，其特征在于，在用切克劳斯基法进行的硅单晶的培育中，仅在培育单晶的直胴部的期间向培育装置内的惰性气氛中添加含氢原子的物质的气体。
5.硅晶片，其特征在于，从用权利要求1、2、3或4所述的方法所培育的单晶采取。
6.权利要求5所述的硅晶片，其特征在于，氧浓度为1.2×1018atoms/cm3(ASTM  F121，1979)以上。
7.硅晶片，其特征在于，从用权利要求1、2、3或4所述的方法所培育的单晶采取，并实施了快速升降温热处理(RTA处理)。
8.SIMOX型衬底，其特征在于，将权利要求5所述的硅晶片用作基底晶片。
9.以权利要求5所述的硅晶片为有源层侧的晶片的贴合型SOI衬底。
10.权利要求8或9所述的衬底，其特征在于，氧浓度为1.0×1018atoms/cm3(ASTM F121，1979)以下。
CN2005800494091A 2005-04-08 2005-09-14 硅单晶的培育方法、以及硅晶片和使用该硅晶片的soi衬底 Active CN101155950B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP112649/2005 2005-04-08
JP2005112649 2005-04-08
JP203865/2005 2005-07-13
JP2005203865A JP4742711B2 (ja) 2005-04-08 2005-07-13 シリコン単結晶育成方法
PCT/JP2005/016961 WO2006112053A1 (ja) 2005-04-08 2005-09-14 シリコン単結晶の育成方法、並びにシリコンウェーハおよびそれを用いたｓｏｉ基板

Publications (2)

Publication Number Publication Date
CN101155950A true CN101155950A (zh) 2008-04-02
CN101155950B CN101155950B (zh) 2012-07-04

Family

ID=37114801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800494091A Active CN101155950B (zh) 2005-04-08 2005-09-14 硅单晶的培育方法、以及硅晶片和使用该硅晶片的soi衬底

Country Status (7)

Country Link
US (1) US20090293799A1 (zh)
EP (2) EP1892323B1 (zh)
JP (1) JP4742711B2 (zh)
KR (1) KR100916055B1 (zh)
CN (1) CN101155950B (zh)
TW (1) TW200636098A (zh)
WO (1) WO2006112053A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197472A (zh) * 2008-10-28 2011-09-21 硅绝缘体技术有限公司 能使位错移位的制造和处理绝缘体上半导体型结构体的方法及相应结构体
CN105026624A (zh) * 2013-04-03 2015-11-04 胜高股份有限公司 外延硅片及其制造方法
CN112986294A (zh) * 2021-02-02 2021-06-18 西安奕斯伟硅片技术有限公司 一种晶圆缺陷检测方法及装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
US7819972B2 (en) 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
JP4806974B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶育成方法
JP5262021B2 (ja) * 2007-08-22 2013-08-14 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
US20080292523A1 (en) 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
WO2009025341A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025336A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) * 2007-08-21 2013-10-02 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
WO2009025339A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5359874B2 (ja) * 2007-08-21 2013-12-04 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
WO2010123732A1 (en) * 2009-04-21 2010-10-28 Perk Dynamics, Inc. Method and system for remote orders
JP5428608B2 (ja) * 2009-07-15 2014-02-26 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP4147599B2 (ja) * 1997-12-26 2008-09-10 株式会社Ｓｕｍｃｏ シリコン単結晶及びその製造方法
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP4460671B2 (ja) 1999-03-26 2010-05-12 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP3573045B2 (ja) * 2000-02-08 2004-10-06 三菱住友シリコン株式会社 高品質シリコン単結晶の製造方法
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
KR100801672B1 (ko) * 2000-06-30 2008-02-11 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼 및 그 제조방법
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
US6682597B2 (en) * 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
JP2002134517A (ja) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、シリコン単結晶育成方法
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197472A (zh) * 2008-10-28 2011-09-21 硅绝缘体技术有限公司 能使位错移位的制造和处理绝缘体上半导体型结构体的方法及相应结构体
CN105026624A (zh) * 2013-04-03 2015-11-04 胜高股份有限公司 外延硅片及其制造方法
CN105026624B (zh) * 2013-04-03 2017-08-15 胜高股份有限公司 外延硅片及其制造方法
CN112986294A (zh) * 2021-02-02 2021-06-18 西安奕斯伟硅片技术有限公司 一种晶圆缺陷检测方法及装置

Also Published As

Publication number Publication date
TW200636098A (en) 2006-10-16
EP1892323A4 (en) 2009-07-01
TWI320434B (zh) 2010-02-11
EP1892323B1 (en) 2016-05-11
EP1892323A1 (en) 2008-02-27
CN101155950B (zh) 2012-07-04
WO2006112053A1 (ja) 2006-10-26
US20090293799A1 (en) 2009-12-03
KR100916055B1 (ko) 2009-09-08
EP2194168A1 (en) 2010-06-09
JP2006312575A (ja) 2006-11-16
KR20070113279A (ko) 2007-11-28
EP2194168B1 (en) 2016-05-11
JP4742711B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
CN101155950B (zh) 硅单晶的培育方法、以及硅晶片和使用该硅晶片的soi衬底
CN101160420B (zh) 硅单晶的制造方法和硅晶片
CN100472001C (zh) 硅晶片、soi衬底、硅单晶生长方法，硅晶片制造方法及soi衬底制造方法
CN100565820C (zh) 硅晶片及其制造方法
KR100822249B1 (ko) 실리콘 웨이퍼 및 그 제조방법, 그리고 실리콘 단결정육성방법
CN105900219B (zh) 硅晶片及其制备方法
CN103282555B (zh) 硅单晶制造方法、硅单晶和晶片
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
TWI266815B (en) Method for growing silicon single crystal and method for manufacturing silicon wafer
CN114318500B (zh) 一种用于拉制单晶硅棒的拉晶炉、方法及单晶硅棒
JP4821179B2 (ja) シリコン単結晶の育成方法
CN101175872B (zh) 硅单晶的培育方法
TW201128002A (de) Verfahren zum ziehen eines einkristalls aus silicium aus einer in einem tiegel enthaltenen schmelze und dadurch hergestellter einkristall
CN109415841A (zh) 单晶硅的制造方法
US20090098715A1 (en) Process for manufacturing silicon wafers for solar cell
TW200819561A (en) Process for producing p-doped and epitaxially coated semiconductor wafers from silicon
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2007022865A (ja) シリコン単結晶の製造方法
KR100846632B1 (ko) 실리콘 단결정의 제조방법, 그리고 그 방법으로 제조된실리콘 단결정 잉곳 및 웨이퍼
JP6432879B2 (ja) エピタキシャルウェーハの製造方法
KR101403248B1 (ko) 수소도핑 실리콘의 제조방법 및 그 제조방법으로 제조된 수소도핑 실리콘 및 실리콘 잉곳 성장방법.
JP2011251892A (ja) ＩｎＰ単結晶およびその製造方法
JP4577320B2 (ja) シリコンウェーハの製造方法
JP4577319B2 (ja) シリコン単結晶の育成方法
JP4715782B2 (ja) シリコン単結晶の育成方法およびシリコンウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant