JP2009170940A

JP2009170940A - 半導体ウェーハの製造方法及び半導体ウェーハ

Info

Publication number: JP2009170940A
Application number: JP2009111528A
Authority: JP
Inventors: Tomonori Yamaoka; 智則山岡; Hiroyuki Shiraki; 弘幸白木; Yoshinobu Nakada; 嘉信中田; 昭益 ▲裴▼; Shoeki Hai
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2009-04-30
Filing date: 2009-04-30
Publication date: 2009-07-30
Anticipated expiration: 2021-08-30
Also published as: JP5062217B2

Abstract

【課題】半導体ウェーハの製造方法及び半導体ウェーハにおいて、エピタキシャルウェーハでも高い近接ゲッタリング効果を有すること。
【解決手段】シリコン基板ＳＵＢの表面にシリコン単結晶をエピタキシャル成長したエピタキシャル層ＥＰを有するエピタキシャルウェーハＷを雰囲気ガス中で熱処理する工程を有し、該工程の前記雰囲気ガスは、窒化ガスを含む。
【選択図】図２

Description

本発明は、シリコン基板上にエピタキシャル層を形成した半導体ウェーハの製造方法及び半導体ウェーハに関する。

ＣＺ（チョクラルスキー）法で引上成長されたシリコン単結晶を加工して作製されたシリコンウェーハは、酸素不純物を多く含んでおり、この酸素不純物は転位や欠陥等を生じさせる酸素析出物(BMD:Bulk Micro Defect)となる。この酸素析出物がデバイスが形成される表面にある場合、リーク電流増大や酸化膜耐圧低下等の原因になって半導体デバイスの特性に大きな影響を及ぼす。

このため、従来、シリコンウェーハ表面に対し、１２５０℃以上の高温で短時間の急速加熱・急冷の熱処理（ＲＴＡ）を所定の雰囲気ガス中で施し、内部に過剰空孔(Vacancy)を埋設するとともに、この後の熱処理で表面において空孔を外方拡散させることによりＤＺ(Denuded Zone)層（無欠陥層）を均一に形成する方法が用いられている（例えば、国際公開公報ＷＯ 98/38675に記載の技術）。そして、上記ＤＺ層形成後に、上記温度より低温で熱処理を施すことで、内部の欠陥層として酸素析出核を形成・安定化してゲッタリング効果を有するＢＭＤ層を形成する工程が採用されている。

ところで、近年、シリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長したエピタキシャルウェーハが用いられている。例えば、ウェーハ表面の完全性を上げるために、抵抗が０．０３Ω・ｃｍ以上である高抵抗のｐ-型シリコン基板上に所望の抵抗としたｐ型のエピタキシャル層をデバイス作製層として成長したエピタキシャルウェーハ（以下、ｐ／ｐ-ウェーハと略す）等が知られている。

このようなエピタキシャルウェーハでは、エピタキシャル成長前に水素雰囲気中の熱処理により表面の酸化膜を除去する高温処理を行うと共にエピタキシャルプロセス中も通常は水素雰囲気であるため、空孔欠陥を消滅させる格子間シリコンの注入が生じ、酸素析出核がシリコン基板表面から消滅し、ＢＭＤが形成され難い傾向があった。特にｐ／ｐ-ウェーハの場合、消滅しやすい傾向があり、ＩＧ（Intrinsic Gettering)特性を確保するのが困難であった。

このため、従来、ｐ／ｐ-ウェーハ等のエピタキシャルウェーハのＢＭＤ密度を高くするために、窒素をドーピングしたシリコン基板を用いることが広く行われている。

しかしながら、上記従来の技術では、以下のような課題が残されている。すなわち、従来の窒素ドープ結晶のシリコン基板を用いた場合では、ある程度ＢＭＤ密度が改善させるが十分ではない。

本発明は、前述の課題に鑑みてなされたもので、エピタキシャルウェーハでも高い近接ゲッタリング効果を有する半導体ウェーハの製造方法及び半導体ウェーハを提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の半導体ウェーハの製造方法は、シリコン基板の表面にシリコン単結晶をエピタキシャル成長したエピタキシャル層を有するエピタキシャルウェーハを雰囲気ガス中で熱処理する工程を有し、該工程の前記雰囲気ガスは、窒化ガスを含むことを特徴とする。
また、本発明の半導体ウェーハは、熱処理により内部に新たに空孔が形成された半導体ウェーハであって、上記本発明の半導体ウェーハの製造方法により作製されたことを特徴とする。

これらの半導体ウェーハの製造方法及び半導体ウェーハは、エピタキシャルウェーハを雰囲気ガス中で熱処理する工程において、雰囲気ガスが窒化ガスを含むので、エピタキシャル成長時の熱処理で酸素析出核がシリコン基板表面から消滅していても、エピタキシャル成長後のエピタキシャル層表面から内部に空孔(Vacancy)が注入されて表面近傍に十分な酸素析出核を得ることが可能となる。すなわち、このＲＴＡ処理されたウェーハに対し、この後にＤＺ層及び酸素析出核を形成・安定化する熱処理を行えば、表面近傍にゲッタリング効果を有するＢＭＤ層を形成することができる。

また、本発明の半導体ウェーハの製造方法は、前記雰囲気ガスが、Ｎ_２が分解可能な温度よりも低い分解温度の窒化ガスを含むことが好ましい。すなわち、この半導体ウェーハの製造方法では、雰囲気ガスが、Ｎ_２が分解可能な温度よりも低い分解温度の窒化ガス、例えばＮＨ_３、ＮＯ、Ｎ_２Ｏ、Ｎ_２Ｏ_２、ヒドラジン又はジメチルヒドラジン等を含むので、Ｎ_２の場合よりも低い熱処理温度又は短い熱処理時間でも窒化ガスが分解されてエピタキシャルウェーハ表面を窒化（窒化膜を形成）し、内部にＶａｃａｎｃｙを注入することができ、熱処理時のスリップ発生を抑制することができる。

また、本発明の半導体ウェーハの製造方法は、前記窒化ガスは、ＮＨ_３（アンモニア）を含むことが好ましい。すなわち、この半導体ウェーハの製造方法では、ＮＨ_３を含んだ窒化ガスを用いることにより、ＮＨ_３が分解して生じたＨ（水素）がエピタキシャルウェーハ表面の自然酸化膜等を除去するクリーニング効果を有しているため、さらに表面の窒化及びＶａｃａｎｃｙの注入が促進される。また、ＮＨ_３には自然酸化膜を窒化させる効果があり、Ｖａｃａｎｃｙの注入が促進されると共に、自然酸化膜の蒸発を抑制するため、表面の荒れを防ぐ効果も有する。

また、本発明の半導体ウェーハの製造方法は、前記窒化ガスがブラズマ化されていることが好ましい。すなわち、この半導体ウェーハの製造方法では、窒化ガスがブラズマ化されていることにより、活性化された窒化ガスとなって、さらに表面の窒化及びＶａｃａｎｃｙの注入が促進される。

また、本発明の半導体ウェーハの製造方法は、前記シリコン基板及び前記エピタキシャル層はｐ型であると共に、シリコン基板は、０．０３Ω・ｃｍ以上の抵抗である技術が採用される。
すなわち、この半導体ウェーハの製造方法は、シリコン基板及びエピタキシャル層がｐ型であると共に、シリコン基板が、０．０３Ω・ｃｍ以上の抵抗であるので、ＩＧ特性の不十分ないわゆるｐ／ｐ-ウェーハでも、上記ＲＴＡ処理によりＩＧ特性の改善を効果的に図ることができる。

また、本発明の半導体ウェーハの製造方法は、前記シリコン基板に窒素を添加しておくことが好ましい。すなわち、この半導体ウェーハの製造方法では、シリコン基板に窒素を添加しておくので、通常のシリコン基板よりも高いＢＭＤ密度が得られる窒素ドープ基板により、より優れたＩＧ特性を有するエピタキシャルウェーハを得ることができる。

本発明の半導体ウェーハは、熱処理により内部に新たに空孔が形成された半導体ウェーハであって、上記本発明の半導体ウェーハの製造方法により作製されたことを特徴とする。この半導体ウェーハでは、上記本発明の半導体ウェーハの製造方法により作製されているので、その後の熱処理により表面に十分なＤＺ層と表面近傍の内部に適度に高いＢＭＤ密度とを有した高品質なエピタキシャルウェーハが得られる。
また、本発明の半導体ウェーハは、上記本発明の半導体ウェーハの表面に無欠陥層が形成されていることを特徴とする。

本発明によれば、以下の効果を奏する。
本発明の半導体ウェーハの製造方法及び半導体ウェーハによれば、エピタキシャルウェーハを雰囲気ガス中で熱処理する工程において、雰囲気ガスが窒化ガスを含むので、エピタキシャル成長時に酸素析出核がシリコン基板表面から消滅していても、上記熱処理でエピタキシャル層表面から内部に空孔が注入されて表面近傍に十分な酸素析出核を得ることが可能となる。すなわち、本発明により作製された半導体ウェーハに対し、この後にＤＺ層及び酸素析出核を形成・安定化する熱処理を行えば、十分なＤＺ層と表面近傍にゲッタリング効果を有するＢＭＤ層とを有した高品質なエピタキシャルウェーハを得ることができる。特に、２００ｍｍよりも大きい径の３００ｍｍのウェーハにおいて、さらに有効である。

本発明に係る半導体ウェーハの製造方法及び半導体ウェーハの一実施形態における熱処理炉を示す概略的な全体断面図である。本発明に係る半導体ウェーハの製造方法及び半導体ウェーハの一実施形態におけるエピタキシャルウェーハを製造工程順に示す拡大断面図である。

以下、本発明に係る半導体ウェーハの製造方法及び半導体ウェーハの一実施形態を、図１及び図２を参照しながら説明する。
図１にあって、符号１はサセプタ、２は反応室を示している。
図１は、エピタキシャルウェーハ（半導体ウェーハ）Ｗの熱処理を実施するための枚葉式の熱処理炉を示すものである。該熱処理炉は、図１に示すように、エピタキシャルウェーハＷを載置可能な円環状のサセプタ１と、該サセプタ１を内部に収納した反応室２とを備えている。なお、反応室２の外部には、エピタキシャルウェーハＷを加熱するランプ（図示略）が配置されている。

サセプタ１は、シリコンカーバイト等で形成されており、内側に段部１ａが設けられ、該段部１ａ上にエピタキシャルウェーハＷの周縁部を載置するようになっている。
反応室２には、エピタキシャルウェーハＷの表面に雰囲気ガスＧを供給する供給口２ａ及び供給された雰囲気ガスＧを排出する排出口２ｂが設けられている。
また、供給口２ａは、雰囲気ガスＧの供給源（図示略）に接続されている。

雰囲気ガスＧは、Ｎ_２が分解可能な温度よりも低い分解温度の窒化ガス、例えばＮＨ_３、ＮＯ、Ｎ_２Ｏ、Ｎ_２Ｏ_２、ヒドラジン、ジメチルヒドラジン等やこれらの混合ガス又はこれらの窒化ガスとＡｒ（アルゴン）、Ｎ_２（窒素）、Ｏ_２（酸素）、Ｈ_２（水素）等との混合ガスである。なお、本実施形態では、ＮＨ_３を主とした雰囲気ガスＧを用いている。

熱処理を施すエピタキシャルウェーハＷは、図２の（ａ）に示すように、シリコン基板ＳＵＢ上にエピタキシャル成長により膜厚数μｍのエピタキシャル層ＥＰが成膜されたものである。このエピタキシャルウェーハＷは、ＣＭＯＳ・ＩＣ等に好適なｐ／ｐ-ウェーハ、すなわちシリコン基板ＳＵＢ及びエピタキシャル層ＥＰがｐ型であると共に、シリコン基板ＳＵＢが、０．０３Ω・ｃｍ以上の抵抗とされている。本実施形態では、例えばシリコン基板ＳＵＢ及びエピタキシャル層ＥＰは、どちらも８〜１２Ω・ｃｍである。なお、このエピタキシャルウェーハＷのエピタキシャル層ＥＰを成膜する際、エピタキシャルプロセス前及びプロセス中において水素雰囲気で高温処理が施されているため、シリコン基板ＳＵＢ表面から酸素析出核が消滅してしまっている。

上記熱処理炉によりエピタキシャルウェーハＷに熱処理、特に急加熱及び急冷却の熱処理を施すには、サセプタ１にエピタキシャルウェーハＷを載置した後、供給口２ａから上記雰囲気ガスＧをエピタキシャルウェーハＷの表面に供給した状態で、９００℃から１２００℃までの範囲の熱処理温度かつ１ｓｅｃから６０ｓｅｃまでの範囲の熱処理時間で、短時間の急速加熱・急冷（例えば、５０℃／秒の昇温又は降温、望ましくは３０℃／ｓｅｃ）のＲＴＡ(Rapid Thermal Annealing)処理を行う。なお、本実施形態では、スリップの発生抑制に好適な条件、９００℃から１１８０℃までの熱処理温度かつ３０ｓｅｃ以下の熱処理時間でＲＴＡ処理を行う。
この熱処理温度及び熱処理時間の範囲であれば、図２の（ｂ）に示すように、内部に十分な空孔Ｖを注入できる。

なお、上記熱処理では、例えば、８００℃までの昇温時にはＡｒのみを雰囲気ガスとして供給し、８００℃から所定の熱処理温度（例えば、１１８０℃）までの急速加熱昇温時、該熱処理温度一定での熱処理時及びその後の８００℃までの急冷時にはＡｒとＮＨ_３との混合ガスを雰囲気ガスとして供給し、その後、８００℃一定でＮＨ_３を完全に排出するまでＡｒのみを雰囲気ガスとして供給し、排出完了後に再びＡｒのみの雰囲気ガス中で降温する。このように、昇温時の途中から急冷降温時の途中まで上記低分解温度の窒化ガスを雰囲気ガスとして供給している。

上記熱処理により、エピタキシャルウェーハＷの表面には、従来に比べて低い熱処理温度でも窒化ガスが十分に分解して表面を窒化、すなわち窒化膜を形成して内部にＶａｃａｎｃｙを十分に注入することができる。
なお、このＲＴＡ処理後のエピタキシャルウェーハＷは、表面に窒化膜が形成されているため、エピタキシャル成長直後に特徴的な活性な表面をもたず、エピタキシャル成長後のプロセス（検査等）での種々の汚染に対する耐性が高いという特徴を有している。また、デバイス作製工程において、この窒化膜をフッ酸で剥離することにより、従来のエピタキシャルウェーハと同様の形態で取り扱うことが可能になる。

また、上記熱処理後に該熱処理より低い温度で、空孔への酸素析出を行うための熱処理を施すことにより、酸素析出核の安定を図り、さらに長時間の熱処理を施すことにより、図２の（ｃ）に示すように、エピタキシャル層ＥＰを含む表面層にＤＺ層ＤＺを形成すると共にエピタキシャル層ＥＰよりも内部に析出物の成長を行いＢＭＤ層ＢＭＤを形成する。

例えば、８００℃４時間の熱処理及びその後に１０００℃１６時間行う熱処理により、十分な厚さのＤＺ層ＤＺ及び十分なＢＭＤ密度のＢＭＤ層ＢＭＤを得ることができる。なお、ＲＴＡ処理後にエピタキシャル層ＥＰに残った空孔は、この熱処理によって対消滅等により消え、析出には寄与しないと共に、上記ＤＺ層ＤＺは、その厚さが十数μｍ程度あり、十分にエピタキシャル層ＥＰを含んでいる。

このように本実施形態では、雰囲気ガスＧが窒化ガスを含むので、エピタキシャル成長時の熱処理で酸素析出核がシリコン基板ＳＵＢ表面から消滅していても、エピタキシャル成長後のエピタキシャル層ＥＰ表面から内部に空孔(Vacancy)が注入されて表面近傍に十分な酸素析出核（ＢＭＤ層）を得ることが可能となる。
また、雰囲気ガスＧが、Ｎ_２が分解可能な温度よりも低い分解温度のＮＨ_３等の窒化ガスであるので、熱処理温度の低温化を図ることができ、熱処理時のスリップ発生を抑制することができる。

また、ＮＨ_３を主とした雰囲気ガスＧを用いることにより、ＮＨ_３が分解して発生したＨがエピタキシャルウェーハＷ表面の自然酸化膜等を除去するクリーニング効果を有しているため、さらに表面の窒化及びＶａｃａｎｃｙの注入が促進される。また、ＮＨ_３には自然酸化膜を窒化させる効果があり、Ｖａｃａｎｃｙの注入が促進されると共に、自然酸化膜の蒸発を抑制するため、表面の荒れを防ぐ効果も有する。なお、ＲＴＡ処理を施した本実施形態のエピタキシャルウェーハＷについて、その表面のＨａｚｅ値を測定した結果、Ａｒ／Ｎ_２を雰囲気ガスとした場合に比べてＡｒ／ＮＨ_３を雰囲気ガスにした場合はＨａｚｅ値が一桁改善されることが確認された。

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記ＤＺ層形成又は酸素析出のための熱処理を特に行わず、その後のデバイス作製工程に伴って行われる熱処理で行っても構わない。
また、上記実施形態のように、上記ＲＴＡ処理をＲＴＡ用の熱処理炉で行うのではなく、エピタキシャル層成膜用のエピタキシャル成長炉内でエピタキシャル層形成後に引き続き行ってもよい。なお、窒化ガスを用いることから、ＲＴＡ用の熱処理炉で上記ＲＴＡ処理を行う方が好ましい。

また、上記実施形態では、ｐ／ｐ-ウェーハのエピタキシャルウェーハに上記ＲＴＡ処理を施したが、エピタキシャル層よりもｐ型の不純物濃度が高いシリコン基板を用いたいわゆるｐ／ｐ+ウェーハに上記ＲＴＡ処理を施して構わない。
なお、このｐ／ｐ+ウェーハの場合、裏面にオートドープ防止用の酸化膜を有する必要があるときは、デバイス作製工程前に表面の窒化膜を除去する際に、エピタキシャル成長面だけをフッ酸に曝すことにより、裏面酸化膜を残したまま、表面側の窒化膜を剥離することが可能である。

また、上記実施形態では、シリコン基板に通常のものを用いたが、シリコン基板に窒素を添加した窒素ドープ基板を用いても構わない。この場合、通常のシリコン基板よりも高いＢＭＤ密度が得られる窒素ドープ基板により、より優れたＩＧ特性を有するエピタキシャルウェーハを得ることができる。

また、上記実施形態では、熱処理温度を雰囲気ガスがＮ_２の場合よりも下げたが、雰囲気ガスのＮ_２と同様の高い熱処理温度であっても、Ｎ_２よりも短い熱処理時間にすることができ、この場合でも熱処理温度を下げた場合と同様に、十分な空孔注入及びスリップの大幅低減を図ることができる。
また、プラズマ化した上記窒化ガスを雰囲気ガスとしてもよい。この場合、上記窒化ガスがプラズマ化して活性化されているため、さらに表面の窒化及びＶａｃａｎｃｙの注入が促進される。

また、雰囲気ガスが三種類以上の混合ガスである場合は、そのうちの一種類以上がＮ_２やＮＨ_３等の窒化ガスであればよい。
また、雰囲気ガスが二種類以上の混合ガスである場合は、含まれる窒化ガスは０．５％以上又は１０ｓｃｃｍ以上で絶対量の少ない方の量とされることが好ましい。すなわち、この範囲での窒化反応は反応律速であり、この最低限以上の窒化性のガスを含んでいれば、ウェーハ表面に形成される窒化膜厚は同じであり、その結果、導入される原子空孔濃度は同じで、析出量は同じである。なお、これ以下の０．０５％以上０．５％未満、又は１ｓｃｃｍを越えて１０ｓｃｃｍ以下の範囲では、窒化膜厚は同一温度及び時間であれば、窒素の分圧により、窒化量が変化する。したがって、この領域は、拡散律速であり、窒素量により析出量をコントロールすることができる。

また、上記雰囲気ガスの圧力は、減圧、常圧又は加圧のいずれの状態でもよい。
また、上記実施形態によりウェーハ表面に形成される窒化膜、酸窒化膜は、Ｓｉ_３Ｎ_４を代表とするＳｉ_ｘＮ_ｙである。また、酸化膜を窒化した場合には、Ｓｉ_２Ｎ_２Ｏを代表とするＳｉ_２Ｎ_ｘＯ_{４−１．５ｘ}が形成される。

また、この窒化膜は、酸窒化膜（シリコン酸化窒化膜）でもよく、さらに窒化膜中に水素が含まれていても構わない。
なお、上記実施形態では、熱処理前のエピタキシャルウェーハ表面に自然酸化膜が形成されている場合があるが、自然酸化膜程度の酸化膜であれば上述したようにＮＨ_３等のクリーニング効果や酸化膜の窒化により十分なＶａｃａｎｃｙ注入効果を得ることができる。しかしながら、ＮＨ_３等の上記窒化ガスによる熱処理前に酸素を含む雰囲気ガス等で熱処理をして自然酸化膜よりも厚い酸化膜がエピタキシャルウェーハ表面に形成されていると、ＮＨ_３等の表面窒化作用によるＶａｃａｎｃｙ注入効果を十分に得ることができない。これは、表面の酸化膜が厚いため、ＮＨ_３等の雰囲気ガスで熱処理しても良好なＶａｃａｎｃｙ注入効果が可能な窒化膜（酸窒化膜を含む）がＳｉ表面に形成できないためである。したがって、本実施形態におけるＮＨ_３等の上記窒化ガスによる熱処理前に、自然酸化膜より厚い酸化膜をエピタキシャルウェーハに積極的に形成したり、当該熱処理前に酸素を含む雰囲気ガス中で熱処理するような処理工程を行うことは好ましくない。また、本実施形態において、ＮＨ３等の上記窒化ガスを反応室に供給する前に、雰囲気ガス中に含まれる酸素を除去するパージ処理工程を行うことが好ましい。なお、エピタキシャル成長直後の表面は、活性なＳｉ表面であり、エピタキシャル成長後に同じ炉の中で連続して処理する場合は、このような想定は必要ない。

また、スリップ長については、低温での熱処理の方が短いと共に、冷却速度が高い方が短くなる傾向があり、さらに、アンモニアを含んだ雰囲気ガスとした場合、アンモニアが比較的少ない方がスリップ長が短くなる傾向がある。これは、アンモニアが分解した際に、熱伝導率が比較的高いＨ（水素）が多くなるためと考えられる。したがって、比較的低い温度でかつ流量比の少ないアンモニアを含む雰囲気ガスを用いて熱処理を行い、さらに高い冷却速度で冷却すれば、よりスリップが抑制され、十分なＢＭＤ密度が得られる。

１サセプタ２反応室ＥＰエピタキシャル層Ｇ雰囲気ガスＳＵＢシリコン基板Ｖ空孔Ｗエピタキシャルウェーハ

Claims

シリコン基板の表面にシリコン単結晶をエピタキシャル成長したエピタキシャル層を有するエピタキシャルウェーハを雰囲気ガス中で熱処理する工程を有し、
該工程の前記雰囲気ガスは、窒化ガスを含むことを特徴とする半導体ウェーハの製造方法。
請求項１に記載の半導体ウェーハの製造方法において、
前記雰囲気ガスは、Ｎ_２が分解可能な温度よりも低い分解温度の窒化ガスを含むことを特徴とする半導体ウェーハの製造方法。
請求項２に記載の半導体ウェーハの製造方法において、
前記窒化ガスは、ＮＨ_３を含むことを特徴とする半導体ウェーハの製造方法。
請求項１から３のいずれかに記載の半導体ウェーハの製造方法において、
前記窒化ガスは、ブラズマ化されていることを特徴とする半導体ウェーハの製造方法。
請求項１から４のいずれかに記載の半導体ウェーハの製造方法において、
前記シリコン基板及び前記エピタキシャル層はｐ型であると共に、シリコン基板は、０．０３Ω・ｃｍ以上の抵抗であることを特徴とする半導体ウェーハの製造方法。
請求項１から５のいずれかに記載の半導体ウェーハの製造方法において、
前記シリコン基板に窒素を添加しておくことを特徴とする半導体ウェーハの製造方法。
熱処理により内部に新たに空孔が形成された半導体ウェーハであって、
請求項１から６のいずれかに記載の半導体ウェーハの製造方法により作製されたことを特徴とする半導体ウェーハ。
請求項７に記載の半導体ウェーハにおいて、
表面に無欠陥層が形成されていることを特徴とする半導体ウェーハ。