CN104106126A - 硅外延晶片的制造方法 - Google Patents

硅外延晶片的制造方法 Download PDF

Info

Publication number
CN104106126A
CN104106126A CN201380007643.2A CN201380007643A CN104106126A CN 104106126 A CN104106126 A CN 104106126A CN 201380007643 A CN201380007643 A CN 201380007643A CN 104106126 A CN104106126 A CN 104106126A
Authority
CN
China
Prior art keywords
silicon
wafer
single crystal
carbon
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380007643.2A
Other languages
English (en)
Inventor
吉田知佐
樫野久寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN104106126A publication Critical patent/CN104106126A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

本发明提供一种硅外延晶片的制造方法，该硅外延晶片的制造方法是在通过掺杂砷而使电阻率为1.0～1.7mΩcm，并进一步掺杂碳、或氮、或碳和氮而制造的N型单晶硅晶片上形成硅外延层。由此，提供一种在掺杂有砷的超低电阻单晶硅晶片上进行外延生长时，能够抑制堆垛层错的产生的硅外延晶片的制造方法。

Description

硅外延晶片的制造方法
技术领域
本发明涉及一种在单晶硅晶片表面形成外延层的硅外延晶片的制造方法。
背景技术
在制造半导体电子元件的大部分方法中，成为初始材料的单晶硅通过所谓的切克劳斯基(CZ)法等制造。例如，在CZ法中，使单晶种在熔化的硅中浸渍之后缓慢地提拉而培养单晶。而且，在将这种单晶硅切片而制作的单晶硅晶片上使例如外延层生长，而能够制造硅外延晶片。
这里，说明利用现有技术制造硅外延晶片的方法的一例。单晶硅晶棒一般通过切克劳斯基(CZ)法或悬浮区熔(FZ)法等而生长。就所生长的单晶硅晶棒而言，被切割，并为使其具有直径而实施倒圆加工(外圆磨削工序)。接着，从该单晶硅晶棒切出晶片状的单晶硅晶片(切片加工工序)，为了去除所切出的单晶硅晶片的周边部的角而实施倒角(倒斜角加工工序)。进而，为了消除该单晶硅晶片表面的凹凸、提高平坦度、使表面的伤痕最小，而实施机械磨削(研磨加工工序：在该阶段称为已研磨晶片)，利用混合酸蚀刻去除机械磨削时形成于单晶硅晶片的表面的变形层(蚀刻工序：在该阶段称为已蚀刻晶片)。
接着，实施用于去除氧供体的供体消除热处理，或在晶片的背面形成低电阻晶片所需的用于防止自动掺杂的保护膜(掺杂剂挥发防止用保护膜)。其后，对于以机械磨削就不能去除的表面伤痕，实施旨在通过化学且机械的研磨(化学机械研磨：CMP)使得晶片的表面成为镜面状的镜面研磨(镜面抛光工序：在该阶段称为已抛光晶片)，经在该所研磨的单晶硅晶片的表面形成外延层的工序而制造硅外延晶片。这种硅外延晶片的制造方法，记载在例如专利文献1中。
现有技术文献
专利文献
专利文献1：日本特开2003-59933号公报
发明内容
发明所要解决的问题
在成为这种外延生长用单晶硅晶片的初始材料的单晶硅中，对于MOSFET等某种功率器件，出于减少开关动作的电阻成分的目的，也是要求掺杂了大量的砷或磷的超低电阻率的单晶。尤其，在如实施高温热处理的器件工艺流程中，更需要掺杂有热扩散的影响比磷更小的砷的超低电阻晶体。
然而，在使用于外延生长用单晶硅晶片的掺砷晶体为超低电阻的情况下，若以过去的工序条件制造硅外延晶片，则有时在所生长的外延层产生大量的堆垛层错(Stacking Fault，SF)，导致器件特性变差。
本发明是鉴于上述问题而完成的，其目的在于提供一种硅外延晶片的制造方法，该方法在掺杂有砷的超低电阻单晶硅晶片上进行外延生长时，能够抑制堆垛层错的产生。
用于解决问题的方案
为了达到上述目的，本发明提供一种硅外延晶片的制造方法，该硅外延晶片的制造方法其特征在于，在通过掺杂砷而使电阻率为1.0～1.7mΩcm，并进一步掺杂碳、或氮、或碳和氮而制造的N型单晶硅晶片上形成硅外延层。
这样一来，能够抑制成为外延层形成时所产生的堆垛层错的核的晶体缺陷的形成，其结果，能够有效且可靠地防止在外延层产生的堆叠层错。
即、根据本发明的硅外延晶片的制造方法，在以过去的方法就会产生大量的堆垛层错的掺杂有砷的超低电阻单晶硅晶片(电阻率为1.7mΩcm以下)上，以简单的方法形成几乎不存在堆垛层错的外延层，从而能够制造高质量的硅外延晶片。
这里，在上述N型单晶硅晶片掺杂碳时，能够将所掺杂的碳的浓度设为0.2～5ppma。
若这样将碳浓度设为0.2ppma以上，则能够更可靠地抑制成为硅晶体中的堆垛层错的核的晶体缺陷的形成，其结果，能够更有效且可靠地防止在外延层产生的堆垛层错。而且，掺杂5ppma之多也足以防止堆垛层错的核的形成。
而且，在上述N型单晶硅晶片掺杂氮时，能够将所掺杂的氮的浓度设为1×1013～2×1014atoms/cm3。
若这样将氮浓度设为1×1013atoms/cm3以上，则能够更可靠地抑制成为硅晶体中的堆垛层错的核的晶体缺陷的形成，其结果，能够更有效且可靠地防止在外延层产生的堆垛层错。而且，掺杂2×1014atoms/cm3之多也足以防止堆垛层错的核的形成。
发明效果
根据如上所述的本发明的硅外延晶片的制造方法，由于在掺杂有砷的超低电阻的N型单晶硅晶片上，以简单的方法形成几乎不存在堆垛层错的外延层，从而能够制造高质量的硅外延晶片。
附图说明
图1是表示本发明的硅外延晶片的制造方法的实施方式的一例的流程图。
图2是表示外延生长用晶片的电阻率与在外延层产生的堆垛层错数的关系的曲线图。
图3是表示从掺砷晶体切出的晶片的电阻率的实绩的曲线图。
图4(a)、(b)、(c)分别是表示在实施例1、实施例2、比较例中所制造的硅外延晶片的堆垛层错的分布的观察图。
具体实施方式
过去，即使在掺杂有砷的单晶硅晶片(例如，电阻率为1.8～6.0mΩcm)进行外延生长也没有产生多少堆垛层错。
但是，伴随着掺砷单晶硅晶片的低电阻化，开始出现在外延层产生堆垛层错之类的问题。
对此，本发明人等进行了专心研讨，其结果，调查到外延生长用单晶硅晶片的电阻率与在外延层产生的堆垛层错数的关系。调查结果示于图2。如图2所示，本发明人等发现，若成为电阻率为1.7mΩcm以下的晶片，则堆垛层错数开始增加，且在1.65mΩcm以下大幅度增加。
而且，这种超低电阻率的掺砷晶体的电阻率的下限为1.0mΩcm。图3表示从掺砷晶体切出的晶片的电阻率的实绩。图3的纵轴表示晶体晶棒数。如图3所示，难以制作电阻率为1.0mΩcm的晶片，实际上未能制作电阻率不到1.0mΩcm的掺砷单晶硅晶片。
进一步研讨结果发现，就这种在外延层产生的堆垛层错而言，在如上所述的重掺有砷的电阻率为1.7mΩcm以下的单晶硅形成成为堆垛层错的核的晶体缺陷，以该晶体缺陷为核在外延层成膜时形成堆垛层错。而且发现，若对于这种单晶硅掺杂碳、或氮、或碳和氮双方，则上述成为堆垛层错的核的晶体缺陷的形成被抑制。其结果发现，通过将这种单晶硅作为外延晶片的基片，在后续的外延生长时，就能防止在外延层内产生堆垛层错，并完成了本发明。
下面，参照附图详细说明本发明的硅外延晶片的制造方法的实施方式的一例，但本发明并不限定于此。
图1是表示本发明的硅外延晶片的制造方法的实施方式的一例的流程图。
本发明的硅外延晶片的制造方法，在将单晶硅切片所得到的单晶硅晶片的表面形成外延层而制造硅外延晶片的方法中，在制造至少首先掺杂砷而使电阻率为1.0～1.7mΩcm尤其为1.0～1.65mΩcm的N型单晶硅晶片时，将碳、或氮、或碳和氮也进一步掺杂。
而且，本发明是在从所制造的单晶硅切出并实施了镜面研磨等的处理的单晶硅晶片的表面形成外延层的硅外延晶片的制造方法。
下面更具体地进行说明。
首先，培养N型单晶硅(图1(a))。这里，说明通过CZ法培养单晶的场合，但该培养方法本身并无特别限定，可以适当决定。
培养该单晶硅时，将砷以高浓度(大致8×1019～4×1019atoms/cm3)掺杂，而将单晶硅的电阻率控制在1.0～1.7mΩcm的范围。此时，在单晶硅还掺杂碳或氮、或碳和氮双方。
如上所述，若掺杂砷使得电阻率成为1.7mΩcm以下，则在外延层形成时堆垛层错的数量增加。在1.65mΩcm以下尤其剧增。这些现象如之前在图2所示。
然而，除了掺杂砷之外，还仅将碳、或仅将氮、或将碳和氮双方一并掺杂，由此能够抑制成为堆垛层错的核的晶体缺陷在晶体内形成。基于这样抑制了晶体缺陷的单晶硅而制造超低电阻的单晶硅晶片，并在该单晶硅晶片表面形成硅外延层，由此能够有效且可靠地防止在外延层产生的堆垛层错的产生。
另外，由于单晶原本就难以制造，因而电阻率的下限就定为1.0mΩcm。
此时所掺杂的碳或氮的浓度并无特别限定，但例如，碳浓度可以设为0.2～5ppma，氮浓度可以设为1×1013～2×1014atoms/cm3。
若为这些浓度范围，则不必增加必要以上的成本等，且能够更为高效且可靠地防止形成了外延层时的堆垛层错的产生。
掺杂砷、碳、氮的方法，虽无特别限定，但可以是例如将含有它们的硅晶片预先放入坩埚内的熔液中的方法，还可以是预先将碳粉等直接放入坩埚内的方法，或者以气体添加。
接着，例如外圆磨削所培养的单晶硅，其后，用线锯进行切片(图1(b))，做成晶片状而得到单晶硅晶片。
接着，磨边而进行倒角(图1(c))，研磨(图1(d))，并进行蚀刻(图1(e))。
接着，形成用于防止自动掺杂的背面保护氧化膜(图1(f))，对晶片表面进行镜面研磨(图1(g))。
接着，将单晶硅晶片放入外延反应室，并向反应室内供给SiCl4、SiHCl3、SiH2Cl2、SiH4等通常使用的原料气体，形成所期望厚度的外延层(图1(h))。
通过以如上所述的工序进行本发明的硅外延晶片的制造方法，能够制造形成有不存在堆垛层错的外延层的硅外延晶片。而且，用于防止产生堆垛层错的工序并不复杂，单单将成为规定电阻率的浓度的砷和碳或氮掺杂即可，例如，如上所述那样在培养单晶时预先在坩埚内的熔液中一并添加即可，因而实际上能够简单且有效地制造。
上述各工序，并无特别限定，可以使用公知的技术，而且，在工序之间还可进行例如清洗、热处理等其它工序。
实施例
下面示出实施例和比较例而更具体地说明本发明，但本发明并不限定于这些例子。
(实施例1)
将直径为150mm(6英寸)、掺杂有砷、电阻率为1.53mΩcm、碳浓度为0.56～0.63ppma的N型单晶硅通过CZ法提拉，利用线锯切片，并进行了磨边、研磨、蚀刻工序。
接着，使用常压CVD装置，并使用SiH4和O2气体形成厚度大致为500nm的氧化膜作为背面保护氧化膜。
接着，对那些单晶硅晶片的表面一侧进行镜面研磨而去除了凹坑。此时的研磨余量为5μm。
以此制造了硅外延晶片用基片。
接着，将单晶硅晶片放入外延反应室，并将SiHCl3作为原料气体与氢载气一起供给，而形成了硅外延层。
将在这样制造的硅外延晶片的外延层中所产生的堆垛层错的分布，利用光散射式粒子计数器SP-1(科磊(KLA Tencor)公司制)进行了观察。其观察图示于图4(a)。
检查了尺寸大于0.1μm的堆垛层错，观察到晶片面内有27个。如在图4(a)中也所示，确认出极为抑制了堆垛层错的产生，从而形成了良好的外延层。
(实施例2)
将直径为150mm(6英寸)、掺杂有砷、电阻率为1.47mΩcm、碳浓度为0.45～0.50ppma、氮浓度为6.00×1013～6.66×1013atoms/cm3的N型单晶硅通过CZ法提拉，并与实施例1相同地制造了硅外延晶片用基片，而制造了硅外延晶片。
将在这样制造的硅外延晶片的外延层中所产生的堆垛层错的分布，以与实施例1相同的方式进行了观察。其观察图示于图4(b)。
检查了尺寸大于0.1μm的堆垛层错，确认出晶片面内有20个。如在图4(b)中也所示，确认出极为抑制了堆垛层错的产生，从而形成了良好的外延层。
(实施例3)
将直径为150mm(6英寸)、掺杂有砷、电阻率为1.47mΩcm、氮浓度为6.00×1013～6.66×1013atoms/cm3的N型单晶硅通过CZ法提拉，并与实施例1相同地制造了硅外延晶片用基片，而制造了硅外延晶片。
将在这样制造的硅外延晶片的外延层中所产生的堆垛层错的分布，以与实施例1、2相同的方式进行了观察。
检查了尺寸大于0.1μm的堆垛层错，观察到晶片面内有29个。得到了与实施例1的图4(a)和实施例2的图4(b)大致相同的观察图。确认出极为抑制了堆垛层错的产生，从而形成了良好的外延层。
(比较例)
将直径为150mm(6英寸)、掺杂有砷、电阻率为1.50mΩcm的N型单晶硅在未掺杂碳也未掺杂氮的情况下通过CZ法提拉，并与实施例1相同地制造了硅外延晶片用基片，而制造了硅外延晶片。
将在这样制造的硅外延晶片的外延层中所产生的堆垛层错的分布，以与各实施例相同的方式进行了观察。其观察图示于图4(c)。
检查了尺寸大于0.1μm的堆垛层错，确认出晶片面内有1010个。如图4(c)所示，可知由于存在于基片的晶体缺陷，因而产生很多堆垛层错。
另外，本发明并不限定于上述实施方式。上述实施方式是例示，具有与本发明的权利要求书中所记载的技术思想实质上相同的构成并带来同样的作用效果的技术，无论怎样也均包括在本发明的技术范围。

Claims (3)

1.一种硅外延晶片的制造方法，其特征在于，
在通过掺杂砷而使电阻率为1.0～1.7mΩcm，并进一步掺杂碳、或氮、或碳和氮而制造的N型单晶硅晶片上形成硅外延层。
2.根据权利要求1所述的硅外延晶片的制造方法，其特征在于，
在上述N型单晶硅晶片掺杂碳时，将所掺杂的碳的浓度设为0.2～5ppma。
3.根据权利要求1或2所述的硅外延晶片的制造方法，其特征在于，
在上述N型单晶硅晶片掺杂氮时，将所掺杂的氮的浓度设为1×1013～2×1014atoms/cm3。
CN201380007643.2A 2012-02-14 2013-01-21 硅外延晶片的制造方法 Pending CN104106126A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012029378A JP5803722B2 (ja) 2012-02-14 2012-02-14 シリコンエピタキシャルウェーハの製造方法
JP2012-029378 2012-11-30
PCT/JP2013/000245 WO2013121696A1 (ja) 2012-02-14 2013-01-21 シリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
CN104106126A true CN104106126A (zh) 2014-10-15

Family

ID=48983838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380007643.2A Pending CN104106126A (zh) 2012-02-14 2013-01-21 硅外延晶片的制造方法

Country Status (5)

Country Link
US (1) US20150011079A1 (zh)
EP (1) EP2816587A4 (zh)
JP (1) JP5803722B2 (zh)
CN (1) CN104106126A (zh)
WO (1) WO2013121696A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665341B (zh) * 2017-04-25 2019-07-11 日商Ｓｕｍｃｏ股份有限公司 ｎ型矽單結晶的鑄錠、矽晶圓及磊晶矽晶圓

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1229155A1 (en) * 2000-04-14 2002-08-07 Shin-Etsu Handotai Co., Ltd Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them
US20030104222A1 (en) * 2001-10-10 2003-06-05 Toshiaki Ono Silicon wafer and epitaxial silicon wafer
JP2003286094A (ja) * 2002-03-27 2003-10-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板の製造方法
JP2011044505A (ja) * 2009-08-19 2011-03-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059933A (ja) 2001-08-15 2003-02-28 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
JP2003100760A (ja) * 2001-09-19 2003-04-04 Wacker Nsce Corp エピタキシャルシリコンウェハおよびその製造方法
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
DE102004004555A1 (de) * 2004-01-29 2005-08-18 Siltronic Ag Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben
DE102004039197B4 (de) * 2004-08-12 2010-06-17 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1229155A1 (en) * 2000-04-14 2002-08-07 Shin-Etsu Handotai Co., Ltd Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them
US20030104222A1 (en) * 2001-10-10 2003-06-05 Toshiaki Ono Silicon wafer and epitaxial silicon wafer
JP2003286094A (ja) * 2002-03-27 2003-10-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板の製造方法
JP2011044505A (ja) * 2009-08-19 2011-03-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665341B (zh) * 2017-04-25 2019-07-11 日商Ｓｕｍｃｏ股份有限公司 ｎ型矽單結晶的鑄錠、矽晶圓及磊晶矽晶圓
CN110730832A (zh) * 2017-04-25 2020-01-24 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
US11377755B2 (en) 2017-04-25 2022-07-05 Sumco Corporation N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer

Also Published As

Publication number Publication date
EP2816587A4 (en) 2015-11-25
JP5803722B2 (ja) 2015-11-04
JP2013168415A (ja) 2013-08-29
WO2013121696A1 (ja) 2013-08-22
EP2816587A1 (en) 2014-12-24
US20150011079A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
CN103820849B (zh) 一种减压生产12寸单晶硅外延片的工艺
CN103415913B (zh) 硅晶片的制造方法
EP2418676A1 (en) Silicon wafer and production method thereof
CN104981892A (zh) 外延碳化硅晶片用碳化硅单晶基板的制造方法以及外延碳化硅晶片用碳化硅单晶基板
KR101088953B1 (ko) 〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법
EP4174913A1 (en) Indium phosphorus substrate, indium phosphorus substrate inspection method, and indium phosphorus substrate manufacturing method
EP0884771B1 (en) Group III-V compound semiconductor wafer
CN100595882C (zh) 以键合减薄制备绝缘体上硅的方法
JP2007266125A (ja) シリコンエピタキシャルウェーハ及びその製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
CN102498545B (zh) 外延硅晶片的制造方法
US8420514B2 (en) Epitaxial silicon wafer and method for manufacturing same
CN104106126A (zh) 硅外延晶片的制造方法
JP2011049384A (ja) 半導体装置の製造方法
US8729676B2 (en) Silicon epitaxial wafer and method for manufacturing the same
US20080242067A1 (en) Semiconductor substrate and method of manufacture thereof
CN103996608B (zh) 改善外延层电阻率均匀性的方法
US10170312B2 (en) Semiconductor substrate and manufacturing method of the same
CN104979164A (zh) 于晶格不匹配半导体基板上的无缺陷松弛覆盖层
KR20090017074A (ko) 에피층 성장방법
KR102521336B1 (ko) 에피택셜 웨이퍼의 제조 방법
CN211125666U (zh) 光电器件
JP2002305202A (ja) シリコンエピタキシャルウエーハおよびその製造方法
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2009152419A (ja) 拡散ウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141015