DE102018111213A1 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents
Halbleitervorrichtung und Herstellungsverfahren Download PDFInfo
- Publication number
- DE102018111213A1 DE102018111213A1 DE102018111213.0A DE102018111213A DE102018111213A1 DE 102018111213 A1 DE102018111213 A1 DE 102018111213A1 DE 102018111213 A DE102018111213 A DE 102018111213A DE 102018111213 A1 DE102018111213 A1 DE 102018111213A1
- Authority
- DE
- Germany
- Prior art keywords
- dopant
- semiconductor substrate
- semiconductor
- atomic radius
- concentration profile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 214
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 149
- 239000002019 doping agent Substances 0.000 claims abstract description 144
- 238000000034 method Methods 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims description 33
- 229910052785 arsenic Inorganic materials 0.000 claims description 23
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 22
- 229910052698 phosphorus Inorganic materials 0.000 claims description 19
- 239000011574 phosphorus Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000007423 decrease Effects 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000007654 immersion Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Eine Ausführungsform bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Vorsehen eines Halbleitersubstrats (102) mit einer ersten Hauptoberfläche (104) und einer der ersten Hauptoberfläche (104) gegenüberliegenden zweiten Hauptoberfläche (106), wobei das Halbleitersubstrat (102) einen ersten Dotierstoff und einen zweiten Dotierstoff aufweist und ein kovalenter Atomradius eines Materials des Halbleitersubstrats (102) i) größer als ein kovalenter Atomradius des ersten Dotierstoffes und kleiner als ein kovalenter Atomradius des zweiten Dotierstoffes oder ii) kleiner als ein kovalenter Atomradius des ersten Dotierstoffes und größer als ein kovalenter Atomradius des zweiten Dotierstoffes ist. Eine vertikale Ausdehnung des ersten Dotierstoffes in das Halbleitersubstrat (102) von der ersten Hauptoberfläche (104) aus endet bei einem Boden (109) eines ersten Halbleitersubstratbereichs (108) in einer ersten vertikalen Distanz (t1) zur ersten Hauptoberfläche (104). Danach umfasst das Verfahren ferner ein Ausbilden einer Halbleiterschicht (110) auf der ersten Hauptoberfläche (104) und ein Ausbilden von Halbleitervorrichtungselementen (1121, 1122) in der Halbleiterschicht (110). Weiter umfasst das Verfahren ein Reduzieren einer Dicke (t) des Halbleitersubstrats (102) durch Entfernen eines Materials des Halbleitersubstrats (102) von der zweiten Hauptoberfläche (106) aus zumindest bis zum ersten Halbleitersubstratbereich (108).
Description
- TECHNISCHES GEBIET
- Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem dotierten Halbleitersubstrat.
- HINTERGRUND
- Bei der Herstellung von Halbleitervorrichtungen werden Halbleitersubstrate, beispielsweise Halbleiterwafer, als Ausgangspunkt des Herstellungsprozesses verwendet. Je nach Größe des Halbleitersubstrats und Größe des Chips kann eine Vielzahl von Halbleiterchips aus einem Halbleitersubstrat beispielsweise durch Zerteilen von Wafern gebildet werden. Alternativ dazu kann ein einzelner Halbleiterchip aus einem einzelnen Halbleitersubstrat gebildet werden, zum Beispiel ein Halbleiter-Leistungsthyristor oder eine Halbleiter-Leistungsdiode. Da die Charakteristiken des Halbleitersubstrats einen Einfluss auf die Zuverlässigkeit des Herstellungsprozesses sowie auf die Vorrichtungsparameter der im Halbleitersubstrat ausgebildeten Halbleiterchips haben können, ist es wünschenswert, die Charakteristiken von Halbleitersubstraten zur Herstellung von Vorrichtungen zu verbessern und Halbleitervorrichtungen basierend auf verbesserten Halbleitersubstraten vorzusehen.
- ZUSAMMENFASSUNG
- Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Vorsehen eines Halbleitersubstrats mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, die der ersten Hauptoberfläche gegenüberliegt, wobei das Halbleitersubstrat einen ersten Dotierstoff und einen zweiten Dotierstoff aufweist und ein kovalenter Atomradius eines Materials des Halbleitersubstrats i) größer als ein kovalenter Atomradius des ersten Dotierstoffes und kleiner als ein kovalenter Atomradius des zweiten Dotierstoffes oder ii) kleiner als ein kovalenter Atomradius des ersten Dotierstoffes und größer als ein kovalenter Atomradius des zweiten Dotierstoffes ist. Eine vertikale Ausdehnung des ersten Dotierstoffes in das Halbleitersubstrat von der ersten Hauptoberfläche aus endet bei einem Boden eines ersten Halbleitersubstratbereichs in einer ersten vertikalen Distanz zur ersten Hauptoberfläche. Danach umfasst das Verfahren ferner ein Ausbilden einer Halbleiterschicht auf der ersten Hauptoberfläche und ein Ausbilden von Halbleitervorrichtungselementen in der Halbleiterschicht. Das Verfahren umfasst weiter ein Reduzieren einer Dicke des Halbleitersubstrats durch Entfernen eines Materials des Halbleitersubstrats von der zweiten Hauptoberfläche aus zumindest bis zum ersten Halbleitersubstratbereich.
- Die vorliegende Offenbarung bezieht sich ferner auf eine Halbleitervorrichtung mit einem Halbleitersubstrat. Das Halbleitersubstrat umfasst einen ersten Dotierstoff und einen zweiten Dotierstoff, wobei ein kovalenter Atomradius eines Materials des Halbleitersubstrats i) größer als ein kovalenter Atomradius des ersten Dotierstoffes und kleiner als ein kovalenter Atomradius des zweiten Dotierstoffes oder ii) kleiner als ein kovalenter Atomradius des ersten Dotierstoffes und größer als ein kovalenter Atomradius des zweiten Dotierstoffes ist. Weiter umfasst die Halbleitervorrichtung eine Halbleiterschicht auf dem Halbleitersubstrat und Halbleitervorrichtungselemente in der Halbleiterschicht. Ein vertikales Konzentrationsprofil
N1 (y) des ersten Dotierstoffes nimmt entlang zumindest 80 % einer Distanz zwischen einer Grenzfläche des Halbleitersubstrats und der Halbleiterschicht zu einer der Grenzfläche gegenüberliegenden Oberfläche des Halbleitersubstrats ab. - Figurenliste
- Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsformen und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Ausführungsformen. Weitere Ausführungsformen werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
-
1A bis1D sind schematische Querschnittsansichten eines Halbleitersubstrats, um eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung zu veranschaulichen. -
2 ist eine schematische Querschnittsansicht eines Halbleitersubstrats, um einen Prozess zum Einführen eines ersten Dotierstoffs durch eine erste Hauptoberfläche in das Halbleitersubstrat zu veranschaulichen. -
3 ist eine schematische Querschnittsansicht eines Halbleitersubstrats, um einen Prozess zum Ausbilden einer Diffusionsbarriere auf der ersten Hauptoberfläche des Halbleitersubstrats nach Einführung des ersten Dotierstoffs zu veranschaulichen. -
4 ist eine schematische Querschnittsansicht eines Halbleitersubstrats, um eine Koordinierung vertikaler Dotierstoffkonzentrationsprofile erster und zweiter Dotierstoffe zu veranschaulichen. -
5 ist eine schematische Querschnittsansicht eines Halbleitersubstrats, um vertikale Dotierstoffkonzentrationsprofile des ersten Dotierstoffes zu veranschaulichen, die zwischen gegenüberliegenden Seiten des Halbleitersubstrats abnehmen. -
6A und6B sind schematische Querschnittsansichten eines Halbleitersubstrats, um Prozesse zum Einführen des ersten Dotierstoffes durch gegenüberliegende Oberflächen des Halbleitersubstrats in das Halbleitersubstrat, gefolgt von einer Ausbildung einer Versiegelungsschicht auf einer der gegenüberliegenden Oberflächen, zu veranschaulichen. -
7A und7B sind schematische Querschnittsansichten eines Halbleitersubstrats, um Prozesse zum Einführen von Arsen und Phosphor in das Halbleitersubstrat in Verbindung mit unterschiedlichen Wärmebilanzen zum Eintreiben (engl. drive-in) zu veranschaulichen, um eine optimale Überlappung von Konzentrationsprofilen von Arsen und Phosphor zu koordinieren. - DETAILBESCHREIBUNG
- In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen eine SiC-Vorrichtung in die Praxis umgesetzt werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind durch die gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
- Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
- Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen, oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signal-/Leistungsübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die gesteuert werden können, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
- Für einen Parameter angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Ein Parameter y mit einem Wert von zumindest c liest sich als c ≤ y, und ein Parameter y mit einem Wert von höchstens d liest sich als y ≤ d.
- IGFETs (Feldeffekttransistor mit isoliertem Gate) sind spannungsgesteuerte Vorrichtungen, die MOSFETs (Metall-Oxid-Halbleiter-FETs) und andere FETs mit Gateelektroden, die auf dotiertem Halbleitermaterial basieren, und/oder Gatedielektrika, die nicht ausschließlich auf einem Oxid basieren, einschließen.
-
1A bis1D sind schematische Querschnittsansichten eines Halbleitersubstrats102 , um eine Ausführungsform zum Herstellen einer Halbleitervorrichtung zu veranschaulichen. - Bezug nehmend auf die schematische Querschnittsansicht von
1A ist ein Halbleitersubstrat102 vorgesehen, wobei das Halbleitersubstrat102 eine erste Hauptoberfläche104 und eine zweite Hauptoberfläche106 aufweist, die der ersten Hauptoberfläche104 entlang einer vertikalen Richtung y gegenüberliegt. Das Halbleitersubstrat102 umfasst einen ersten Dotierstoff und einen zweiten Dotierstoff. Zu Veranschaulichungszwecken ist der erste Dotierstoff in1A durch ein Symbol „o“ beispielhaft dargestellt. Desgleichen ist in1A der zweite Dotierstoff durch ein Symbol „x“ beispielhaft dargestellt. Der Begriff Dotierstoff bezieht sich hierin auf eine Dotierstoffart, zum Beispiel ein Element wie etwa Phosphor, das ein Dotierstoff vom n-Typ in Silizium ist, oder Arsen, das ein weiterer Dotierstoff vom n-Typ in Silizium ist. Der erste Dotierstoff und der zweite Dotierstoff sind verschieden. Das Halbleitersubstrat102 kann ein Halbleiterwafer aus einem kristallinen Material wie etwa Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Siliziumcarbid (SiC) oder einem AIIIBV-Halbleiter sein. Das Halbleitersubstrat102 kann beispielsweise einen Durchmesser von 200 mm, 300 mm oder 450 mm aufweisen. - Ein kovalenter Atomradius eines Materials des Halbleitersubstrats
102 ist i) größer als ein kovalenter Atomradius des ersten Dotierstoffes und kleiner als ein kovalenter Atomradius des zweiten Dotierstoffes oder ii) kleiner als ein kovalenter Atomradius des ersten Dotierstoffes und größer als ein kovalenter Atomradius des zweiten Dotierstoffes. Stellt man den Fall i) beispielhaft dar, kann, wenn Silizium (Si) als das Material des Halbleitersubstrats102 genutzt wird, der erste Dotierstoff Phosphor (P) sein. Silizium hat einen kovalenten Atomradius von 111 pm, der größer als der kovalente Atomradius von Phosphor ist, welcher 107 pm beträgt. Der zweite Dotierstoff kann Arsen mit einem kovalenten Atomradius von 119 pm sein. Der kovalente Atomradius von Silizium ist kleiner als der kovalente Atomradius von Arsen. Stellt man den Fall ii) beispielhaft dar, kann, wenn Silizium (Si) als das Material des Halbleitersubstrats102 verwendet wird, der erste Dotierstoff Arsen sein, und der zweite Dotierstoff kann Phosphor sein. Gemäß dem in1A veranschaulichten Beispiel endet eine vertikale Ausdehnung des ersten Dotierstoffs in das Halbleitersubstrat102 von der ersten Hauptoberfläche104 aus bei einem Boden109 eines ersten Halbleitersubstratbereichs108 in einer ersten vertikalen Distanz t1 zur ersten Hauptoberfläche104 . In einem zweiten Substratbereich, der an der Bodenseite109 direkt an den ersten Halbleitersubstratbereich108 angrenzt, fehlt der erste Dotierstoff oder macht zumindest weniger als 1014 Dotieratome pro cm3 aus. Der zweite Substratbereich kann sich bis zur zweiten Hauptoberfläche106 erstrecken oder kann zwischen dem ersten Halbleitersubstratbereich108 und einem dritten Substratbereich angeordnet sein. Im letztgenannten Fall kann der erste Dotierstoff wieder im dritten Substratbereich, welcher sich zum Beispiel bis zur zweiten Hauptoberfläche106 erstrecken kann, vorhanden sein. - Bezug nehmend auf die schematische Querschnittsansicht von
1B umfasst das Verfahren ferner ein Ausbilden einer Halbleiterschicht110 auf der ersten Hauptoberfläche104 . Die Halbleiterschicht kann durch einen Schichtbildungsprozess, zum Beispiel CVD (chemische Gasphasenabscheidung) wie etwa LPCVD (CVD unter niedrigem Druck) oder APCVD (CVD unter atmosphärischem Druck), VPE (Gasphasenepitaxie), LPE (Flüssigphasenepitaxie) oder MBE (Molekularstrahlepitaxie), gebildet werden. Ein Material der Halbleiterschicht110 kann dem Material des Halbleitersubstrats102 entsprechen oder kann vom Material des Halbleitersubstrats102 verschieden sein. Im letztgenannten Fall kann dies ermöglichen, elektrische Charakteristiken in der Halbleiterschicht110 zum Beispiel durch eine spannungsinduzierte Steigerung der Beweglichkeit einzustellen. - Bezug nehmend auf die schematische Querschnittsansicht von
1C umfasst das Verfahren weiter ein Ausbilden von Halbleitervorrichtungselementen1121 ,1122 in der Halbleiterschicht110 . Die Halbleitervorrichtungselemente1121 ,1122 können dotierte Halbleitergebiete, zum Beispiel n-dotierte und/oder p-dotierte Halbleitergebiete, zu funktionalen Zwecken, beispielsweise Source- oder Draingebiete von Feldeffekttransistoren mit isoliertem Gate (IGFETs) wie etwa MetallOxid-Halbleiter-FETs (MOSFETs) oder Bipolartransistoren mit isoliertem Gate (IGBTs), Kathoden- oder Anodengebiete von Dioden oder Thyristoren/siliziumgesteuerten Gleichrichtern, Emitter- oder Basis- oder Kollektorgebiete bipolarer Junction- bzw. Flächentransistoren (BJTs), Junction- bzw. Übergangsabschlussstrukturen wie etwa eine Variation einer lateralen Dotierung (VLD) oder eine Übergangs-Abschlussausdehnung (JTE), eine Übergangsisolierung, Widerstände, Elektroden wie etwa Gate- oder Feldelektroden, Isoliermaterialien, zum Beispiel Oxide und/oder Nitride, zu funktionalen Zwecken wie etwa ein Gatedielektrikum, ein Felddielektrikum, eine Vorrichtungsisolierung wie etwa eine flache oder tiefe Grabenisolierung (STI, DTI), enthalten. - Bezug nehmend auf die schematische Querschnittsansicht von
1D umfasst das Verfahren weiter ein Reduzieren einer Dicke des Halbleitersubstrats102 durch Entfernen eines Materials des Halbleitersubstrats102 von der zweiten Hauptoberfläche106 aus zumindest bis zum ersten Halbleitersubstratbereich108 . Das Halbleitersubstrat102 und die Halbleiterschicht110 können beispielweise durch einen an einer Halbleiterschicht110 angebrachten Träger mechanisch abgestützt bzw. getragen werden. Material des Halbleitersubstrats102 kann durch chemische Prozesse, zum Beispiel durch Ätzen wie etwa Trockenätzen oder Nassätzen, durch mechanische Prozesse, zum Beispiel durch abrasive mechanische Bearbeitung wie etwa Schleifen oder Polieren, oder durch chemisch-mechanische Prozesse, wie etwa chemisch-mechanisches Polieren (CMP), entfernt werden. In einer oder mehreren Ausführungsform kann eine Kombination von mehr als einem Prozess zum Entfernen von Material des Halbleitersubstrats102 genutzt werden, zum Beispiel ein erster Prozess mit einer größeren Materialabtragrate als ein zweiter Prozess, der dem ersten Prozess folgt. Dies kann beispielsweise eine Feinjustierung einer Ziel-Waferdicke ermöglichen. Der Prozess zum Entfernen von Material des Halbleitersubstrats102 von der zweiten Oberfläche106 kann auch einen sogenannten TAIKO-Prozess einschließen. Der TAIKO-Prozess ist ein Wafer-Abdünnprozess, in welchem während des Abdünnprozesses ein äußerer Tragring entlang dem Rand des Wafers nicht abgedünnt wird. Der äußere Tragring kann eine verbesserte Handhabung dünner Wafer während einer nachfolgenden Prozessierung liefern. Beispielsweise können Wafer, die unter Verwendung des TAIKO-Prozesses abgedünnt werden, typischerweise ihre Steifigkeit beibehalten, ohne dass sie an einen zusätzlichen Träger angebracht sind. - Das obige Verfahren ermöglicht eine Verbesserung der Charakteristiken hochdotierter, d.h. niederohmiger oder hochleitfähiger Halbleitersubstrate zur Herstellung von Vorrichtungen, indem eine Gesamtspannung oder eine Gitterfehlanpassung im Halbleitersubstrat
102 reduziert wird. Während der erste Dotierstoff eine Zunahme (Abnahme) einer Gitterkonstante bezüglich des Halbleitersubstrats102 herbeiführen kann, kann der zweite Dotierstoff dieser Zunahme (Abnahme) entgegenwirken. Dies ermöglicht niederohmige Halbleitersubstrate in Bezug auf eine bestimmte Waferwölbung. - Bezug nehmend auf die in
2 veranschaulichte schematische Querschnittsansicht umfassen in einer oder mehreren Ausführungsformen die Schritte zum Vorsehen des Halbleitersubstrats102 ein Einführen des ersten Dotierstoffes durch die erste Hauptoberfläche104 in das Halbleitersubstrat102 durch zumindest einen eines Diffusionsprozesses, eines Ionenimplantationsprozesses und eines plasmabasierten Ionenimplantationsprozesses. Eine Einführung des ersten Dotierstoffes durch die erste Hauptoberfläche104 ist mittels durch Bezugszeichen112 bezeichneter Pfeile schematisch veranschaulicht. Eine plasmabasierte Ionenimplantation ist in einer Vielzahl von Bezeichnungen und Akronymen bekannt, einschließlich, nicht aber auf das Folgende beschränkt: Plasmaquellen-Ionenimplantation (PSII), Plasmaimmersions-Ionenimplantation (PIII oder PI3), Plasma-Ionenimplantation (PII oder PI2), Plasma-Ionenplattierung (PIP), Plasmaimmersions-Ionenimplantation und -abscheidung (PIIID), Metall-Plasmaimmersions-Ionenimplantation und -abscheidung (MePIIID), Ionenplattierung (engl. IonClad), Plasmadotierung (PLAD), Plasma-Ionen-Immersionsprozessierung (PIIP). Einige dieser Namen sind synonym - andere betonen einen bestimmten Aspekt wie etwa das Vorhandensein von Metallionen. Die Schritte zum Vorsehen des Halbleitersubstrats102 umfassen ferner ein Einführen des zweiten Dotierstoffes durch die erste Hauptoberfläche104 in das Halbleitersubstrat102 durch zumindest einen eines Diffusionsprozesses, eines Ionenimplantationsprozesses und eines plasmabasierten Ionenimplantationsprozesses. Die Prozesse zum Einführen des ersten Dotierstoffes und des zweiten Dotierstoffes können voneinander verschieden sein, können teilweise voneinander verschieden sein oder können einander entsprechen. - In einer oder mehreren Ausführungsformen liegt die erste vertikale Distanz t1 in einem Bereich von 2 µm bis 50 µm oder von 5 µm bis 30 µm. Die erste vertikale Distanz t1 kann auf einen gewünschten Wert festgelegt werden, indem Prozessparameter wie etwa Ionenimplantationsparameter, zum Beispiel eine Ionenimplantationsenergie, eine Implantationsdosis und eine nachfolgende Wärmebilanz zum Aktivieren und Verbreitern eines Dotierstoffprofils mittels Diffusion, eingestellt werden.
- In einer oder mehreren Ausführungsformen wird der erste Dotierstoff mittels eines Diffusionsprozesses, der gleichzeitig mit einem Oxidationsprozess des Halbleitersubstrats
102 ausgeführt wird, durch die erste Hauptoberfläche104 in das Halbleitersubstrat102 eingeführt. Der Oxidationsprozess, zum Beispiel bei Temperaturen, die von 800°C bis 1200°C reichen, kann zu einem durch Oxidation verstärkten Diffusionsprozess des ersten Dotierstoffs im Halbleitersubstrat102 führen, zum Beispiel hervorgerufen durch einen Einfluss des Oxidationsprozesses auf Leerstellen- und Zwischengitter-Siliziumatome in einem aus Silizium bestehenden Halbleitersubstrat102 . Dies kann eine Vereinfachung einer Einstellung eines Zielprofils des ersten Dotierstoffs im Halbleitersubstrat102 ermöglichen. - In einer oder mehreren Ausführungsformen wird der erste Dotierstoff durch einen plasmabasierten Ionenimplantationsprozess bei einer Dosis in einem Bereich von 1016 cm-2 bis 1018 cm-2 durch die erste Hauptoberfläche
104 in das Halbleitersubstrat102 eingeführt. Plasmabasierte Ionenimplantationsprozesse können hohe Konzentrationswerte des ersten (zweiten) Dotierstoffs im Halbleitersubstrat102 und daher ein niederohmiges Halbleitersubstrat102 ermöglichen. - Bezug nehmend auf die schematische Querschnittsansicht von
3 wird gemäß einer oder mehreren Ausführungsformen eine Diffusionsbarriere113 , zum Beispiel ein CVD-Oxid, auf der ersten Hauptoberfläche104 des Halbleitersubstrats102 nach Einführung des ersten Dotierstoffs gebildet, und danach wird ein vertikales Konzentrationsprofil des ersten Dotierstoffs durch einen thermischen Diffusionsprozess verbreitert. Ein Verbreitern des vertikalen Konzentrationsprofils kann eine anfängliche vertikale Distanz ti zwischen einem Boden des vertikalen Konzentrationsprofils und der ersten Hauptoberfläche104 um einen Wert Δt bis zur ersten vertikalen Distanz t1 beispielsweise vergrößern. - In einer oder mehreren Ausführungsformen werden der erste Dotierstoff und der zweite Dotierstoff nacheinander durch einen Ionenimplantationsprozess oder durch einen plasmabasierten Ionenimplantationsprozess bei verschiedenen Dosen und/oder Energien durch die erste Hauptoberfläche in das Halbleitersubstrat
102 eingeführt. Dadurch kann eine Dosis der ersten und zweiten Dotierstoffe präzise eingestellt werden. Ein vertikales Konzentrationsprofil des ersten Dotierstoffes und ein vertikales Konzentrationsprofil des zweiten Dotierstoffes können überlagert werden, indem i) eine Dosis, eine Energie und eine Wärmebilanz zum Verbreitern des vertikalen Konzentrationsprofils des ersten Dotierstoffes und ii) eine Dosis, eine Energie und eine Wärmebilanz zum Verbreitern des vertikalen Konzentrationsprofils des zweiten Dotierstoffes koordiniert werden. Dies kann beispielsweise ermöglichen, eine Reduzierung einer Waferwölbung und -spannung zu verbessern. - Bezug nehmend auf die schematische grafische Darstellung von
4 werden in einer oder mehreren Ausführungsformen die Dosis, die Energie und die Wärmebilanz zum Verbreitern eines vertikalen Konzentrationsprofils N1(y) des ersten Dotierstoffes und die Dosis, die Energie und die Wärmebilanz zum Verbreitern eines vertikalen Konzentrationsprofils N2(y) des zweiten Dotierstoffes koordiniert, um folgende Gleichung (1)102 nach einem Reduzieren der Dicke des Halbleitersubstrats102 ist, d.h. keine Dicke der Halbleiterschicht110 einschließend. Dosis, Energie und Wärmebilanz können noch präziser eingestellt werden, um folgende Gleichung (2) - Durch präzises Einstellen der Dosis, der Energie und der Wärmebilanz bezüglich der ersten und zweiten Dotierstoffe kann beispielsweise eine Reduzierung einer Waferwölbung und -spannung weiter verbessert werden.
- Bezug nehmend auf die schematische Querschnittsansicht von
5 nimmt in einer oder mehreren Ausführungsformen nach einem Reduzieren der Dicke des Halbleitersubstrats102 auf einen Wert t ein vertikales Konzentrationsprofil N1(y) des ersten Dotierstoffes entlang zumindest 80 % einer Distanz zwischen einer Grenzfläche114 des Halbleitersubstrats102 und der Halbleiterschicht110 zu einer der Grenzfläche114 gegenüberliegenden Oberfläche des Halbleitersubstrats102 ab. Die Distanz entspricht der Dicke t. Das vertikale KonzentrationsprofilN1 kann stetig abnehmen, wie durch beispielhafte ProfileN11 ,N12 ,N13 ,N14 in der grafischen Darstellung von5 veranschaulicht ist. In einer oder mehreren Ausführungsformen ist eine Konzentration N1b des ersten Dotierstoffes in einer vertikalen Distanz tb zur Grenzfläche114 um einen Faktor10 geringer oder um einen Faktor5 geringer oder um einen Faktor3 geringer als eine Konzentration N1a des ersten Dotierstoffes in einer vertikalen Distanz ta zur Grenzfläche114 , wobei die Differenz zwischen tb und ta, d.h. tb - ta größer als 80 % der Distanz t zwischen der Grenzfläche114 des Halbleitersubstrats102 und der Halbleiterschicht110 zur der Grenzfläche114 gegenüberliegenden Oberfläche des Halbleitersubstrats102 ist. In einer oder mehreren Ausführungsformen kann ein rückseitiger Dotierungsprozess von der der Grenzfläche114 gegenüberliegenden Seite aus beispielsweise durch eine Ionenimplantation oder durch eine plasmabasierte Ionenimplantation in Kombination mit einem optionalen schmelzenden oder nicht schmelzenden Laserausheilschritt ausgeführt werden. Dadurch kann beispielsweise ein Kontaktwiderstand zwischen dem Halbleitersubstrat102 und einer rückseitigen Metallisierungsschicht verbessert werden. - Das Verfahren kann ferner ein Ausbilden eines ersten Lastanschlusskontakts
L1 auf einer Oberfläche der Halbleiterschicht110 , zum Beispiel eines Sourcekontakts eines IGFET oder IGBT, eines Emitterkontakts eines BJT, eines Anodenkontakts einer Diode oder eines Thyristors, umfassen. Weiter kann das Verfahren ein Ausbilden eines zweiten LastanschlusskontaktsL2 auf einer der Grenzfläche114 gegenüberliegenden Oberfläche des Halbleitersubstrats102 , zum Beispiel eines Drainkontakts eines IGFET, eines Kollektorkontakts eines IGBT oder BJT, eines Kathodenkontakts einer Diode oder eines Thyristors, umfassen. Je nach spezifischem Vorrichtungstyp der Halbleitervorrichtung kann ein Steueranschlusskontakt C auf der Oberfläche der Halbleiterschicht110 , zum Beispiel ein Gatekontakt eines IGFET oder IGBT oder Thyristors oder ein Basiskontakt eines BJT, ausgebildet werden. - In einer oder mehreren Ausführungsformen liegt eine durchschnittliche Konzentration des vertikalen Konzentrationsprofils N1(y) des ersten Dotierstoffes zwischen der Grenzfläche
114 des Halbleitersubstrat102 und der Halbleiterschicht110 und einer der Grenzfläche gegenüberliegenden Oberfläche des Halbleitersubstrats in einem Bereich von 5×1018 cm-3 bis 5×1020 cm-3. - In einer oder mehreren Ausführungsformen bildet der zweite Dotierstoff eine Hintergrunddotierung des Halbleitersubstrats in einem Bereich von 1018 cm-3 bis 1021 cm-3. In einer oder mehreren Ausführungsformen ist der zweite Dotierstoff Arsen, und der erste Dotierstoff ist Phosphor.
- In einer oder mehreren Ausführungsformen ist der erste Dotierstoff ein Element aus Arsen, Phosphor und Antimon, und der zweite Dotierstoff ist ein anderes Element aus Arsen, Phosphor und Antimon, vorausgesetzt, dass ein kovalenter Atomradius eines Materials des Halbleitersubstrats i) größer als ein kovalenter Atomradius des ersten Dotierstoffes und kleiner als ein kovalenter Atomradius des zweiten Dotierstoffes oder ii) kleiner als ein kovalenter Atomradius des ersten Dotierstoffes und größer als ein kovalenter Atomradius des zweiten Dotierstoffes ist. In einer oder mehreren anderen Ausführungsformen ist der erste Dotierstoff ein Element aus Bor, Aluminium und Gallium, und der zweite Dotierstoff ist ein anderes Element aus Bor, Aluminium und Gallium, vorausgesetzt, dass ein kovalenter Atomradius eines Materials des Halbleitersubstrats i) größer als ein kovalenter Atomradius des ersten Dotierstoffes und kleiner als ein kovalenter Atomradius des zweiten Dotierstoffes oder ii) kleiner als ein kovalenter Atomradius des ersten Dotierstoffes und größer als ein kovalenter Atomradius des zweiten Dotierstoffes ist.
- Bezug nehmend auf die schematische Querschnittsansicht von
6A umfasst in einer oder mehreren Ausführungsformen ein Vorsehen des Halbleitersubstrats102 ferner ein Einführen des ersten Dotierstoffes durch die erste Hauptoberfläche104 und durch die zweite Hauptoberfläche106 in das Halbleitersubstrat102 mittels zumindest eines eines Diffusionsprozesses, eines Ionenimplantationsprozesses und eines plasmabasierten Ionenimplantationsprozesses. Eine Ofendotierung kann beispielsweise ermöglichen, den ersten Dotierstoff durch die erste Hauptoberfläche104 und durch die zweite Hauptoberfläche106 gleichzeitig in das Halbleitersubstrat einzuführen. Bezug nehmend auf die schematische Querschnittsansicht von6B wird vor einem Reduzieren der Dicke des Halbleitersubstrats auf der zweiten Hauptoberfläche106 des Halbleitersubstrats102 eine Versiegelungsschicht116 ausgebildet. Eine Ausbildung der Versiegelungsschicht116 kann ermöglichen, eine Autodotierung während einer nachfolgenden Prozessierung des Halbleitersubstrats102 , zum Beispiel während der in Bezug auf1B bis1C veranschaulichten Prozesse, zu verhindern. - Bezug nehmend auf die schematischen grafischen Darstellungen von
7A und7B wird Arsen als der erste Dotierstoff in das Halbleitersubstrat102 eingeführt und wird Phosphor als der zweite Dotierstoff in das Halbleitersubstrat102 eingeführt. Infolge der unterschiedlichen Diffusionskoeffizienten von Arsen und Phosphor können unterschiedliche Wärmebilanzen genutzt werden, um Dotierstoffkonzentrationsprofile NAs, NP von Arsen und Phosphor einzustellen. In einer oder mehreren Ausführungsformen können einem ersten Ionenimplantations- und plasmabasierten Ionenimplantationsprozess von Arsen und einem ersten Prozess zum Eintreiben des implantierten Arsens ein zweiter Ionenimplantations- oder plasmabasierter Ionenimplantationsprozess von Phosphor und ein zweiter Prozess zum Eintreiben sowohl des implantierten Arsens als auch des implantierten Phosphors folgen. Dadurch können verschiedene Wärmebilanzen auf Arsen und Phosphor angewendet werden, um eine optimale Überlappung der Dotierstoffkonzentrationsprofile NAs, NP von Arsen und Phosphor zu koordinieren, wie in7B veranschaulicht ist, was sich aus einer TCAD-Simulation (Technology Computer-Aided Design) ergibt. - In einer oder mehreren Ausführungsformen wird eine Dicke des Halbleitersubstrats auf einen Wert in einem Bereich von 2 µm bis 50 µm oder von 5 µm bis 30 µm reduziert.
- Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.
Claims (20)
- Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Vorsehen eines Halbleitersubstrats (102) mit einer ersten Hauptoberfläche (104) und einer zweiten Hauptoberfläche (106), die der ersten Hauptoberfläche (104) gegenüberliegt, wobei das Halbleitersubstrat (102) einen ersten Dotierstoff und einen zweiten Dotierstoff aufweist und ein kovalenter Atomradius eines Materials des Halbleitersubstrats (102) i) größer als ein kovalenter Atomradius des ersten Dotierstoffes und kleiner als ein kovalenter Atomradius des zweiten Dotierstoffes oder ii) kleiner als ein kovalenter Atomradius des ersten Dotierstoffes und größer als ein kovalenter Atomradius des zweiten Dotierstoffes ist und wobei eine vertikale Ausdehnung des ersten Dotierstoffes in das Halbleitersubstrat (102) von der ersten Hauptoberfläche (104) aus bei einem Boden eines ersten Halbleitersubstratbereichs (108) in einer ersten vertikalen Distanz (t1) zur ersten Hauptoberfläche (104) endet; danach Ausbilden einer Halbleiterschicht (110) auf der ersten Hauptoberfläche (104), Ausbilden von Halbleitervorrichtungselementen (1121, 1122) in der Halbleiterschicht (110); und Reduzieren einer Dicke des Halbleitersubstrats (102) durch Entfernen eines Materials des Halbleitersubstrats (102) von der zweiten Hauptoberfläche (106) aus zumindest bis zum ersten Halbleitersubstratbereich (108).
- Verfahren nach
Anspruch 1 , wobei ein Vorsehen des Halbleitersubstrats umfasst: Einführen des ersten Dotierstoffes durch die erste Hauptoberfläche (104) in das Halbleitersubstrat (102) durch zumindest einen eines Diffusionsprozesses, eines Ionenimplantationsprozesses und eines plasmabasierten Ionenimplantationsprozesses; und Einführen des zweiten Dotierstoffes durch die erste Hauptoberfläche (104) in das Halbleitersubstrat (102) durch zumindest einen eines Diffusionsprozesses, eines Ionenimplantationsprozesses und eines plasmabasierten Ionenimplantationsprozesses. - Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Dotierstoff durch die erste Hauptoberfläche (104) in das Halbleitersubstrat (102) durch einen Diffusionsprozess eingeführt wird, der gleichzeitig mit einem Oxidationsprozess des Halbleitersubstrats (102) ausgeführt wird.
- Verfahren nach einem der
Ansprüche 1 bis2 , wobei der erste Dotierstoff durch die erste Hauptoberfläche in das Halbleitersubstrat mittels eines plasmabasierten Ionenimplantationsprozesses bei einer Dosis in einem Bereich von 1016 cm-2 bis 1018 cm-2 eingeführt wird. - Verfahren nach
Anspruch 4 , wobei eine Diffusionsbarriere (113) auf der ersten Hauptoberfläche (104) des Halbleitersubstrats (102) nach Einführung des ersten Dotierstoffes ausgebildet wird und danach ein vertikales Konzentrationsprofil des ersten Dotierstoffes durch einen thermischen Diffusionsprozess verbreitert wird. - Verfahren nach einem der
Ansprüche 1 bis2 , wobei der erste Dotierstoff und der zweite Dotierstoff nacheinander durch einen Ionenimplantationsprozess oder durch einen plasmabasierten Ionenimplantationsprozess bei verschiedenen Dosen und/oder Energien durch die erste Hauptoberfläche (104) in das Halbleitersubstrat (102) eingeführt werden. - Verfahren nach
Anspruch 6 , wobei ein vertikales Konzentrationsprofil des ersten Dotierstoffes und ein vertikales Konzentrationsprofil des zweiten Dotierstoffes überlagert werden, indem i) eine Dosis, eine Energie und eine Wärmebilanz zum Verbreitern eines vertikalen Konzentrationsprofils des ersten Dotierstoffes und ii) eine Dosis, eine Energie und eine Wärmebilanz zum Verbreitern eines vertikalen Konzentrationsprofils des zweiten Dotierstoffes koordiniert werden. - Verfahren nach
Anspruch 7 , wobei die Dosis, die Energie und die Wärmebilanz zum Verbreitern eines vertikalen Konzentrationsprofils N1(y) des ersten Dotierstoffes und die Dosis, die Energie und die Wärmebilanz zum Verbreitern eines vertikalen Konzentrationsprofils N2(y) des zweiten Dotierstoffes koordiniert werden, um - Verfahren nach einem der vorhergehenden Ansprüche, wobei nach einem Reduzieren der Dicke des Halbleitersubstrats (102) ein vertikales Konzentrationsprofil N1(y) des ersten Dotierstoffes entlang zumindest 80 % einer Distanz zwischen einer Grenzfläche des Halbleitersubstrats (102) und der Halbleiterschicht (110) zu einer der Grenzfläche (114) gegenüberliegenden Oberfläche des Halbleitersubstrats (102) abnimmt.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei eine durchschnittliche Konzentration eines vertikalen Konzentrationsprofils N1(y) des ersten Dotierstoffes zwischen einer Grenzfläche (114) des Halbleitersubstrats (102) und der Halbleiterschicht (110) zu einer der Grenzfläche gegenüberliegenden Oberfläche des Halbleitersubstrats (102) in einem Bereich von 5×1018 cm-3 bis 5×1020 cm-3 liegt.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Dotierstoff eine Hintergrunddotierung des Halbleitersubstrats (102) in einem Bereich von 1018 cm-3 bis 1021 cm-3 bildet.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Dotierstoff ein Element aus Arsen, Phosphor und Antimon ist und der zweite Dotierstoff ein anderes Element aus Arsen, Phosphor und Antimon ist.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Dotierstoff ein Element aus Bor, Aluminium und Gallium ist und der zweite Dotierstoff ein anderes Element aus Bor, Aluminium und Gallium ist.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Vorsehen des Halbleitersubstrats (102) umfasst: Einführen des ersten Dotierstoffes durch die erste Hauptoberfläche (104) und durch die zweite Hauptoberfläche (106) in das Halbleitersubstrat (102) durch zumindest einen eines Diffusionsprozesses, eines Ionenimplantationsprozesses und eines plasmabasierten Ionenimplantationsprozesses; und danach, aber vor einem Reduzieren der Dicke des Halbleitersubstrats (102): Ausbilden einer Versiegelungsschicht (116) auf der zweiten Hauptoberfläche (106) des Halbleitersubstrats (102).
- Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (102) mit einem ersten Dotierstoff und einen zweiten Dotierstoff, wobei ein kovalenter Atomradius eines Materials des Halbleitersubstrats i) größer als ein kovalenter Atomradius des ersten Dotierstoffes und kleiner als ein kovalenter Atomradius des zweiten Dotierstoffes oder ii) kleiner als ein kovalenter Atomradius des ersten Dotierstoffes und größer als ein kovalenter Atomradius des zweiten Dotierstoffes ist; eine Halbleiterschicht (110) auf dem Halbleitersubstrat (102) ; Halbleitervorrichtungselemente (1121, 1122) in der Halbleiterschicht (110); und wobei ein vertikales Konzentrationsprofil N1(y) des ersten Dotierstoffes entlang zumindest 80 % einer Distanz zwischen einer Grenzfläche (114) des Halbleitersubstrats (102) und der Halbleiterschicht (110) zu einer der Grenzfläche (114) gegenüberliegenden Oberfläche des Halbleitersubstrats (102) abnimmt.
- Halbleitervorrichtung nach
Anspruch 15 , wobei ein vertikales Konzentrationsprofil N1(y) des ersten Dotierstoffes und ein vertikales Konzentrationsprofil N2(y) des zweiten Dotierstoffes - Halbleitervorrichtung nach einem der
Ansprüche 15 bis16 , wobei ein vertikales Konzentrationsprofil N1(y) des ersten Dotierstoffes entlang zumindest 80 % einer Distanz zwischen einer Grenzfläche des Halbleitersubstrats (102) und der Halbleiterschicht (110) zu einer der Grenzfläche (114) gegenüberliegenden Oberfläche des Halbleitersubstrats (102) abnimmt. - Halbleitervorrichtung nach einem der
Ansprüche 15 bis17 , wobei eine durchschnittliche Konzentration eines vertikalen Konzentrationsprofils N1(y) des ersten Dotierstoffes zwischen einer Grenzfläche (114) des Halbleitersubstrats (102) und der Halbleiterschicht (110) zu einer der Grenzfläche (114) gegenüberliegenden Oberfläche des Halbleitersubstrats (102) in einem Bereich von 5×1018 cm-3 bis 5×1020 cm-3 liegt. - Halbleitervorrichtung nach einem der
Ansprüche 15 bis18 , wobei der erste Dotierstoff ein Element aus Arsen, Phosphor und Antimon ist und der zweite Dotierstoff ein anderes Element aus Arsen, Phosphor und Antimon ist. - Halbleitervorrichtung nach einem der
Ansprüche 15 bis18 , wobei der erste Dotierstoff ein Element aus Bor, Aluminium und Gallium ist und der zweite Dotierstoff ein anderes Element aus Bor, Aluminium und Gallium ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018111213.0A DE102018111213A1 (de) | 2018-05-09 | 2018-05-09 | Halbleitervorrichtung und Herstellungsverfahren |
US16/406,773 US11038028B2 (en) | 2018-05-09 | 2019-05-08 | Semiconductor device and manufacturing method |
US17/235,989 US20210265468A1 (en) | 2018-05-09 | 2021-04-21 | Semiconductor device having semiconductor device elements in a semiconductor layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018111213.0A DE102018111213A1 (de) | 2018-05-09 | 2018-05-09 | Halbleitervorrichtung und Herstellungsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102018111213A1 true DE102018111213A1 (de) | 2019-11-14 |
Family
ID=68336639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018111213.0A Pending DE102018111213A1 (de) | 2018-05-09 | 2018-05-09 | Halbleitervorrichtung und Herstellungsverfahren |
Country Status (2)
Country | Link |
---|---|
US (2) | US11038028B2 (de) |
DE (1) | DE102018111213A1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005014157A1 (de) * | 2004-03-30 | 2005-10-20 | Denso Corp | Magnetsensor mit einer vertikalen Hall-Vorrichtung und Verfahren zu deren Herstellung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6063961A (ja) | 1983-08-30 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
US20040121524A1 (en) * | 2002-12-20 | 2004-06-24 | Micron Technology, Inc. | Apparatus and method for controlling diffusion |
DE102004060624B4 (de) * | 2004-12-16 | 2010-12-02 | Siltronic Ag | Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe |
US20070148890A1 (en) | 2005-12-27 | 2007-06-28 | Enicks Darwin G | Oxygen enhanced metastable silicon germanium film layer |
US8178430B2 (en) * | 2009-04-08 | 2012-05-15 | International Business Machines Corporation | N-type carrier enhancement in semiconductors |
US9306010B2 (en) | 2012-03-14 | 2016-04-05 | Infineon Technologies Ag | Semiconductor arrangement |
US10032937B2 (en) * | 2016-11-11 | 2018-07-24 | Semiconductor Components Industries, Llc | Monolithic series switching semiconductor device having low-resistance substrate contact structure and method |
-
2018
- 2018-05-09 DE DE102018111213.0A patent/DE102018111213A1/de active Pending
-
2019
- 2019-05-08 US US16/406,773 patent/US11038028B2/en active Active
-
2021
- 2021-04-21 US US17/235,989 patent/US20210265468A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005014157A1 (de) * | 2004-03-30 | 2005-10-20 | Denso Corp | Magnetsensor mit einer vertikalen Hall-Vorrichtung und Verfahren zu deren Herstellung |
Also Published As
Publication number | Publication date |
---|---|
US11038028B2 (en) | 2021-06-15 |
US20210265468A1 (en) | 2021-08-26 |
US20190348506A1 (en) | 2019-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013107632B4 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation | |
DE102013105567B4 (de) | Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung | |
DE102014101937B4 (de) | Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung | |
DE102016120771B3 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält | |
DE102016104327B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102016112512A1 (de) | Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren | |
DE102019119020A1 (de) | Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung | |
DE102013106795B4 (de) | Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102016226237A1 (de) | Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung | |
DE102013111135A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement | |
DE112005001587T9 (de) | Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet | |
DE102017118975A1 (de) | Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper | |
DE102016114389B3 (de) | Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung | |
DE102016108125B4 (de) | Halbleitervorrichtung und Herstellung davon | |
DE102017121693B4 (de) | Dotierungsverfahren | |
DE102017128247A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen | |
DE112013000866B4 (de) | Siliziumkarbid (SiC)-Halbleitervorrichtungen | |
DE102014116631B4 (de) | Junction-feldeffekttransistorzelle mit lateralem kanalbereich | |
DE102008050298B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102017106202B4 (de) | Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials | |
DE102018111213A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102014107161B4 (de) | Verfahren zur Herstellung eines IGBTs und IGBT | |
DE102018123164B3 (de) | Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren | |
DE102018129467A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE102015110439A1 (de) | Chalkogenatome enthaltende Halbleitervorrichtung und Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication |