KR20010089391A - 실리콘 웨이퍼 및 그 제조방법 - Google Patents

실리콘 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20010089391A
KR20010089391A KR1020017005539A KR20017005539A KR20010089391A KR 20010089391 A KR20010089391 A KR 20010089391A KR 1020017005539 A KR1020017005539 A KR 1020017005539A KR 20017005539 A KR20017005539 A KR 20017005539A KR 20010089391 A KR20010089391 A KR 20010089391A
Authority
KR
South Korea
Prior art keywords
wafer
boron
silicon
silicon wafer
nitrogen
Prior art date
Application number
KR1020017005539A
Other languages
English (en)
Other versions
KR100704945B1 (ko
Inventor
코바야시노리히로
아키야마쇼지
타마츠카마사로
시노미야마사루
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Publication of KR20010089391A publication Critical patent/KR20010089391A/ko
Application granted granted Critical
Publication of KR100704945B1 publication Critical patent/KR100704945B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

본 발명에 의하면, 보론 및 질소를 도프한 실리콘 웨이퍼에 있어서, 상기 실리콘 웨이퍼의 표면으로부터 적어도 0.2㎛깊이까지의 표층부에서 보론농도가 벌크부의 보론농도의 1/2 이하이고, 전기 표층부에서 크기 0.09㎛ 이상인 결함밀도가 1.0×104개/㎤이하이고, 또한 산소석출 열처리후의 전기 벌크부에 있어서 내부미소결함밀도가 1×108~2×1010개/㎤인 실리콘 웨이퍼, 및 쵸크랄스키법에 의해 보론 및 질소를 도프한 실리콘 단결정봉을 육성하고, 그 단결정봉을 슬라이스하여 실리콘 웨이퍼로 가공한 후, 상기 실리콘 웨이퍼에 수소함유 분위기에서 열처리를 가하여 웨이퍼 표면의 보론을 외방확산시키는 실리콘 웨이퍼의 제조방법이 제공된다. 이것에 의해, p/p+에피텍셜 웨이퍼의 대체로서 이용하는 것이 가능한 실리콘 웨이퍼와 그 제조방법이 제공된다.

Description

실리콘 웨이퍼 및 그 제조방법{SILICON WAFER AND METHOD FOR MANUFACTURING THE SAME}
최근 반도체 디바이스의 현저한 고집적화, 고성능화에 따라, 그 기판으로 이용되는 실리콘 웨이퍼의 결정성에 대한 요구도 엄격해지고 있다.
종래부터 DRAM이나 MPU용 기판으로는, 대구경화가 용이한 쵸크랄스키법(CZ법)으로 제조된 CZ웨이퍼가 주로 이용되어 왔지만, CZ웨이퍼중에는 실리콘 단결정 육성시 도입되는 이른바 Grown-in결함이 존재하고 있어, 그 영향에 따라 디바이스 특성의 열화 또는 수율저하와 같은 문제점이 현저했다. 따라서 최근에는, CZ법의 육성조건을 공부하여 Grown-in 결함을 저감하는 기술이 개발되어 Grown-in결함이 적은 CZ단결정으로부터 얻어진 웨이퍼가 이용되거나, Grown-in결함이 존재하지 않는 에피텍셜 웨이퍼가 이용되도록 되어 왔다.
그러나, Grown-in결함이 적은 CZ단결정을 육성하기 위해서는, 그 인상조건을 매우 엄격히 관리한 상태로 인상하지 않으면 안되기 때문에, CZ웨이퍼 자체의 수율이 저하하고 결과로서 비용상승으로 연결되는 문제가 있었다.
또한, Grown-in결함을 갖는 CZ웨이퍼에 고온의 환원성분위기에서 열처리를 행하는 것에 의해, CZ웨이퍼 표면근방의 Grown-in결함을 소멸시켜 CZ웨이퍼 표면에 저결함층을 형성하는 기술이 개발되고 있지만, 이와 같은 열처리를 행해도 어느정도의 결함저감효과는 있지만 반드시 충분히 결함을 소멸할 수 없다는 것이 알려지게 되었다.
한편, 에피텍셜 웨이퍼의 경우, 통상의 조건으로 제작된 CZ웨이퍼상에 에피텍셜층을 형성하기 때문에 그 결정성은 매우 우수한 것이 얻어지고, 제작되는 디바이스특성이나 수율을 크게 향상시킬 수 있는 가능성이 있는 것과 같은 이점이 있는 한편으로, 고가인 에피텍셜 성장장치를 사용한 에피텍셜층의 형성이라는 공정이 추가되기 때문에, 동일하게 비용상승은 피할 수 없었다.
더하여, 에피텍셜 성장시 열처리에 의해 CZ웨이퍼의 벌크중에 존재한 산소석출핵이 용체화해 버려 디바이스프로세스 열처리가 행해져도 벌크중 산소석출물의 형성이 불충분하게 되고, 프로세스중에 발생하는 중금속 불순물의 게터링능력이 부족한 문제가 있었다. 따라서, 종래 에피텍셜 웨이퍼의 제조는, 게터링효과가 높은 고보론농도의 p+웨이퍼(예를 들면, 3×1018개/㎤이상, 0.02Ω·cm이하)를 이용하여, 그 위에 비교적 보론농도가 낮은 p형 에피텍셜층을 형성한, p/p+에피텍셜 웨이퍼가 이용되는 일이 많았다.
그러나, 이와 같은 p/p+에피텍셜 웨이퍼를 제조할 때에는, 에피텍셜성장중p+웨이퍼로부터 기화한 보론이 다시 에피텍셜층에 취입되거나, 보론이 p+웨이퍼 표면으로부터 에피텍셜층 내에서 고상외방확산에 의해 취입되는 오토도핑현상이 발생하기 쉽게 되는 문제가 있었다. 이 오토 도핑에 의해 에피텍셜층의 저항율이 변화해버리기 때문에, p+웨이퍼의 이면을 CVD법으로 형성한 SiO2에 의해 코팅하는 등의 대책이 필요하고, 생산성 및 비용을 한층 악화시키는 원인으로 되고 있었다.
또한, 최근에는 CMOS 디바이스용 에피텍셜 실리콘 웨이퍼로서, 비교적 저보론농도(예를 들면 0.1~50Ω·cm정도)의 p-웨이퍼상에 p형 에피텍셜층을 형성한 p/p-에피텍셜 웨이퍼가 이용되는 경향이 있다. 그러나, 이와 같은 웨이퍼는 오토도핑의 문제는 없지만, p/p+에피텍셜 웨이퍼에 비해 게터링능력이 낮은 문제가 생기고 있다.
한편, 보론을 함유하는 실리콘 웨이퍼에 수소분위기에서의 열처리를 행하는 것에 의해 웨이퍼 표층의 보론농도를 제어하는 방법이 개시되고 있다(특개평10-144697호 공보참조). 이 방법에 의하면, 고보론농도의 p+웨이퍼의 표층부에 비교적 보론농도가 낮은 p형 층을 형성한, 예를 들면 실리콘 웨이퍼의 표면으로부터 적어도 0.2㎛ 깊이까지인 표층부에 있어서 보론농도가 벌크부 보론농도의 1/2 이하로되도록 한 p/p+웨이퍼를 얻는 것이 가능하고, 보론농도분포에 대해서는 p/p+에피텍셜 웨이퍼와 같은 웨이퍼를 얻는 것이 가능하다.
그러나, 이와 같은 p/p+웨이퍼의 표층부에는, 전기 Grown-in 결함이 잔류하고 있어, 수소분위기에서의 열처리 등을 행해도 충분히 결함을 소멸시키는 것은 불가능하였다. 그 때문에, 이대로의 상태에서는 에피텍셜 웨이퍼와 같은 조건에서 사용하는 것은 가능하지 않고, 동일 조건에서 사용하기 위해서는, 이 p/p+웨이퍼의 표면에 에피텍셜층을 형성하지 않으면 안되기 때문에, 생산성 및 비용의 악화는 피할 수 없었다.
본 발명은, 반도체 디바이스의 제조에 이용되는 실리콘 에피텍셜 웨이퍼의 대체용으로서 이용하는 것이 가능한 실리콘 웨이퍼 및 그 제조방법에 관한 것이다.
도 1은 보론이 도프된 웨이퍼에 있어서, 아닐의 유무, 질소도프의 유무에 따른 웨이퍼 표층부의 결함밀도를 비교한 도이다.
도 2는 보론이 도프된 웨이퍼에 있어서, 질소도프의 유무에 따른 TZDB특성을 비교한 도이다.
본 발명은 이와 같은 문제점에 감안하여 행해진 것으로, 반도체 디바이스의 제조에 이용되는 p/p+에피텍셜 웨이퍼의 대체용으로서 이용하는 것이 가능한 실리콘 웨이퍼와 매우 저비용이 들고 간단한 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명은, 보론 및 질소를 도프한 실리콘 웨이퍼에 있어서, 상기 실리콘 웨이퍼의 표면으로부터 적어도 0.2㎛깊이까지인 표층부에 있어서 보론농도가 벌크부 보론농도의 1/2 이하이고, 전기 표층부에 있어서 크기 0.09㎛ 이상인 결함밀도가 1.0×104개/㎤ 이하이고, 또한 산소석출열처리후 전기 벌크부에 있어서 내부 미소결함밀도가 1×108~2×1010개/㎤인 것을 특징으로 하는 실리콘 웨이퍼이다.
이와 같이, 보론 및 질소를 도프한 실리콘 웨이퍼에 있어서, 상기 실리콘 웨이퍼의 표층부에 있어서 보론농도가 벌크부 보론농도의 1/2 이하이고, 표층부에 있어서 크기0.09㎛ 이상인 결함밀도가 1.0×104개/㎤ 이하이고, 또한 산소석출열처리후 전기 벌크부에 있어서 내부 미소결함밀도가 1×108~2×1010개/㎤인 웨이퍼는 표층부에 있어서 Grown-in 결함이 적기 때문에, 에피텍셜층과 같이 디바이스특성이 우수하고 더욱이 보론농도가 벌크부의 1/2 이하이기 때문에 표층부를 p/p+에피텍셜 웨이퍼의 에피텍셜층과 동등하게 다루는 것이 가능하다. 또한, 벌크부에는 고온의 열처리에서도 소멸하지 않는 산소석출핵이 존재하기 때문에, 게터링 열처리나 디바이스 프로세스 등의 열처리가 행해지면 충분한 내부미소결함을 형성하는 것이 가능하고, 중금속 등의 오염에 우수한 게터링 효과를 나타낸다.
이 경우, 전기 실리콘 웨이퍼의 질소농도가 1×1010~5×1015개/㎤인 것이 바람직하다.
이것은, 질소에 의해 보론도프 실리콘 웨이퍼중 싸이즈가 큰 Grown-in결함의 형성을 억제하는 것과 함께, 산소석출을 충분히 촉진하는 효과를 갖게 하기 위해서는, 1×1010개/㎤ 이상으로 하는 것이 바람직한 것이고, 쵸크랄스키법에 있어서 실리콘 단결정의 단결정화가 방해되지 않도록 하기 위해서는, 5×1015개/㎤ 이하로 하는 것이 바람직하기 때문이다.
더욱이, 전기 실리콘 웨이퍼의 벌크부에 있어서 보론농도가 1×1017개/㎤ 이상인 것이 바람직하다.
이것은, 웨이퍼 벌크부의 보론농도가 높으면 게터링효과가 더욱 증가하고 웨이퍼 표층부의 중금속 불순물을 제거하는 효과가 크기 때문이다.
또한 본 발명은, 쵸크랄스키법에 의해 보론 및 질소를 도프한 실리콘 단결정봉을 육성하고, 상기 단결정봉을 슬라이스하여 실리콘 웨이퍼로 가공한 후, 그 실리콘 웨이퍼에 수소함유 분위기에서 열처리를 가하여 웨이퍼표면의 보론을 외방확산시키는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법이다.
이와 같이, 쵸크랄스키법에 의해 보론 및 질소를 도프한 실리콘 단결정봉을 육성하고, 상기 단결정봉을 슬라이스하여 실리콘 웨이퍼로 가공한 후, 그 실리콘 웨이퍼에 수소함유 분위기에서 열처리를 가하여 웨이퍼표면의 보론을 외방확산시켜 실리콘 웨이퍼를 제조하면, 웨이퍼 표층부에는 Grown-in결함이 적고 보론농도가 벌크부에 비해 낮은 웨이퍼를 제조하는 것이 가능하고, 이 웨이퍼는 게터링효과도 우수하기 때문에 충분히 p/p+또는 p/p-에피텍셜 실리콘 웨이퍼의 대체로서 이용하는 것이 가능한 실리콘 웨이퍼를 제조할 수 있다. 또, 이 방법으로 실리콘 웨이퍼를 제조하면 에피텍셜 성장열처리는 불필요해지기 때문에, 웨이퍼 제조비용을 대폭 향상시키는 것이 가능하다.
이 경우, 전기 쵸크랄스키법에 의해 보론 및 질소를 도프한 실리콘 단결정봉을 육성할 때, 상기 단결정봉에 도프하는 질소농도를 1×1010~5×1015개/㎤로 하는 것이 바람직하다.
Grown-in결함이 열처리에 의해 충분히 소멸하는 것이 가능한 크기로 하는데는 질소농도는 1×1010개/㎤ 이상으로 하는 것이 바람직하고, 5×1015개/㎤ 이상으로 되면 단결정화를 방해할 우려가 있기 때문이다.
또한, 전기 쵸크랄스키법에 의해 보론 및 질소를 도프한 실리콘 단결정봉을 육성할 때, 그 단결정봉에 도프하는 보론농도를 1×1017개/㎤ 이상으로 하는 것이 바람직하다.
이와 같이, 고보론농도이면 게터링효과는 더욱 증대하기 때문이다.
더욱이, 전기 수소함유 분위기가 수소100% 분위기이고 열처리온도가 1100℃ 이상인 것이 바람직하다.
이와 같이, 수소함유 분위기가 수소100% 분위기이고 열처리온도가 1100℃ 이상이면, 웨이퍼 표면의 보론의 외방확산을 보다 효과적으로 행하는 것이 가능함과 함께, 확실히 표층부의 Grown-in결함을 소멸시키는 것이 가능하다.
이상 설명한 바와 같이, 본 발명에서는, 쵸크랄스키법에 의해 보론 및 질소를 도프한 실리콘 단결정을 육성하고 이 단결정으로부터 얻어진 웨이퍼에 수소함유 분위기에서의 열처리를 실시하고 웨이퍼 표면의 보론을 외방확산시키는 것에 의해,p/p+에피텍셜 실리콘 웨이퍼의 대체로서 이용하는 것이 가능한 실리콘 웨이퍼를 고생산성으로 또한 간단히 제조할 수 있다.
이하, 본 발명의 실시형태를 상세히 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
본 발명은, CZ법에 따라 실리콘 단결정육성중에 질소를 도프하는 기술에 의해 얻어진 실리콘 웨이퍼에 열처리를 가하면 실리콘 웨이퍼 표면의 Grown-in 결함을 매우 효율좋게 소멸시키는 것이 가능하다고 하는 것을, 보론이 도프된 웨이퍼에 수소함유 분위기에서 열처리를 실시하여 웨이퍼 표면 근방의 보론을 외방확산시키는 기술에 응용하면, 예를 들면 p/p+에피텍셜 웨이퍼의 대체로서 이용하는 것이 가능한 실리콘 웨이퍼를 매우 저비용으로 또한 간단히 제조할 수 있는 것을 생각해내고, 해당 조건을 정밀 조사하여 완성시킨 것이다.
즉, 질소를 실리콘 단결정중에 도프하면 실리콘중 원자공공의 응집이 억제되는 것이 지적되고 있다(T.Abe와 H.Takeno,Mat.Res.Soc.Symp.Proc.Vol.262,3,1992). 이 효과는 원자공공의 응집과정이 균일핵형성에서 불균일 핵형성으로 이행하기 때문인 것으로 생각된다. 따라서, CZ법에 의해 실리콘 단결정을 육성할 때 질소를 도프하면, 원자공공의 응집체로 형성되는 Void결함 등의 Grown-in 결함의 싸이즈를 매우 작게 하는 것이 가능하고, 이와 같은 싸이즈가 작은 결정결함은 열처리에 의해 쉽게 소멸시키는 것이 가능하다.
더욱이, 실리콘 단결정중에 질소가 도프되어 있으면, 산소석출을 조장하는 효과가 있고 산소석출물밀도가 높아지는 것도 알려져 있다(예를 들면, F.Shimura와 R.S.Hockett,Appl.Phys.Lett. 48,224,1986). 따라서, 열처리를 실시하는 것에 의해 웨이퍼 표면의 산소석출물은 질소의 외방확산에 의해 소멸하고, 또한 벌크부에서는 고밀도의 산소석출물을 갖고 게터링능력이 높은 실리콘 웨이퍼를 형성하는 것이 가능하다.
그런데, 전술한 특개평10-144697호 공보에는, 보론을 함유하는 실리콘 웨이퍼에 수소분위기에서의 열처리를 행하는 것에 의해, 웨이퍼 표층의 보론농도를 제어하는 방법이 기재되어 있다. 이것은, 아르곤 분위기에서 열처리해도 보론의 외방확산은 거의 발생하지 않고 수소함유 분위기에서 열처리하는 것에 의해 웨이퍼 표층부의 보론을 외방확산할 수 있는 것을 알아내고, 이 현상을 이용해 고보론농도의 웨이퍼에 수소함유 분위기에서의 열처리를 실시하고 표층부에 저보론농도층을 형성한 p/p+ 실리콘 웨이퍼를 제공하는 것이다.
따라서, 고보론농도의 p+웨이퍼에 수소함유 분위기하에서 열처리를 실시하는 것에 의해, 오토도핑의 문제가 생기는 일없이 p/p+웨이퍼를 제조하는 것이 가능하다. 그러나, 이 기술에서는 웨이퍼 표층부의 보론농도를 억제하여 소망의 저항율로 하는 것은 가능하지만, 웨이퍼 표층부에는 수소함유 분위기에서의 열처리후에도 Grown-in 결함이 잔류하고 있는 것이 예상되었다.
이에 본 발명자들은, 통상의 CZ법에 의해 보론농도가 약 1×1018개/㎤ 인 실리콘 웨이퍼를 제작하고, 이 웨이퍼에 수소분위기하 1200℃, 60분의 열처리를 행하고, 그 표면으로부터 약 0.5㎛ 깊이의 영역에서 산화막 내압특성으로서 TZDB(Time Zero Dielectric Breakdown)의 누적 불량율을 측정하였다. 그 결과를 도 2에 기재한다.
도 2의 곡선 A로부터, B모드 불량으로 불리는 전계강도가 3~6MV/cm인 영역에서의 파괴빈도가 높은 것을 알았다. 즉 이것은, 수소분위기하에서 1200℃,60분의 열처리를 행해도, 웨이퍼 표면으로부터 약 0.5㎛ 깊이의 영역에서는 Grown-in 결함이 잔류하고 있는 것을 나타내는 것이다. 결국, 통상의 CZ법에 의해 제작된 보론을 도프한 웨이퍼에 대해서, 특개평10-144697호 공보에 개시된 기술을 적용해도 웨이퍼 표면근방의 Grown-in 결함은 충분히 소멸하지 않는 것을 확인할 수 있는 것을 의미하고 있다.
이에, 본 발명자들은, 전술한 질소를 도프한 CZ실리콘 웨이퍼에, 특개평10-144697호의 기술을 적용하는 것을 발상하였다. 이와 같이 하면, 질소를 도프하는것에 의해 실리콘 단결정중의 Grown-in결함의 싸이즈는 작아지기 때문에, 수소함유 분위기하에서의 열처리에 의해 결함이 소멸하기 쉽게 되는 것이 예상된다.
본 발명자는, CZ법에 의해 질소가 도프된 질소농도가 1×1014개/㎤이고, 전술한 것과 동일하게 보론농도가 약 1×1018개/㎤인 실리콘 웨이퍼를 제작하고, 이 웨이퍼에 같은 식으로 수소분위기하, 1200℃, 60분의 열처리를 행하고, 그 표면으로부터 약 0.5㎛깊이의 영역에 있어서 산화막 내압특성으로서 TZDB의 누적불량율을 측정하였다. 그 결과를 도 2에 함께 기록한다.
도 2의 곡선 B로부터, 질소를 도프한 웨이퍼는 C모드로 불리는 전계강도가 8MV/cm 이상인 영역에서의 파괴빈도가 높고, C모드 수율이 높은 것을 알 수 있다. 즉, 이것은, 질소를 도프하여 열처리하는 것에 의해, 웨이퍼 표층부의 Grown-in 결함이 소멸하는 것을 나타내는 것이다. 결국, CZ법에 의해 보론, 나아가 질소를 도프한 실리콘 단결정을 육성하고, 이 단결정으로부터 얻어진 웨이퍼에 수소함유 분위기에서 열처리를 가하여 웨이퍼 표면의 보론을 외방확산시키는 것에 의해, p/p+웨이퍼에 있어서 웨이퍼 표층부의 결정결함밀도가 에피텍셜 웨이퍼와 동등하게 적은 웨이퍼를 얻는 것이 가능하다.
본 발명에 있어서, 쵸크랄스키법에 의해 보론을 도프하는 것과 함께 질소를 도프한 실리콘 단결정봉을 육성하는데는, 예를 들면 특개소60-251190호에 기재된 것과 같은 공지방법에 의하면 좋다.
즉, 쵸크랄스키법은, 석영도가니중에 수용된 다결정 실리콘 원료의 융액에종결정을 접촉시키고, 이것을 회전시키면서 천천히 인상하여 소망직경의 실리콘 단결정봉을 육성하는 방법이지만, 미리 석영 도가니내에 보론이 도프된 다결정 실리콘 원료를 넣어 둠과 함께, 석영 도가니내에 질화물을 넣어두러나 실리콘 융액에 질화물을 투입하거나 분위기가스를 질소를 함유하는 분위기 등으로 하는 것에 의해, 인상 결정중에 질소를 도프하는 것이 가능하다. 이 때, 질화물의 양 또는 질소가스의 농도 또는 도입시간 등을 조정하는 것에 의해, 결정중 질소도프량을 제어하는 것이 가능하다.
질소를 실리콘 단결정중에 도프하면, 실리콘 중 산소원자의 응집이 조장되고 산소석출물 농도가 높아지는 이유는, 전술한 바와 같이 산소원자의 응집과정이 균일 핵형성에서 불순물 질소를 핵으로 한 불균일 핵형성으로 이행하기 때문인 것으로 생각된다.
따라서, 도프하는 질소의 농도는, 충분히 불균일 핵형성을 유발하는 1×1010개/㎤ 이상으로 하는 것이 바람직하다. 이것에 의해 산소석출물 농도를 충분히 높게하는 것이 가능하다. 한편, 질소농도가 실리콘 단결정중의 고액한계인 5×1015개/㎤ 를 넘으면, 실리콘 단결정의 단결정화 그 자체가 저해되는 일이 있기 때문에, 이 농도를 넘지 않도록 하는 것이 바람직하다.
더욱이, 도프하는 보론의 농도는 1×1017개/㎤ 이상으로 되도록 하는 것이 바람직하다. 이것은, 이와 같은 고보론 농도이면 웨이퍼 벌크부에서의 산소석출이 더욱 조장되기 때문이다. 또한, 이정도의 보론농도이면 다음에 실시하는 수소함유 분위기에서의 열처리에서 용이하게 웨이퍼 표층부의 보론을 외방확산하는 것이 가능하다.
이와 같이 하여, 쵸크랄스키법에 있어서 보론을 도프하는 것과 함께 소망농도의 질소가 도프되고, 결정결함의 싸이즈가 작은 실리콘 단결정봉을 얻을 수 있다.
이것을 통상의 방법에 따라, 내주변 슬라이서 또는 와이어쏘우 등의 절단장치로 슬라이스한 후, 챔퍼링, 래핑, 에칭, 연마 등의 공정을 거쳐 실리콘 단결정 웨이퍼로 가공한다. 물론, 이들 공정은 예시열거한 것에 불과하고, 이 외에도 세정, 열처리 등 각종 공정이 있을 수 있고, 공정순의 변경, 일부 생략 등 목적에 따라 적조공정은 변경사용하는 것이 가능하다.
다음으로, 얻어진 보론 및 질소를 도프한 실리콘 웨이퍼에 수소함유 분위기하에서의 열처리를 가한다. 이 열처리에 의해, 웨이퍼 표층부의 보론을 외방확산하는 것이 가능하고, 용이하게 p/p+웨이퍼를 제조하는 것이 가능하다.
이 경우, 수소100% 분위기에서 1100℃ 이상으로 열처리를 실시하면, 보론의 외방확산을 보다 효율적으로 행하는 것이 가능하고, 표면의 결함을 확실히 소멸시키는 것이 가능하다.
한편, 웨이퍼의 벌크부의 보론농도는 높은 상태로 있는 것에 더하여, 질소가도프되기 때문에, 산소석출 열처리에 의해 적당한 밀도의 내부미소결함이 유기되고, 높은 게터링효과를 발휘하는 것으로 된다.
이하, 본 발명의 실시예 및 비교예를 통해 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예)
직경 24인치의 석영도가니에, 저항율이 0.1~0.01Ω·cm로 되도록 소정농도의 보론을 첨가한 원료다결정 실리콘을 챠지하고, 여기에 또한 원료 다결정 실리콘과 함께 질화 규소막을 갖는 실리콘 웨이퍼를 챠지하여 용융하고, CZ법에 의해 직경 8인치, p형, 방위<100>의 단결정봉을 인상하였다. 이 단결정봉으로부터, 편석계수에 의한 계산으로 질소농도가 1×1014개/㎤로 되는 위치에서 슬라이스 한 웨이퍼를 가공하고, 경면연마 웨이퍼를 제작하였다. 제작된 웨이퍼의 저항율은 약 0.07Ω·cm(보론 농도는 약 1×1018개/㎤)였다.
이 웨이퍼를 100%수소분위기에서 1200℃, 60분의 조건으로 열처리를 행한 후 웨이퍼 표면에 열산화막을 형성하고, 그 산화막 위에서부터 파티클 카운터(KLA텐코사제, SP-1)를 이용해 LPD(Light Pattern Defect)를 측정하였다. 측정결과를 도 1에 나타낸다.
깊이방향의 측정시에는, 동일 웨이퍼에 열산화처리를 반복하여 행하고 열산화막과 실리콘과의 계면의 위치가 원래 웨이퍼 표면으로부터 약 50nm, 120nm, 180nm, 270nm깊이에 달한 상태에서 LPD를 측정하고, 얻어진 측정치를 단위체적당의 개수로 환산하여 표기하였다.
도 1로부터, 측정한 깊이 전 영역에 걸쳐, 크기 0.09㎛ 이상의 Void 결함밀도는 1×104개/㎤ 이하인 것을 알았다.
다음으로, 표면에 형성한 산화막 두께가 약 1㎛로 된 곳에서 이 산화막을 HF수용액에서 제거하고, 웨이퍼의 표면으로부터 약 0.5㎛깊이에 있어서 산화막 내압특성(TZDB특성)을 측정하였다. TZDB특성의 측정조건은, 산화막 두께: 25nm, 측정전극: 인 도프 폴리 실리콘, 전극면적: 8mm, 판정전류: 1mA/㎠로 하였다. 측정결과를 도 2 중 곡선 B로서 나타내었다.
도 2의 곡선 B로부터, C모드 양품률(절연파괴전계가 8MV 이상의 비율)은 95% 이상인 것을 알았다. 이것은, 통상의 에피텍셜 웨이퍼와 거의 동일한 TZDB 특성을 나타낸다. 따라서, 본 발명의 웨이퍼는, 표면으로부터 깊이 약 0.5㎛에 있어서도 에피텍셜 웨이퍼와 거의 동일한 TZDB특성을 갖는 것을 알 수 있다.
또한, 이 웨이퍼 표면근방의 보론농도, 즉, 원래 웨이퍼의 표면으로부터 약 0.5㎛깊이에 있어서 보론농도를 2차 이온 질량분석장치에 의해 측정한 결과, 보론농도는 약 1×107개/㎤였다. 따라서, 수소분위기에서의 열처리후 표면근방의 보론농도는, 벌크부에 비해 충분히 저하하는 것을 확인할 수 있다.
또한, 이 웨이퍼의 게터링능력을 확인하기 위해, 질소분위기하, 800℃, 4시간 및 산소분위기하, 1000℃, 16시간의 산소석출 열처리를 행하고, 벌크부의 내부미소결함밀도를 OPP(Optical Precipitate Profiler)법에 의해 측정하였다.
이 OPP법은, 노르말스키 타입 미분간섭 현미경을 응용한 것으로, 먼저 광원으로부터 나온 레이저광을 편광 프리즘으로 2개가 서로 직교하는 90°위상이 다른 직선편광 빔으로 분리하고, 웨이퍼 경면측으로 입사시킨다. 이 때 하나의 빔이 결함을 횡단하면 위상 시프트가 생기고, 나머지 하나의 빔과 위상차가 생긴다. 이 위상차를 웨이퍼 이면 투과후에 편광 아날라이져에 의해 검출함으로써 결함을 검출한다.
그 결과, 내부미소결함밀도는 5×109개/㎤였다. 따라서, 본 발명의 웨이퍼는 수소분위기에서 1200℃, 60분의 조건으로 열처리를 행한 것에 관계없이, as-grown 시 형성되었던 산소석출핵이 소멸하는 일 없이, 그 후 열처리에 의해 게터링에 충분한 내부미소결함밀도(1×108~2×1010개/㎤)를 형성하는 것이 가능한 것을 알 수 있다.
(비교예)
질소도프를 행하지 않고 실시예와 동일 조건으로 경면연마 웨이퍼를 제작하고, 이 웨이퍼를 이용해 실시예와 동일한 수소열처리를 행한 웨이퍼와 수소열처리를 행하지 않은 웨이퍼에 대해 깊이방향의 Void 결함밀도를 측정하고, 도 1에 함께기록하였다. 도 1에 의해, 질소도프를 행하지 않은 웨이퍼에도 수소열처리를 행하는 것에 의해 깊이 50nm정도까지는 0.09㎛이상의 Void 결함을 어느 정도 저감할 수 있지만, 그 이상의 깊이에서는 수소열처리를 행하지 않은 웨이퍼와 동등한 것을 알 수 있다.
또한, 수소열처리를 행한 웨이퍼에 대하여 실시예와 동일하게 깊이 약 0.5㎛의 TZDB특성을 조사하고, 도 2에 곡선 A로서 함께 나타내었다. 곡선 A에 의해, 질소도프를 행하지 않고 수소열처리를 행한 웨이퍼의 표면으로부터 깊이 약 0.5㎛에 있어서 C모드 양품률은 60% 정도이고, 통상의 에피텍셜 웨이퍼에 비해 상당히 열화한 것을 알 수 있다.
본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 유사한 작용효과를 제공하는 것은, 어느 것에 있어서도 본 발명의 기술적 범위에 포함된다.
예를 들면, 본 발명에 있어서 쵸크랄스키법에 의해 질소를 도프한 실리콘 단결정봉을 육성할 때에는 융액에 자장이 인가되거나 아니거나에 관계없는 것이고, 본 발명의 쵸크랄스키법에는 이른바 자장을 인가하는 MCZ법도 포함된다.
또한, 상기 실시형태에서는, p/p+웨이퍼에 있어서 웨이퍼 표층부의 결정결함밀도가 에피텍셜 웨이퍼와 동등하게 적은 웨이퍼를 중심으로 설명했지만, 본 발명은 이들에 한정되는 것은 아니고, p/p-웨이퍼에 있어서도 보론 및 질소를 도프한 실리콘 웨이퍼에 있어서, 그 실리콘 웨이퍼의 표면으로부터 적어도 0.2㎛ 깊이까지의 표층부에 있어서 보론농도가 벌크부 보론농도의 1/2 이하이고, 전기 표층부에서 크기 0.09㎛ 이상인 결함밀도가 1.0×104개/㎤이하이고, 또한 산소석출 열처리후 전기 벌크부에 있어서 내부미소결함밀도가 1×108~2×1010개/㎤인 실리콘 웨이퍼이면, 본 발명의 실리콘 웨이퍼에 포함된다.

Claims (7)

  1. 보론 및 질소를 도프한 실리콘 웨이퍼에 있어서,
    상기 실리콘 웨이퍼의 표면으로부터 적어도 0.2㎛깊이까지의 표층부에서 보론농도가 벌크부 보론농도의 1/2이하이고, 상기 표층부에서 크기 0.09㎛ 이상인 결함밀도가 1.0×104개/㎤ 이하이고, 또한 산소석출열처리후 상기 벌크부에서 내부미소결함밀도가 1×108~2×1010개/㎤인 것을 특징으로 하는 실리콘 웨이퍼
  2. 제 1항에 있어서, 상기 실리콘 웨이퍼의 질소농도가 1×1010~5×1015개/㎤인 것을 특징으로 하는 실리콘 웨이퍼
  3. 제 1항 또는 제 2항에 있어서, 상기 실리콘 웨이퍼의 벌크부에서 보론농도가 1×1017개/㎤ 이상인 것을 특징으로 하는 실리콘 웨이퍼
  4. 쵸크랄스키법에 의해 질소 및 보론을 도프한 실리콘 단결정봉을 육성하고, 그 단결정봉을 슬라이스하여 실리콘 웨이퍼로 가공한 후, 상기 실리콘 웨이퍼에 수소함유 분위기에서 열처리를 가하여 웨이퍼 표면의 보론을 외방확산시키는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법
  5. 제 4항에 있어서, 상기 쵸크랄스키법에 의해 질소 및 보론을 도프한 실리콘 단결정봉을 육성할 때, 상기 단결정봉에 도프하는 질소농도를 1×1010~5×1015개/㎤로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법
  6. 제 4항 또는 제 5항에 있어서, 상기 쵸크랄스키법에 의해 질소 및 보론을 도프한 실리콘 단결정봉을 육성할 때, 상기 단결정봉에 도프하는 보론농도를 1×1017개/㎤ 이상으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법
  7. 제 4항 내지 제 6항 중 어느 한 항에 있어서, 상기 수소함유 분위기가 수소100%분위기이고, 또한 상기 열처리온도가 1100℃ 이상인 것을 특징으로 하는 실리콘 웨이퍼의 제조방법
KR1020017005539A 1999-09-06 2000-08-30 실리콘 웨이퍼 및 그 제조방법 KR100704945B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-251482 1999-09-06
JP25148299A JP3861524B2 (ja) 1999-09-06 1999-09-06 シリコンウエーハ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010089391A true KR20010089391A (ko) 2001-10-06
KR100704945B1 KR100704945B1 (ko) 2007-04-09

Family

ID=17223473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005539A KR100704945B1 (ko) 1999-09-06 2000-08-30 실리콘 웨이퍼 및 그 제조방법

Country Status (5)

Country Link
EP (1) EP1138809A4 (ko)
JP (1) JP3861524B2 (ko)
KR (1) KR100704945B1 (ko)
TW (1) TW576876B (ko)
WO (1) WO2001018285A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740158B2 (en) * 2002-05-09 2004-05-25 Rwe Schott Solar Inc. Process for coating silicon shot with dopant for addition of dopant in crystal growth
CN100565820C (zh) * 2005-07-27 2009-12-02 胜高股份有限公司 硅晶片及其制造方法
CN105332061A (zh) * 2015-11-17 2016-02-17 阳光能源(青海)有限公司 一种消除单晶棒氧施主效应对电阻率影响的热处理工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1250512A (en) * 1984-04-19 1989-02-28 Herng-Der Chiou Semiconductor substrates doped with nitrogen
JPH10144697A (ja) * 1996-11-06 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JP3516200B2 (ja) * 1997-12-25 2004-04-05 三菱住友シリコン株式会社 シリコン単結晶およびエピタキシャルウェーハ
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
JP4750916B2 (ja) * 1999-03-26 2011-08-17 株式会社Sumco シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US9496135B2 (en) 2006-06-27 2016-11-15 Magnachip Semiconductor, Ltd. Epitaxial silicon wafer and method for fabricating the same

Also Published As

Publication number Publication date
TW576876B (en) 2004-02-21
EP1138809A1 (en) 2001-10-04
JP2001080992A (ja) 2001-03-27
EP1138809A4 (en) 2006-11-29
JP3861524B2 (ja) 2006-12-20
KR100704945B1 (ko) 2007-04-09
WO2001018285A1 (fr) 2001-03-15

Similar Documents

Publication Publication Date Title
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP3800006B2 (ja) シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
KR100875228B1 (ko) 반도체용 실리콘 웨이퍼 및 그 제조방법
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
KR100588098B1 (ko) 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
US7147711B2 (en) Method of producing silicon wafer and silicon wafer
US6162708A (en) Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
KR20040099416A (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR19990077706A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR20060040733A (ko) 웨이퍼의 제조방법
US6569237B2 (en) Method of pulling up silicon single crystal and method of manufacturing epitaxial wafer
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP4549589B2 (ja) シリコン半導体基板およびその製造方法
KR100704945B1 (ko) 실리콘 웨이퍼 및 그 제조방법
US6709957B2 (en) Method of producing epitaxial wafers
KR20050015983A (ko) 실리콘 웨이퍼 및 그의 제조 방법
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee