JPS6381916A - シリコン素子用基板作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の作製方法に関し、詳細にはディス
クリート素子および集積回路素子を含むシリコン素子の
作製プロセスに関するものである。

〔従来の技術〕

一般にシリコン素子はダイオード、ＳＣＲ，ノｅワート
ランジスタ等のディスクリート素子、ＬＳＩ、ＶＬＳ　
Ｉ等の集積回路素子に分類される。現在ディスクリート
素子はフローティングゾーン法によシ製造された０、　
１〜１００Ω・α程度のシリコン単結晶を切断、ラッピ
ング仕上げのシリコンウェハを素子の基板として用い、
ＩＣ素子では引上法により製造された０、　１〜１０Ω
・α程度のシリコン単結晶を切断、鏡面仕上げのシリコ
ンウェハを基板として用い、その上に気相エピタキシャ
ル成長イオン注入不純物拡散、酸化、メタリゼーション
等のプロセスによって素子を裏作している。しかし従来
の方法では不純物濃度の高い基板上に気相エピタキシャ
ル成長を行っているためにエピタキシャル成長中に蒸発
あるいは気相エンチング効果によシ基板から不純物が離
脱し、成長層に取９込まれるオートドーピングが生じる
。第９図にエピタキシャル成長層内の不純物濃度分布へ
のオートドーピングの影響について示す。領域１は基板
からの不純物の拡散に支配されている領域で、領域２が
オートドーピングによって支配される領域、領域３がエ
ピタキシャル成長中のドーピングによって支配される領
域である。すなわちオートドーピングにより、設計した
以上に不純物の混入がｓｂ意図したデバイスができない
ばかりではなく、基板と成長層の伝導形および不純物濃
度によっては反転層を形成してしまうこともある。

特にイメージセンサ、サイリスタ等への幅広い応用で現
在注目されている静電誘導トランジスタにおいてはその
構造上、ｌ　Ｘ　Ｉ　Ｑ１８ｃｍ−３以上の不純物がド
ーピングされた基板の上に不純物濃度がｌＸ　１０　ｃ
ｍ−’以下の高抵抗層（ｉ層）を成長しなければならな
いためにオートドーピングの効果が顕著になる。第１０
図に縦型の静電誘導トランジスタの断面口を示す。第１
０図より明かなように静電誘導トランジスタはＩ　Ｘ　
１０”ｃｍ−’以上に不純物がドーグされた基板の上に
不純物濃度がｌＸｌ０”７ｍ−’以下の真性伝導に近い
高抵抗層（ｉ層）が不可欠で、該高抵抗層の厚さ、不純
物濃度によって該静電誘導トランジスタの特性が大きく
変化してしまうので、従来の気相成長法で該高抵抗層を
成長するとオートドーピングにより本来静電誘導トラン
ジスタの有している高耐圧、低雑音、小時定数等の性能
を充分に発揮したデバイスを実現することは不可能であ
るが、実際には気相成長法によって該高抵抗層を成長し
ているのが現実である。

また高濃度に不純物ドープされたシリコン単結晶基板と
真性伝導を示すｉ層の接合においては本質的に格子不整
合が重要な問題となる。シリコン単結晶はシリコン原子
が規則正しく配列しているので、該シリコン単結晶に添
加された不純物がシリコン原子と置換した場合、硼素（
Ｂ）、燐（ｐ）のようにシリコン原子より共有結合半径
の小さい原子では隣接するシリコン原子との距離がシリ
コン原子同志の距離よシ小さくなるので、該硼素、該燐
を大量に添加したシリコン単結晶の格子定数は真性のシ
リコン単結晶の格子定数よりも小さくなる。また、砒素
（Ａｓ）、アンチモン（ｓｂ　）等、シリコン原子よシ
も共有結合半径の大きな不純物を添加した場合はその逆
となる。次表にＰａｕｌ　ｉｎＨによる代表的な原子の
共有結合半径を示す。

表：各原子の共有結合半径（Ｘ） １半径　０．８８０．７２０．７２１．２６１．１７１
．１０（ｉ早−゛−１ン］「−肩一′−宿−市’−”−
ｓｂ　−１″やｉ　’　１．２６□、２゜１．１８１．
４４□、４０１．３６　ｉ一般に不純物添加したシリコ
ン単結晶の格子定数は高純度のシリコン単結晶の格子定
数を既知として不純物添加による格子定数の変化を相対
変化としてとらえていく。不純物添加されたシリコン単
結晶の格子定数をＩＬｄ、高純度シリコン単結晶の格子
定数なａｉとすると、 が成立する。ここでＲｓｉはシリコンの共有結合半径、
Ｒｉは不純物原子の共有結合半径、Ｎｓｉはシリコンの
原子密度、Ｎｉは不純物密度を示している。

ここで格子定数のずれをΔａ”ａｉ−ａｄ　　とすると
、体積変化率は となシΔａの２次以上の項を無視すると近似的に次式が
成立する。

３Δａ　　　Ｒ５１−Ｒｓ　　　Ｎ１ ａｉＲｓｉ’　　　　Ｎ５ｉ （３）式から明かに、格子定数の変化率ε＝　Ａ　ａ７
．、はによって求めることができる。第１１図に不純物
密度と格子定数のずれの関係を示す。第１１図において
は上方向に格子の膨張、下方向に格子の収縮を現わしい
る。第１１図より明かなように、硼素（Ｂ）、燐（ｐ）
等を１０　ｃｍ−’　　添加すると１Ｏ−４層程度、高
純度シリコンの格子定数からのずれが生じる。すなわち
高濃度に不純物が添加された基板とｉ層では格子定数が
異っている。次にこの格子定数のくい違いによる格子歪
について考えてみる。

該基板と成長層の界面に平行な方向にｘ、ｙ軸、垂直な
方向に２軸をとると、内部応力は次式で現わされる。

ゆえに（５）式によって現わされる応力によりて生じる
格子歪はＥをヤング率、νをポアソン比とするで与えら
れるので（４）式を用いると内部応力はである。高濃度
不純物添加の基板と真性伝導に近い成長層の格子定数の
違いが顕著になると試料は内部応力のために湾曲してし
まう。

格子定数の違いによる試料の湾曲の曲率はミスフィツト
係数ｆ＝Δａ／ａ　を用いることによシ次式％式％ ここでＲは曲率半径、ｔｆは成長層の厚み、ｔ３は基板
の厚みである。例として厚さ３００μｍ、直径７５箇、
不純物として燐（ｐ）をＩ　Ｘ　１０１９ｃｍ−３添加
しである基板上にｉ層を１０μｍ成長すると、この場合
の曲率半径は１．４７　Ｘ　Ｉ　Ｑ’ｍで、この試料を
水平面に置くと外周は約５μｍ浮き上ってしまう。同じ
条件で硼素（Ｂ）が添加された基板を用いた場合には約
１６μｍ外周が浮き上ってしまうことになる。さらに格
子定数の違いが大きくなって（７）式で現わされる内部
応力が結晶中の原子の結合を切るための臨界値を越える
と内部応力を緩和するためにミスフィツト転位が導入さ
れてしまう。

Ｐチャネル静電誘導トランジスタの典型的な構造である
硼素添加１×１０６ｎ　の基板上の１層の成長ではミス
フィツト係数ｆ＝ｌΔ”／’ａ　ｌ　ユ３．８３　Ｘ１
０−５で、通常化合物半導体のへテロ接合ではｆがＩ　
Ｘ　１０−’以上でミスフィツト転位が観測されている
ので、この場合は内部応力が臨界値に近い値をとってい
ると考えられる。以上から現状の気相成長法による製造
法では、理想的な静電誘導トランジスタはど基板と１層
との不純物濃度の差が大きくなるためにウェノ・の湾曲
やミスフィツト転位の導入によってデバイス製作に対す
る障害が増す矛盾を生じている。

〔発明が解決しようとする問題点〕

前述したように現在用いられているシリコンデバイスの
プロセスにおいては、デバイスの能動領域となる部分は
低抵抗基板上に気相成長法によって製作しているのでオ
ートドーピングの不純物分布への影響、基板と成長層の
格子不整合による試料の湾曲やミスフィツト転位の導入
等が避けられない問題となっていた。またこれらの影響
は基板と成長層の不純物濃度の差が大きい程、顕著にな
るので、理想的なデバイスの作製は不可能であった。

従って本発明の目的はデバイスの能動領域作製において
、基板と成長層の格子整合を取り、かつ所望の不純物濃
度の急峻な接合を実現することによって、現在のデバイ
ス作製プロセスの本質的な欠点を解決するデバイス作製
方法を提供することである。

〔問題点を解決するための手段〕

素子の能動領域に最適な不純物濃度を有するシリコンウ
ェハ上にシリコンウェハを上側に、原料となるシリコン
単結晶を下側に配置し、その間をシリコンを飽和溶解し
た溶液で満たし、シリコンウェハ、原料結晶および溶液
の温度を一定温度幅で周期的に上下させることによって
シリコンウェハ上に温度サイクルに対応した厚さの成長
を行う方法を用いることにより素子の基板となり得る厚
みと不純物濃度を有するシリコン単結晶層を液相成長し
、該シリコンウェハ層を研摩、化学エツチングすること
によって素子の能動領域として用い、成長層を素子の基
板として用いることによって従来の問題を解決している
。液相成長法は低温成長が可能であり、高品位の成長層
が得やすいばかりではなくオートドーピングがないため
に不純物の偏析係数とシリコン結晶中の固溶度とを考慮
することによって容易に成長層の伝導形、不純物濃度を
制御することができる利点を有しているが、素子の基板
となり得るような膜厚の成長は不可能だった。本発明は
液相成長法の利点を有し、温度サイクルの繰り返しによ
り任意の膜厚の成長が可能である本方法を素子の基板部
分の成長に用いることによって上述の問題を全て解決し
ている。すなわち、本発明においては、素子の能動領域
に必要な不純物濃度を有したシリコンウェハ上にシリコ
ンウェハを上側に、原料となるシリコン単結晶を下側に
配置し、その間をシリコンを飽和溶解した溶液で満たし
、シリコンウェハ、原料結晶および溶液の温度を一定温
度幅で周期的に上下させることによってシリコンウェハ
上に温度サイクルに対応した厚さの成長を行う方法を用
いることによって所望の伝導形および不純物濃度を有し
、かつ基板と格子整合したシリコン層を素子の基板とな
り得る厚さに成長し、シリコンウェハを素子の能動領域
に用いることを特徴としている。

また一般にＰ−ｈ接合の近傍に重金属の不純物原子が存
在すると逆バイアスをかけた場合にその近傍に局所的な
電界集中が起シ、リーク電流が流れてしまい、耐圧を下
げてしまう原因となる。ゆえに現在の半導体デバイスの
製作プロセスにおいではこのような微量な不純物を取り
除くゲッタリングプロセスが導入されているが、本発明
の方法では液相成長法を用いているので成長中に液相と
固相の固溶度差から素子の能動領域となるウェハ部分の
ブラタリングが同時に行える利点を有している。

〔発明の具体例〕

まず、本発明に用いている成長方法の成長原理について
説明する。第１図はその成長原理を説明するだめのもの
である。基板１および基板２を平行に設置し、その間を
溶質を飽和溶解した溶液３で満たした後に、全体を均一
温度に保った状態で温度を上下させる。溶質の比重が溶
媒の比重よりも大きい場合と小さい場合で状況は逆転す
る。溶質の比重が溶媒のそれより小さい場合、まず温度
を下げると溶液は過飽和状態になるが溶液中の高濃度部
分は体積力によって上方向の力を受けるために基板１で
主にエピタキシャル成長が起る。つぎに温度を上げると
溶液は次第に未飽和状態になるが、基板２からの溶解に
よってほぼ飽和状態に達しだ溶液部分が基板１の近傍に
浮力によって素速く輸送されるので基板１周辺の溶液は
常に飽和状態が維持され基板１からのメルトバックはほ
とんどなく、基板２がソースとなる。この温度の上下サ
イクルを繰り返し、溶液が定常状態に達すると第１図に
示すように溶液は３つの層に分離する。

溶液の密度差による自然対流５が生じるが基板１および
基板２の近傍では流体速度がＯになるために停電してい
る拡散層が存在する。基板２がら溶解した溶質原子は拡
散層４を介して、自然対流５によって上部に輸送されま
た拡散層４′を介して基板１上でエピタキシャル成長す
る。その駆動力になっているのが温度の上下サイクルで
ある。すなわち溶質の比重が溶媒の比重よりも小さい場
合は基板２をソースとして基板１上に温度サイクルの回
数に対応して任意の厚さのエピタキシャル成長をするこ
とが可能であり、溶質の比重が溶媒の比重よシも大きい
場合は基板１がソースとなシ、基板２上にエピタキシャ
ル成長が起ることになる。

本方法をシリコンデバイスのプロセスに用いる場合、溶
媒としてＮ形成長の場合はインジウム（Ｚｎ）、錫（Ｓ
ｎ）、Ｐ形成長の場合にはガリウＡ　（Ｇａ　）　Ａ４
−８ｎ等が可能であるが、全てシリコンよシも密度が大
きいので基板１に所定の不純物濃度をもつシリコンウェ
ハ、基板２にシリコンソースな設置する。シリコンウェ
ハはデバイスの用途に応じて（１１１）、（１００）、
（１１０）等の結晶面を有するウェハが使用可能であり
、シリコンソースは溶液へのシリコン溶解量を考慮して
（１１１）　、（１００）、（１１０）等の結晶面を有
する単結晶シリコン、を使用する。

またドーピングに用いる不純物としてはＰ形では硼素（
Ｂ）、アルミニウム（Ａｔ）、ガリウム（Ｇａ）、Ｎ形
では燐（Ｐ）、砒素（Ａ３）アンチモン（ｓｂ　）、イ
ンジウム（Ｉｎ）等が可能である。ここでは溶媒として
インジウムを用い、シリコンウェハとしてＮ形（１１１
）面、シリコンソースとしてＮ形（１００）面を用いた
場合について具体的に説明する。シリコンウェハとソー
スの間をシリコンを飽和溶解したインジウムで満たした
後に第２図に示すような温度サイクルを繰り返す。ここ
で溶液の厚さは約３＋ｌｌｌ１１である。第３図に第２
図に示した温度サイクルの繰シ返し回数と成長厚みの関
係を示す。

成長厚みは温度サイクルの繰シ返し回数に比例している
。繰り返し回数が０回のときに６０μｍ程度成長してい
るのは、降温時の徐冷による成長があるためである。第
２図の温度サイクルで成長を行った場合、繰り返し回数
が３０回で約５００μｍの成長・膜厚が得られるので、
デバイス用の基板成長が可能なことは明かである。また
成長膜厚は上下させる温度の幅、降温速度、溶液の厚さ
を変えることによって任意に選択することが可能である
。

すなわち本発明の成長方法によって任意の膜厚の成長が
可能となるわけである。つぎに第２図の温度サイクルを
用いて成長を行った試料の界面の急峻性について述べる
。第４図にシリコンウェハかプのＮ形４．０Ｘ１０ｚ　
　の高抵抗基板でＧａドープの成長を行っているために
ＰＮ接合が形成されている。成長層の不純物濃度は４点
法による比抵抗の測定から１．０Ｘ１０　　ＬＭ　　と
測定されておシ、第４図から５μｍ以下の領域に急峻な
ＰＮ接合が形成されていることがわかる。このＰＮ接合
はシリコンウェハと成長層の界面を示すものではなく、
成長層からシリコンウェハへ成長中にＧａが拡散するこ
とによって形成されているので界面の急峻性は不純物の
拡散によって決定される。

すなわち本発明のデバイス作製のプロセスにおいては不
純物濃度がＩ　Ｘ　１０”ｃｍ−’　　以下の高抵抗基
板上に高不純物濃度の成長を行う丸めに成長過程の初期
段階において基板のメルトバックが生じても界面の急峻
性にはほとんど影響がないという利点がある。一般にド
ーピングに用いる不純物としてはＰ形では硼素（Ｂ）、
Ｎ形では燐（Ｐ）、砒素（Ａ３）、アンチモン（ｓｂ　
）等があるが、第５図から明かなように成長温度である
１００（１上近辺での各々不純物原子のシリコン単結晶
中の拡散係数はＧａの拡散係数とほぼ同等なので素子基
板のためのドーピング成長においても第４図に示す様な
急峻な接合の製作が可能なことは明かである。

また前述したように基板と成長層の不純物の濃度差が大
きい場合いには必ず格子歪が生じるが、本発明において
はさらにもう１種の格子歪を緩和するための不純物をド
ーピングすることによってこの問題を解決している。以
下その方法について説明する。Ｎ形の成長を行う場合に
は不純物として燐（Ｐ）、砒素（Ａ３）アンチモン（ｓ
ｂ　）を用いるが、溶媒としてインジウムを用いている
場合は、インジウムのドーピングも考慮しなければなら
なも共有結合半径の小さな燐（Ｐ）と共有結合半径の大
きな砒素（Ａｓ）、アンチモン＜　ｓｂ　＞では格子歪
の緩和方法が異ってくる。燐（ｐ）の場合はド−ピング
量によっては他の不純物をドーピングすることなしに高
純度シリコンと格子整合するが、燐のドーピング量を増
加していくと高純度シリコンと格子整合するためには伝
導形を変化させずに格子定数のみを変化させるような不
純物のドーピングが必要である。砒素およびアンチモン
のドーピングにおいては高純度シリコンと格子整合する
ためには必ず、燐のようなＮ形伝導を示し、シリコンよ
りも共有結合半径の小さな不純物のドーピングが必要で
ある。溶媒にインジウムを用いた場合の例について説明
する。イ／−）ラムの共有結合半径、不純物密度なＲｌ
ｎ　、　Ｎｘｎ　、補償用に添加する不純物の共有結合
半径、不純物密度なＲｅ　、　Ｎｃとすると格子定数が
高純度シリコンの格子定数と等しくなる条件は Ｒｓｉ’Ｎｓｉ　＝Ｒｓｔ’　（Ｎｓｉ　−Ｎｉ−ＮＩ
ｎ−Ｎｃ　）＋Ｒｉ’Ｎｉ　＋ＲＩ　ｎ’Ｎ＋ｎ＋Ｒｃ
　３Ｎｃこれよシ となシ、格子定数補正のための不純物の添加量が決定で
きる。前述の成長温度においてシリコン中に取り込まれ
るインジウムはｌＸｌ０　　ｃｍ　　程度である。シリ
コン結晶中において電気的に中性であると考えられる錫
（Ｓｎ）を格子定数補正用の不純物として用いた場合の
例を第６図に示す。横軸は添加する燐の濃度、縦軸はそ
の時高純度シリコン結晶と格子整合するために添加しな
ければならない錫の濃度を表わしている。静電誘導トラ
ンジスタの作製の場合にはＩ　Ｘ　１０１８ｃｍ−’　
　以上の燐濃度の成長が必要なので、高純度シリコンウ
ニ・・と格子整合をとるためには２Ｘ１０　ａｎ　　以
上の錫の添加が必要であることは第６図より明かである
。

同様にＰ形成長の場合も格子歪補償用の不純物を導入す
ることで高純度シリコン単結晶と格子整合する高不純物
濃度の成長を行うことが容易にできる。以上より任意の
不純物濃度を有するシリコンウェハと格子整合し、伝導
形、キャリア密度および膜厚を任意に選択でき、しかも
オートドーピングの影響がないことから急峻な接合が実
現できる本成長方法をシリコンデバイスの基板作製に用
いることによってデバイスの性能を向上できることが明
かとなった。

実際のシリコンのデバイスプロセスにおいては大量生産
性が重要であるが、第７図に示すようにシリコン基板と
原料結晶を重ね合わせて、複数枚の成長を行えるボート
を用いれば、気相成長と同様に大量の成長が可能なばか
りではなく、用いる溶液の量が少なくしかも再生して何
度でも使用できるので工業的に有利である。第７図のポ
ートでは同時に５枚の成長が可能になっている。ここで
１８は成長層、１９は成長用ゲートを示している。

次に本発明の実施例として埋込型の靜電訪導トランジス
タの製造工程を第８図に示す。まずトランジスタのチャ
ネルとなる高抵抗基板（ｎ−）１０の上に本成長方法に
よりドレインおよび素子の基板となる高不純物濃度層（
ｎ”）９を成長する。次に高抵抗層を研摩、化学エツチ
ングして必要な厚さを残し、フォ）　所望ングラフの微
細加工技術によってＰ＋のゲート１１を拡散する。さら
に気相成長法によってケ°−トの埋込層１２（ｎ）を成
長し、拡散あるいは気相成長法によってソース層（ｎ＋
月３を形成する。最後に酸化膜１４によるパッシベーシ
ョンおよびソース電極１５、デート電極１６、ドレイン
電極１７を取ることによって埋込型の静電誘導トランジ
スタの基本構造が完成する。トランジスタの製造工程は
上記プロセスに限られたものではなく、素子の核となる
チャネル部分と基板部分を本成長方法によって作製した
後はデバイスの構造に応じたプロセスが考えられる。ま
た本発明が静電誘導トランジスタのみでなく他のディス
クリート素子、および集積素子に適用できることは明白
である。現在引上げ法およびフローティングゾーン法に
よって供給されるシリコンウニ／・は低抵抗のものから
数にΩ−口の高抵抗のものまで幅広くあり、かつ高品位
の結晶成長技術が確立しているために、本発明の方法に
よるデバイス作製が可能であるか、ＧａＡｓ等の他の材
料においてもバルク結晶の成長技術の確立によって本発
明の適用が可能なことは明かである。

【図面の簡単な説明】

第１図は本発明の成長原理を示す説明図、第２図は本発
明の成長原理を説明するための温度サイクルの一例を示
す図、第３図は本成長方法による成長の温度の上下サイ
クルのくシ返し回数と成長膜厚の関係を示す図、第４図
は本成長方法によりｎ−基板上にＰ形成長を行った場合
の界面の急峻性の一例を示す図、第５図はシリコン単結
晶中での各種不純物原子の拡散係数を示す図、第６図は
格子歪補償法の一例として燐の添加量に対して補償用に
添加すべき錫の量を示す図、第７図は複数枚の基板を同
時に成長する例の断面図、第８図は本発明の一実施例で
ある埋込型静電誘導ト２ンノスタの製造工程を示す図、
第９図は従来の気相成長法におけるオートドーピングの
影響を示した図、第１０図は埋込型静電誘導トランゾス
タの基本構造を示した断面図、第１１図はシリコン単結
晶に各種不純物原子を添加したときの格子定数の変化を
示す図である。 １・・・基板、２・・・ソース、３・・・溶液、４，４
′・・・拡散層、５・・・浮力による対流、６・・・ソ
ース電極、７・・・ｒ−上電極、８・・・ドレイン電極
、９・・・高不純物濃度成長層（ｎ＋）、１ｏ・・・シ
リコン高抵抗基板（ｎ−）、１１・・・拡散によるＰ＋
ダート、１２・・・気相成長にょる埋込層、１３・・・
気相成長あるいは拡散にょるｎ＋ソース層、１４・・・
酸化膜（Ｓ１０２）　、１５・・・ソース電極、１６・
・・ダート電極、１７・・・ドレイン電極、１８・・・
成長層、１９・・・デート。 特許出願人　助　　川　　徳　　三 新日本無線株式会社 Ｔｉｍｅ　（ｈｒ） ＹＯ−ＹＯＴｉｍｅｓ Ｄｅｐｔｈ　（ｐｒｎ　） １０００／丁（０Ｋ） Ｐ　Ｃｏｎｃｅｎｔｒａｔｉｏｎ　（ｃｍ−３）第８図 ＤｉＳｔＱｎＣｅ 手続補正書 昭和６２年！２月２３日

Claims (1)

1. 【特許請求の範囲】 　シリコン種子単結晶を上側に、シリコン原料結晶を下
   側に配置し、当該種子結晶と原料結晶との間をシリコン
   を溶質とする溶液で満して加熱し、種子結晶、原料結晶
   および溶液の温度を一定温度幅で周期的に上下させるこ
   とによってシリコン原子を原料結晶から種子結晶側へ輸
   送させ、種子結晶に析出させる方法 を用いることにより、シリコンウェハ上に所望の不純物
   濃度を有し該シリコンウェハと格子整合した単結晶シリ
   コン層をエピタキシャル成長し、該シリコンウェハ層を
   素子の能動領域として用い該シリコンエピタキシャル成
   長層を素子の基板として用いることを特徴とするシリコ
   ン素子用基板作製方法