JPH08753B2 - シリコン素子用基板作製方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の作製方法に関し、詳細にはディ
スクリート素子および集積回路素子を含むシリコン素子
の作製プロセスに関するものである。

〔従来の技術〕

一般にシリコン素子はダイオード、SCR、パワートラ
ンジスタ等のディスクリート素子、LSI、VLSI等の集積
回路素子に分類される。現在ディスクリート素子はフロ
ーティングゾーン法により製造された0.1〜100Ω・cm程
度のシリコン単結晶を切断、ラッピング仕上げのシリコ
ンウェハを素子の基板として用い、IC素子では引上法に
より製造された0.1〜10Ω・cm程度のシリコン単結晶を
切断、鏡面仕上げのシリコンウェハを基板として用い、
その上に気相エピタキシャル成長イオン注入不純物拡
散、酸化、メタリゼーション等のプロセスによって素子
を製作している。しかし従来の方法では不純物濃度の高
い基板上に気相エピタキシャル成長を行っているために
エピタキシャル成長中に蒸発あるいは気相エッチング効
果により基板から不純物が離脱し、成長層に取り込まれ
るオートドーピングが生じる。第９図はエピタキシャル
成長層内の不純物濃度分布へのオートドーピングの影響
について示す。領域１は基板からの不純物の拡散に支配
されている領域で、領域２がオートドーピングによって
支配される領域、領域３がエピタキシャル成長中のドー
ピングによって支配される領域である。すなわちオート
ドーピングにより、設計した以上に不純物の混入があり
意図したデバイスができないばかりではなく、基板と成
長層の伝導形および不純物濃度によっては反転層を形成
してしまうこともある。

特にイメージセンサ、サイリスタ等への幅広い応用で
現在注目されている静電誘導トランジスタにおいてはそ
の構造上、１×10¹⁸cm^-3以上の不純物がドーピングされ
た基板の上に不純物濃度が１×10¹³cm^-3以下の高抵抗層
（ｉ層）を成長しなければならないためにオートドーピ
ングの効果が顕著になる。第10図に縦型の静電誘導トラ
ンジスタの断面図を示す。第10図より明かなように静電
誘導トランジスタは１×10¹⁸cm^-3以上に不純物がドープ
された基板の上に不純物濃度が１×10¹³cm^-3以下の真性
伝導に近い高抵抗層（ｉ層）が不可欠で、該高抵抗層の
厚さ、不純物濃度によって該静電誘導トランジスタの特
性が大きく変化してしまうので、従来の気相成長法で該
高抵抗層を成長するとオートドーピングにより本来静電
誘導トランジスタの有している高耐圧、低雑音、小時定
数等の性能を充分に発揮したデバイスを実現することは
不可能であるが、実際には気相成長法によって該高抵抗
層を成長しているのが現実である。

また高濃度に不純物ドープされたシリコン単結晶基板
と真性伝導を示すｉ層の接合においては本質的に格子不
整合が重要な問題となる。シリコン単結晶はシリコン原
子が規則正しく配列しているので、該シリコン単結晶に
添加された不純物がシリコン原子と置換した場合、硼素
（Ｂ）、燐（Ｐ）のようにシリコン原子より共有結合半
径の小さい原子では隣接するシリコン原子との距離がシ
リコン原子同志の距離より小さくなるので、該硼素、該
燐を大量に添加したシリコン単結晶の格子定数は真性の
シリコン単結晶の格子定数よりも小さくなる。また、砒
素（As）、アンチモン（Sb）等、シリコン原子よりも共
有結合半径の大きな不純物を添加した場合はその逆とな
る。次表にPaulingによる代表的な原子の共有結合半径
を示す。

一般に不純物添加したシリコン単結晶の格子定数は高
純度のシリコン単結晶の格子定数を既知として不純物添
加による格子定数の変化を相対変化としてとらえてい
く。不純物添加されたシリコン単結晶の格子定数をa_d、
高純度シリコン単結晶の格子定数をa_iとすると、 が成立する。ここでRsiはシリコンの共有結合半径、Ri
は不純物原子の共有結合半径、Nsiはシリコンの原子密
度、Niは不純物密度を示している。ここで格子定数のず
れをΔａ＝a_i−a_dとすると、体積変化率は となりΔａの２次以上の項を無視すると近似的に次式が
成立する。

（３）式から明かに、格子定数の変化率ε＝Δa/a_iは によって求めることができる。第11図に不純物密度と格
子定数のずれの関係を示す。第11図においては上方向に
格子の膨張、下方向に格子の収縮を現わしいる。第11図
より明かなように、硼素（Ｂ）、燐（Ｐ）等を10¹⁹cm^-3
添加すると10^-4Å程度、高純度シリコンの格子定数から
のずれが生じる。すなわち高濃度に不純物が添加された
基板とｉ層では格子定数が異っている。次にこの格子定
数のくい違いによる格子歪について考えてみる。該基板
と成長層の界面に平行な方向にx,y軸、垂直な方向にｚ
軸をとると、内部応力は次式で現わされる。

ゆえに（５）式によって現わされる応力によって生じ
る格子歪はＥをヤング率、νをポアソン比とすると で与えられるので（４）式を用いると内部応力は で与えられる。ここで である。高濃度不純物添加の基板と真性伝導に近い成長
層の格子定数の違いが顕著になると試料は内部応力のた
めに湾曲してしまう。

格子定数の違いによる試料の湾曲の曲率はミスフィッ
ト係数ｆ＝Δa/aを用いることにより次式で与えられ
る。

ここでＲは曲率半径、t_fは成長層の厚み、t_sは基板の
厚みである。例として厚さ300μｍ、直径75mm、不純物
として燐（Ｐ）を１×10¹⁹cm^-3添加してある基板上にｉ
層を10μｍ成長すると、この場合の曲率半径は1.47×10
⁴cmで、この試料を水平面に置くと外周は約５μｍ浮き
上ってしまう。同じ条件で硼素（Ｂ）が添加された基板
を用いた場合には約16μｍ外周が浮き上ってしまうこと
になる。さらに格子定数の違いが大きくなって（７）式
で現わされる内部応力が結晶中の原子の結合を切るため
の臨界値を越えると内部応力を緩和するためにミスフィ
ット転位が導入されてしまう。

Ｐチャネル静電誘導トランジスタの典型的な構造であ
る硼素添加１×10¹⁹cm^-3の基板上のｉ層の成長ではミス
フィット係数ｆ＝｜Δa/a|3.83×10^-5で、通常化合物
半導体のヘテロ接合ではｆが１×10^-4以上でミスフィッ
ト転位が観測されているので、この場合は内部応力が臨
界値に近い値をとっていると考えられる。以上から現状
の気相成長法による製造法では、理想的な静電誘導トラ
ンジスタほど基板とｉ層との不純物濃度の差が大きくな
るためにウェハの湾曲やミスフィット転位の導入によっ
てデバイス製作に対する障害が増す矛盾を生じている。

〔発明が解決しようとする問題点〕

前述したように現在用られているシリコンデバイスの
プロセスにおいては、デバイスの能動領域となる部分は
低抵抗基板上に気相成長法によって製作しているのでオ
ートドーピングの不純物分布への影響、基板と成長層の
格子不整合による試料の湾曲やミスフィット転位の導入
等が避けられない問題となっていた。またこれらの影響
は基板と成長層の不純物濃度の差が大きい程、顕著にな
るので、理想的なデバイスの作製は不可能であった。

従って本発明の目的はデバイスの能動領域作製におい
て、基板と成長層の格子整合を取り、かつ所望の不純物
濃度の急峻な接合を実現することによって、現在のデバ
イス作製プロセスの本質的な欠点を解決するデバイス作
製方法を提供することである。

〔問題点を解決するための手段〕

素子の能動領域に最適な不純物濃度を有するシリコン
種子単結晶を上側に、シリコン原料結晶を下側に配置
し、その間をシリコンを溶質とし、シリコンより比重の
大きな溶液で満たして加熱し、種子結晶、原料結晶およ
び溶液の温度を一定温度幅で周期的に上下させることに
よって、比重差に起因する浮力によってシリコン原子結
晶を構成するシリコン原子を原料結晶から種子単結晶側
へ輸送させ、種子単結晶表面に、格子整合し、素子の基
板となり得る厚さと不純物濃度を有する単結晶シリコン
層をエピタキシャル成長させ、前記シリコン種子単結晶
層の一部を残り、研磨、化学エッチングすることによっ
て、前記シリコン種子単結晶を素子の能動領域として用
意、前記エピタキシャル成長した単結晶シリコン層を素
子の基板として用いることによって従来の問題を解決し
ている。液相成長法は低温成長が可能であり、高品位の
成長層が得やすいばかりではなくオートドーピングがな
いために不純物の偏析係数とシリコン結晶中の固溶度と
を考慮することによって容易に成長層の伝導形、不順分
濃度を制御することができる利点を有しているが、素子
の基板となり得るような膜厚の成長は不可能だった。本
発明は液相成長法の利点を有し、温度サイクルの繰り返
しにより任意の膜厚の成長が可能である本方法を素子の
基板部分の成長に用いることによって上述の問題を全て
解決している。すなわち、本発明においては、シリコン
種子単結晶を上側に、シリコン原料結晶を下側に配置
し、当該種子結晶と原料結晶との間をシリコンを溶質と
し、当該シリコンより比重の大きな溶液で満たして加熱
し、種子結晶、原料結晶および溶液の温度を一定温度幅
で周期的に上下させることによって、比重差に起因する
浮力によりシリコン原子を原料結晶から種子単結晶側へ
輸送させ、種子単結晶表面に所望の不純物濃度を有し、
該種子単結晶と格子整合した単結晶シリコン層をエピタ
キシャル成長させ、前記シリコン種子結晶層を素子の能
動領域として用い、前記エピタキシャル成長した単結晶
シリコン層を素子の基板として用いることを特徴として
いる。

また一般にＰ−Ｎ接合の近傍に重金属の不純物原子が
存在すると逆バイアスをかけた場合にその近傍に局所的
な電界集中が起り、リーク電流が流れてしまい、耐圧を
下げてしまう原因となる。ゆえに現在の半導体デバイス
の製作プロセスにおいてはこのような微量な不純物を取
り除くゲッタリングプロセスが導入されているが、本発
明の方法では液相成長法を用いているので成長中に液相
と固相の固溶度差から素子の能動領域となるウェハ部分
のゲッタリングが同時に行える利点を有している。

〔発明の具体例〕

まず、本発明に用いている成長方法の成長原理につい
て説明する。第１図はその成長原理を説明するためのも
のである。基板１および基板２を平行に設置し、その間
を溶質を飽和溶解した溶液３で満たした後に、全体を均
一温度に保った状態で温度を上下させる。溶質の比重が
溶媒の比重よりも大きい場合と小さい場合で状況は逆転
する。溶質の比重が溶媒のそれより小さい場合、まず温
度を下げると溶液は過飽和状態になるが溶液中の高濃度
部分は体積力によって上方向の力を受けるために基板１
で主にエピタキシャル成長が起る。つぎに温度を上げる
と溶液は次第に未飽和状態になるが、基板２からの溶解
によってほぼ飽和状態に達した溶液部分が基板１の近傍
に浮力によって素速く輸送されるので基板１周辺の溶液
は常に飽和状態が維持され基板１からのメルトバックは
ほとんどなく、基板２がソースとなる。この温度の上下
サイクルを繰り返し、溶液が定常状態に達すると第１図
に示すように溶液は３つの層に分離する。溶液の密度差
による自然対流５が生じるが基板１および基板２の近傍
では流体速度が０になるために停帯している拡散層が存
在する。基板２から溶解した溶質原子は拡散層４を介し
て、自然対流５によって上部に輸送されまた拡散層４′
を介して基板１上でエピタキシャル成長する。その駆動
力になっているのが温度の上下サイクルである。すなわ
ち溶質の比重が溶媒の比重よりも小さい場合は基板２を
ソースとして基板１上に温度サイクルの回数に対応して
任意の厚さのエピタキシャル成長をすることが可能であ
り、溶質の比重が溶媒の比重よりも大きい場合は基板１
がソースとなり、基板２上にエピタキシャル成長が起る
ことになる。

本方法をシリコンデバイスのプロセスに用いる場合、
溶媒としてＮ形成長の場合はインジウム（In）、錫（S
n）、Ｐ形成長の場合にはガリウム（Ga）Al−Sn等が可
能であるが、全てシリコンよりも密度が大きいので基板
１に所定の不純物濃度をもつシリコンウェハ、基板５に
シリコンソースを設置する。シリコンウェハはデバイス
の用途に応じて（111）、（100）、（110）等の結晶面
を有するウェハが使用可能であり、シリコンソースは溶
液へのシリコン溶解量を考慮して（111）、（100）、
（110）等の結晶面を有する単結晶シリコンを使用す
る。またドーピングに用いる不純物としてはＰ形では硼
素（Ｂ）、アルミニウム（Al）、ガリウム（Ga）、Ｎ形
では燐（Ｐ）、砒素（As）アンチモン（Sb）、インジウ
ム（In）等が可能である。ここでは溶媒としてインジウ
ムを用い、シリコンウェハとしてＮ形（111）面、シリ
コンソースとしてＮ形（100）面を用いた場合について
具体的に説明する。シリコンウェハとソースの間をシリ
コンを飽和溶解したインジウムで満たした後に第２図に
示すような温度サイクルを繰り返す。ここで溶液の厚さ
は約3mmである。第３図に第２図に示した温度サイクル
の繰り返し回数と成長厚みの関係を示す。

成長厚みは温度サイクルの繰り返し回数に比例してい
る。繰り返し回数が０回のときに60μｍ程度成長してい
るのは、降温時の徐冷による成長があるためである。第
２図の温度サイクルで成長を行った場合、繰り返し回数
が30回で約500μｍの成長膜厚が得られるので、デバイ
ス用の基板成長が可能なことは明かである。また成長膜
厚は上下させる温度の幅、降温速度、溶液の厚さを変え
ることによって任意に選択することが可能である。すな
わち本発明の成長方法によって任意の膜厚の成長が可能
となるわけである。つぎに第２図の温度サイクルを用い
て成長を行った試料の界面の急峻性について述べる。第
４図にシリコンウェハから成長層に向った、深さ方向の
距離と拡がり抵抗値の関係を示す。用いたシリコンウェ
ハは燐ドープのＮ形4.0×10¹²cm^-3の高抵抗基板でGaド
ープの成長を行っているためにPN接合が形成されてい
る。成長層の不純物濃度は４点法による比抵抗の測定か
ら1.0×10¹⁶cm^-3と測定されており、第４図から５μｍ
以下の領域に急峻なPN接合が形成されていることがわか
る。このPN接合はシリコンウェハと成長層の界面を示す
ものではなく、成長層からシリコンウェハへ成長中にGa
が拡散することによって形成されているので界面と急峻
性は不純物の拡散によって決定される。

すなわち本発明のデバイス作製のプロセスにおいては
不純物濃度が１×10¹³cm^-3以下の高抵抗基板上に高不純
物濃度の成長を行うために成長過程の初期段階において
基板のメルトバックが生じても界面の急峻性にはほとん
ど影響がないという利点がある。一般にドーピングに用
いる不純物としてはＰ形では硼素（Ｂ）、Ｎ形では燐
（Ｐ）、砒素（As）、アンチモン（Sb）等があるが、第
５図から明かなように成長温度である1000℃近辺での各
々不純物原子のシリコン単結晶中の拡散係数はGaの拡散
係数とほぼ同等なので素子基板のためのドーピング成長
においても第４図に示す様な急峻な接合の製作が可能な
ことは明かである。

また前述したように基板と成長層の不純物の濃度差が
大きい場合いには必ず格子歪が生じるが、本発明におい
てはさらにもう１種の格子歪を緩和するための不純物を
ドーピングすることによってこの問題を解決している。
以下その方法について説明する。Ｎ形の成長を行う場合
には不純物として燐（Ｐ）、砒素（As）アンチモン（S
b）を用いるが、溶媒としてインジウムを用いている場
合は、インジウムのドーピングも考慮しなければならな
い。前掲の表より明かなようにインジウムはシリコンよ
りも共有結合半径が大きいためにシリコンよりも共有結
合半径の小さな燐（Ｐ）と共有結合半径の大きな砒素
（As）、アンチモン（Sb）では格子歪の緩和方法が異っ
てくる。燐（Ｐ）の場合はドーピング量によっては他の
不純物をドーピングすることなしに高純度シリコンと格
子整合するが、燐のドーピング量を増加していくと高純
度シリコンと格子整合するためには伝導形を変化させず
に格子定数のみを変化させるような不純物のドーピング
が必要である。砒素およびアンチモンのドーピングにお
いては高純度シリコンと格子整合するためには必ず、燐
のようなＮ形伝導を示し、シリコンよりも共有結合半径
の小さな不純物のドーピングが必要である。溶媒にイン
ジウムを用いた場合の例について説明する。インジウム
の共有結合半径、不純物密度をR_In、N_In、補償用に添加
する不純物の共有結合半径、不純物密度をRc、Ncとする
と格子定数が高純度シリコンの格子定数と等しくなる条
件は Rsi³Nsi＝Rsi³（Nsi−Ni−N_In−Nc）＋Ri³Ni＋R_In ³N_In ＋Rc³Nc （９） これより となり、格子定数補正のための不純物の添加量が決定で
きる。前述の成長温度においてシリコン中に取り込まれ
るインジウムは１×10¹⁶cm^-3程度である。シリコン結晶
中において電気的に中性であると考えられる錫（Sn）を
格子定数補正用の不純物として用いた場合の例を第６図
に示す。横軸は添加する燐の濃度、縦軸はその時高純度
シリコン結晶と格子整合するために添加しなければなら
ない錫の濃度を表わしている。静電誘導トランジスタの
作製の場合には１×10¹⁸cm^-3以上の燐濃度の成長が必要
なので、高純度シリコンウェハと格子整合をとるために
は２×10¹⁷cm^-3以上の錫の添加が必要であることは第６
図より明かである。同様にＰ形成長の場合も格子歪補償
用の不純物を導入することで高純度シリコン結晶と格子
整合する高不純物濃度の成長を行うことが容易にでき
る。以上より任意の不純物濃度を有するシリコンウェハ
と格子整合し、伝導形、キャリア密度および膜厚を任意
に選択でき、しかもオートドーピングの影響がないこと
から急峻な接合が実現できる本成長方法をシリコンデバ
イスの基板作製に用いることによってデバイスの性能を
向上できることが明かとなった。

実際のシリコンのデバイスプロセスにおいては大量生
産性が重要であるが、第７図に示すようにシリコン基板
と原料結晶を重ね合わせて、複数枚の成長を行えるボー
トを用いれば、気相成長と同様に大量の成長が可能なば
かりではなく、用いる溶液の量が少なくしかも再生して
何度でも使用できるので工業的に有利である。第７図の
ボートでは同時に５枚の成長が可能になっている。ここ
で18は成長層、19は成長用ボートを示している。また種
子結晶と原料結晶とが同じ組成のものでよい場合には種
子結晶と原料結晶との二枚の結晶を用いる代わりに一枚
の結晶を用い、当該結晶の表面を種子結晶とし、かつそ
の裏面を原料結晶として使用できることも勿論である。

次に本発明の実施例として埋込型の静電誘導トランジ
スタの製造工程を第８図に示す。まずトランジスタのチ
ャネルとなる高抵抗基板（n^-）10の上に本成長方法によ
りドレインおよび素子の基板となる高不純物濃度層
（n⁺）９を成長する。次に高抵抗層を研摩、化学エッチ
ングして必要な厚さを残し、フォトリソグラフの微細加
工技術によってP⁺のゲート11を拡散する。さらに気相成
長法によってゲートの埋込層12（ｎ）を成長し、拡散あ
るいは気相成長法によってソース層（n⁺）13を形成す
る。最後に酸化膜14によるパッシベーションおよびソー
ス電極15、ゲート電極16、ドレイン電極17を取ることに
よって埋込型の静電誘導トランジスタの基本構造が完成
する。トランジスタの製造工程は上記プロセスに限られ
たものではなく、素子の核となるチャネル部分と基板部
分を本成長方法によって作製した御はデバイスの構造に
応じたプロセスが考えられる。また本発明が静電誘導ト
ランジスタのみなく他のディスクリート素子、および集
積素子に適用できることは明白である。現在引上げ法お
よびフローティングゾーン法によって供給されるシリコ
ンウェハは低抵抗のものから数ｋΩ−cmの高抵抗のもの
まで幅広くあり、かつ高品位の結晶成長技術が確立して
いるために、本発明の方法によるデバイス作製が可能で
あるが、GaAs等の他の材料においてもバルク結晶の成長
技術の確立によって本発明の適用が可能なことは明かで
ある。

【図面の簡単な説明】

第１図は本発明の成長原理を示す説明図、第２図は本発
明の成長原理を説明するための温度サイクルの一例を示
す図、第３図は本成長方法による成長の温度の上下サイ
クルのくり返し回数と成長膜厚の関係を示す図、第４図
は本成長方法によりn^-基板上にＰ形成長を行った場合の
界面の急峻性の一例を示す図、第５図はシリコン単結晶
中での各種不純物原子の拡散係数を示す図、第６図は格
子歪補償法の一例として燐の添加量に対して補償用に添
加すべき錫の量を示す図、第７図は複数枚の基板を同時
に成長する例の断面図、第８図は本発明の一実施例であ
る埋込型静電誘導トランジスタの製造工程を示す図、第
９図は従来の気相成長法におけるオートドーピングの影
響を示した図、第10図は埋込型静電誘導トランジスタの
基本構造を示した断面図、第11図はシリコン単結晶に各
種不純物原子を添加したときの格子定数の変化を示す図
である。 １……基板、２……ソース、３……溶液、4,4′……拡
散層、５……浮力による対流、６……ソース電極、７…
…ゲート電極、８……ドレイン電極、９……高不純物濃
度成長層（n⁺）、10……シリコン高抵抗基板（n^-）、11
……拡散によるP⁺ゲート、12……気相成長による埋込
層、13……気相成長あるいは拡散によるn⁺ソース層、14
……酸化膜（SiO₂）、15……ソース電極、16……ゲート
電極、17……ドレイン電極、18……成長層、19……ボー
ト。

Claims (1)

【特許請求の範囲】
1. 【請求項１】シリコン種子単結晶を上側に、シリコン原
   料結晶を下側に配置し、当該種子結晶と原料結晶との間
   をシリコンを溶質とし、当該シリコンより比重の大きな
   溶液で満たして加熱し、種子結晶、原料結晶および溶液
   の温度を一定温度幅で周期的に上下させることによっ
   て、比重差に起因する浮力によりシリコン原子を原料結
   晶から種子単結晶側へ輸送させ、種子単結晶表面に所望
   の不純物濃度を有し、該種子単結晶と格子整合した単結
   晶シリコン層をエピタキシャル成長させ、前記シリコン
   種子結晶層を素子の能動領域として用い、前記エピタキ
   シャル成長した単結晶シリコン層を素子の基板として用
   いることを特徴とするシリコン素子用基板作製方法。