DE112019007354B4 - Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit - Google Patents

Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit Download PDF

Info

Publication number
DE112019007354B4
DE112019007354B4 DE112019007354.0T DE112019007354T DE112019007354B4 DE 112019007354 B4 DE112019007354 B4 DE 112019007354B4 DE 112019007354 T DE112019007354 T DE 112019007354T DE 112019007354 B4 DE112019007354 B4 DE 112019007354B4
Authority
DE
Germany
Prior art keywords
substrate
growth
main surface
layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112019007354.0T
Other languages
English (en)
Other versions
DE112019007354T5 (de
Inventor
Shuichi Hiza
Kunihiko Nishimura
Masahiro Fujikawa
Yuki Takiguchi
Eiji Yagyu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019007354T5 publication Critical patent/DE112019007354T5/de
Application granted granted Critical
Publication of DE112019007354B4 publication Critical patent/DE112019007354B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zur Herstellung eines Halbleitersubstrats, wobei das Verfahren Folgendes umfasst:(a) Herstellen eines epitaxialen Substrats (ES), das durch epitaxiales Aufwachsen einer Nitrid-Halbleiterschicht (2) auf einer ersten Hauptoberfläche eines Substrats (1) zum Aufwachsen gebildet wird, bei dem es sich um ein Nitrid-Halbleitersubstrat handelt, und Herstellen eines ersten Trägersubstrats (BS), Bilden einer Harzklebschicht (AH) zwischen der ersten Hauptoberfläche des Substrats (1) zum Aufwachsen und einer ersten Hauptoberfläche des ersten Trägersubstrats (BS) sowie Bonden des epitaxialen Substrats (ES) an das erste Trägersubstrat (BS);(b) nach dem Schritt (a) Entfernen einer zweiten Hauptoberfläche des Substrats (1) zum Aufwachsen bis zu einer vorgegebenen Dicke, um die Dicke des Substrats (1) zum Aufwachsen zu verringern, wobei sich die zweite Hauptoberfläche des Substrats (1) zum Aufwachsen auf einer Seite befindet, die der ersten Hauptoberfläche des Substrats (1) zum Aufwachsen gegenüberliegt, auf der die Nitrid-Halbleiterschicht (2) ausgebildet ist;(c) nach dem Schritt (b) Bilden einer ersten Dünnschicht-Schutzschicht (PF1) von der zweiten Hauptoberfläche des Substrats (1) zum Aufwachsen mit verringerter Dicke bis zu seitlichen Oberflächen der Harzklebschicht (AH);(d) nach dem Schritt (b) Bilden einer zweiten Dünnschicht-Schutzschicht (PF2) von einer zweiten Hauptoberfläche des ersten Trägersubstrats (BS) bis zu den seitlichen Oberflächen der Harzklebschicht (AH), wobei sich die zweite Hauptoberfläche des ersten Trägersubstrats (BS) auf einer Seite befindet, die der ersten Hauptoberfläche des ersten Trägersubstrats (BS) gegenüberliegt;(e) nach den Schritten (c) und (d) Entfernen des Substrats (1) zum Aufwachsen mit verringerter Dicke und Freilegen der Nitrid-Halbleiterschicht (2);(f) nach dem Schritt (e) Bonden eines zweiten Trägersubstrats (10) auf die Nitrid-Halbleiterschicht (2); und(g) nach dem Schritt (f) Entfernen des ersten Trägersubstrats (BS) und der Harzklebschicht (AH).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleitersubstrats und spezieller auf ein Verfahren zur Herstellung eines Halbleitersubstrats, auf dem eine Nitrid-Halbleiterschicht gebildet wird.
  • STAND DER TECHNIK
  • Als ein Halbleiterelement mit einer hohen Ausgangsleistung ist ein Feldeffekttransistor bekannt, bei dem ein Nitrid-Halbleiter verwendet wird, zum Beispiel ein Transistor mit hoher Elektronenbeweglichkeit (HEMT). Ein derartiges Halbleiterelement zeigt eine signifikante Verschlechterung der Betriebscharakteristika und der Zuverlässigkeit aufgrund eines Temperaturanstiegs während eines Betriebs mit einer hohen Ausgangsleistung. Daher wird zur Unterbindung des Temperaturanstiegs des Halbleiterelements häufig eine Konfiguration eingesetzt, bei der ein Material mit einer hohen Wärmabführung in der Umgebung eines Wärme erzeugenden Bereichs angeordnet wird, um Wärme abzuführen.
  • Insbesondere handelt es sich bei Diamant um ein Material, das die höchste Wärmeleitfähigkeit unter festen Substanzen aufweist, und er weist Eigenschaften auf, die für ein Wärmeabführungs-Material geeignet sind. Daher ist zum Beispiel in der Druckschrift EJECKAM, F.: Keeping cool with diamond. In: Compound Semiconductor, Vol. 20, 2014, S. 41-46, eine Technik zur Verbesserung der Abführung von Wärme eines Halbleiterelements aufgrund einer Struktur offenbart, bei der eine Nitrid-Halbleiterschicht auf dem Diamant gebildet wird.
  • Als eine Technik zur Herstellung der Nitrid-Halbleiterschicht hat man eine Technik eingeführt, bei der eine Nitrid-Halbleiterschicht auf einem Substrat, das aus Silicium (Si), Siliciumcarbid (SiC), Saphir (Al2O3) oder dergleichen besteht, durch heteroepitaxiales Aufwachsen gebildet wird, und sie wird verbreitet als ein Teil einer Technik zur Herstellung des Nitrid-Halbleiterelements verwendet.
  • Eine Technik für eine direkte Bildung einer Nitrid-Halbleiterschicht auf einem Diamant-Substrat durch heteroepitaxiales Aufwachsen wird dagegen noch untersucht, und ein Verfahren zur Herstellung der Nitrid-Halbleiterschicht hat man bisher nicht eingeführt. Daher ist als ein Beispiel für eine Technik zur Bildung einer Halbleiterschicht auf dem Diamant-Substrat ein Verfahren zum Bonden und Integrieren einer Halbleiterschicht und eines Diamant-Substrats zum Beispiel in der Druckschrift FRANCIS, D. [et al.]: Formation and characterization of 4-inch GaN-on-diamond substrates. In: Diamond & Related Materials, Vol. 19, 2010, S. 229 - 233, offenbart.
  • Darüber hinaus offenbart die Druckschrift JP H06- 268 183 A eine Technik, bei der ein erstes Trägersubstrat unter Verwendung einer Harzklebschicht an ein Silicium-auf-Isolator(SOI)-Substrat gebondet wird, das SOI-Substrat anschließend poliert wird, um die Dicke zu reduzieren, das Halbleitersubstrat mit verringerter Dicke und ein zweites Trägersubstrat, wie beispielsweise ein Saphir-Substrat, danach gebondet werden, wobei eine Glasschicht mit einem niedrigen Schmelzpunkt verwendet wird, und das erste Trägersubstrat schließlich entfernt wird, um ein Halbleiterelement auf dem zweiten Trägersubstrat zu bilden.
  • Die Druckschrift JP 2019- 153 603 A offenbart ein Halbleitersubstrat mit einer Siliziumoxidschicht, die als Haftschicht zwischen einer Nitrid-Halbleiterschicht und einer Diamantschicht vorgesehen ist. Das Halbleitersubstrat wird durch ein Verfahren hergestellt, das einen Schritt des Planarisierens der Oberfläche der Siliziumoxidschicht nach dem Bilden der Siliziumoxidschicht auf den Oberflächen der Nitrid-Halbleiterschicht und der Diamantschicht und einen Schritt des Laminierens der Nitrid-Halbleiterschicht und der Diamantschicht umfasst, wobei die Oberflächen der Siliziumoxidschicht, die dem Planarisierungsschritt unterzogen werden, einander zugewandt sind, und dann eine Wärmebehandlung durchgeführt wird.
  • Die Druckschrift US 8 765 578 B2 offenbart ein Verfahren zum Schutz der Kanten von miteinander verbundenen Halbleiterscheiben. Ein zweiter Halbleiter-Wafer und ein erster Halbleiter-Wafer werden durch eine Verbindungsschicht/Grenzfläche verbunden und der zweite Halbleiter-Wafer wird einem Ausdünnungsprozess unterzogen. Als Teil des Ausdünnungsverfahrens wird eine erste Schutzschicht auf die Ränder des zweiten und des ersten Halbleiterwafers aufgebracht. Ein drittes Halbleiterplättchen wird mit dem zweiten Halbleiterplättchen durch eine Verbindungsschicht/Grenzfläche verbunden, und das dritte Halbleiterplättchen wird einem Ausdünnungsprozess unterzogen. Als Teil des Ausdünnungsverfahrens wird eine zweite Schutzschicht auf die Kanten der dritten Halbleiterscheibe und über die erste Schutzschicht aufgebracht. Der erste, zweite und dritte Halbleiterwafer bilden einen Waferstapel. Der Waferstapel wird unter Beibehaltung der ersten und zweiten Schutzschicht in eine Vielzahl von 3D-Chips zerlegt.
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösende Probleme
  • Da eine Halbleiterschicht, die durch epitaxiales Aufwachsen auf einem Substrat zum Aufwachsen gebildet wird, eine extrem geringe Schichtdicke von etwa mehreren µm aufweist, ist es im Allgemeinen unmöglich, einen Schritt durchzuführen, bei dem die Halbleiterschicht von dem Substrat zum Aufwachsen getrennt wird und die Halbleiterschicht anschließend auf ein anderes Substrat gebondet wird. Die Druckschrift FRANCIS, D. [et al.]: Formation and characterization of 4-inch GaN-on-diamond substrates. In: Diamond & Related Materials, Vol. 19, 2010, S. 229 - 233, offenbart eine Technik, bei der, um eine auf einem Substrat zum Aufwachsen gebildete Nitrid-Halbleiterschicht temporär zu halten, ein Trägersubstrat an die Nitrid-Halbleiterschicht gebondet wird und das Substrat zum Aufwachsen anschließend entfernt wird, ein Diamant-Substrat auf eine Oberfläche gebondet wird, von der das Substrat zum Aufwachsen entfernt worden ist, und das Trägersubstrat schließlich entfernt wird.
  • Als ein Verfahren zum Bonden des Trägersubstrats an die Nitrid-Halbleiterschicht kann ein Verfahren zum Bonden unter Verwendung der Harzklebschicht eingesetzt werden, wie in der Druckschrift JP H06- 268 183 A offenbart. Bei der Nitrid-Halbleiterschicht, die durch heteroepitaxiales Aufwachsen auf einem Substrat gebildet wird, wie beispielsweise Si, SiC oder Al2O3, unterscheiden sich jedoch der thermische Ausdehnungskoeffizient, die Gitterkonstante und dergleichen aufgrund eines Unterschieds der Materialien zwischen dem Substrat zum Aufwachsen und der Nitrid-Halbleiterschicht, so dass große innere Spannungen hervorgerufen werden.
  • Aus diesem Grund besteht aufgrund des Substrats zum Aufwachsen, dessen Dicke verringert wird, nachdem das Trägersubstrat unter Verwendung der Harzklebschicht gebondet worden ist, ein Problem dahingehend, dass die inneren Spannungen der Nitrid-Halbleiterschicht freigesetzt werden, sich Risse in der Nitrid-Halbleiterschicht bilden und sich die Betriebscharakteristika des schließlich in der Nitrid-Halbleiterschicht gebildeten Halbleiterelements verschlechtern.
  • Die vorliegende Erfindung wurde konzipiert, um die vorstehenden Probleme zu lösen, und die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines Halbleitersubstrats anzugeben, bei dem eine Bildung von Rissen in einer Nitrid-Halbleiterschicht aufgrund innerer Spannungen der Nitrid-Halbleiterschicht unterbunden wird.
  • Mittel zum Lösen der Probleme
  • Die vorliegende Erfindung löst die Probleme mit einem Verfahren zur Herstellung eines Halbleitersubstrats und einem Verfahren zur Herstellung einer Halbleitereinheit gemäß den unabhängigen Ansprüchen 1 und 6. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen 2 bis 5 und 7 bis 10 angegeben.
  • Effekte der Erfindung
  • Bei dem Verfahren zur Herstellung eines Halbleitersubstrats gemäß der vorliegenden Erfindung kann die Entstehung von Rissen aufgrund der inneren Spannungen unterbunden werden, die in der Nitrid-Halbleiterschicht enthalten sind, da das Substrat zum Aufwachsen in einem Zustand entfernt wird, in dem ein Bonding-Bereich zwischen der Nitrid-Halbleiterschicht und dem Substrat zum Aufwachsen in der Umgebung des Randendbereichs des Substrats, bei dem es sich wahrscheinlich um einen Ausgangspunkt für Risse handelt, durch die erste oder die zweite Dünnschicht-Schutzschicht geschützt ist. Daher ist es möglich, ein Halbleitersubstrat zu erhalten, bei dem die Nitrid-Halbleiterschicht auf einem heterogenen Substrat mit einer hohen Wärmeabführung angeordnet ist, wie beispielsweise einem Diamant-Substrat.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Querschnittsansicht, die eine Konfiguration eines Halbleitersubstrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 eine Querschnittsansicht zur Beschreibung eines Verfahrens zur Herstellung des Halbleitersubstrats gemäß der ersten Ausführungsform gemäß der vorliegenden Erfindung;
    • 3 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung des Halbleitersubstrats gemäß der ersten Ausführungsform gemäß der vorliegenden Erfindung;
    • 4 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung des Halbleitersubstrats gemäß der ersten Ausführungsform gemäß der vorliegenden Erfindung;
    • 5 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung des Halbleitersubstrats gemäß der ersten Ausführungsform gemäß der vorliegenden Erfindung;
    • 6 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung des Halbleitersubstrats gemäß der ersten Ausführungsform gemäß der vorliegenden Erfindung;
    • 7 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung des Halbleitersubstrats gemäß der ersten Ausführungsform gemäß der vorliegenden Erfindung;
    • 8 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung des Halbleitersubstrats gemäß der ersten Ausführungsform gemäß der vorliegenden Erfindung;
    • 9 eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 10 eine Querschnittsansicht zur Beschreibung eines Verfahrens zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform gemäß der vorliegenden Erfindung;
    • 11 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform gemäß der vorliegenden Erfindung;
    • 12 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform gemäß der vorliegenden Erfindung;
    • 13 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform gemäß der vorliegenden Erfindung;
    • 14 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform gemäß der vorliegenden Erfindung;
    • 15 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform gemäß der vorliegenden Erfindung;
    • 16 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform gemäß der vorliegenden Erfindung;
    • 17 eine Querschnittsansicht zur Beschreibung des Verfahrens zur Herstellung der Halbleitereinheit gemäß der zweiten Ausführungsform gemäß der vorliegenden Erfindung.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen eines Verfahrens zur Herstellung eines Halbleitersubstrats gemäß der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es ist anzumerken, dass die Zeichnungen schematisch dargestellt sind und Wechselbeziehungen in Bezug auf Abmessungen und Positionen zwischen Bildern, die in unterschiedlichen Zeichnungen dargestellt sind, nicht zwangsläufig präzise beschrieben sind und sich Beziehungen und Verhältnisse von Abmessungen in der Längsrichtung, der Tiefenrichtung und der Höhenrichtung von tatsächlichen unterscheiden.
  • Darüber hinaus sind gleichartige Komponenten oder Bestandteile in der folgenden Beschreibung mit den gleichen Bezugszeichen bezeichnet, und Bezeichnungen und Funktionen derselben sind ebenfalls gleichartig. Somit gibt es den Fall, in dem eine detaillierte Beschreibung derselben weggelassen wird.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die eine Konfiguration eines Halbleitersubstrats 100 zeigt, das mittels eines Verfahrens zur Herstellung eines Halbleitersubstrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung hergestellt wird. Ein in 1 gezeigtes Halbleitersubstrat 100 weist zum Beispiel eine Nitrid-Halbleiterschicht 2 auf, die auf einem Trägersubstrat 10 mit einer hohen thermischen Leitfähigkeit ausgebildet ist, wie beispielsweise auf einem Diamant-Sub strat.
  • Bei der Nitrid-Halbleiterschicht 2 handelt es sich um eine Halbleiterschicht, die durch heteroepitaxiales Aufwachsen auf einem Substrat zum Aufwachsen gebildet wird, das sich von dem Trägersubstrat 10 unterscheidet, und sie wird in einem Zustand der Aufrechterhaltung einer Kristallebene, die sich während des heteroepitaxialen Aufwachsens entwickelt, auf das Trägersubstrat 10 transferiert, wie sie ist. Daher kann ein Nitrid-Halbleiterelement mit hoher Qualität auf der Nitrid-Halbleiterschicht 2 gebildet werden.
  • Als Nächstes wird ein Verfahren zur Herstellung des Halbleitersubstrats 100 unter Bezugnahme auf die 2 bis 8 beschrieben, bei denen es sich um Querschnittsansichten handelt, die der Reihe nach Herstellungsschritte zeigen.
  • 2 ist ein Schaubild zur Beschreibung eines ersten Schritts, bei dem ein Trägersubstrat unter Verwendung einer Harzklebschicht an die heteroepitaxial auf einem Substrat 1 zum Aufwachsen aufgewachsene Nitrid-Halbleiterschicht 2 gebondet wird.
  • Im ersten Schritt wird zunächst ein epitaxiales Substrat ES hergestellt, bei dem die heteroepitaxial aufwachsende Nitrid-Halbleiterschicht 2 auf einer Hauptoberfläche des Substrats 1 zum Aufwachsen gebildet wird, bei dem es sich um ein Nitrid-Halbleitersubstrat handelt, wie beispielsweise ein Galliumnitrid(GaN)-Substrat.
  • Danach wird ein Trägersubstrat BS (ein erstes Trägersubstrat) hergestellt, das unter einem Glas-Substrat, einem Saphir-Substrat, einem Si-Substrat, einem SiC-Substrat und dergleichen ausgewählt wird, und das epitaxiale Substrat ES und das Trägersubstrat BS werden durch einen Harzklebstoff derart gebondet, dass eine Hauptoberfläche des epitaxialen Substrats ES auf einer Seite, auf der die Nitrid-Halbleiterschicht 2 ausgebildet ist, und eine Hauptoberfläche (eine erste Hauptoberfläche) zum Bonden des Trägersubstrats BS einander gegenüberliegen, so dass das epitaxiale Substrat ES und das Trägersubstrat BS dadurch durch eine Harzklebschicht AH gebondet werden.
  • Als ein Harzklebstoff kann ein bekannter Harzklebstoff verwendet werden, wie beispielsweise ein Arcyl-Harz, ein Epoxid-Harz, ein Silikon-Harz oder ein modifiziertes Silikon-Harz, und es ist bevorzugt, einen nicht mit einem Lösungsmittel verdünnten Klebstoff zu verwenden, bei dem ein Härten durch eine chemische Reaktion abläuft. Zum Beispiel ist ein Acryl-Harz, ein Epoxid-Harz, ein Silikon-Harz oder dergleichen bevorzugt.
  • Nach dem Bonden wird zum Zweck der Verbesserung der mechanischen Festigkeit der Harzklebschicht AH eine Härtungs-Behandlung durchgeführt. Für die Härtungsbedingungen kann in Abhängigkeit von der zu verwendenden Harzklebschicht AH irgendeine beliebige Bedingung verwendet werden. Zum Beispiel wird eine Erwärmungs-Behandlung über sechs Stunden hinweg bei 70 °C in einem Luftgebläse-Trocknungsofen durchgeführt.
  • Da die Rolle des Trägersubstrats BS darin besteht, die Nitrid-Halbleiterschicht 2 in nachfolgenden Schritten zu tragen, ist das Trägersubstrat BS nicht auf das vorstehend beschriebene Substrat beschränkt, und es kann irgendein beliebiges Material verwendet werden, solange das Trägersubstrat unter dem Gesichtspunkt der Wärmebeständigkeit, der mechanischen Festigkeit und der Beständigkeit gegenüber einer in den Herstellungsschritten verwendeten chemischen Lösung der Bearbeitung Schritten standhält.
  • 3 ist ein Schaubild zur Beschreibung eines zweiten Schritts, bei dem die Dicke des Substrats 1 zum Aufwachsen eines gebondeten Substrats verringert wird, nachdem das Trägersubstrat BS an das epitaxiale Substrat ES gebondet worden ist und die Klebschicht gehärtet worden ist.
  • Wie in 3 gezeigt, wird im zweiten Schritt eine Hauptoberfläche (eine rückwärtige Oberfläche) des Substrats 1 zum Aufwachsen, die der Hauptoberfläche gegenüberliegt, auf der die Nitrid-Halbleiterschicht 2 ausgebildet ist, bis zu einer vorgegebenen Dicke entfernt. Als ein Entfernungs-Verfahren kann mechanisches Polieren, ein Trockenätz-Prozess, ein Nass-Ätzprozess mit einer Lösung oder dergleichen verwendet werden, und es ist bevorzugt, unter dem Gesichtspunkt der Entfernungsrate ein mechanisches Polieren zu verwenden.
  • Die Verringerung der Dicke des Substrats 1 zum Aufwachsen, die von der Seite der rückwärtigen Oberfläche aus durchgeführt wird, wird in diesem Schritt bevorzugt derart durchgeführt, dass die Dicke des Substrats 1 zum Aufwachsen in einem Bereich von 5 µm oder mehr und von 100 µm oder weniger liegt, und wird bevorzugter derart durchgeführt, dass die Dicke des Substrats 1 zum Aufwachsen in einem Bereich von 7 µm oder mehr und von 30 µm oder weniger liegt.
  • Wenn die Dicke des Substrats 1 zum Aufwachsen nach einer Durchführung dieses Schritts größer als die Dicken in dem vorstehenden Bereich ist, wird die Prozesszeit in einem später durchzuführenden fünften Schritt länger, und die Herstellungskosten für das Halbleitersubstrat 100 nehmen zu. Wenn die Dicke des Substrats 1 zum Aufwachsen nach einer Durchführung dieses Schritts dagegen geringer als die Dicken in dem vorstehenden Bereich ist, werden die Spannungen im Inneren der Nitrid-Halbleiterschicht 2 freigesetzt, und es besteht die Möglichkeit, dass Risse entstehen.
  • 4 ist ein Schaubild zur Beschreibung eines dritten Schritts, bei dem eine Dünnschicht-Schutzschicht von der rückwärtigen Oberfläche des Substrats 1 zum Aufwachsen bis zu seitlichen Oberflächen der Harzklebschicht AH gebildet wird, nachdem die Dicke des Substrats 1 zum Aufwachsen verringert worden ist.
  • Wie in 4 gezeigt, wird in dem dritten Schritt eine Dünnschicht-Schutzschicht PF1 (eine erste Dünnschicht-Schutzschicht) von der rückwärtigen Oberfläche des Substrats 1 mit verringerter Dicke bis zu den seitlichen Oberflächen der Harzklebschicht AH gebildet. Für die Dünnschicht-Schutzschicht PF1 kann Siliciumoxid, Siliciumnitrid, Aluminiumoxid oder dergleichen verwendet werden, und irgendein beliebiges derselben ist für die Dünnschicht-Schutzschicht PF1 geeignet, und unter dem Gesichtspunkt der mechanischen Festigkeit ist Siliciumnitrid bevorzugt. Die Schichtdicke wird zum Beispiel mit 2 µm vorgegeben.
  • Als ein Verfahren zur Herstellung der Dünnschicht-Schutzschicht PF1 kann ein bekanntes Dünnschicht-Verfahren verwendet werden, wie beispielsweise ein chemisches Plasma-Gasphasenabscheidungs(CVD)-Verfahren, ein Sputter-Verfahren, ein Verfahren für atomare Schichtepitaxie (ALE), ein Verfahren für atomare Schichtabscheidung (ALD), ein katalytisches CVD-Verfahren, bei dem es sich um ein Dünnschicht-Abscheidungsverfahren bei einer niedrigen Temperatur handelt, bei dem kein Plasma verwendet wird, sowie ein Verfahren zum Aufwachsen aus einer Lösung, und irgendein beliebiges derselben ist zur Herstellung der Dünnschicht-Schutzschicht PF1 geeignet. Unter dem Gesichtspunkt der Kompaktheit der aufwachsenden Schicht und von Bedeckungseigenschaften der seitlichen Oberflächen des Substrats ist das Verfahren für atomare Schichtabscheidung bevorzugt.
  • Die Erwärmungstemperatur zum Zeitpunkt der Schichtherstellung im Fall einer Herstellung der Dünnschicht-Schutzschicht PF1 durch diese Herstellungsverfahren ist wünschenswerterweise niedriger als die Glasübergangstemperatur, die nicht über die Glasübergangstemperatur von Harz als der Hauptkomponente der Harzklebschicht AH hinausgeht. In dem Fall, in dem die Erwärmungstemperatur zum Zeitpunkt der Schichtherstellung höher als die Glasübergangstemperatur des Harzes als der Hauptkomponente der Klebschicht AH ist, besteht die Möglichkeit, dass die Wirkung als eine Klebschicht zum Bonden des Trägersubstrats BS an das epitaxiale Substrat ES durch signifikant verschlechterte mechanische Eigenschaften der Harzklebschicht AH oder die ablaufende thermische Zersetzungsreaktion signifikant beeinträchtigt wird.
  • 5 ist ein Schaubild zur Beschreibung eines vierten Schritts, bei dem die Dünnschicht-Schutzschicht von der rückwärtigen Oberfläche (der zweiten Hauptoberfläche) des Trägersubstrats BS, die der ersten Hauptoberfläche gegenüberliegt, bis zu den seitlichen Oberflächen der aus der Harzklebschicht AH gebildeten Klebschicht gebildet wird.
  • Wie in 5 gezeigt, wird eine Dünnschicht-Schutzschicht PF2 (eine zweite Dünnschicht-Schutzschicht) von der rückwärtigen Oberfläche des Trägersubstrats BS bis zu den seitlichen Oberflächen der aus der Harzklebschicht AH gebildeten Klebschicht gebildet. Daher überlappen die Dünnschicht-Schutzschicht PF1 und die Dünnschicht-Schutzschicht PF2 an den seitlichen Oberflächen der Klebschicht miteinander. Es ist anzumerken, dass die Reihenfolge der Ausführung des dritten Schritts und des vierten Schritts vertauscht werden kann. In diesem Schritt sind Material, ein Herstellungsverfahren, eine Schichtherstellungstemperatur sowie eine Schichtdicke der Dünnschicht-Schutzschicht PF2 wünschenswerterweise die gleichen wie jene der Dünnschicht-Schutzschicht PF1 im dritten Schritt.
  • 6 ist ein Schaubild zur Beschreibung eines fünften Schritts, bei dem das Substrat 1 zum Aufwachsen vollständig entfernt wird und eine rückwärtige Oberfläche der Nitrid-Halbleiterschicht 2 freigelegt wird.
  • Wie in 6 dargestellt, wird das Substrat 1 zum Aufwachsen im fünften Schritt vollständig entfernt, um die Nitrid-Halbleiterschicht 2 freizulegen. Als ein Verfahren zum Freilegen der Nitrid-Halbleiterschicht 2 kann ein bekanntes Verfahren verwendet werden, wie beispielsweise mechanisches Polieren, chemisch-mechanisches Polieren (CMP), ein Trocken-Ätzprozess oder ein Nass-Ätzprozess mit einer Lösung, und bevorzugt wird CMP verwendet. In dem Fall, in dem dieser Schritt mittels CMP durchgeführt wird, wird die Festigkeit nach dem Bonden an ein neues Substrat in einem später durchzuführenden Schritt verbessert, da die freigelegte Oberfläche auf einem atomaren Schichtniveau präzise planarisiert ist.
  • 7 ist ein Schaubild zur Beschreibung eines sechsten Schritts, bei dem ein neues Trägersubstrat 10 (ein zweites Trägersubstrat) an die rückwärtige Oberfläche der Nitrid-Halbleiterschicht 2 gebondet wird.
  • Wie in 7 gezeigt, wird das neue Trägersubstrat 10 in dem sechsten Schritt an die rückwärtige Oberfläche der Nitrid-Halbleiterschicht 2 gebondet. Als neues Trägersubstrat 10 wird wünschenswerterweise ein Material mit einer hohen thermischen Leitfähigkeit verwendet, um die Betriebscharakteristika und die Zuverlässigkeit des Nitrid-Halbleiterelements zu verbessern, das in der Nitrid-Halbleiterschicht 2 gebildet wird, und bevorzugt wird ein Diamant-Substrat verwendet. Als ein Verfahren zum Bonden des neuen Trägersubstrats 10 kann ein bekanntes Verfahren verwendet werden, wie beispielsweise ein Bonden mit Lot, ein aktiviertes Bonden bei Raumtemperatur oder eine Anhaftung unter Verwendung eines Klebstoffs.
  • Um das Leistungsvermögen und die Zuverlässigkeit des Nitrid-Halbleiterelements zu verbessern, wird der thermische Widerstand an der Grenzfläche zwischen der Nitrid-Halbleiterschicht 2 und dem neuen Trägersubstrat 10 wünschenswerterweise so stark wie möglich reduziert. Daher ist ein Bonden durch ein aktiviertes Bonden bei Raumtemperatur bevorzugt. Auf das aktivierte Bonden bei Raumtemperatur wird auch als ein aktiviertes Oberflächen-Bonden bei Raumtemperatur Bezug genommen, und es handelt sich um ein Verfahren zum Bonden, das durch eine Oberflächenbehandlung einer Bonding-Oberfläche in Vakuum durchgeführt wird, um zu bewirken, dass Atome auf der Oberfläche in einem aktiven Zustand leicht chemisch gebondet werden.
  • 8 ist ein Schaubild zur Beschreibung eines siebten Schritts, bei dem das Trägersubstrat BS entfernt wird. Wie in 8 gezeigt, wird das Trägersubstrat BS auf der dem Trägersubstrat 10 gegenüberliegenden Seite im sieben Schritt entfernt. Als ein Entfernungsverfahren kann ein bekanntes Verfahren verwendet werden, das ein Verfahren, bei dem die Harzklebschicht AH in ein Lösungsmittel eingetaucht wird, um die physikalischen Eigenschaften zu verspröden, und das Trägersubstrat BS dann durch eine mechanische Maßnahme abgelöst wird, ein Verfahren, bei dem die Harzklebschicht AH erwärmt und verbrannt wird, um das Trägersubstrat BS zu entfernen, sowie ein Verfahren umfasst, bei dem die Harzklebschicht AH einer thermischen Behandlung mit Schwefelsäure unterzogen wird, um zur Entfernung des Trägersubstrats BS organische Komponenten zu oxidieren und zu verdampfen.
  • Durch das Entfernen der Harzklebschicht AH und des Trägersubstrats BS werden die Dünnschicht-Schutzschichten PF 1 und PF2 entfernt, welche die seitlichen Oberflächen und die unteren Oberflächen bedecken, und die Dünnschicht-Schutzschicht PF1 verbleibt in einem Bereich um die Nitrid-Halbleiterschicht 2 herum auf dem Trägersubstrat 10. Die Dünnschicht-Schutzschicht PF1 kann belassen werden, wie sie ist, in dem Fall jedoch, in dem diese entfernt wird, wird ein Verfahren beispielhaft dargelegt, bei dem die Dünnschicht-Schutzschicht PF1 in ein diese Schicht lösendes Lösungsmittel eingetaucht wird.
  • In dem Fall, in dem Siliciumnitrid als Material für die Dünnschicht-Schutzschicht PF1 gewählt wird, kann eine Lösung auf der Basis von Phosphorsäure verwendet werden. Es ist anzumerken, dass das in 1 gezeigte Halbleitersubstrat 100 einen Fall zeigt, in dem die Dünnschicht-Schutzschicht PF1 auf dem Trägersubstrat 10 in dem Bereich um die Nitrid-Halbleiterschicht 2 herum entfernt ist.
  • Bevor das Trägersubstrat BS im siebten Schritt entfernt wird, können die Dünnschicht-Schutzschichten PF1 und PF2 durch eine chemische Behandlung entfernt werden. Beispiele für ein Verfahren zur Entfernung der Dünnschicht-Schutzschichten PF1 und PF2 umfassen ein Verfahren, bei dem die Dünnschicht-Schutzschichten PF1 und PF2 in ein diese Schichten lösendes Lösungsmittel eingetaucht werden. In dem Fall, in dem Siliciumnitrid als das Material für die Dünnschicht-Schutzschichten PF1 und PF2 gewählt wird, kann eine Lösung auf der Basis von Phosphorsäure, eine wässrige Lösung, die Fluorwasserstoffsäure enthält, oder dergleichen für die Entfernung verwendet werden.
  • In dem Halbleitersubstrat 100, das mittels des vorstehend beschriebenen Herstellungsverfahrens der ersten Ausführungsform hergestellt wird, kann das Entstehen von Rissen aufgrund der in der Nitrid-Halbleiterschicht 2 enthaltenen inneren Spannungen unterbunden werden, auch wenn das Substrat 1 zum Aufwachsen entfernt wird, da das Substrat 1 zum Aufwachsen in einem Zustand entfernt wird, in dem der Bonding-Bereich zwischen der Nitrid-Halbleiterschicht 2 und dem Substrat 1 zum Aufwachsen in der Umgebung des Randendbereichs des Substrats, bei dem es sich wahrscheinlich um den Ausgangspunkt für die Risse handelt, durch die Dünnschicht-Schutzschicht PF1 geschützt ist.
  • Daher ist es möglich, das Halbleitersubstrat 100 zu erhalten, bei dem die Nitrid-Halbleiterschicht 2 auf einem heterogenen Substrat mit einer hohen Wärmeabführung angeordnet ist, wie beispielsweise auf einem Diamant-Substrat.
  • Durch das Herstellen eines lichtemittierenden Elements, eines Leistungsverstärkungselements und dergleichen auf der Nitrid-Halbleiterschicht 2 des Halbleitersubstrats 100 unter Verwendung eines bekannten Herstellungsprozesses kann eine Zunahme der Erzeugung von Wärme jedes Elements unterbunden werden, und im Ergebnis kann ein Nitrid-Halbleiterelement mit verbesserten Betriebscharakteristika und einer verbesserten Zuverlässigkeit erzielt werden.
  • Zweite Ausführungsform
  • 9 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitereinheit 200 zeigt, die mittels eines Verfahrens zur Herstellung einer Halbleitereinheit der zweiten Ausführungsform gemäß der vorliegenden Erfindung hergestellt wird.
  • Eine in 9 gezeigte Halbleitereinheit 200 weist zum Beispiel Nitrid-Halbleiterelemente 11 auf, die auf einer Nitrid-Halbleiterschicht 2 ausgebildet sind, die auf einem Trägersubstrat 10 mit einer hohen thermischen Leitfähigkeit ausgebildet ist, wie beispielsweise auf einem Diamant-Substrat. Beispiele für das Nitrid-Halbleiterelement 11 umfassen einen Transistor mit hoher Elektronenbeweglichkeit (HEMT) und dergleichen.
  • Es ist anzumerken, dass 9 ein schematisch gezeigtes Schaubild ist und eine Drain-Elektrode, eine Source-Elektrode, eine Gate-Elektrode und dergleichen des HEMT, der auf der Nitrid-Halbleiterschicht 2 eines Halbleitersubstrats 100 angeordnet ist, nicht im Detail gezeigt sind und der HEMT allgemein als eine blockförmige Konfiguration gezeigt ist, bei der es sich um eine Konfiguration handelt, die auf der Oberfläche der Nitrid-Halbleiterschicht 2 angeordnet ist.
  • Bei der Nitrid-Halbleiterschicht 2 handelt es sich um eine Halbleiterschicht, die durch heteroepitaxiales Aufwachsen auf einem Substrat zum Aufwachsen gebildet wird, das sich von dem Trägersubstrat 10 unterscheidet, und die in einem Zustand, in dem eine während des heteroepitaxialen Aufwachsens entwickelte Kristallebene aufrechterhalten wird, auf das Trägersubstrat 10 transferiert wird, wie sie ist. Somit handelt es sich bei dem auf der Nitrid-Halbleiterschicht 2 ausgebildeten Nitrid-Halbleiterelement 11 um ein Halbleiterelement mit einer hohen Qualität.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 200 unter Bezugnahme auf die 10 bis 17 beschrieben, bei denen es sich um Querschnittsansichten handelt, die der Reihe nach Herstellungsschritte zeigen.
  • 10 stellt einen Zustand dar, in dem die Nitrid-Halbleiterelemente 11 auf der Nitrid-Halbleiterschicht 2 ausgebildet sind, nachdem ein epitaxiales Substrat ES hergestellt worden ist, das die auf einem Substrat 1 zum Aufwachsen ausgebildete heteroepitaxial aufgewachsene Nitrid-Halbleiterschicht 2 aufweist. Bei der vorliegenden Ausführungsform wird ein HEMT als ein auf der Nitrid-Halbleiterschicht 2 ausgebildetes Nitrid-Halbleiterelement 11 gebildet. Zur Herstellung des HEMT kann ein bekanntes Herstellungsverfahren verwendet werden. Zum Beispiel kann der HEMT unter Verwendung eines Herstellungsprozesses hergestellt werden, der in KUZUHARA, M. [et al.]: AlGaN/GaN Heterojunction FETs for High Power Applications. In: The Journal of the Institute of Electronics, Information and Communication Engineers C, Vol. J86-C, 2003, No. 4, S. 396 - 403, beschrieben ist. Das Verfahren zur Herstellung des HEMT ist nicht auf diesen beschränkt, und es kann auch ein anderes Halbleiterelement als der HEMT als Nitrid-Halbleiterelement 11 hergestellt werden.
  • 11 ist ein Schaubild zur Beschreibung eines ersten Schritts, bei dem ein Trägersubstrat unter Verwendung einer Harzklebschicht an die Nitrid-Halbleiterschicht 2 gebondet wird, auf der die Nitrid-Halbleiterelemente 11 ausgebildet sind.
  • Im ersten Schritt werden ein epitaxiales Substrat ES, auf dem die Nitrid-Halbleiterelemente 11 gebildet werden, sowie ein Trägersubstrat BS (ein erstes Trägersubstrat) hergestellt, das unter einem Glas-Substrat, einem Saphir-Substrat, einem Si-Substrat, einem SiC-Substrat und dergleichen ausgewählt wird, und das epitaxiale Substrat ES und das Trägersubstrat BS werden mittels eines Harzklebstoffs derart verbunden, dass eine Hauptoberfläche des epitaxialen Substrats ES auf einer Seite, auf der die Nitrid-Halbleiterelemente 11 ausgebildet sind, und eine Hauptoberfläche zum Bonden des Trägersubstrats BS einander gegenüberliegen, so dass dadurch das epitaxiale Substrat ES und das Trägersubstrat BS mittels einer Harzklebschicht AH gebondet werden.
  • Als Harzklebstoff kann ein bekannter Harzklebstoff verwendet werden, wie beispielsweise ein Acryl-Harz, ein Epoxid-Harz, eine Silikon-Harz oder ein modifiziertes Silikon-Harz, und ein Acryl-Harz, ein Epoxid-Harz, ein Silikon-Harz oder dergleichen ist bevorzugt.
  • Nach dem Bonden wird eine Härtungsbehandlung zum Zweck der Verbesserung der mechanischen Festigkeit der Harzklebschicht AH durchgeführt. Für die Härtungsbedingungen kann in Abhängigkeit von der zu verwendenden Harzklebschicht AH irgendeine beliebige Bedingung verwendet werden. Zum Beispiel wird eine Wärmebehandlung über sechs Stunden hinweg bei 70 °C in einem Luftgebläse-Trocknungsofen durchgeführt.
  • Da die Rolle des Trägersubstrats BS darin besteht, die Nitrid-Halbleiterschicht 2 in nachfolgenden Schritten zu tragen, ist das Trägersubstrat BS nicht auf das vorstehend beschriebene Substrat beschränkt, und es kann irgendein beliebiges Material verwendet werden, solange das Trägersubstrat unter dem Gesichtspunkt der Wärmebeständigkeit, der mechanischen Festigkeit und der Beständigkeit gegenüber einer chemischen Lösung, die in den Herstellungsschritten verwendet wird, der Bearbeitung standhält.
  • 12 ist ein Schaubild zur Beschreibung eines zweiten Schritts, bei dem die Dicke des Substrats 1 zum Aufwachsen eines gebondeten Substrats verringert wird, das gebildet wird, nachdem das Trägersubstrat BS an das epiaxiale Substrat ES gebondet worden ist und die Klebschicht gehärtet worden ist.
  • Wie in 12 gezeigt, wird im zweiten Schritt eine Hauptoberfläche (eine rückwärtige Oberfläche) des Substrats 1 zum Aufwachsen, die der Hauptoberfläche gegenüberliegt, auf der die Nitrid-Halbleiterschicht 2 ausgebildet ist, bis zu einer vorgegebenen Dicke entfernt. Als ein Entfernungsverfahren kann mechanisches Polieren, ein Trocken-Ätzprozess, ein Nass-Ätzprozess mit einer Lösung oder dergleichen verwendet werden, und unter dem Gesichtspunkt einer Entfernungsrate ist es bevorzugt, ein mechanisches Polieren zu verwenden.
  • Die von der Seite der rückwärtigen Oberfläche aus durchgeführte Verringerung der Dicke des Substrats 1 zum Aufwachsen in diesem Schritt wird bevorzugt derart durchgeführt, dass die Dicke des Substrats 1 zum Aufwachsen in einem Bereich von 5 µm oder mehr und von 100 µm oder weniger liegt, und wird bevorzugter derart durchgeführt, dass die Dicke des Substrats 1 zum Aufwachsen in einem Bereich von 7 µm oder mehr und von 30 µm oder weniger liegt.
  • Wenn die Dicke des Substrats 1 zum Aufwachsen nach der Durchführung dieses Schritts größer als die Dicken in dem vorstehenden Bereich ist, wird eine Prozesszeit in einem später durchzuführenden fünften Schritt länger, und die Herstellungskosten für die Halbleitereinheit 200 nehmen zu. Wenn die Dicke des Substrats 1 zum Aufwachsen nach der Durchführung dieses Schritts dagegen geringer als die Dicken in dem vorstehenden Bereich ist, werden die Spannungen im Inneren der Nitrid-Halbleiterschicht 2 freigesetzt, und es besteht die Möglichkeit, dass Risse entstehen.
  • 13 ist ein Schaubild zur Beschreibung eines dritten Schritts, bei dem nach einer Verringerung der Dicke des Substrats 1 zum Aufwachsen eine Dünnschicht-Schutzschicht von der rückwärtigen Oberfläche des Substrats 1 zum Aufwachsen bis zu seitlichen Oberflächen der Harzklebschicht AH gebildet wird.
  • Wie in 13 gezeigt, wird im dritten Schritt eine Dünnschicht-Schutzschicht PF1 (eine erste Dünnschicht-Schutzschicht) von der rückwärtigen Oberfläche des Substrats 1 zum Aufwachsen mit verringerter Dicke bis zu den seitlichen Oberflächen der Harzklebschicht AH gebildet. Für die Dünnschicht-Schutzschicht PF1 kann Siliciumoxid, Siliciumnitrid, Aluminiumoxid oder dergleichen verwendet werden, und irgendein beliebiges derselben ist für die Dünnschicht-Schutzschicht PF1 geeignet, und unter dem Gesichtspunkt der mechanischen Festigkeit ist Siliciumnitrid bevorzugt. Die Schichtdicke ist zum Beispiel mit 2 µm vorgegeben.
  • Als ein Verfahren zur Herstellung der Dünnschicht-Schutzschicht PF1 kann ein bekanntes Dünnschicht-Verfahren verwendet werden, wie beispielsweise ein Plasma-CVD-Verfahren, ein Sputter-Verfahren, ein ALE-Verfahren, ein ALD-Verfahren, ein katalytisches CVD-Verfahren sowie ein Verfahren zum Aufwachsen aus einer Lösung, und irgendein beliebiges derselben ist zur Herstellung der Dünnschicht-Schutzschicht PF1 geeignet. Unter dem Gesichtspunkt der Kompaktheit der aufwachsenden Schicht und von Bedeckungseigenschaften der seitlichen Oberflächen des Substrats ist das ALS-Verfahren bevorzugt.
  • Bei einer Erwärmungstemperatur zum Zeitpunkt der Schichtherstellung in dem Fall einer Herstellung der Dünnschicht-Schutzschicht PF1 durch diese Herstellungsverfahren handelt es sich wünschenswerterweise um eine Temperatur, die nicht über die Glasübergangstemperatur von Harz als der Hauptkomponente der Harzklebschicht AH hinausgeht.
  • In einem Fall, in dem die Erwärmungstemperatur zum Zeitpunkt der Schichtherstellung höher als die Glasübergangstemperatur des Harzes als der Hauptkomponente der Klebschicht AH ist, besteht die Möglichkeit, dass die Wirkung als eine Klebschicht zum Bonden des Trägersubstrats BS an das epitaxiale Substrat ES durch signifikant verschlechterte mechanische Eigenschaften der Harzklebschicht AH oder die ablaufende thermische Zersetzungsreaktion signifikant beeinträchtigt wird.
  • 14 ist ein Schaubild zur Beschreibung eines vierten Schritts, bei dem die Dünnschicht-Schutzschicht von einer rückwärtigen Oberfläche des Trägersubstrats BS zu den seitlichen Oberflächen der aus der Harzklebschicht AH gebildeten Klebschicht gebildet wird.
  • Wie in 14 gezeigt, wird in dem vierten Schritt eine Dünnschicht-Schutzschicht PF2 (eine zweite Dünnschicht-Schutzschicht) von der rückwärtigen Oberfläche des Trägersubstrats BS bis zu den seitlichen Oberflächen der aus der Harzklebschicht AH gebildeten Klebschicht gebildet. Daher überlappen die Dünnschicht-Schutzschicht PF1 und die Dünnschicht-Schutzschicht PF2 auf den seitlichen Oberflächen der Klebschicht miteinander.
  • Es ist anzumerken, dass die Reihenfolge der Ausführung des dritten Schritts und des vierten Schritts vertauscht werden kann. In diesem Schritt sind ein Material, ein Herstellungsverfahren, eine Schicht-Herstellungstemperatur sowie eine Schichtdicke der Dünnschicht-Schutzschicht PF2 wünschenswerterweise die gleichen wie jene der Dünnschicht-Schutzschicht PF1 im dritten Schritt.
  • 15 ist ein Schaubild zur Beschreibung eines fünften Schritts, bei dem das Substrat 1 zum Aufwachsen vollständig entfernt wird und eine rückwärtige Oberfläche der Nitrid-Halbleiterschicht 2 freigelegt wird.
  • Wie in 15 gezeigt, wird das Substrat 1 zum Aufwachsen im fünften Schritt vollständig entfernt, um die Nitrid-Halbleiterschicht 2 freizulegen. Als ein Verfahren zum Freilegen der Nitrid-Halbleiterschicht 2 kann ein bekanntes Verfahren verwendet werden, wie beispielsweise mechanisches Polieren, CMP, ein Trocken-Ätzprozess oder ein Nass-Ätzprozess mit einer Lösung, und CMP wird bevorzugt verwendet. In dem Fall, in dem dieser Schritt durch CMP durchgeführt wird, wird die Festigkeit nach einem Bonden eines neuen Substrats in einem später durchzuführenden Prozess verbessert, da die freiliegende Oberfläche präzise auf einem atomaren Schichtniveau planarisiert ist.
  • 16 ist ein Schaubild zur Beschreibung eines sechsten Schritts, bei dem ein neues Trägersubstrat 10 (ein zweites Trägersubstrat) an die rückwärtige Oberfläche der Nitrid-Halbleiterschicht 2 gebondet wird.
  • Wie in 16 gezeigt, wird das neue Trägersubstrat 10 im sechsten Schritt an die rückwärtige Oberfläche der Nitrid-Halbleiterschicht 2 gebondet. Für das neue Trägersubstrat 10 wird wünschenswerterweise ein Material mit einer hohen thermischen Leitfähigkeit verwendet, um die Betriebscharakteristika und die Zuverlässigkeit des in der Nitrid-Halbleiterschicht 2 ausgebildeten Nitrid-Halbleiterelements zu verbessern, und bevorzugt wird ein Diamant-Substrat verwendet.
  • Als ein Verfahren zum Bonden des neuen Trägersubstrats 10 kann ein bekanntes Verfahren verwendet werden, wie beispielsweise ein Bonden mit Lot, ein aktiviertes Bonden bei Raumtemperatur oder ein Anhaften unter Verwendung eines Klebstoffs. Um das Leistungsvermögen und die Zuverlässigkeit des Nitrid-Halbleiterelements zu verbessern, wird der thermische Widerstand an der Grenzfläche zwischen der Nitrid-Halbleiterschicht 2 und dem neuen Trägersubstrat 10 wünschenswerterweise so stark wie möglich reduziert. Daher ist ein Bonden mittels des aktivierten Bondens bei Raumtemperatur bevorzugt.
  • 17 ist ein Schaubild zur Beschreibung eines siebten Schritts, bei dem das Trägersubstrat BS entfernt wird. Wie in 17 gezeigt, wird das Trägersubstrat BS im siebten Schritt auf der Seite entfernt, die dem Trägersubstrat 10 gegenüberliegt. Als Entfernungsverfahren kann ein bekanntes Verfahren verwendet werden, das ein Verfahren, bei dem die Harzklebschicht AH in ein Lösungsmittel eingetaucht wird, um die physikalischen Eigenschaften zu verspröden, und das Trägersubstrat BS dann durch eine mechanische Maßnahme abgelöst wird, ein Verfahren, bei dem die Harzklebschicht AH erwärmt und verbrannt wird, um das Trägersubstrat BS zu entfernen, sowie ein Verfahren umfasst, bei dem die Harzklebschicht AH einer thermischen Behandlung mit Schwefelsäure unterzogen wird, um zur Entfernung des Trägersubstrats BS organische Komponenten zu oxidieren und zu verdampfen.
  • Durch das Entfernen der Harzklebschicht AH und des Trägersubstrats BS werden die Dünnschicht-Schutzschichten PF1 und PF2 entfernt, welche die seitlichen Oberflächen und die unteren Oberflächen bedecken, und die Dünnschicht-Schutzschicht PF1 verbleibt in einem Bereich um die Nitrid-Halbleiterschicht 2 herum auf dem Trägersubstrat 10. Die Dünnschicht-Schutzschicht PF1 kann belassen werden, wie sie ist, in dem Fall jedoch, in dem diese entfernt wird, wird ein Verfahren beispielhaft dargelegt, bei dem die Dünnschicht-Schutzschicht PF1 in ein diese Schicht lösendes Lösungsmittel eingetaucht wird.
  • In einem Fall, in dem Siliciumnitrid als Material für die Dünnschicht-Schutzschicht PF1 gewählt wird, kann das Entfernen unter Verwendung einer Lösung auf der Basis von Phosphorsäure, einer wässrigen Lösung, die Fluorwasserstoffsäure enthält, oder dergleichen durchgeführt werden. Es ist anzumerken, dass die in 9 gezeigte Halbleitereinheit 200 einen Fall zeigt, in dem die Dünnschicht-Schutzschicht PF1 auf dem Trägersubstrat 10 in dem Bereich um die Nitrid-Halbleiterschicht 2 herum entfernt ist.
  • Die Dünnschicht-Schutzschichten PF1 und PF2 können vor einem Entfernen des Trägersubstrats BS im siebten Schritt durch eine chemische Behandlung entfernt werden.
  • Bei der Halbleitereinheit 200, die mittels des vorstehend beschriebenen Herstellungsverfahrens der zweiten Ausführungsform hergestellt wird, kann die Entstehung von Rissen aufgrund der in der Nitrid-Halbleiterschicht 2 enthaltenen inneren Spannungen unterbunden werden, auch wenn das Substrat 1 zum Aufwachsen entfernt wird, da das Substrat 1 zum Aufwachsen in einem Zustand entfernt wird, in dem der Bonding-Bereich zwischen der Nitrid-Halbleiterschicht 2 und dem Substrat 1 zum Aufwachsen in der Umgebung des Randendbereichs des Substrats, bei dem es sich wahrscheinlich um den Ausgangspunkt für die Risse handelt, durch die Dünnschicht-Schutzschicht PF1 geschützt ist, wie unter Bezugnahme auf 15 beschrieben.
  • Daher können die Nitrid-Halbleiterelemente 11, die auf der Nitrid-Halbleiterschicht 2 angeordnet sind, zu einem heterogenen Substrat mit einer hohen Wärmeabführung verlagert werden, wie beispielsweise zu einem Diamant-Substrat, ohne die Betriebscharakteristika und die Zuverlässigkeit zu beeinträchtigen. Im Ergebnis kann die Halbleitereinheit 200 mit verbesserten Betriebscharakteristika und einer verbesserten Zuverlässigkeit erzielt werden.
  • Durch das Herstellen des Nitrid-Halbleiterelements 11 auf der Nitrid-Halbleiterschicht 2 auf dem Substrat 1 zum Aufwachsen wie bei der zweiten Ausführungsform, kann das Substrat ferner in dem Herstellungsprozess für das Nitrid-Halbleiterelement 11 im Vergleich zu einem Verfahren leicht gehandhabt werden, bei dem die Nitrid-Halbleiterschicht 2 auf das Trägersubstrat 10 verbracht wird und dann das Nitrid-Halbleiterelement 11 gebildet wird.
  • Modifikationsbeispiel
  • Bei der ersten und der zweiten Ausführungsform, die vorstehend beschrieben sind, wird die Nitrid-Halbleiterschicht 2 durch heteroepitaxiales Aufwachsen auf der Hauptoberfläche des Substrats 1 zum Aufwachsen gebildet. Die Nitrid-Halbleiterschicht 2 ist jedoch nicht auf einen Nitrid-Halbleiter beschränkt, der durch das heteroepitaxiale Aufwachsen gebildet wird, und die Nitrid-Halbleiterschicht 2 kann aus einem Nitrid-Halbleiter gebildet werden, der durch homoepitaxiales Aufwachsen gebildet wird.

Claims (10)

  1. Verfahren zur Herstellung eines Halbleitersubstrats, wobei das Verfahren Folgendes umfasst: (a) Herstellen eines epitaxialen Substrats (ES), das durch epitaxiales Aufwachsen einer Nitrid-Halbleiterschicht (2) auf einer ersten Hauptoberfläche eines Substrats (1) zum Aufwachsen gebildet wird, bei dem es sich um ein Nitrid-Halbleitersubstrat handelt, und Herstellen eines ersten Trägersubstrats (BS), Bilden einer Harzklebschicht (AH) zwischen der ersten Hauptoberfläche des Substrats (1) zum Aufwachsen und einer ersten Hauptoberfläche des ersten Trägersubstrats (BS) sowie Bonden des epitaxialen Substrats (ES) an das erste Trägersubstrat (BS); (b) nach dem Schritt (a) Entfernen einer zweiten Hauptoberfläche des Substrats (1) zum Aufwachsen bis zu einer vorgegebenen Dicke, um die Dicke des Substrats (1) zum Aufwachsen zu verringern, wobei sich die zweite Hauptoberfläche des Substrats (1) zum Aufwachsen auf einer Seite befindet, die der ersten Hauptoberfläche des Substrats (1) zum Aufwachsen gegenüberliegt, auf der die Nitrid-Halbleiterschicht (2) ausgebildet ist; (c) nach dem Schritt (b) Bilden einer ersten Dünnschicht-Schutzschicht (PF1) von der zweiten Hauptoberfläche des Substrats (1) zum Aufwachsen mit verringerter Dicke bis zu seitlichen Oberflächen der Harzklebschicht (AH); (d) nach dem Schritt (b) Bilden einer zweiten Dünnschicht-Schutzschicht (PF2) von einer zweiten Hauptoberfläche des ersten Trägersubstrats (BS) bis zu den seitlichen Oberflächen der Harzklebschicht (AH), wobei sich die zweite Hauptoberfläche des ersten Trägersubstrats (BS) auf einer Seite befindet, die der ersten Hauptoberfläche des ersten Trägersubstrats (BS) gegenüberliegt; (e) nach den Schritten (c) und (d) Entfernen des Substrats (1) zum Aufwachsen mit verringerter Dicke und Freilegen der Nitrid-Halbleiterschicht (2); (f) nach dem Schritt (e) Bonden eines zweiten Trägersubstrats (10) auf die Nitrid-Halbleiterschicht (2); und (g) nach dem Schritt (f) Entfernen des ersten Trägersubstrats (BS) und der Harzklebschicht (AH).
  2. Verfahren zur Herstellung eines Halbleitersubstrats nach Anspruch 1, wobei jeder der Schritte (c) und (d) ferner einen Schritt umfasst, bei dem die erste oder die zweite Dünnschicht-Schutzschicht (PF1, PF2) derart hergestellt wird, dass die Schichtherstellungstemperatur zum Zeitpunkt der Herstellung der ersten oder der zweiten Dünnschicht-Schutzschicht (PF1, PF2) niedriger als die Glasübergangstemperatur eines Harzes ist, das die Harzklebschicht (AH) bildet.
  3. Verfahren zur Herstellung eines Halbleitersubstrats nach Anspruch 1 oder 2, wobei jeder der Schritte (c) und (d) ferner einen Schritt umfasst, bei dem die erste oder die zweite Dünnschicht-Schutzschicht (PF1, PF2) durch irgendeines von einem Verfahren für eine atomare Schichtabscheidung, einem Sputter-Verfahren, einem Plasma-CVD-Verfahren und einem katalytischen CVD-Verfahren gebildet wird.
  4. Verfahren zur Herstellung eines Halbleitersubstrats nach Anspruch 3, wobei jeder der Schritte (c) und (d) ferner einen Schritt umfasst, bei dem die erste oder die zweite Dünnschicht-Schutzschicht (PF1, PF2) mit irgendeinem von Siliciumoxid, Siliciumnitrid und Aluminiumoxid gebildet wird.
  5. Verfahren zur Herstellung eines Halbleitersubstrats nach Anspruch 1, wobei der Schritt (b) eine Verringerung der Dicke des Substrats (1) zum Aufwachsen umfasst, um zu bewirken, dass die Dicke des Substrats (1) zum Aufwachsen in einem Bereich von 7 µm oder mehr und von 30 µm oder weniger liegt.
  6. Verfahren zur Herstellung einer Halbleitereinheit, wobei das Verfahren Folgendes umfasst: (a) Herstellen eines epitaxialen Substrats (ES), das durch epitaxiales Aufwachsen einer Nitrid-Halbleiterschicht (2) auf einer ersten Hauptoberfläche eines Substrats (1) zum Aufwachsen gebildet wird, bei dem es sich um ein Nitrid-Halbleitersubstrat handelt, und Bilden eines Nitrid-Halbleiterelements (11) auf der Nitrid-Halbleiterschicht (2); (b) Herstellen eines ersten Trägersubstrats (BS), Bilden einer Harzklebschicht (AH) zwischen der ersten Hauptoberfläche des Substrats (1) zum Aufwachsen und einer ersten Hauptoberfläche des ersten Trägersubstrats (BS), um so das Nitrid-Halbleiterelement (11) einzuschließen, und Bonden des epitaxialen Substrats (ES) an das erste Trägersubstrat (BS); (c) nach dem Schritt (b) Entfernen einer zweiten Hauptoberfläche des Substrats (1) zum Aufwachsen bis zu einer vorgegebenen Dicke, um die Dicke des Substrats (1) zum Aufwachsen zu verringern, wobei sich die zweite Hauptoberfläche des Substrats (1) zum Aufwachsen auf einer Seite befindet, die der ersten Hauptoberfläche des Substrats (1) zum Aufwachsen gegenüberliegt, auf der das Nitrid-Halbleiterelement (11) ausgebildet ist; (d) nach dem Schritt (c) Bilden einer ersten Dünnschicht-Schutzschicht (PF1) von der zweiten Hauptoberfläche des Substrats (1) zum Aufwachsen mit verringerter Dicke bis zu seitlichen Oberflächen der Harzklebschicht (AH); (e) nach dem Schritt (c) Bilden einer zweiten Dünnschicht-Schutzschicht (PF2) von einer zweiten Hauptoberfläche des ersten Trägersubstrats (BS) bis zu den seitlichen Oberflächen der Harzklebschicht (AH), wobei sich die zweite Hauptoberfläche des ersten Trägersubstrats (BS) auf einer Seite befindet, die der ersten Hauptoberfläche des ersten Trägersubstrats (BS) gegenüberliegt; (f) nach den Schritten (d) und (e) Entfernen des Substrats (1) zum Aufwachsen mit verringerter Dicke und Freilegen der Nitrid-Halbleiterschicht (2); (g) nach dem Schritt (f) Bonden eines zweiten Trägersubstrats (10) auf die Nitrid-Halbleiterschicht (2); und (h) nach dem Schritt (g) Entfernen des ersten Trägersubstrats (BS) und der Harzklebschicht (AH).
  7. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 6, wobei jeder der Schritte (d) und (e) ferner einen Schritt umfasst, bei dem die erste oder die zweite Dünnschicht-Schutzschicht (PF1, PF2) derart hergestellt wird, dass die Schichtherstellungstemperatur zum Zeitpunkt einer Herstellung der ersten oder der zweiten Dünnschicht-Schutzschicht (PF1, PF2) niedriger als die Glasübergangstemperatur eines Harzes ist, das die Harzklebschicht (AH) bildet.
  8. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 6 oder 7, wobei jeder der Schritte (d) und (e) ferner einen Schritt umfasst, bei dem die erste oder die zweite Dünnschicht-Schutzschicht (PF1, PF2) durch irgendeines von einem Verfahren für eine atomare Schichtabscheidung, einem Sputter-Verfahren, einem Plasma-CVD-Verfahren und einem katalytischen CVD-Verfahren gebildet wird.
  9. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 8, wobei jeder der Schritte (d) und (e) ferner einen Schritt umfasst, bei dem die erste oder die zweite Dünnschicht-Schutzschicht (PF1, PF2) mit irgendeinem von Siliciumoxid, Siliciumnitrid und Aluminiumoxid gebildet wird.
  10. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 6, wobei der Schritt (c) eine Verringerung der Dicke des Substrats (1) zum Aufwachsen umfasst, um zu bewirken, dass die Dicke des Substrats (1) zum Aufwachsen in einem Bereich von 7 µm oder mehr und von 30 µm oder weniger liegt.
DE112019007354.0T 2019-05-23 2019-05-23 Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit Active DE112019007354B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/020424 WO2020235074A1 (ja) 2019-05-23 2019-05-23 半導体基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112019007354T5 DE112019007354T5 (de) 2022-02-10
DE112019007354B4 true DE112019007354B4 (de) 2023-08-03

Family

ID=73458972

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019007354.0T Active DE112019007354B4 (de) 2019-05-23 2019-05-23 Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit

Country Status (5)

Country Link
US (1) US11961765B2 (de)
JP (1) JP7186872B2 (de)
CN (1) CN113841223B (de)
DE (1) DE112019007354B4 (de)
WO (1) WO2020235074A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961765B2 (en) * 2019-05-23 2024-04-16 Mitsubishi Electric Corporation Method for manufacturing a semiconductor substrate and device by bonding an epitaxial substrate to a first support substrate, forming a first and second protective thin film layer, and exposing and bonding a nitride semiconductor layer to a second support substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268183A (ja) 1993-03-15 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
US8765578B2 (en) 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
JP2019153603A (ja) 2016-07-19 2019-09-12 三菱電機株式会社 半導体基板及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647176B2 (ja) * 1996-12-27 2005-05-11 キヤノン株式会社 半導体基材及び太陽電池の製造方法及びその製造装置
KR100357116B1 (ko) * 2000-05-01 2002-10-19 엘지전자 주식회사 질화물 반도체막 성장 방법
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP4845299B2 (ja) * 2001-03-09 2011-12-28 富士通セミコンダクター株式会社 半導体装置の製造方法
TW473928B (en) * 2001-03-22 2002-01-21 Cyntec Co Ltd Method for manufacturing via plug
JP4749584B2 (ja) * 2001-03-30 2011-08-17 株式会社豊田中央研究所 半導体基板の製造方法
JP3528814B2 (ja) * 2001-05-02 2004-05-24 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
JP3823775B2 (ja) * 2001-08-07 2006-09-20 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP4486435B2 (ja) * 2003-08-06 2010-06-23 パナソニック株式会社 Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液
JP4489408B2 (ja) * 2003-11-07 2010-06-23 チュンワ ピクチャー チューブズ、リミテッド ゲート端子とリード線を保護する装置及びその方法
US7442644B2 (en) * 2004-07-21 2008-10-28 Nichia Corporation Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same
JP4799041B2 (ja) * 2005-04-28 2011-10-19 三洋電機株式会社 窒化物系半導体素子の製造方法
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
JP5333479B2 (ja) * 2011-02-15 2013-11-06 住友電気工業株式会社 半導体デバイスの製造方法
KR101207412B1 (ko) * 2011-06-20 2012-12-04 삼성코닝정밀소재 주식회사 질화갈륨 기판 및 그 제조방법
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
DE112016001023T5 (de) * 2015-03-04 2017-11-30 Mtec Corporation Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
JP6660156B2 (ja) * 2015-11-13 2020-03-04 日東電工株式会社 積層体および合同体・半導体装置の製造方法
JP6783063B2 (ja) * 2016-03-17 2020-11-11 株式会社サイオクス 窒化物半導体テンプレートおよび窒化物半導体積層物
JP6735588B2 (ja) * 2016-03-30 2020-08-05 株式会社サイオクス 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法
CN107946186A (zh) * 2017-11-01 2018-04-20 中国电子科技集团公司第五十五研究所 一种金刚石基GaN‑HEMTs制备方法
CN108922849B (zh) * 2018-07-13 2019-07-12 苏州汉骅半导体有限公司 半导体结构制造方法
CN109256336A (zh) * 2018-09-18 2019-01-22 北京科技大学 一种制备金刚石基衬底氮化镓晶体管的方法
US11961765B2 (en) * 2019-05-23 2024-04-16 Mitsubishi Electric Corporation Method for manufacturing a semiconductor substrate and device by bonding an epitaxial substrate to a first support substrate, forming a first and second protective thin film layer, and exposing and bonding a nitride semiconductor layer to a second support substrate
CN112490116A (zh) * 2020-12-02 2021-03-12 上海芯元基半导体科技有限公司 含Al氮化物半导体结构、器件及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268183A (ja) 1993-03-15 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
US8765578B2 (en) 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
JP2019153603A (ja) 2016-07-19 2019-09-12 三菱電機株式会社 半導体基板及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
EJECKAM, F.: Keeping cool with diamond. In: Compound Semiconductor, Vol. 20, 2014, S. 41-46
FRANCIS, D. [et al.]: Formation and characterization of 4-inch GaN-on-diamond substrates. In: Diamond & Related Materials, Vol. 19, 2010, S. 229 - 233
KUZUHARA, M. [et al.]: AlGaN/GaN Heterojunction FETs for High Power Applications. In: The Journal of the Institute of Electronics, Information and Communication Engineers C, Vol. J86-C, 2003, No. 4, S. 396 - 403

Also Published As

Publication number Publication date
US20220230920A1 (en) 2022-07-21
CN113841223A (zh) 2021-12-24
WO2020235074A1 (ja) 2020-11-26
CN113841223B (zh) 2024-02-06
DE112019007354T5 (de) 2022-02-10
JPWO2020235074A1 (ja) 2021-10-21
JP7186872B2 (ja) 2022-12-09
US11961765B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
DE69906491T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiCOI-STRUKTUR
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102019116743A1 (de) Substrate für Gruppe-III-Nitrid-Epitaxie
DE102009051520A1 (de) Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
WO2009095173A1 (de) Verfahren zur herstellung einer halbleiterstruktur
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102016114949A1 (de) Verfahren zur Herstellung einer Wafer-Vorlage
DE112019002977T5 (de) Verfahren zur herstellung eines gan-schichtsubstrats
DE112019007477T5 (de) Halbleitereinheit und herstelungsverfahren für eine halbleitereinheit
DE112019007354B4 (de) Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit
DE112010001477B4 (de) Verfahren zum Anpassen des Gitterparameters einer Keimschicht aus verspanntem Material
DE102012209706B4 (de) Verfahren zur Herstellung von zwei Bauelement-Wafern aus einem einzelnen Basissubstrat durch Anwendung eines gesteuerten Abspaltprozesses
DE102010017600B4 (de) Diamant-SOI mit dünner Siliziumnitridschicht
WO2014048991A2 (de) Optoelektronisches bauelement mit einer schichtstruktur
DE112015002906T5 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE202022101103U1 (de) Verbundhalbleiter-Schichtstruktur
US20080296616A1 (en) Gallium nitride-on-silicon nanoscale patterned interface
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
US20080280426A1 (en) Gallium nitride-on-silicon interface
DE112019006310T5 (de) Verfahren zur herstellung eines freistehenden polykristallinen diamantsubstrats
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
US11295950B2 (en) Structure comprising single-crystal semiconductor islands and process for making such a structure

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division