KR101207412B1 - 질화갈륨 기판 및 그 제조방법 - Google Patents

질화갈륨 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101207412B1
KR101207412B1 KR1020110059586A KR20110059586A KR101207412B1 KR 101207412 B1 KR101207412 B1 KR 101207412B1 KR 1020110059586 A KR1020110059586 A KR 1020110059586A KR 20110059586 A KR20110059586 A KR 20110059586A KR 101207412 B1 KR101207412 B1 KR 101207412B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
thin film
metal thin
substrate
protective layer
Prior art date
Application number
KR1020110059586A
Other languages
English (en)
Inventor
김동현
박현종
최준성
이원조
배준영
이동욱
신성환
박철민
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110059586A priority Critical patent/KR101207412B1/ko
Application granted granted Critical
Publication of KR101207412B1 publication Critical patent/KR101207412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers

Abstract

본 발명은 질화갈륨 기판에 관한 것으로, 더욱 구체적으로는 베이스 기판 상에 금속 박막을 증착하여 질화갈륨 기판의 크랙과 휨을 방지하는 질화갈륨 기판 및 그 제조방법에 관한 것이다.
이를 위해 본 발명은 베이스 기판을 준비하는 과정과, 상기 베이스 기판 상에 금속 박막을 패터닝하는 증착 과정 및, 상기 베이스 기판과 증착된 상기 금속 박막 상에 질화갈륨을 성장시키는 기판 성장 과정을 포함한다.
따라서 본 발명은 질화갈륨 기판의 휨 현상과 크랙으로 인한 파괴현상을 방지할 수 있다

Description

질화갈륨 기판 및 그 제조방법{GaN SUBSTRATE AND METHOD FOR MAUFACTURING THE SAME}
본 발명은 질화갈륨 기판에 관한 것으로, 더욱 구체적으로는 베이스 기판 상에 금속 박막을 증착하여 질화갈륨 기판의 크랙과 휨을 방지하는 질화갈륨 기판 및 그 제조방법에 관한 것이다.
최근 들어, 고효율의 단파장 광소자 및 전력 전자소자에 대한 수요가 늘어남에 따라, 이러한 용도에 적합한 것으로 알려져 있는 질화갈륨(GaN)계열의 화합물 반도체에 대한 연구가 활발히 진행되고 있다.
일반적으로, 질화갈륨은 넓고, 원자간의 상호결합력이 크며, 높은 열전도성으로 인해 광 소자와 고온 및 고전력 소자로서 이상적인 특성을 갖고 있다.
특히, 청색/녹색 및 청자색, 자외선 계열의 단파장 광소자 이외에 옐로우 포스퍼를 첨가하여 백생광을 만들 수 있을 뿐 아니라, 열특성이 우수한 전자소자도 개발됨에 따라 이 분야에 대한 관심의 폭이 날로 증대되고 있다.
이런 질화갈륨 계열의 광소자는 사파이어 기판에서 제조되어 왔는데 질화갈륨과 사파이어 가판 사이에는 격자 상수 및 열 팽창 계수의 차이가 존재하여, 제조된 광소자에는 고밀도의 결정성 결함이 발생되고, 소자의 광특성을 저하시키는 요인이 되었다.
도 1은 종래의 질화갈륨 기판 제조 공정(100)을 보여주는 공정 순서도이다.
도 1을 참조하면 종래의 질화갈륨(GaN) 기판 제조공정(S100)은 사파이어(Sapphire) 기판(111)을 준비하는 과정(S110)과, 사파이어 기판(111) 상에 시드(Seed) 질화갈륨 기판(121)을 성장시키는 과정(S120)과, 사파이어 기판(111)과 성장된 시드 질화갈륨 기판(121)을 레이저 조사로 분리하는 과정(S130) 및, 분리된 시드 질화갈륨 기판(121)에 질화갈륨 기판(141)을 재성장(Re-growth)하는 과정(S140)을 포함한다.
도 2는 도 1의 종래의 질화갈륨 기판 제조 공정(100)의 문제점을 보여주는 단면 예시도이다.
도 1 및 도 2의 동일 부재에 대해서는 동일한 도면 번호를 기재한다.
도 2를 참조하여 종래의 질화갈륨 기판 제조공정(S100)에서 발생하는 문제점을 설명하면 다음과 같다.
도 2a를 참조하면, 사파이어 기판(111)에 질화갈륨(GaN)이 증착되어 성장됨을 알 수 있다.
도 2b를 참조하면, 성장된 시드 질화갈륨 기판(121)과 사파이어 기판(111)과의 열팽창 차이로 인해 크랙들(a, b)이 발생한다.
도 2c를 참조하면, 사파이어 기판(111)에서 레이저 분리된 시드 질화갈륨 기판(121)은 휨이 발생하게 된다.
따라서 도 2를 참조하면 시드 질화갈륨 기판(121)은 성장 후 냉각 시, 사파이어 기판(111)에 인장 스트레스(Tensile stress)를, 시드 질화갈륨 기판(121)에 압축 스트레스(Compressive stress)를 발생시켜, 이로 인해 도 2b와 같이 레이저 분리 전(S120) 각각의 기판(111, 121)에 크랙들(a, b)과 도 2c와 같이 분리 후(S130)에는 시드 질화갈륨 기판(121)에 휨을 발생시켜 제품의 불량을 초래하게 된다는 문제점이 있었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 특히 질화갈륨 기판의 휨과 크랙을 방지하고 결정성의 향상하기 위한 질화갈륨 기판 및 그 제조방법을 제공하는 것이다.
이를 위해 본 발명에 따르는 질화갈륨 기판 제조방법은, 베이스 기판을 준비하는 과정과, 상기 베이스 기판 상에 금속 박막을 패터닝하는 증착 과정 및, 상기 베이스 기판과 증착된 상기 금속 박막 상에 질화갈륨을 성장시키는 기판 성장 과정을 포함한다.
바람직하게, 상기 증착 과정과 상기 성장 과정 사이에는 상기 베이스 기판 상에 증착된 상기 금속 박막의 고온붕괴 방지를 위한 보호층 성장 과정을 더 포함한다.
바람직하게, 상기 보호층은 질화갈륨(GaN)으로 성장시킨다.
바람직하게, 상기 보호층 성장 과정은 200°C 에서 300°C의 온도로 유지시킨다.
바람직하게, 상기 보호층은 50㎛이하의 두께로 성장시킨다.
바람직하게, 상기 금속 박막은 상기 베이스 기판 상에 원형 띠형태로 증착시킨다.
바람직하게, 상기 금속은 금(Au) 또는 은(Ag)이다.
바람직하게, 상기 베이스 기판은 사파이어 웨이퍼(Sapphire wafer)이다.
바람직하게, 상기 기판 성장 과정은 995°C의 온도를 유지시킨다.
이를 위해 본 발명에 따르는 질화갈륨 기판은, 베이스 기판과, 상기 베이스 기판 상에 원형 띠형상으로 증착되는 금속 박막 패턴 및, 상기 금속 박막 패턴이 증착된 상기 베이스 기판 상에서 성장하는 질화갈륨기판을 포함한다.
바람직하게, 상기 베이스 기판은사파이어 웨이퍼이다.
바람직하게, 상기 질화갈륨 기판은 상기 금속 박막 패턴의 고온 유출을 보호하기 보호층을 더 포함한다.
바람직하게, 상기 보호층은 질화갈륨이 500nm 이하로 성장된다.
바람직하게, 상기 금속은 금 또는 은이다.
본 발명에 따르면, 질화갈륨 성장시 발생하는 휨 현상과 크랙을 방지할 수 있는 효과가 있다.
이로 인해 본 발명에 따르면, 질화갈륨 기판의 불량을 대폭 감소하고 결정성을 향상시켜 질좋은 질화갈륨 기판을 양산할 수 있는 효과도 있다.
도 1은 종래의 질화갈륨 기판 제조 공정(100)을 보여주는 공정 순서도.
도 2는 도 1의 종래의 질화갈륨 기판 제조 공정(100)의 문제점을 보여주는 단면 예시도.
도 3은 본 발명의 실시 예에 따르는 질화갈륨 기판 제조방법(300)을 보여주는 공정 순서도.
도 4는 엘링감도표(Ellingham Diagrams).
도 5는 본 발명의 실시 예에 따르는 금속 박막 영역에서 스트레스 흡수를 보여주기 위한 단면 예시도.
도 6은 본 발명의 실시 예에 따르는 질화갈륨 기판(600)의 구성을 보여주는 단면 예시도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 질화갈륨 기판 및 그 제조방법을 상세히 설명한다.
본 발명의 기본 원리는 베이스 기판 상에 접착력이 낮은 금속 박막 패턴을 증착하여 질화갈륨 기판에 발생하는 휨과 크랙과 같은 스트레스를 방지하는 것이다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 3은 본 발명의 실시 예에 따르는 질화갈륨 기판 제조방법(300)을 보여주는 공정 순서도이다.
도 3을 참조하면 본 발명에 따르는 질화갈륨 기판 제조방법은 베이스 기판(311)을 준비하는 과정(S310)과, 베이스 기판(311) 상에 금속 박막(321)을 패터닝하는 패턴 증착 과정(S320)과, 금속 박막(321)의 고온붕괴 방지 목적으로 보호층(331)을 성장시키는 보호층 성장 과정(S330) 및, 보호층(331) 상에 질화갈륨 기판(341)을 성장시키는 기판 성장 과정(S340)을 포함한다.
도 3과 같이 구성된 본 발명의 실시 예에 따르는 질화갈륨 기판 제조방법(300)을 설명하면 다음과 같다.
우선, 질화갈륨을 성장시키기 위해 사파이어 재질의 베이스 기판(311)을 준비한다(S310).
그 후, 베이스 기판(311) 상에 금속 박막(321)을 증착한다(S320).
여기서 사용되는 금속은 금(Au) 혹은 은(Ag) 등의 접착성이 낮은 금속임이 바람직하다.
금속 박막(321)은 베이스 기판(311)의 중심에서 최대한 멀리 이격되도록 증착되고, 금속 박막(321)이 이루는 패턴의 형상은 수백nm 두께와 약2 mm 폭의 원형 띠형상임이 바람직하다.
이는 금속 박막(321) 패턴을 베이스 기판(311)의 중심에서 최대한 멀리 이격되도록 증착하는 것은 질화갈륨 기판(341)의 실 사용 면적을 최대한 넓히기 위함이다.
다음으로 베이스 기판(311) 상에 보호층(331)을 성장 시킨다(S330).
즉, 보호층(331)은 성장로에 삽입된 베이스 기판(311) 상에 질화갈륨층을 50㎛ 이하의 두께로 성장시킨다.
이 때, 베이스 기판(311) 상에 증착된 금속 박막(321)은 보호층(331)에 의해 덮히게 된다.
왜냐하면 보호층(331)은 금속 박막(321)이 고온에서 액체화(Solid-state dewettng)되어 외부로 유출되는 현상을 방지하기 위해서 이다.
도 4는 엘링감도표(Ellingham Diagrams)로서, 표준자유에너지 변화를 온도에 따라 나타낸 표이다.
도 4를 참조하면 금과 은은 200-300°C에서 안정된 상태(c)를 보인다.
따라서 본 발명의 실시 예에서는 금속 박막(321)을 금 또는 은으로 사용하였고, 이 금속들은 200-300°C의 온도에서는 액체화되어 파티클을 형성하지 않는다.
이러한 이유로 보호층(331)은 200-300°C에서 성장되는 것이 바람직하다.
그 후, 성장된 보호층(331)에 질화갈륨 기판(341)을 성장시킨다(S340).
이 때 보호층(331)은 금속 박막(321)을 덮어 액체화될 경우에도 외부 유출이 방지되기 때문에, 질화갈륨 기판(341)은 정상 성장온도인 995°C에서 성장시킨다.
그 후, 온도의 상승 및 냉각 시, 증착된 금속 박막(321) 영역에서는 베이스 기판(311)과 질화갈륨 기판(341)에서 발생하는 스트레스를 흡수하여 자발적 분리가 발생한다.
도 5는 본 발명의 실시 예에 따르는 질화갈륨 기판 제조방법에서 금속 박막으로 패턴된 영역(d) 영역에서 발생하는 스트레스의 흡수를 보여주기 위한 단면 예시도이다.
도 5를 참조하면 본 발명에 따르는 금속 박막으로 패턴된 영역(d) 영역에서 발생하는 스트레스의 흡수는 다음과 같다.
우선, 냉각 시에 발생하는 열 스트레스(Thermal stress) 및 열 압력 에너지(Thermal strain energy)가 금속 박막으로 패턴된 영역(d)으로 유도된다.
금속 박막으로 패턴된 영역(d)에서는 고온에 의해 액체화된 금속 박막의 파티클로 인해 국부적 좌굴현상(Buckling)이 발생하게 된다.
그 후, 금속 박막으로 패턴된 영역(d)의 좌우 양끝단(e, f)에는 크랙현상이 발생하여 열 스트레스 및 열 압력 에너지가 제거된다.
이를 좀 더 자세히 설명하면 다음과 같다.
우선 좌굴현상 발생 시 휘어진 질화갈륨 기판(341)은 국부적으로 인장 스트레스(Tensile Stress)가 형성되고, 특히 좌굴현상이 시작되는 지점에서는 큰 스트레스 집중(Stress concentration) 현상이 발생하여 의도적인 크랙을 발생시킬 수 있게 된다.
이와 같이 발생된 크랙은 좌굴현상이 발생한 인장 스트레스 영역에서만 진전되고, 이러한 크랙 진전은 질화갈륨 기판(341)과 베이스 기판(311)에서 발생된 열 스트레스 및 열 압축 에너지를 소멸시키는 역할을 하게 되어 실 사용영역은 스트레스 프리(Stress-free) 영역이 된다.
즉 종래의 질화갈륨 기판 성장 시 문제점인 기판의 휨 현상과 크랙으로 인한 파괴현상을 방지할 수 있다
도 6은 본 발명의 실시 예에 따르는 질화갈륨 기판(600)의 구성을 보여주는 단면 예시도이다.
도 6은 참조하여 본 발명의 실시 예에 따르는 질화갈륨 기판(600)은 베이스 기판(610)과, 베이스 기판(610) 상에 원형 띠형상으로 증착되는 금속 박막 패턴과(620), 금속 박막 패턴(620)이 증착된 베이스 기판(610) 상에서 성장된 보호층(630), 및 보호층(630)에서 성장된 질화갈륨 층(640)을 포함한다.
도 6과 같이 구성되는 본 발명의 실시 예에 따르는 질화갈륨 기판(600)의 구성을 자세히 설명하면 다음과 같다.
우선, 질화갈륨의 성장을 위한 사파이어 재질의 베이스 기판(610)이 최하단에 위치한다.
베이스 기판(610) 상에는 금속 박막 패턴(620)이 증착된다.
바람직하게 금속 박막 패턴(620)에 사용되는 금속은 금(Au) 혹은 은(Ag)과 같은 접착성이 낮은 금속이고, 이 금속들은 200-300°C의 온도에서는 액체화되어 파티클을 형성하지 않는다.
금속 박막 패턴(620)은 베이스 기판(610)의 중심에서 최대한 멀리 이격되도록 증착된다.
여기서 금속 박막 패턴(620)을 베이스 기판(610)의 중심에서 최대한 멀리 이격되도록 증착하는 것은 질화갈륨 층(640)의 실사용 단면적을 최대한 넓이도록 하기 위함이다.
또한 금속 박막 패턴(620)은 수백nm 두께와 약 2mm 폭의 원형 띠형상으로 증착된다.
다음으로 베이스 기판(610) 상에 보호층(630)이 구성된다.
여기서 보호층(630)은 질화갈륨을 50㎛이하의 두께로 금속 박막 패턴(620)이 증착된 베이스 기판(610) 상에 구성된다.
보호층(630)은 금속 박막 패턴(620)이 고온에서 액체화(Solid-state dewettng)되어 외부로 유출되는 현상을 방지하기 위해 구비된다.
그 후, 성장된 보호층(630)에 상에 질화갈륨 층(640)이 성장된다.
이 때 보호층(630)은 금속 박막 패턴(620)을 덮어 외부로 유출되지 않도록 방지하기 때문에 질화갈륨의 정상 성장온도인 995°C에서 질화갈륨 층(640)을 성장시킨다.
그 후, 온도의 상승 및 냉각 시, 증착된 금속 박막 패턴(620) 영역에서는 베이스 기판(610)과 질화갈륨 층(640)에서 발생하는 스트레스를 흡수하여 자발적 분리가 발생한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위 뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다
600 : 질화갈륨 기판 610 : 베이스 기판
620 : 금속 박막 패턴 630 : 보호층
640 : 질화갈륨 층

Claims (14)

  1. 베이스 기판을 준비하는 과정과;
    상기 베이스 기판 상에 상기 베이스 기판의 원점과 동일한 원점을 갖는 원형 띠 형태로 금 또는 은 중 어느 하나로 이루어진 금속 박막을 패터닝하는 증착 과정 ;
    상기 금속 박막이 열에 의해 액체화되어 외부로 유출되는 현상을 방지하기 위해 질화갈륨으로 이루어진 보호층을 성장시키되, 상기 베이스 기판과 증착된 상기 금속 박막 상에 상기 금속 박막이 노출되지 않도록 상기 보호층을 성장시키는 보호층 성장 과정; 및
    상기 보호층 상에 질화갈륨층을 성장시키는 기판 성장 과정을 포함하되,
    상기 질화갈륨층은 냉각 시 상기 금속 박막으로부터 발생되는 크랙에 의해 상기 금속 박막을 분리 경계막으로 하여 자동 분리되는 것을 특징으로 하는 질화갈륨 기판 제조방법.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서, 상기 보호층 성장 과정은
    200°C 내지 300°C의 온도로 유지시키는 것을 특징으로 하는 질화갈륨 기판 제조방법.
  5. 제1 항에 있어서, 상기 보호층은
    50㎛이하의 두께로 성장시키는 것을 특징으로 하는 질화갈륨 기판 제조방법.
  6. 삭제
  7. 삭제
  8. 제1 항에 있어서, 상기 베이스 기판은
    사파이어 웨이퍼(Sapphire wafer)인 것을 특징으로 하는 질화갈륨 기판 제조방법.
  9. 제1 항에 있어서, 상기 기판 성장 과정은
    995°C의 온도를 유지시키는 것을 특징으로 하는 질화갈륨 기판 제조방법.
  10. 베이스 기판,
    상기 베이스 기판 상에 형성되되, 상기 베이스 기판의 원점과 동일한 원점을 갖는 원형 띠 형태로 금 또는 은 중 어느 하나로 형성되는 금속 박막 패턴;
    상기 금속 박막 패턴 상에, 상기 금속 박막 패턴이 열에 의해 액체화되어 외부로 유출되는 현상을 방지하기 위해 질화갈륨으로 이루어지며, 상기 금속 박막 패턴이 노출되지 않도록 형성되는 보호층; 및
    상기 보호층 상에 형성되는 질화갈륨층을 포함하되,
    상기 질화갈륨층은 냉각 시 상기 금속 박막 패턴으로부터 발생되는 크랙에 의해 상기 금속 박막 패턴을 분리 경계막으로 하여 자동 분리되는 것을 특징으로 하는 질화갈륨 기판.
  11. 제 10항에 있어서, 상기 베이스 기판은
    사파이어 웨이퍼인 것을 특징으로 하는 질화갈륨 기판.
  12. 삭제
  13. 제 10항에 있어서, 상기 보호층은
    질화갈륨이 500㎚ 이하로 성장된 것을 특징으로 하는 질화갈륨 기판.

  14. 삭제
KR1020110059586A 2011-06-20 2011-06-20 질화갈륨 기판 및 그 제조방법 KR101207412B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110059586A KR101207412B1 (ko) 2011-06-20 2011-06-20 질화갈륨 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110059586A KR101207412B1 (ko) 2011-06-20 2011-06-20 질화갈륨 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101207412B1 true KR101207412B1 (ko) 2012-12-04

Family

ID=47906731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110059586A KR101207412B1 (ko) 2011-06-20 2011-06-20 질화갈륨 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101207412B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113841223A (zh) * 2019-05-23 2021-12-24 三菱电机株式会社 半导体基板的制造方法和半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法
JP2004331453A (ja) * 2003-05-08 2004-11-25 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物結晶およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法
JP2004331453A (ja) * 2003-05-08 2004-11-25 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物結晶およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113841223A (zh) * 2019-05-23 2021-12-24 三菱电机株式会社 半导体基板的制造方法和半导体装置的制造方法
CN113841223B (zh) * 2019-05-23 2024-02-06 三菱电机株式会社 半导体基板的制造方法和半导体装置的制造方法

Similar Documents

Publication Publication Date Title
JP6425835B2 (ja) ダイヤモンド−半導体複合基板を製造する方法
TWI550690B (zh) A single crystal substrate having a multilayer film, a manufacturing method of a single crystal substrate having a multilayer film, and an element manufacturing method
JP2018087128A (ja) 窒化物半導体層の成長方法
JP5732684B2 (ja) 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
JP2010056458A (ja) 発光素子の製造方法
JP2006179898A (ja) 窒化ガリウム半導体及びその製造方法
JP6753703B2 (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
KR102015914B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
JP2015018960A (ja) 半導体装置の製造方法
KR20090115826A (ko) 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법
KR101652919B1 (ko) 금속 확산 방지 보호층을 구비한 복합기판
KR101207412B1 (ko) 질화갈륨 기판 및 그 제조방법
JP2011168481A (ja) 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
US20130029472A1 (en) GaN BONDED SUBSTRATE AND METHOD OF MANUFACTURING GaN BONDED SUBSTRATE
KR101157426B1 (ko) 질화갈륨 성장용 베이스 기판, 베이스 기판 제조 방법 및질화갈륨 성장 방법
JPWO2012111616A1 (ja) 保護膜付複合基板、および半導体デバイスの製造方法
KR100523973B1 (ko) 질화갈륨 기판 제조방법
JP2010251743A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP2013256440A (ja) 窒化ガリウム基板の製造方法及び該製造方法により製造された窒化ガリウム基板
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
KR101186232B1 (ko) 프리-스탠딩 질화갈륨 기판 제조방법
KR20120131292A (ko) 발광소자의 제조방법
KR20130078984A (ko) 질화갈륨 기판 제조방법
CN105304471B (zh) 一种使用碳球在氮化镓内部制作孔隙层的方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee