JP2024509679A - 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法 - Google Patents

炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法 Download PDF

Info

Publication number
JP2024509679A
JP2024509679A JP2023545283A JP2023545283A JP2024509679A JP 2024509679 A JP2024509679 A JP 2024509679A JP 2023545283 A JP2023545283 A JP 2023545283A JP 2023545283 A JP2023545283 A JP 2023545283A JP 2024509679 A JP2024509679 A JP 2024509679A
Authority
JP
Japan
Prior art keywords
layer
intermediate layer
silicon carbide
manufacturing
temporary substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023545283A
Other languages
English (en)
Inventor
ヒューゴ ビアード，
グウェルタズ ゴーダン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2024509679A publication Critical patent/JP2024509679A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、半導体構造体を製造する方法であって、ａ）炭化ケイ素の熱膨張係数に近い熱膨張係数を有する材料の仮基板を設けるステップと、ｂ）この仮基板の前面に、グラファイトの中間層を形成するステップと、ｃ）この中間層に、厚さが１０ミクロン～２００ミクロンの範囲にある、多結晶炭化ケイ素の支持層を堆積させるステップと、ｄ）直接に又は追加層を介して、単結晶炭化ケイ素の有用層を支持層に転写して、複合構造体を形成するステップであって、当該転写が、分子付着接合を実施するステップと、ｅ）この有用層に活性層を形成するステップと、ｆ）活性層、有用層、及び支持層を含む半導体構造体を形成すると共に、仮基板を形成するための、中間層の境界面における又は中間層における除去ステップとを含む方法に関する。本発明はさらに、この方法の中間ステップにおいて得られる複合構造体に関する。【選択図】 図２ｄ

Description

本発明は、超小型電子構成部品用の半導体材料の分野に関する。特に、本発明は、電子構成部品を含むか、又は電子構成部品を収容することを目的とする、高品質の単結晶炭化ケイ素から作られる活性層を含む半導体構造体を製造する方法に関し、前記活性層は、多結晶炭化ケイ素から作られる支持層に配置される。本発明はさらに、前記方法において得られる中間複合構造体に関する。
炭化ケイ素（ＳｉＣ）半導体材料は、エネルギー処理能力を高めることができるので、近年、この炭化ケイ素への関心が著しく高まってきている。特に電気自動車など、電子技術の成長領域での要望を満たすよう、革新的なパワーデバイスを製造するのに、ますます広くＳｉＣが使用されている。
単結晶炭化ケイ素を基にしたパワーデバイス及び統合電力供給システムは、その従来のケイ素同等物よりもはるかに高い電力密度を、相対的に小さい活性領域寸法で管理することができる。ＳｉＣでのパワーデバイスの寸法をさらに制限するためには、横方向の構成部品ではなく、縦方向の構成部品を製造することが有利である。このためには、構成部品の組立体の前面に配置された電極と、後面に配置された電極との間の垂直電気伝導が、前記組立体によって許容されなければならない。
しかしながら、マイクロエレクトロニクス産業向けの単結晶ＳｉＣから作られるバルク基板は、依然として高価であり、大きいサイズのものを調達するのが困難である。さらに、バルク基板上で製造される場合、電子構成部品の組立体は、垂直方向の電気抵抗率を低減するため、及び／又は空間及び小型化の仕様を満たすために、基板の後面を通常は約１００ミクロンほどに薄くする必要がある場合が多い。
したがって、典型的には、比較的低コストの支持基板上に単結晶ＳｉＣから作られる薄層を含み、電子構成部品を形成するのにこの薄層が使用される、複合構造体を製造するためには、薄層を転写する解決策を使用することが有利である。よく知られた薄層転写の解決策は、軽イオン注入とダイレクトボンディングによる組立てとに基づくＳｍａｒｔ Ｃｕｔ（商標）法である。このような方法により、たとえば、多結晶ＳｉＣ（ｐ－ＳｉＣ）から作られる支持基板に直接接触させて、単結晶ＳｉＣ（ｃ－ＳｉＣ）から作られるドナー基板から得られ、垂直方向の電気伝導を可能にする、ｃ－ＳｉＣから作られる薄層を含む複合構造体を製造することが可能になる。支持基板は、構成部品の形成と両立できるのに十分な厚さがなければならず、最終的には薄くされて、集積化される準備が整った電子構成部品の組立体を得る。前記支持基板の品質が相対的に低い場合でも、薄型化ステップ及び材料の損失は、依然として、排除されるのが好ましいコスト要因である。
米国特許第８４３６３６３号の文書も知られており、この文書には、金属支持基板上に配置された、ｃ－ＳｉＣから作られる薄層を含む複合構造体を製造する方法が記載されており、この熱膨張係数は、その薄層の熱膨張係数と一致する。この製造方法は、以下のステップ、すなわち、
ｃ－ＳｉＣから作られるドナー基板に、埋め込み脆弱面を形成し、前記埋め込み脆弱面とドナー基板の前面との間に薄層を画定するステップと、
たとえばタングステン又はモリブデンから作られる金属層を、ドナー基板の前面に堆積させて、補強材の役割を果たすのに十分に厚い支持基板を形成するステップと、
埋め込み脆弱面に沿って分離して、一方では、金属支持基板とｃ－ＳｉＣから作られる薄層とを含む複合構造体を形成し、他方では、ｃ－ＳｉＣから作られるドナー基板の残り部分を形成するステップと
を含む。
この手法の欠点は、金属支持基板が、電子構成部品を生産するためのラインに必ずしも適合するとは限らないことである。支持基板はさらに、用途に応じて薄くしなければならない場合がある。
本発明は、従来技術の解決策への代替解決策に関し、前述の欠点の全部又は一部を克服することを目的とする。特に、本発明は、多結晶炭化ケイ素から作られる支持層に配置された、高品質の単結晶炭化ケイ素から作られる活性層上及び／又は活性層内に製造される電子構成部品用、有利には垂直構成部品用の半導体構造体を製造する方法に関する。本発明はさらに、前記製造方法の中間ステップにおいて得られる複合構造体に関する。
本発明は、半導体構造体を製造する方法であって、
ａ）熱膨張係数が３．５×１０－６／℃～５×１０－６／℃の範囲にある材料から作られる仮基板を設けるステップと、
ｂ）この仮基板の前面に、グラファイトから作られる中間層を形成するステップと、
ｃ）この中間層に、厚さが１０ミクロン～２００ミクロンの範囲にある、多結晶炭化ケイ素から作られる支持層を堆積させるステップと、
ｄ）直接に又は追加層を介して、単結晶炭化ケイ素から作られる有用層を支持層に転写して、複合構造体を形成するステップであって、前記転写が、分子付着接合を実施するステップと、
ｅ）この有用層に活性層を形成するステップと、
ｆ）一方では、活性層、有用層、及び支持層を含む半導体構造体を得て、他方では、仮基板を得るための、中間層の境界面における、又は中間層における除去ステップと
を含む方法に関する。
本発明のさらに有利で非限定的な特徴によれば、個別に又は技術的に実現可能な任意の組合せによってまとめると、以下の通りである。
中間層の厚さは、１ミクロン～１００ミクロンの範囲にある。
中間層のグラファイトの平均粒度は、１ミクロン～５０ミクロンの範囲にある。
中間層のグラファイトの多孔率は、６％～１７％の範囲にある。
中間層のグラファイトの熱膨張係数は、４×１０－６／℃～５×１０－６／℃の範囲にある。
ステップｂ）において、中間層が、仮基板の周辺縁部にも形成され、及び／又は、第２の中間層が、仮基板の後面に形成される。
ステップｃ）において、支持層はさらに、仮基板の周辺縁部に存在する中間層上に、及び／又は仮基板の周辺縁部上に直接堆積される。
転写ステップｄ）は、
単結晶炭化ケイ素から作られるドナー基板に軽量種を注入して、ドナー基板の前面とともに有用層を画定する、埋め込み脆弱面を形成することと、
直接に又は追加層を介して、分子付着接合により、ドナー基板の前面を支持層に組み立てることと、
埋め込み脆弱面に沿って分離して、有用層を支持層に転写することと
を含む。
８００℃～１，２００℃の範囲の温度で熱処理している間に、分離が生じる。
ステップｅ）は、ドープされた単結晶炭化ケイ素から作られる、少なくとも１つの追加層を、有用層にエピタキシャル成長させることを含み、前記追加層は、活性層の全部又は一部を形成する。
ステップｅ）は、活性層内のドーパントを活性化させることを目的として、１，６００℃以上の温度で熱処理することを含む。
この方法は、活性層上及び／又は活性層内に、電子構成部品の全部又は一部を製造するステップｅ’）を含み、ステップｅ’）は、ステップｅ）とステップｆ）の間に配置される。
除去ステップｆ）に先立って、活性層の自由面、又は電子構成部品が存在する場合には、その活性層の自由面、又は電子構成部品の全部若しくは一部の自由面に、取外し可能なハンドルが組み立てられる。
ステップｆ）に関わる除去は、機械的応力を印加した後、中間層の境界面において、又は中間層において亀裂を伝搬させることによって生じる。
ステップｆ）に関わる除去は、中間層の全部又は一部の横方向の化学エッチングを含む。
ステップｆ）に関わる除去は、中間層のグラファイトへの熱損傷を含む。
ステップｆ）に関わる除去は、ダイヤモンドワイヤソーを使用して、中間層のグラファイトを切断することによって生じる。
この方法は、ステップｆ）から作り出される仮基板を再利用するステップを含む。
ステップｃ）は、仮基板の後面に存在する第２の中間層に、多結晶炭化ケイ素から作られる第２の支持層を堆積させることを含み、第２の支持層の厚さは１０ミクロン～２００ミクロンの範囲にある。
ステップｄ）は、直接又は追加層を介して、単結晶炭化ケイ素から作られる第２の有用層を第２の支持層に転写することを含み、前記転写は、分子付着接合を実施する。
ステップｅ）は、第２の有用層に第２の活性層を形成することを含む。
ステップｆ）は、第２の中間層の境界面において、又は第２の中間層において除去して、第２の活性層、第２の有用層、及び第２の支持層を含む別の半導体構造体を得ることを含む。
本発明はさらに、
炭化ケイ素の熱膨張係数に近い熱膨張係数を有する材料から作られる仮基板と、
少なくとも仮基板の前面に配置された、グラファイトから作られる中間層と、
中間層に配置された、厚さが１０ミクロン～２００ミクロンの範囲にある、多結晶炭化ケイ素から作られる支持層と、
支持層に配置された、単結晶炭化ケイ素から作られる有用層と
を含む複合構造体に関する。
本発明のさらに有利で非限定的な特徴によれば、個別に又は技術的に実現可能な任意の組合せでまとめると、以下の通りである。
仮基板は、単結晶炭化ケイ素又は多結晶炭化ケイ素から作られる。
有用層の厚さは、１００ｎｍ～１，５００ｎｍの範囲にある。
本発明のさらなる特徴及び利点は、添付図を参照して、本発明の以下の詳細な説明から明らかになろう。
本発明による製造方法によって製造される、電子構成部品の組立体を示す図である。 本発明による製造方法の各ステップを示す図である。 本発明による製造方法の各ステップを示す図である。 本発明による製造方法の各ステップを示す図である。 本発明による製造方法の各ステップを示す図である。 本発明による製造方法の各ステップを示す図である。 本発明による製造方法の各ステップを示す図である。 本発明による製造方法の各ステップを示す図である。 本発明による製造方法の特定の実施形態の各ステップを示す図である。 本発明による製造方法の特定の実施形態の各ステップを示す図である。 本発明による製造方法の特定の実施形態の各ステップを示す図である。 本発明による製造方法の特定の実施形態の各ステップを示す図である。 本発明による製造方法の転写ステップｄ）を示す図である。 本発明による製造方法の転写ステップｄ）を示す図である。 本発明による製造方法の転写ステップｄ）を示す図である。
各図においては、同じタイプの要素には、同じ参照符号を使用することができる。各図は概略図であり、読みやすくするため、原寸に比例してはいない。特に、ｚ軸線に沿った各層の厚さは、ｘ軸線及びｙ軸線に沿った横寸法に対して原寸に比例してはおらず、互いに対する各層の相対的な厚さは、各図において必ずしも考慮されてはいない。
本発明は、半導体構造体１００（図１）を製造する方法に関する。半導体構造体１００は、少なくとも、複数の超小型電子構成部品を収容することを目的とした層４、３、２のスタックを意味するものと理解され、これはさらに、支持層２によってウエハの形で保持された活性層４上及び／又は活性層４内での集合的製造からもたらされ、パッケージ化される前に、単一化ステップを受ける準備のできた、前記電子構成部品４０を有する層４、３、２のスタックを意味するものと理解される。
この製造方法は、前記構成部品４０の機械的支持体を形成する支持層２を介した垂直電気伝導を必要とする、垂直超小型電子構成部品に適用可能であることが有利である。
この製造方法は、第１に、熱膨張係数が，炭化ケイ素（ＳｉＣ）の熱膨張係数に近く、すなわち３．５×１０－６／℃～５×１０－６／℃（周囲温度と１，０００℃の間）の範囲にある材料から作られ、前面１ａ、後面１ｂ，及び周辺縁部１ｃ（図２ａ）を有する仮基板１を設けるステップａ）を含む。したがって、仮基板１は、結晶品質の低い多結晶又は単結晶のＳｉＣから作られ、この仮基板１の役割は、本質的に機械的なものであることが好ましい。
定められた熱膨張係数の制約条件に適合する他の材料を使用することができる。これらの材料はさらに、非常に高い温度、すなわち、この方法で実行される後続の熱処理を考慮に入れると、ほぼ１，８５０℃までの温度に適合する必要がある。
次いで、この製造方法は、グラファイトから作られる中間層１２を形成するステップｂ）を含む。この中間層１２は、たとえば、樹脂のプラズマ蒸着、イオン噴射、カソードアーク蒸着、レーザグラファイト蒸発、炭化、及び／又は熱分解などによって製造することができる。
以下に支持層２と呼ばれる、多結晶炭化ケイ素（ｐ－ＳｉＣ）から作られる層を堆積させるための優れた種を供給するように、以下に説明するグラファイトのいくつかの物理的特性が選択されることが有利であり、この方法のステップｃ）を参照して、このことを説明する。特に、多結晶構造体を有するグラファイトは、１ミクロン～５０ミクロンの範囲にある粒度、特に平均粒度を有し、すなわち、面１ａ、１ｂの平面において、支持層２について予想される平均粒度と同じオーダーに入る。
平均粒度は、特に、１００ｎｍ以上の粒度の算術平均に対応することに留意されたい。これらの粒度は、たとえば、走査顕微鏡法（ＳＥＭ）、Ｘ線回折（特に、Ｘ線回折信号の半値全幅から）、又は電子後方散乱回折（ＥＢＳＤ）によって測定することができる。
支持層２の粒が小さくなりすぎることはないので、この支持層２の熱伝導性がこのように確保され、さらに、支持層２が堆積するときに粒度が大きくなる場合でも、グラファイトの粒度の範囲が規定されているので、依然として制御された粒度範囲内に収まり、これにより、堆積した支持層２の自由表面での粗さが制限される。
グラファイトの多孔率は６％～１７％の範囲にあり、これは、支持層２の表面粗さを、堆積した後に制御できるようにする限られた範囲である。通常、表面粗さは、１ミクロンＲＭＳ未満、又はさらに１０ｎｍ ＲＭＳ未満に制限されて、支持層２が堆積した後のいかなる平滑化処理をも軽減することができる。
中間層１２の熱膨張係数は、炭化ケイ素の熱膨張係数と一致するように、４×１０－６／℃～５×１０－６／℃（周囲温度と１，０００℃の間）の範囲にあって、高温を伴う処理（続いて、この方法において説明する）をおこなっている間の機械的応力を制限する。
中間層１２を備えた仮基板１は、雰囲気が制御されているとき、すなわち酸素がないとき、１，４５０℃までの範囲の温度に適合する。実際には、空気に曝されると、中間層１２のグラファイトは、低い温度範囲、典型的には４００℃～６００℃において燃焼し始める。グラファイトから作られる中間層１２は、これを完全にカプセル化する保護層によって保護されているので、１，４５０℃を超える非常に高い温度にさえ適合する。
この方法の特定の一実施形態によれば、ステップｂ）はさらに、仮基板１の周辺縁部１ｃに中間層１２を形成することを含む（図３ｂ）。ステップｂ）はさらに、周辺縁部１ｃ上の中間層１２の有無にかかわらず、仮基板１（図３ａ、図３ｂ）の後面１ｂでの、グラファイトから作られる第２の中間層１２’を含むことができる。
この方法の概要をさらに参照すると、多結晶炭化ケイ素（ｐ－ＳｉＣ）から作られる支持層２を、中間層１２に堆積させるステップｃ）が続いて実行される（図２ｃ）。特に、支持層２は、中間層１２に直接堆積され、すなわち、互いに接触している層２と層１２の間には追加層が挿入されない。支持層２はさらに、仮基板１の周辺縁部１ｃに堆積されて、この方法の後続のステップのために中間層１２をカプセル化して保護することが有利である。
この堆積は、およそ１，１００℃～１，４００℃程度の温度で、知られている任意の技法を使用して、特に、化学蒸着（ＣＶＤ）によって実行することができる。たとえば、大気圧ＣＶＤ（ＡＰＣＶＤ）又は低圧ＣＶＤ（ＬＰＣＶＤ）などの熱ＣＶＤ技法を挙げることができ、前駆物質は、メチルシラン、ジメチルジクロロシラン、又はさらにはジクロロシラン＋ｉ－ブタンから選択することができる。たとえば、前駆物質としての四塩化ケイ素及びメタンとともに、プラズマ促進ＣＶＤ（ＰＥＣＶＤ）技法を使用することもでき、プラズマを生成する放電を発生させるのに使用される発生源の周波数は、およそ３．３ＭＨｚ程度であり、より一般には、１０ＫＨｚ～１００ＧＨｚの範囲にあることが好ましい。
堆積に先立って、仮基板１の自由面１ａ、１ｂに潜在的に存在する微粒子、金属、又は有機物の汚染物質の全部又は一部を除去するために、中間層１２が設けられる仮基板１に、従来の洗浄シーケンスを加えることができる。
ｐ－ＳｉＣから作られる支持層２の厚さは、１０ミクロン～２００ミクロンの範囲にある。この厚さは、半導体構造体１００において予想される厚さの仕様に応じて選択される。この構造体１００においては、支持層２は、機械的基板の役割を想定することになり、潜在的に、垂直方向の電気伝導を確実にしなければならないことになる。前述の電気伝導特性（低抵抗率）を保証するには、支持層２が、要求に応じてｎタイプドープ又はｐタイプドープされることが有利である。
これまでに述べた特定の実施形態により、図３ｃに示すように、ステップｃ）の堆積はさらに、第２の支持層２’を形成するために、第２の中間層１２’に実行することができ、及び／又は仮基板１の周辺縁部１ｃに実行することができる。仮基板１の後面１ｂに堆積した第２の支持層２’の役割は、前記基板１の２つの面１ａ、１ｂに、この方法の以下のステップを実行できるようにすることである。
一般に、支持層２（及び、場合によっては第２の支持層２’）が堆積した後、表面処理が実行されて、次の薄層転写ステップを目的として、支持層２の表面粗さ及び／又は構造体の縁部の質を改善する。
およそ０．５ｎｍ ＲＭＳ、好ましくは０．３ｎｍ ＲＭＳ未満の、ｐ－ＳｉＣの表面粗さ（たとえば、２０ミクロン×２０ミクロンの走査での原子間力顕微鏡法（ＡＦＭ）を使用する粗さ測定）を実現するために、従来の化学エッチング（湿式若しくは乾式）、並びに／又は機械粉砕及び／若しくは化学機械研磨の技法を実施することができる。それにもかかわらず、中間層１２のグラファイトの前述の特徴により、加えられる表面処理を制限することが可能になる。
次いで、本発明による製造方法は、単結晶炭化ケイ素（ｃ－ＳｉＣ）から作られる有用層３を、支持層２に直接、又は追加層を介して転写して、複合構造体１０（図２ｄ）を形成するステップｄ）を含む。この転写は、分子付着接合を実施し、その結果、接合境界面５を形成する。有用層３の側部、及び／又は支持層２の側部に追加層が形成されて、前記接合を促進することができる。
有利なことに、またＳｍａｒｔ Ｃｕｔ（商標）法に関連して知られているように、転写ステップｄ）は、
単結晶炭化ケイ素から作られるドナー基板３０に軽量種を注入して、ドナー基板３０の前面３０ａとともに、有用層３を画定する、埋め込み脆弱面３１を形成する（図４ａ）ことと、
直接に又は追加層を介して、分子付着接合により、接合境界面５に沿って、ドナー基板３０の前面３０ａを支持層２に組み立てる（図４ｂ）ことと、
埋め込み脆弱面３１に沿って分離して、有用層３を支持層２に転写する（図４ｃ）ことと
を含む。
軽量種は、水素、ヘリウム、又はこれら２種の共注入であることが好ましく、対象となる有用層３の厚さと一致する、決定された深さでドナー基板３０に注入される（図４ａ）。これらの軽量種は、各図での（ｘ、ｙ）平面に平行な、ドナー基板３０の自由表面３０ａに平行な薄層として分散された微小空洞を、決定された深さ辺りに形成することになる。説明を簡潔にするために、この薄層は、埋め込み脆弱面３１と呼ばれる。
軽量種の注入エネルギーは、決定された深さに達するように選択される。たとえば、水素イオンは、１０ｋｅＶ～２５０ｋｅＶの範囲にあるエネルギーレベルで、５Ｅ１６／ｃｍ２～１Ｅ１７／ｃｍ２の範囲にある照射線量レベルにおいて注入されて、厚さがおよそ１００ｎｍ～１，５００ｎｍ程度の有用層３を画定することになる。イオン注入ステップに先立って、ドナー基板３０の前面３０ａに保護層を堆積させることができることに留意されたい。この保護層は、たとえば、酸化ケイ素又は窒化ケイ素などの材料から構成することができる。この保護層を、次のステップにおいて保持することができ、又は除去することもできる。
ドナー基板３０は、支持層２に、そのそれぞれの前面／自由面において組み立てられ、接合境界面５に沿って、接合されたスタックを形成する（図４ｂ）。それ自体よく知られているように、分子付着接合は、組み立てられた各面間で原子レベルでの接合が確立されるので、接着剤を必要としない。分子付着接合にはいくつかのタイプが存在し、特に、温度、圧力、雰囲気条件、又は表面を接触させる前の処理に関して違いが生じる。組み立てられる表面のプラズマ活性化を事前に実行するかしないかにかかわらず周囲温度で接合すること、原子拡散接合（ＡＤＢ）、表面活性化接合（ＳＡＢ）などを挙げることができる。
組立てステップは、組み立てられる面を接触させる前に、従来の洗浄、表面活性化、又は接合境界面５の質（低い欠陥密度、良好な接着品質）を促進する可能性が高い他の表面処理シーケンスを含むことができる。
すでに述べたように、ドナー基板３０の前面３０ａ及び／又は支持層２の自由面は、たとえば、垂直電気伝導を促進するための、（タングステンなどの）金属層若しくはドープされた（ケイ素などの）半導体層、又は垂直電気伝導を必要としない用途用の（酸化ケイ素、窒化ケイ素などの）絶縁層などの追加層を任意選択で含むことができる。追加層は、特に、組み立てられる面に存在する、残留している粗さ又は表面欠陥を消去することによって、分子付着接合を促進する可能性が高い。この追加層には、接合するのに好都合な１ｎｍ ＲＭＳ未満、又はさらに０．５ｎｍ ＲＭＳ未満の粗さを実現するために、平坦化処理又は平滑化処理を施すことができる。
埋め込み脆弱面３１に沿った分離は、通常、８００℃～１２００℃の範囲にある温度で熱処理を加えることによって生じる（図４ｃ）。このような熱処理により、埋め込み脆弱面３１に空洞及び微小亀裂が生じ、ガス状の形で存在する軽量種によってこれらが加圧されてから、前記脆弱な面３１に沿って破壊が伝搬する。別法として、又は共同して、接合された組立体、特に埋め込み脆弱面３１に機械的応力を印加して、分離につながる破壊の機械的伝搬を伝えるか又は助長することができる。この分離が完了すると、一方では、仮基板１、グラファイトから作られる中間層１２、ｐ－ＳｉＣから作られる支持層２、及びｃ－ＳｉＣから作られる転写された有用層３を含む複合構造体１０が得られ、他方では、ドナー基板の残り３０’が得られる。有用層３の厚さは、典型的には１００ｎｍ～１，５００ｎｍの間にある。有用層３のドーピングのレベルとタイプは、ドナー基板３０の各特性の選択によって規定されるか、又は半導体層をドーピングするための既知の技法によって、続いて調整することができる。
有用層３の自由表面は、通常、分離した後では粗く、たとえば、その粗さは、５ｎｍ～１００ｎｍ ＲＭＳ（ＡＦＭ、２０ミクロン×２０ミクロンでの走査）の範囲にある。洗浄ステップ及び／又は平滑化ステップを加えて、良好な表面仕上げ（典型的には、２０ミクロン×２０ミクロンのＡＦＭ走査での、数オングストロームＲＭＳ未満の粗さ）を復元することができる。
或いは、有用層３の自由表面は、この方法の以下のステップが、この粗さを許容するときには、分離されたときに粗いままとすることができる。
仮基板１の後面１ｂに配置された第２の中間層１２’及び第２の支持層２’を実装する特定の実施形態においては、ステップｄ）はさらに、第２の接合境界面５’を介して、ｃ－ＳｉＣから作られる第２の有用層３’を、第２の支持層２’に転写することを含むことができる（図３ｄ）。
次いで、本発明による製造方法は、有用層３に活性層４を形成するステップｅ）を含む（図２ｅ）。
この活性層４は、ドープされた単結晶炭化ケイ素から作られる追加層を、有用層３にエピタキシャル成長させることによって製造されることが有利である。このエピタキシャル成長は、従来の温度範囲、すなわち１，５００℃～１，９００℃の間で生じ、対象となる電子構成部品に応じて、厚さがおよそ１ミクロン～数十ミクロン程度の追加層を形成する。
複合構造体１０においては、前述の非常に高い温度の処理によってグラファイトが損傷を受けるのを防止するために、グラファイトから作られる中間層１２の各縁部に保護層が存在することが求められる。前述の通り、この保護層は、たとえば、（たとえば、支持層２と同時に堆積される）多結晶炭化ケイ素から作られる層、又はアモルファス層で構成することができる。
本発明による製造方法は、活性層４上及び／又は活性層４内に、電子構成部品４０の全部又は一部を製造するステップｅ’）をさらに含むことができる（図２ｅ－１）。電子構成部品４０は、たとえば、トランジスタ、又は他の高電圧構成部品及び／若しくは高周波構成部品で構成することができる。
活性層４上及び／又は活性層４内にこれらを製造するために、洗浄、堆積、リソグラフィ、注入、エッチング、平坦化、及び熱処理といった従来のステップが実行される。特に、前述の熱処理の中には、活性層４（又は、有用層３）に局所的に注入されたドーパントを活性化することを目的とするものがあり、通常は１，６００℃以上の温度で実行される。
仮基板１の後面に第２の支持層２’を実装する特定の実施形態において、ステップｅ）はさらに、第２の有用層３’に第２の活性層を形成することを含むことができ、ステップｅ’）は、前記第２の活性層上及び／又は前記第２の活性層中に、全て又は一部の第２の電子構成部品を作製することを含むことができることに留意されたい。
最終的に、本発明による製造方法は、ステップｅ’が実行された場合、一方では、活性層４、有用層３、及び支持層２を含む半導体構造体１００を形成し、他方では、仮基板１（図２ｆ（ｉ））及び潜在的には電子構成部品４０（図２ｆ（ｉｉ））を形成するために、中間層１２の境界面において、及び／又は中間層１２において除去するステップｆ）を含む。
このステップにおいては、中間層１２において（特定の実施形態では、場合によっては第２の中間層１２’において）除去するための、いくつかの代替実施形態を実施することができる。
第１の代替実施形態によれば、ステップｆ）は、中間層１２、及び／又は中間層１２と支持層２の境界面において、及び／又は中間層１２と仮基板１の間においても、亀裂を伝搬させることによって機械的に除去することを含む。この亀裂は、機械的応力を印加した後、中間層１２の平面にほぼ平行に伝搬する。たとえば、中間層１２の反対側に面取りツールを挿入することにより、脆弱な境界面において開口部が開始して伝搬し、グラファイトは、ｚ軸線に沿った凝集エネルギーが相対的に低いので、半導体構造体１００と仮基板１の間で完全な分離が存在するまで、中間層１２又は境界面において亀裂が生じることになることが好ましい。仮基板１の縁部１ｃに存在する保護層は、グラファイトでの亀裂の開始を促進するために、たとえば、ドライエッチング又はウェットエッチングによって除去されることが有利である。
第２の代替実施形態によれば、ステップｆ）は、横方向の化学エッチングによる、半導体構造体１００と仮基板１の間での化学的除去を含む。グラファイトへのアクセスを可能にするために、複合構造体１０での仮基板１の周辺縁部１ｃ（特に、中間層１２の縁部）に配置された保護層（ｐ－ＳｉＣ）を、化学的又は機械的に除去しなければならない。次いで、中間層１２の横方向の化学エッチングは、硝酸及び／又は硫酸を基にした溶液、たとえば濃硫酸及び重クロム酸カリウムの溶液、又は硫酸、硝酸、及び塩素酸カリウムの溶液を実施することができる。（水酸化カリウム（ＫＯＨ）又は水酸化ナトリウム（ＮａＯＨ）のタイプの）アルカリ溶液を実施する化学エッチングも利用することができる。
もちろん、活性層４の自由面及び縁部、並びに電子構成部品４０が存在する場合にはその電子構成部品を保護すること、並びに／又はエッチング液との接触時間を制限することに細心の注意を払って、この化学的除去の間にこれらを損傷しないようにすることになる。
第３の代替実施形態によれば、ステップｆ）は、中間層１２を形成するグラファイトの熱損傷による機械的除去を含む。ここで再び、少なくとも仮基板１の縁部に存在する保護層を除去して、中間層１２へのアクセスを認める必要がある。
熱損傷による除去は、酸素が存在する場合には、６００℃～１，０００℃の範囲の温度で生じる場合があり、次いで、中間層１２のグラファイトが燃焼して粉々に崩れ、したがって、仮基板１から半導体構造体１００が分離する。
もちろん、ステップｅ’において電子構成部品４０が製造された場合、この除去の代替実施形態は、加えられた温度に前記構成部品４０が適合する場合にのみ適用することができる。
第４の代替実施形態によれば、ステップｆ）は、ワイヤソーによって中間層１２のグラファイトを切断することによって実行される。特に、このワイヤは、ダイヤモンド粒子を含む。
前述の代替実施形態は、技術的に実行可能な任意の方式によって、任意選択で組み合わせることができることに留意されたい。
実施される代替実施形態に関係なく、仮基板１の除去では、支持層２の後面２ｂ及び／又は仮基板１の前面に、中間層１２の残留物１２ｒが残る場合がある。これらの残留物は、機械粉砕、化学機械研磨、化学エッチング、及び／又は熱損傷によって除去することができる。
残留物１２ｒの除去に続いて、必要な場合、支持層２の後面２ｂの粗さを低減するために、化学機械研磨又は化学エッチングの技法も実施することができる。
仮基板１の後面１ｂの側に第２の活性層が存在する、前述の特定の実施形態においては、仮基板１を除去するステップｆ）によって、第２の活性層、第２の有用層３’、及び第２の支持層２’を含む第２の半導体構造体を形成することもできるようになる。
仮基板１の除去中及び除去後に、半導体構造体１００を処理しなければならず、この処理作業中にこの半導体構造体を機械的に保持するのに、その合計厚さが不十分である場合、取外し可能なハンドルを使用することを考えることができ、前記ハンドルは、たとえば、活性層４又は構成部品４０に配置され、そこに一時的に固定されて、単一化ステップまでこの処理を実行する。
本発明による製造方法が完了すると得られる半導体構造体１００は、電子構成部品４０で完成することが有利な活性層４を含み、この用途向きの厚さで支持層２に配置される。著しい材料ロスを伴う機械的な薄型化は必要とされない。支持層２は、（比較的高い温度で堆積するので）良質のｐ－ＳｉＣから作られるが、単結晶又は多結晶のＳｉＣのバルク基板と比較すると低コストであり、構成部品４０を単一化する前に大幅に薄型化しなければならなかったはずである。除去した後の仮基板１は、再利用するために回収され、このことも経済的な利点である。
グラファイトから作られる中間層１２は、活性層４（及び、好ましくは構成部品の全部又は一部）が形成された後に、複合構造体１０を容易に除去できるようにし、活性層４を製造するのに利用される非常に高い温度の熱処理中に、複合構造体１０の機械的安定性を確実にする。
グラファイトから作られる中間層１２の物理的特徴（平均粒度、多孔率、熱膨張係数）を選択することにより、支持層２の形成が確実になり、頑強で高品質の複合構造体１０を得ることができるようになり、信頼性が高く高性能な半導体構造体１００を得ることができるようになる。構成部品４０の性能は、特に、複合構造体１０によって、活性層４を形成するための非常に高い温度での処理が可能になるという事実から生じる。
本発明はさらに、製造方法を参照して先に述べられ、前記方法において得られる中間構造体に対応する、複合構造体１０に関する（図２ｄ、３ｄ）。
複合構造体１０は、
炭化ケイ素の熱膨張係数に近い熱膨張係数を有する材料から作られる仮基板１と、
少なくとも仮基板１の前面１ａに配置された、グラファイトから作られる中間層１２と、
中間層１２に配置された、厚さが１０ミクロン～２００ミクロンの範囲にある、多結晶炭化ケイ素から作られる支持層２と、
この支持層２に配置された、単結晶炭化ケイ素から作られる有用層３と
を含む。
中間層１２のグラファイトは、粒度が１ミクロン～５０ミクロンの範囲にあり、多孔率が６％～１７％の範囲にあり、及び／又は熱膨張係数が４×１０－６／℃～５×１０－６／℃の範囲にあることが好ましい。これらの特徴に関連する利点は、これまでに述べてきた。
有用層３の厚さは、１００ｎｍ～１，５００ｎｍの範囲にあることが好ましい。中間層１２の厚さは、１ミクロン～１００ミクロンの範囲、又は１０ミクロン～１００ミクロンの範囲にあり、仮基板１の厚さは、３００ミクロン～８００ミクロンの範囲にある。
垂直超小型電子構成部品の用途において、支持層２は、良好な導電率、すなわち０．０１５オームｃｍ～０．０３オームｃｍ、高い熱伝導率、すなわち２００Ｗ／ｍＫ以上、及び有用層３と同様の熱膨張係数、すなわち周囲温度では通常３．８×１０－６／℃～４．２×１０－６／℃を有することが有利である。
中間層１２及び／又は仮基板１は、熱伝導率が５Ｗ／ｍＫ～５００Ｗ／ｍＫの範囲にあって、製造方法の非常に高い温度での熱処理ステップ中に、仮基板１に均一な温度を実現できることが有利である。特に、これにより、堆積層の均一性、並びに製造される層及び構成部品の物理的特徴の再現性が改善される。
最終的に、本発明による製造方法を参照して説明してきたように、複合構造体１０は「両面」とすることができ、すなわち、
仮基板１の後面１ｂに配置された、グラファイトから作られる第２の中間層１２’と、
この第２の中間層１２に配置された、厚さが１０ミクロン～２００ミクロンの範囲にある、多結晶炭化ケイ素から作られる第２の支持層２’と、
この第２の支持層２’に配置された、単結晶炭化ケイ素から作られる第２の有用層３’と
を含むことができる（図３ｄ）。
このような複合構造体１０により、第１の有用層３及び第２の有用層３’に２つの活性層４０を形成することができ、本発明による製造方法が完了すると、単一の仮基板１から２つの半導体構造体１００を得ることができる。
もちろん、本発明は、記載された各実施形態及び各例に限定されるものではなく、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、これらに代替実施形態を加えることができる。

Claims (16)

  1. 半導体構造体（１００）を製造する方法であって、
    ａ）熱膨張係数が３．５×１０－６／℃～５×１０－６／℃の範囲にある材料から作られる仮基板（１）を設けるステップと、
    ｂ）前記仮基板（１）の前面（１ａ）に、グラファイトから作られる中間層（１２）を形成するステップと、
    ｃ）前記中間層（１２）に、厚さが１０ミクロン～２００ミクロンの範囲にある、多結晶炭化ケイ素から作られる支持層（２）を堆積させるステップと、
    ｄ）直接に又は追加層を介して、単結晶炭化ケイ素から作られる有用層（３）を前記支持層（２）に転写して、複合構造体（１０）を形成するステップであって、前記転写が、分子付着接合を実施する、ステップと、
    ｅ）前記有用層（３）に活性層（４）を形成するステップと、
    ｆ）一方では、前記活性層（４）、前記有用層（３）、及び前記支持層（２）を含む前記半導体構造体（１００）を得て、他方では、前記仮基板（１）を得るための、前記中間層（１２）の境界面における、又は前記中間層（１２）における除去ステップと、
    を含む、方法。
  2. 前記中間層（１２）の厚さが、１ミクロン～１００ミクロンの範囲にある、請求項１に記載の製造方法。
  3. 前記中間層（１２）の前記グラファイトの平均粒度が、１ミクロン～５０ミクロンの範囲にある、請求項１又は２に記載の製造方法。
  4. 前記中間層（１２）の前記グラファイトの多孔率が、６％～１７％の範囲にある、請求項１～３のいずれか一項に記載の製造方法。
  5. 前記中間層（１２）の前記グラファイトの熱膨張係数が、４×１０－６／℃～５×１０－６／℃の範囲にある、請求項１～４のいずれか一項に記載の製造方法。
  6. ステップｂ）において、前記中間層（１２）が、前記仮基板（１）の周辺縁部（１ｃ）にも形成され、及び／又は、
    第２の中間層（１２’）が、前記仮基板（１）の後面（１ｂ）に形成される、請求項１～５のいずれか一項に記載の製造方法。
  7. ステップｃ）において、前記支持層（２）がさらに、前記仮基板（１）の前記周辺縁部（１ｃ）に存在する中間層（１２）上に、及び／又は前記仮基板（１）の前記周辺縁部（１ｃ）上に直接堆積される、請求項１～６のいずれか一項に記載の製造方法。
  8. 前記転写ステップｄ）が、
    単結晶炭化ケイ素から作られるドナー基板（３０）に軽量種を注入して、前記ドナー基板（３０）の前面（３０ａ）とともに、前記有用層（３）を画定する埋め込み脆弱面（３１）を形成することと、
    直接に又は追加層を介して、分子付着接合により、前記ドナー基板（３０）の前記前面（３０ａ）を前記支持層（２）に組み立てることと、
    前記埋め込み脆弱面（３１）に沿って分離して、前記有用層（３）を前記支持層（２）に転写することと、
    を含む、請求項１～７のいずれか一項に記載の製造方法。
  9. ステップｅ）が、ドープされた単結晶炭化ケイ素から作られる、少なくとも１つの追加層を、前記有用層（３）にエピタキシャル成長させることを含み、前記追加層が、前記活性層（４）の全部又は一部を形成する、請求項１～８のいずれか一項に記載の製造方法。
  10. ステップｅ）が、前記活性層（４）内のドーパントを活性化させることを目的として、１，６００℃以上の温度で熱処理することを含む、請求項９に記載の製造方法。
  11. 前記活性層（４）上及び／又は前記活性層（４）内に、電子構成部品（４０）の全部又は一部を製造するステップｅ’）を含み、ステップｅ’）が、ステップｅ）とステップｆ）の間に配置される、請求項１～１０のいずれか一項に記載の製造方法。
  12. 前記除去ステップｆ）に先立って、前記活性層（４）の自由面、又は前記電子構成部品（４０）が存在する場合には、前記活性層（４）の前記自由面、又は前記電子構成部品（４０）の全部若しくは一部の前記自由面に、取外し可能なハンドルが組み立てられる、請求項１～１１のいずれか一項に記載の製造方法。
  13. ステップｆ）に関わる前記除去は、機械的応力を印加した後、前記中間層（１２）の境界面において、若しくは前記中間層（１２）において亀裂を伝搬させることによって生じ、及び／又は、
    ステップｆ）に関わる前記除去は、前記中間層（１２）の全部若しくは一部の横方向の化学エッチングを含み、及び／又は、
    ステップｆ）に関わる前記除去は、前記中間層（１２）の前記グラファイトへの熱損傷を含み、及び／又は、
    ステップｆ）に関わる前記除去は、ダイヤモンドワイヤソーを使用して、前記中間層（１２）の前記グラファイトを切断することによって生じる、請求項１～１２のいずれか一項に記載の製造方法。
  14. ステップｃ）が、前記仮基板（１）の前記後面（１ｂ）に存在する前記第２の中間層（１２’）に、多結晶炭化ケイ素から作られる第２の支持層（２’）を堆積させることを含み、前記第２の支持層（２’）の厚さが１０ミクロン～２００ミクロンの範囲にあり、
    ステップｄ）が、直接又は追加層を介して、単結晶炭化ケイ素から作られる第２の有用層（３’）を前記第２の支持層（２’）に転写することを含み、前記転写が分子付着接合を実施し、
    ステップｅ）が、前記第２の有用層（３’）に第２の活性層を形成することを含み、
    ステップｆ）が、前記第２の中間層（１２’）の境界面において、又は前記第２の中間層（１２’）において除去して、前記第２の活性層、前記第２の有用層（３’）、及び前記第２の支持層（２’）を含む別の半導体構造体（１００）を得ることを含む、請求項６に記載の製造方法。
  15. 炭化ケイ素の熱膨張係数に近い熱膨張係数を有する材料から作られる仮基板（１）と、
    少なくとも前記仮基板（１）の前面に配置された、グラファイトから作られる中間層（１２）と、
    前記中間層（１２）に配置された、厚さが１０ミクロン～２００ミクロンの範囲にある、多結晶炭化ケイ素から作られる支持層（２）と、
    前記支持層（２）に配置された、単結晶炭化ケイ素から作られる有用層（３）と、
    を含む、複合構造体（１０）。
  16. 前記仮基板（１）が、単結晶炭化ケイ素又は多結晶炭化ケイ素から作られ、前記有用層（３）の厚さが、１００ｎｍ～１５００ｎｍの範囲にある、請求項１５に記載の複合構造体（１０）。
JP2023545283A 2021-03-09 2022-03-03 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法 Pending JP2024509679A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2102307 2021-03-09
FR2102307A FR3120737A1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
PCT/FR2022/050380 WO2022189733A1 (fr) 2021-03-09 2022-03-03 Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire

Publications (1)

Publication Number Publication Date
JP2024509679A true JP2024509679A (ja) 2024-03-05

Family

ID=75439062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023545283A Pending JP2024509679A (ja) 2021-03-09 2022-03-03 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法

Country Status (8)

Country Link
US (1) US20240145294A1 (ja)
EP (1) EP4305660A1 (ja)
JP (1) JP2024509679A (ja)
KR (1) KR20230153476A (ja)
CN (1) CN116868312A (ja)
FR (1) FR3120737A1 (ja)
TW (1) TW202301555A (ja)
WO (1) WO2022189733A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
JP6371142B2 (ja) * 2014-07-08 2018-08-08 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
EP3514130A1 (en) * 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body

Also Published As

Publication number Publication date
US20240145294A1 (en) 2024-05-02
EP4305660A1 (fr) 2024-01-17
TW202301555A (zh) 2023-01-01
KR20230153476A (ko) 2023-11-06
CN116868312A (zh) 2023-10-10
WO2022189733A1 (fr) 2022-09-15
FR3120737A1 (fr) 2022-09-16

Similar Documents

Publication Publication Date Title
TWI721223B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
TWI693640B (zh) 使半導體表面平整之製造方法
TW202137284A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
JP2024509679A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
JP2022542224A (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
CN111033719B (zh) 绝缘体上半导体结构的制造方法
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
KR20240065325A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
TW202303968A (zh) 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
TW202331792A (zh) 用於製作在多晶碳化矽載體底材上包含單晶碳化矽薄層之複合結構之方法
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
TW202247252A (zh) 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法