CN116868312A - 制造碳化硅基半导体结构和中间复合结构的方法 - Google Patents

制造碳化硅基半导体结构和中间复合结构的方法 Download PDF

Info

Publication number
CN116868312A
CN116868312A CN202280015305.2A CN202280015305A CN116868312A CN 116868312 A CN116868312 A CN 116868312A CN 202280015305 A CN202280015305 A CN 202280015305A CN 116868312 A CN116868312 A CN 116868312A
Authority
CN
China
Prior art keywords
layer
intermediate layer
silicon carbide
manufacturing
temporary substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280015305.2A
Other languages
English (en)
Inventor
H·比亚尔
格维塔兹·戈丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN116868312A publication Critical patent/CN116868312A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种制造半导体结构的方法，所述方法包括：a)提供由热膨胀系数接近碳化硅的热膨胀系数的材料制成的临时衬底的步骤；b)在所述临时衬底的正面上形成中间石墨层的步骤；c)将多晶碳化硅支撑层沉积在所述中间层上的步骤，所述支撑层的厚度介于10微米至200微米之间；d)将有用单晶碳化硅层直接或经由附加层转移到所述支撑层上以便形成复合结构的步骤，所述转移使用分子粘附接合；e)在所述有用层上形成有源层的步骤；f)在所述中间层的界面处或者在所述中间层内的分解步骤，以便形成包括所述有源层、所述有用层和所述支撑层的所述半导体结构并且形成临时衬底。本发明还涉及在该方法的中间步骤处获得的复合结构。

Description

制造碳化硅基半导体结构和中间复合结构的方法
技术领域
本发明涉及用于微电子部件的半导体材料领域。特别地，本发明涉及制造半导体结构的方法，该半导体结构包括由高质量单晶碳化硅制成的、包括或旨在接纳电子部件的有源层，所述有源层被设置在由多晶碳化硅制成的支撑层上。本发明还涉及在所述方法期间获得的中间复合结构。
背景技术
近年来，人们对碳化硅(SiC)的兴趣显著增加，因为这种半导体材料可以提高能量处理能力。SiC越来越多地用于制造创新功率器件，以便满足不断增长的电子领域(特别是诸如，电动车辆)的需求。
与其传统硅等效物相比，基于单晶碳化硅的功率器件和集成电源系统可以管理高得多的功率密度，并且具有更小的有源区域尺寸。为了进一步限制SiC上的功率器件的尺寸，有利地是制造垂直部件而不是横向部件。为此，所述组件必须允许设置在部件组件的正面上的电极与设置在背面上的电极之间的垂直电传导。
然而，旨在用于微电子工业的由单晶SiC制成的块状衬底仍然价格昂贵且很难以大尺寸采购。此外，当在块状衬底上生产时，电子部件的组装通常要求衬底的背面较薄，通常约为100微米，以便降低垂直电阻率和/或满足空间和小型化规格。
因此，有利的是使用薄层转移解决方案，以便生产通常包括在较低成本支撑衬底上的由单晶SiC制成的薄层的复合结构，其中该薄层用于形成电子部件。一种众所周知的薄层转移解决方案是Smart CutTM方法，该方法基于轻离子注入和通过直接接合的组装。例如，这种方法允许制造包括由单晶SiC(c-SiC)制成的薄层的复合结构，该薄层取自由c-SiC制成的供体衬底，与由多晶SiC(p-SiC)制成的支撑衬底直接接触，并允许垂直电传导。支撑衬底(其必须足够厚以与部件的形成兼容)最后被减薄，以便获得准备集成的电子部件的组件。即使所述支撑衬底的质量较低，减薄步骤和材料损失也仍然是优选地要被消除的成本贡献因素。
还已知文献US 8436363，该文献描述了一种制造复合结构的方法，该复合结构包括设置在金属支撑衬底上的由c-SiC制成的薄层，该金属支撑衬底的热膨胀系数与该薄层的热膨胀系数匹配。该制造方法包括以下步骤：
-在由c-SiC制成的供体衬底中形成掩埋脆化平面，在所述掩埋脆化平面与供体衬底的前表面之间限定薄层；
-将例如由钨或钼制成的金属层沉积到供体衬底的前表面上，以便形成足够厚以充当加强件的支撑衬底；
-沿着掩埋脆化平面分离，以便一方面形成包括金属支撑衬底和由c-SiC制成的薄层的复合结构，并且另一方面形成由c-SiC制成的供体衬底的剩余部分。
这种方法的缺点是金属支撑衬底并不总是与用于制造电子部件的生产线兼容。根据应用，支撑衬底也可能需要被减薄。
发明主题
本发明涉及现有技术的替代解决方案，并且旨在克服上述缺点中的全部或部分。特别地，本发明涉及一种制造用于电子部件(有利地，垂直部件)的半导体结构的方法，这些电子部件是在由高质量单晶碳化硅制成的有源层上和/或中生产的，该有源层被设置在由多晶碳化硅制成的支撑层上。本发明还涉及在所述制造方法的中间步骤中获得的复合结构。
发明内容
本发明涉及一种制造半导体结构的方法，所述方法包括以下步骤：
a)提供由热膨胀系数介于3.5×10-6/℃至5×10-6/℃之间的材料制成的临时衬底的步骤；
b)在所述临时衬底的正面上形成由石墨制成的中间层的步骤；
c)将由多晶碳化硅制成的支撑层沉积到所述中间层上的步骤，所述支撑层的厚度介于10微米至200微米之间；
d)将由单晶碳化硅制成的有用层直接或经由附加层转移到所述支撑层上以便形成复合结构的步骤，所述转移实现分子粘附接合；
e)在所述有用层上形成有源层的步骤；
f)在所述中间层的界面处或者在所述中间层中的去除步骤，以便一方面获得包括所述有源层、所述有用层和所述支撑层的所述半导体结构，并且另一方面获得所述临时衬底。
根据本发明进一步有利且非限制性的特征，单独地或根据任何技术上可行的组合：
·所述中间层的厚度介于1微米至100微米之间；
·所述中间层的石墨的平均晶粒尺寸介于1微米至50微米之间；
·所述中间层的石墨的孔隙率介于6％至17％之间；
·所述中间层的石墨具有介于4×10-6/℃至5×10-6/℃之间的热膨胀系数；
·在步骤b)中，所述中间层还被形成在所述临时衬底的外围边缘上；和/或在所述临时衬底的背面上形成第二中间层；
·在步骤c)中，所述支撑层还被沉积到存在于所述临时衬底的外围边缘上的中间层上和/或者直接被沉积到所述临时衬底的外围边缘上；
·转移步骤d)包括：
o将轻物质引入到由单晶碳化硅制成的供体衬底中，以便形成掩埋脆化平面，该掩埋脆化平面与所述供体衬底的正面一起限定所述有用层；
o通过分子粘附接合将所述供体衬底的正面直接或经由附加层组装在所述支撑层上；
o沿着所述掩埋脆化平面进行分离，以便将所述有用层转移到所述支撑层上；
·分离在介于800℃至1200℃之间的温度下的热处理期间发生；
·步骤e)包括在所述有用层上外延生长由掺杂单晶碳化硅制成的至少一个附加层，所述附加层形成所述有源层的全部或部分；
·步骤e)包括在高于或等于1600℃的温度下的热处理，该热处理旨在引起所述有源层中的掺杂剂的激活；
·所述方法包括在所述有源层上和/或中生产所述电子部件中的全部或部分的步骤e’)，其中，步骤e’)被置于步骤e)与步骤f)之间；
·在去除步骤f)之前，将可拆卸手柄组装在所述有源层的自由面上，或者在存在所述电子部件的情况下，组装在所述电子部件中的全部或部分的自由面上；
·步骤f)中涉及的去除是通过在施加机械应力之后在所述中间层的界面处或者在所述中间层中传播裂纹而发生的；
·步骤f)中涉及的去除包括对所述中间层的全部或部分进行横向化学蚀刻；
·步骤f)中涉及的去除包括对所述中间层的石墨的热损伤；和/或
·步骤f)中涉及的去除是通过使用金刚石线锯切割所述中间层的石墨而发生的；
·所述方法包括回收源自步骤f)的临时衬底的步骤；
·步骤c)包括将由多晶碳化硅制成的第二支撑层沉积到所述临时衬底的背面上存在的所述第二中间层上，所述第二支撑层的厚度介于10微米至200微米之间；
·步骤d)包括将由单晶碳化硅制成的第二有用层直接或经由附加层转移到所述第二支撑层上，所述转移实现分子粘附接合；
·步骤e)包括在所述第二有用层上形成第二有源层；
·步骤f)包括在所述第二中间层的界面处或者在所述第二中间层中的去除，以便获得包括所述第二有源层、所述第二有用层和所述第二支撑层的另一半导体结构。
本发明还涉及一种复合结构，所述复合结构包括：
-临时衬底，所述临时衬底由热膨胀系数接近碳化硅的热膨胀系数的材料制成；
-由石墨制成的中间层，所述中间层至少被设置在所述临时衬底的正面上；
-由多晶碳化硅制成的支撑层，所述支撑层被设置在所述中间层上，所述支撑层的厚度介于10微米至200微米之间；
-由单晶碳化硅制成的有用层，所述有用层被设置在所述支撑层上。
根据本发明进一步有利且非限制性的特征，单独地或根据任何技术上可行的组合：
·所述临时衬底由单晶碳化硅或多晶碳化硅制成；
·所述有用层的厚度介于100nm至1500nm之间。
附图说明
本发明的进一步的特征和优点将从下面参照附图对本发明的详细描述中变得明显，其中：
[图1]图1示出了按照根据本发明的制造方法生产的电子部件的组件；
[图2a]
[图2b]
[图2c]
[图2d]
[图2e]
[图2e’]
[图2f]图2a、图2b、图2c、图2d、图2e、图2e’和图2f示出了根据本发明的制造方法的步骤；
[图3a]
[图3b]
[图3c]
[图3d]图3a至图3d示出了根据本发明的制造方法的特定实施方式的步骤；
[图4a]
[图4b]
[图4c]图4a至图4c示出了根据本发明的制造方法的转移步骤d)。
附图中的相同附图标记可以用于相同类型的元件。附图是示意性表示，为了可读性，其未按比例绘制。特别地，沿着z轴的层的厚度相对于沿着x轴和y轴的横向尺寸并不成比例；并且在图中不一定考虑各层相对于彼此的相对厚度。
具体实施方式
本发明涉及制造半导体结构100(图1)的方法。半导体结构100被理解为意指旨在接纳多个微电子部件的至少层4、3、2的堆叠；其还被理解为意指具有所述电子部件40的层4、3、2的堆叠，所述电子部件源自在通过支撑层2以晶片的形式保持的有源层4上和/或中进行集体制造，并且准备好在封装之前经历单一化步骤。
该制造方法有利地适用于需要通过支撑层2的垂直电传导的垂直微电子部件，该支撑层2形成所述部件40的机械支撑。
该制造方法首先包括步骤a)，提供具有正面1a、背面1b和外围边缘1c的临时衬底1(图2a)，该临时衬底由这样的材料制成：该材料的热膨胀系数接近碳化硅(SiC)的热膨胀系数，即，介于3.5×10-6/℃至5×10-6/℃之间(在环境温度至1000℃之间)。优选地，临时衬底1因此由具有低结晶质量的多晶SiC或单晶SiC制成，其中临时衬底1的作用本质上是机械的。
可以使用与规定的热膨胀系数限制兼容的其他材料。考虑到该方法中提供的后续热处理，这些材料还需要与非常高的温度兼容，即，高达约1850℃。
然后，该制造方法包括步骤b)，形成由石墨制成的中间层12。中间层12可以例如通过等离子体沉积、离子喷涂、阴极电弧沉积、激光石墨蒸发、树脂的碳化和/或热解等来生产。
有利地，选择下文阐述的石墨的一些物理性质，以便为沉积由多晶碳化硅(p-SiC)制成的层(下文称为支撑层2)提供优异的晶种，将参照该方法的步骤c)对支撑层进行描述。特别地，具有多晶结构的石墨在面1a、1b的平面中的晶粒尺寸(特别是平均晶粒尺寸)介于1微米至50微米之间，即，落入与支撑层预期的平均晶粒尺寸相同的数量级内。
应当注意的是，平均晶粒尺寸特别地对应于大于或等于100nm的晶粒尺寸的算术平均值。这些晶粒尺寸可以例如通过扫描显微镜(SEM)、通过X射线衍射(特别是来自半高度宽度(mid-height width)的X射线衍射信号)或通过电子背散射衍射(EBSD)来测量。
因此，确保了支撑层2的导热性，因为所述层的晶粒不会太小；此外，由于石墨的晶粒尺寸的限定范围，即使在沉积支撑层2时使晶粒尺寸增大，其仍然在受控的尺寸范围内，这限制了所沉积的支撑层2的自由表面上的粗糙度。
石墨的孔隙率介于6％至17％之间，这是允许支撑层2在沉积后的表面粗糙度得以控制的限制范围。通常，表面粗糙度可以限制为小于1微米RMS，或者甚至小于10nm RMS，以便减少沉积支撑层2之后的任何平滑处理。
中间层12的热膨胀系数介于4×10-6/℃至5×10-6/℃(在环境温度至1000℃之间)，以匹配碳化硅的热膨胀系数，以便限制涉及高温的处理(随后在方法中描述)期间的机械应力。
当大气受控时(即，没有氧气)，设有中间层12的临时衬底1与高达1450℃的温度兼容。事实上，如果暴露于空气，则中间层12的石墨在低温范围(通常为400℃至600℃)下开始燃烧。由石墨制成的中间层12受到完全封装它的保护层的保护时与非常高的温度(甚至高于1450℃)兼容。
根据该方法的特定实施方式，步骤b)还包括在临时衬底1的外围边缘1c上形成中间层12(图3b)。在外围边缘1c上具有或不具有中间层12的情况下，步骤b)还可以包括临时衬底1的背面1b上的由石墨制成的第二中间层12’(图3a、图3b)。
进一步参照该方法的总体描述，随后执行将由多晶碳化硅(p-SiC)制成的支撑层2沉积到中间层12上的步骤c)(图2c)。特别地，支撑层2被直接沉积到中间层12上，即，在彼此接触的层2与层12之间没有插入附加层。有利地，支撑层2也被沉积到临时衬底1的外围边缘1c上，以便封装并保护中间层12以用于该方法的后续步骤。
可以使用任何已知的技术(特别是通过化学气相沉积(CVD))在大约1100℃至1400℃数量级的温度下进行沉积。例如，可以引用热CVD技术(诸如，大气压CVD(APCVD)或低压CVD(LPCVD))，其中前体(precursor)可以选自甲基硅烷、二甲基二氯硅烷或甚至二氯硅烷+异丁烷。还可以使用等离子体增强CVD(PECVD)技术，例如以四氯化硅和甲烷作为前体；优选地，用于生成产生等离子体的放电的源的频率为3.3MHz数量级，并且更一般地介于10kHz至100GHz之间。
在沉积之前，可以对设有中间层12的临时衬底1应用常规的清洁程序，以便去除可能存在于其自由面1a、1b上的全部或部分颗粒、金属或有机污染物。
由p-SiC制成的支撑层2的厚度介于10微米至200微米之间。该厚度是根据半导体结构100预期的厚度规格来选择的。在该结构100中，支撑层2将承担机械衬底的角色并且将可能必须确保垂直电传导。为了保证上述电传导性质(低电阻率)，支撑层2有利地根据需要进行n型或p型掺杂。
根据前述特定实施方式，步骤c)的沉积还可以在第二中间层12’上进行，以便形成第二支撑层2’，和/或在临时衬底1的外围边缘1c上进行，如图3c所示。沉积到临时衬底1的背面1b上的第二支撑层2’的作用是允许在所述衬底1的两个面1a、1b上执行该方法的以下步骤。
一般而言，在已经沉积支撑层2(以及可能地，第二支撑层2’)之后，进行表面处理以便改善支撑层2的表面粗糙度和/或结构的边缘的质量，以便于下一步的薄层转移步骤。
可以实施常规的化学蚀刻(湿式或干式)和/或机械研磨和/或化学机械抛光技术来实现为0.5nm RMS、优选地小于0.3nm RMS数量级的p-SiC表面粗糙度(例如，使用原子力显微镜-AFM在20微米×20微米扫描上进行的粗糙度测量)。然而，中间层12的石墨的上述特征使得待应用的表面处理受到限制。
然后，根据本发明的制造方法包括步骤d)，将由单晶碳化硅(c-SiC)制成的有用层3直接转移到支撑层2上或者经由附加层转移到支撑层2上，以便形成复合结构10(图2d)。该转移实现了分子粘附接合，并且因此实现了接合界面5。可以在有用层3的一侧上和/或在支撑层2的一侧上形成附加层，以便促进所述接合。
有利地，如参照Smart CutTM方法已知的，转移步骤d)包括：
-将轻物质(light species)引入到由单晶碳化硅制成的供体衬底30中，以便形成掩埋脆化平面31，该掩埋脆化平面与供体衬底30的正面30a一起限定有用层3(图4a)；
-通过分子粘附接合，沿着接合界面5直接或经由附加层将供体衬底30的正面30a组装在支撑层2上(图4b)；
-沿着掩埋脆化平面31进行分离，以便将有用层3转移至支撑层2(图4c)。
轻物质优选为氢、氦或这两种物质的共同植入，并且在与预期有用层3的厚度一致的确定深度处植入供体衬底30中(图4a)。这些轻物质将在确定深度附近形成作为平行于供体衬底30的自由表面30a(即，平行于图中的(x，y)平面)的薄层分布的微腔。为了简单起见，该薄层被称为掩埋脆化平面31。
选择轻物质的植入能量以达到确定深度。例如，氢离子将以介于10keV至250keV之间的能量水平并且以介于5E16/cm2至1E17/cm2之间的剂量水平注入，以便限定具有100nm至1500nm数量级的厚度的有用层3。应当注意，在离子植入步骤之前，可以将保护层沉积到供体衬底30的正面30a上。例如，该保护层可以由诸如氧化硅或氮化硅之类的材料构成。可以保留它以供下一步骤使用，或者将其去除。
供体衬底30在其相应的正面/自由面处被组装在支撑层2上并且沿着接合界面5形成接合的堆叠(图4b)。众所周知，分子粘附接合不需要粘合剂材料，因为接合是在组装表面之间在原子水平上建立的。存在多种类型的分子粘附接合，特别地，它们在使表面接触之前在温度、压力、大气条件或者处理方面有所不同。可以引用具有或不具有待组装表面的预先等离子体激活的环境温度接合、原子扩散接合(ADB)、表面激活接合(SAB)等。
组装步骤可以包括，在使待组装的面接触之前，进行常规清洁、表面激活或者可能提高接合界面5的质量(低缺陷密度、良好粘附质量)的其他表面准备程序。
如已经提到的，供体衬底30的正面30a和/或支撑层2的自由面可选地可以包括附加层，例如，金属(钨等)或掺杂半导体(硅等)层，以便促进垂直电传导，或者绝缘层(氧化硅、氮化硅等)，以用于不需要垂直电传导的应用。附加层可能促进分子粘附接合，特别是通过消除待组装面上存在的残余粗糙度或表面缺陷。它可以经历平坦化或平滑处理，以便实现小于1nm RMS、甚至小于0.5nm RMS的粗糙度，这有利于接合。
沿着掩埋脆化平面31的分离通常通过在介于800℃至1200℃之间的温度下施加热处理来发生(图4c)。这种热处理导致在掩埋脆化平面31中形成空腔和微裂纹，并且它们被以气态形式存在的轻物质加压，直到裂缝沿着所述脆化平面31传播。另选地或联合地，可以将机械应力施加到所接合的组件，并且特别是施加到掩埋脆化平面31，以便导致分离的裂缝的传播或辅助机械传播。完成该分离后，一方面，获得了包括临时衬底1、由石墨制成的中间层12、由p-SiC制成的支撑层2和由c-SiC制成的转移的有用层3的复合结构10，并且另一方面，获得了供体衬底的剩余部分30’。有用层3的厚度通常在100nm至1500nm之间。有用层3的掺杂水平和类型由供体衬底30的性质的选择来限定，或者可以随后经由用于掺杂半导体层的已知技术来调节。
有用层3的自由表面在分离之后通常是粗糙的：例如，其粗糙度介于5nm至100nmRMS之间(AFM，20微米×20微米扫描)。可以应用清洁和/或平滑步骤以便恢复良好的表面光洁度(通常，在20微米×20微米AFM扫描上，粗糙度小于几埃RMS)。
另选地，当该方法的后续步骤容忍这种粗糙度时，有用层3的自由表面可以保持粗糙，就像分离时一样。
在实现设置在临时衬底1的背面1b上的第二中间层12’和第二支撑层2’的特定实施方式中，步骤d)还可以包括经由第二接合界面5’将由c-SiC制成的第二有用层3’转移到第二支撑层2’上(图3d)。
根据本发明的制造方法然后包括在有用层3上形成有源层4的步骤e)(图2e)。
有利地，有源层4通过在有用层3上外延生长由掺杂单晶碳化硅制成的附加层来产生。该外延生长发生在常规温度范围内，即，在1500℃至1900℃之间，并且形成为1微米至几十微米数量级的厚度的附加层，这取决于预期的电子部件。
在复合结构10中，在由石墨制成的中间层12的边缘上需要存在保护层，以防止石墨被上述非常高温度的处理损坏。如上所述，该保护层可以例如由多晶碳化硅(例如与支撑层2同时沉积)制成的层或非晶层构成。
根据本发明的制造方法还可以包括步骤e’)：在有源层4上和/或有源层4中生产电子部件40中的全部或部分(图2e’)。电子部件40例如可以由晶体管或其他高电压和/或高频部件构成。
为了将它们制造在有源层4上和/或有源层4中，执行清洁、沉积、光刻、植入、蚀刻、平坦化和热处理的常规步骤。特别地，在所提到的热处理当中，一些热处理旨在激活被局部引入到有源层4(或有用层3)中的掺杂剂，并且通常在高于或等于1600℃的温度下进行。
应当指出的是，在临时衬底1的背面上实现第二支撑层2’的特定实施方式中，步骤e)还可以包括在第二有用层3’上形成第二有源层；并且步骤e’)可以包括在所述第二有源层上和/或在所述第二有源层中生产第二电子部件中的全部或部分。
最后，根据本发明的制造方法包括在中间层12的界面处和/或在中间层12中的去除步骤f)，以便一方面形成包括有源层4、有用层3和支撑层2的半导体结构100，并且另一方面，形成临时衬底1(图2f的(i))，以及可能地，形成电子部件40(图2f的(ii))(如果步骤e’已执行)。
对于该步骤，可以实现针对在中间层12处(以及可能地，在特定实施方式中，在第二中间层12’处)的去除的若干另选实施方式。
根据第一另选实施方式，步骤f)包括通过以下方式进行机械去除：使裂纹在中间层12中、和/或在中间层12与支撑层2之间的界面处、和/或甚至在中间层12与临时衬底1之间传播。在施加机械应力之后，裂纹基本平行于中间层12的平面传播。例如，与中间层12相对地插入斜切工具允许在脆化界面处引发和传播开口：因为石墨沿着z轴具有较低的内聚能，所以裂纹将优选地发生在中间层12中或界面处，直到半导体结构100与临时衬底1之间完全分离。有利地，例如通过干法或湿法蚀刻去除临时衬底1的边缘1c上存在的保护层，以便促进石墨中的裂纹的引发。
根据第二另选实施方式，步骤f)包括通过横向化学蚀刻在半导体结构100与临时衬底1之间进行化学去除。位于复合结构10中的临时衬底1的外围边缘1c上(特别是中间层12的边缘上)的保护层(p-SiC)必须以化学或机械方式被去除，以便允许接近石墨。然后，中间层12的横向化学蚀刻可以施放基于硝酸和/或硫酸的溶液，例如，浓硫酸和重铬酸钾的溶液或者硫酸、硝酸和氯酸钾的溶液。还可以应用采用碱性溶液(氢氧化钾(KOH)或氢氧化钠(NaOH)类型)的化学蚀刻。
当然，将特别注意保护有源层4的自由面和边缘以及电子部件40(如果存在的话)，和/或限制与蚀刻溶液的接触时间，以避免在该化学去除期间损坏它们。
根据第三另选实施方式，步骤f)包括通过形成中间层12的石墨的热损伤来进行机械去除。这里，再次需要去除至少存在于临时衬底1的边缘上的保护层，以便准予接近中间层12。
通过热损伤的去除可以在介于600℃至1000℃之间的温度下、在存在氧的情况下发生：然后中间层12的石墨被燃烧并破碎，从而将半导体结构100与临时衬底1分离。
当然，在电子部件40已经在步骤e’)中产生的情况下，只有当所述部件40与所施加的温度兼容时才可以应用进行去除的这种另选实施方式。
根据第四另选实施方式，通过借助于线锯切割中间层12的石墨来执行步骤f)。特别地，所述线包括金刚石颗粒。
应当指出的是，前述另选实施方式可以按照任何技术上可行的方式可选地组合在一起。
无论所实现的另选实施方式如何，临时衬底1的去除都会在支撑层2的背面2b上和/或临时衬底1的正面上留下中间层12的残留物12r。可以通过机械研磨、化学机械抛光、化学蚀刻和/或热损伤来消除这些残留物。
如果需要的话，在消除残留物12r之后，还可以实现化学机械抛光或化学蚀刻技术，以便减小支撑层2的背面2b的粗糙度。
在临时衬底1的背面1b的那一侧上存在第二有源层的前述特定实施方式中，去除临时衬底1的步骤f)还允许形成第二半导体结构，该第二半导体结构包括第二有源层、第二有用层3’和第二支撑层2’。
如果必须在去除临时衬底1期间和之后处理(handle)半导体结构100，并且其总厚度不足以在该处理操作期间对其进行机械保持，则可以设想使用可拆卸处理件(handle)：例如，所述处理件被设置在有源层4上或在部件40上，并且临时固定到有源层4或部件40，以便执行处理直到单一化步骤为止。
在完成根据本发明的制造方法时获得的半导体结构100包括有源层4，该有源层4有利地以电子部件40而终并且以旨在用于应用的厚度设置在支撑层2上，。不需要涉及大量材料损失的机械减薄。支撑层2由优质p-SiC制成(因为它是在相对较高的温度下沉积的)，但与单晶或多晶SiC块状衬底相比成本较低，该块状衬底在部件40的单一化之前必须被显著减薄。临时衬底1在去除之后被回收用于再循环，这也是经济优势。
由石墨制成的中间层12允许在有源层4(以及优选地，全部或部分部件)已经形成之后容易地去除复合结构10，同时确保复合结构10在用于生产有源层4的非常高温度的热处理期间的机械稳定性。
由石墨制成的中间层12的物理特征(平均晶粒尺寸、孔隙率、热膨胀系数)的选择确保形成这样的支撑层2：其允许获得坚固且优质的复合结构10，并且允许获得可靠且高性能的半导体结构100。部件40的性能特别源于复合结构10允许非常高温度的处理以形成有源层4的事实。
本发明还涉及先前参照制造方法描述并且对应于在所述方法期间获得的中间结构的复合结构10(图2d、图3d)。
复合结构10包括：
-临时衬底1，其由热膨胀系数接近碳化硅的热膨胀系数的材料制成；
-由石墨制成的中间层12，其至少被设置在临时衬底1的正面1a上；
-由多晶碳化硅制成支撑层2，其被设置在中间层12上，该支撑层的厚度介于10微米至200微米之间；
-由单晶碳化硅制成的有用层3，其被设置在支撑层2上。
优选地，中间层12的石墨的晶粒尺寸介于1微米至50微米之间，孔隙率介于6％至17％之间，和/或热膨胀系数介于4×10-6/℃至5×10-6/℃之间。前面已经提到了与这些特征相关联的优点。
优选地，有用层3的厚度介于100nm至1500nm之间。中间层12的厚度介于1微米至100微米之间，或者10微米至100微米之间；临时衬底1的厚度介于300微米至800微米之间。
对于垂直微电子部件的应用，支撑层2有利地具有介于0.015ohm.cm至0.03ohm.cm之间的良好电导率，大于或等于200W.m-1.K-1的高热导率，以及与有用层3的热膨胀系数相似的热膨胀系数，即，在环境温度下通常在3.8×10-6/℃至4.2×10-6/℃之间。
中间层12和/或临时衬底1有利地可以具有介于5W.m-1.K-1至500W.m-1.K-1之间的热导率，以便在制造方法的非常高温度的热处理步骤期间在临时衬底1上提供均匀的温度。特别地，这提高了所沉积的层的均匀性以及所生产的层和部件的物理性质的再现性。
最后，如参照根据本发明的制造方法所描述的，复合结构10可以是“双面的”，即，其可以包括：
-由石墨制成的第二中间层12’，其被设置在临时衬底1的背面1b上；
-由多晶碳化硅制成的第二支撑层2’，其被设置在第二中间层12上，该第二支撑层的厚度介于10微米至200微米之间；
-由单晶碳化硅制成的第二有用层3’，其被设置在第二支撑层2’上(图3d)。
这种复合结构10允许在第一有用层3和第二有用层3’上形成两个有源层40，并且在完成根据本发明的制造方法时，其允许从单个临时衬底1获得两个半导体结构100。
当然，本发明不限于所描述的实施方式和示例，并且在不脱离由权利要求限定的本发明的范围的情况下，可以向其添加另选实施方式。

Claims (16)

1.一种半导体结构(100)的制造方法，所述制造方法包括以下步骤：
a)提供由热膨胀系数介于3.5×10-6/℃至5×10-6/℃之间的材料制成的临时衬底(1)的步骤；
b)在所述临时衬底(1)的正面(1a)上形成由石墨制成的中间层(12)的步骤；
c)将由多晶碳化硅制成的支撑层(2)沉积到所述中间层(12)上的步骤，所述支撑层的厚度介于10微米至200微米之间；
d)将由单晶碳化硅制成的有用层(3)直接或经由附加层转移到所述支撑层(2)上以便形成复合结构(10)的步骤，所述转移实现分子粘附结合；
e)在所述有用层(3)上形成有源层(4)的步骤；
f)在所述中间层(12)的界面处或者在所述中间层(12)中的去除步骤，以便一方面获得包括所述有源层(4)、所述有用层(3)和所述支撑层(2)的所述半导体结构(100)，并且另一方面，获得所述临时衬底(1)。
2.根据权利要求1所述的制造方法，其中，所述中间层(12)的厚度介于1微米至100微米之间。
3.根据前述权利要求中任一项所述的制造方法，其中，所述中间层(12)的石墨的平均晶粒尺寸介于1微米至50微米之间。
4.根据前述权利要求中任一项所述的制造方法，其中，所述中间层(12)的石墨的孔隙率介于6％至17％之间。
5.根据前述权利要求中任一项所述的制造方法，其中，所述中间层(12)的石墨具有介于4×10-6/℃至5×10-6/℃之间的热膨胀系数。
6.根据前述权利要求中任一项所述的制造方法，其中，在步骤b)中，所述中间层(12)还形成在所述临时衬底(1)的外围边缘(1c)上；和/或
在所述临时衬底(1)的背面(1b)上形成第二中间层(12’)。
7.根据前述权利要求中任一项所述的制造方法，其中，在步骤c)中，所述支撑层(2)还沉积到存在于所述临时衬底(1)的外围边缘(1c)上的中间层(12)上和/或者直接沉积到所述临时衬底(1)的外围边缘(1c)上。
8.根据前述权利要求中任一项所述的制造方法，其中，转移步骤d)包括：
-将轻物质引入到由单晶碳化硅制成的供体衬底(30)中，以便形成掩埋脆化平面(31)，该掩埋脆化平面与所述供体衬底(30)的正面(30a)一起限定所述有用层(3)；
-通过分子粘附接合将所述供体衬底(30)的正面(30a)直接或经由附加层组装在所述支撑层(2)上；
-沿着所述掩埋脆化平面(31)进行分离，以便将所述有用层(3)转移到所述支撑层(2)上。
9.根据前述权利要求中任一项所述的制造方法，其中，步骤e)包括在所述有用层(3)上外延生长由掺杂单晶碳化硅制成的至少一个附加层，所述附加层形成所述有源层(4)的全部或部分。
10.根据权利要求9所述的制造方法，其中，步骤e)包括在高于或等于1600℃的温度下的热处理，该热处理旨在引起所述有源层(4)中的掺杂剂的激活。
11.根据前述权利要求中任一项所述的制造方法，所述制造方法包括在所述有源层(4)上和/或中生产电子部件(40)中的全部或部分的步骤e’)，其中，步骤e’)被置于步骤e)与步骤f)之间。
12.根据前述权利要求中任一项所述的制造方法，其中，在去除步骤f)之前，将可拆卸手柄组装在所述有源层(4)的自由面上，或者在存在所述电子部件(40)的情况下，将所述可拆卸手柄组装在所述电子部件(40)中的全部或部分的自由面上。
13.根据前述权利要求中任一项所述的制造方法，其中：
-步骤f)中涉及的去除是通过在施加机械应力之后在所述中间层(12)的界面处或者在所述中间层(12)中传播裂纹而发生的；和/或
-步骤f)中涉及的去除包括对所述中间层(12)的全部或部分进行横向化学蚀刻；和/或
-步骤f)中涉及的去除包括对所述中间层(12)的石墨的热损伤；和/或
-步骤f)中涉及的去除是通过使用金刚石线锯切割所述中间层(12)的石墨而发生的。
14.根据权利要求6所述的制造方法，其中：
-步骤c)包括将由多晶碳化硅制成的第二支撑层(2’)沉积到所述临时衬底(1)的背面(1b)上存在的所述第二中间层(12’)上，所述第二支撑层的厚度介于10微米至200微米之间；
-步骤d)包括将由单晶碳化硅制成的第二有用层(3’)直接或经由附加层转移到所述第二支撑层(2’)上，所述转移实现分子粘附接合；
-步骤e)包括在所述第二有用层(3’)上形成第二有源层；以及
-步骤f)包括在所述第二中间层(12’)的界面处或者在所述第二中间层(12’)中的去除，以便获得包括所述第二有源层、所述第二有用层(3’)和所述第二支撑层(2’)的另一半导体结构(100)。
15.一种复合结构(10)，所述复合结构(10)包括：
-临时衬底(1)，所述临时衬底由热膨胀系数接近碳化硅的热膨胀系数的材料制成；
-由石墨制成的中间层(12)，所述中间层至少被设置在所述临时衬底(1)的正面上；
-由多晶碳化硅制成的支撑层(2)，所述支撑层被设置在所述中间层(12)上，所述支撑层(2)的厚度介于10微米至200微米之间；
-由单晶碳化硅制成的有用层(3)，所述有用层被设置在所述支撑层(2)上。
16.根据权利要求15所述的复合结构(10)，其中，所述临时衬底(1)由单晶碳化硅或多晶碳化硅制成，并且所述有用层(3)的厚度介于100nm至1500nm之间。
CN202280015305.2A 2021-03-09 2022-03-03 制造碳化硅基半导体结构和中间复合结构的方法 Pending CN116868312A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR2102307 2021-03-09
FR2102307A FR3120737A1 (fr) 2021-03-09 2021-03-09 Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
PCT/FR2022/050380 WO2022189733A1 (fr) 2021-03-09 2022-03-03 Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire

Publications (1)

Publication Number Publication Date
CN116868312A true CN116868312A (zh) 2023-10-10

Family

ID=75439062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280015305.2A Pending CN116868312A (zh) 2021-03-09 2022-03-03 制造碳化硅基半导体结构和中间复合结构的方法

Country Status (8)

Country Link
US (1) US20240145294A1 (zh)
EP (1) EP4305660A1 (zh)
JP (1) JP2024509679A (zh)
KR (1) KR20230153476A (zh)
CN (1) CN116868312A (zh)
FR (1) FR3120737A1 (zh)
TW (1) TW202301555A (zh)
WO (1) WO2022189733A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
JP6371142B2 (ja) * 2014-07-08 2018-08-08 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
EP3514130A1 (en) * 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body

Also Published As

Publication number Publication date
EP4305660A1 (fr) 2024-01-17
JP2024509679A (ja) 2024-03-05
FR3120737A1 (fr) 2022-09-16
WO2022189733A1 (fr) 2022-09-15
KR20230153476A (ko) 2023-11-06
TW202301555A (zh) 2023-01-01
US20240145294A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
US20230160102A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
CN116868312A (zh) 制造碳化硅基半导体结构和中间复合结构的方法
CN114175212A (zh) 包括多晶sic载体衬底上的单晶sic薄层的复合结构制造方法
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
TWI844701B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
KR20240065325A (ko) 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
CN118302839A (zh) 制造包括具有改进的电性能的由碳化硅制成的工作层的半导体结构体的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination