CN102388448A - 半导体材料薄层的形成 - Google Patents

半导体材料薄层的形成 Download PDF

Info

Publication number
CN102388448A
CN102388448A CN201080014929XA CN201080014929A CN102388448A CN 102388448 A CN102388448 A CN 102388448A CN 201080014929X A CN201080014929X A CN 201080014929XA CN 201080014929 A CN201080014929 A CN 201080014929A CN 102388448 A CN102388448 A CN 102388448A
Authority
CN
China
Prior art keywords
layer
germanium material
gaas
germanium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080014929XA
Other languages
English (en)
Other versions
CN102388448B (zh
Inventor
R·C·哈珀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE Silicon Compounds Ltd
Original Assignee
IQE Silicon Compounds Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE Silicon Compounds Ltd filed Critical IQE Silicon Compounds Ltd
Publication of CN102388448A publication Critical patent/CN102388448A/zh
Application granted granted Critical
Publication of CN102388448B publication Critical patent/CN102388448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Abstract

本发明公开了一种形成GaAs或诸如SiGe等锗材料的层的方法。锗材料例如可以外延生长在GaAs表面上。使用层转移将所述锗材料和部分残余GaAs转移到受主衬底上。由于GaAs与锗材料之间的边界提供了蚀刻终止物，所以随后可以使用选择性蚀刻除去残余GaAs。

Description

半导体材料薄层的形成
技术领域
本发明涉及形成半导体材料薄层的方法。
背景技术
由于Ge的相对稀缺性，使用块状Ge半导体衬底不可能容易满足未来对Ge基技术的需求。这在较大衬底晶片直径时尤为相关，对于该衬底晶片，每单位面积需要更厚的Ge来提供足够的机械强度。绝缘体上锗(GeOI)晶片提供了一种可行的替代物。仅仅需要少量的Ge材料(一般在0.001％～1％之间)就可以制造相当的晶片直径，并且有助于在静电学上和电子学上与提供的那些绝缘体上硅(SOI)相当。位于锗薄表面层和衬底本体之间的氧化物蚀刻终止层的存在还可以是其他技术如聚光光伏中的一个关键使然特征。
一种理想的GeOI衬底由牢固结合在氧化的硅晶片上的无缺陷Ge的薄均匀厚度层组成。然而，对于制造GeOI晶片，存在尚未解决的若干重大难题，这会导致成本高、材料品质差。以下描述了制造GeOI衬底的三种已知方法。
第一个已知的方法是使用自施主Ge晶片的层转移。层转移技术包括有公知的Smartcut(RTM)，其中出于形成分离平面的目的而使离子沉积在稍位于该施主Ge晶片的顶表面下方。使硅接收晶片的氧化表面与该施主晶片的顶表面结合。然后沿分离平面分离施主晶片和受主晶片，使得Ge的薄层保留在该氧化的硅上。受移Ge层的表面粗糙度要高于生产SOI晶片的类似技术获得的表面粗糙度，因而需要额外的抛光来消除这种会引起Ge层厚度不均的额外的粗糙度。这样使其难以生产出用于先进Ge CMOS应用(如其中需要全耗尽和部分耗尽器件)的具有所需厚度均匀性的超薄Ge层。另外，Ge施主晶片的成本较高，并且难以将Ge施主晶片的表面品质恢复到能够再使用的水平。
第二个已知方法是在硅施主晶片上外延生长SiGe梯度体(grade)，并且在该SiGe梯度体上外延生长Ge。然后将Ge层转移到氧化的硅受主晶片上。该方法是用来生产直径可达300mm的较大直径GeOI和SiGeOI晶片的另一常用方法。然而，生长在SiGe梯度体上的纯Ge膜的线位错密度(TDD)为106cm-2～108cm-2的数量级。这种缺陷水平会使Ge层内和在其上生长的任何后续层内的性能显著劣化。层转移后保留在施主晶片上的外延层的表面粗糙度需要通过抛光在使用后进行恢复，以实现新生长的Ge层的自发结合。带有中间CMP(化学机械抛光)阶段的Ge膜在全Si-Ge梯度体上的生长是缓慢且昂贵的。很难对从纯Ge膜转移到受主晶片上的受移SiGe梯度体的上层(Ge含量较高)进行选择性蚀刻。
第三种已知方法是以绝缘体上SiGe(SiGeOI)晶片开始，并使用Ge浓缩方法来获得GeOI晶片。氧化SiGe的薄层，使得Ge沿着氧化前锋推进，以在与隐埋绝缘氧化物层的边界处形成纯Ge。然后除去上覆材料。但是，有报道称用这种方法制造的GeOI晶片有高水平的位错缺陷。这些缺陷因原SiGeOI界面处的晶格常数与受移的SiGe相当而受到过程中应变松弛的驱动。尽管存在可疑的品质，但如今大部分直径超过150mm的GeOI晶片仍采用这种方法生产。
本发明试图解决相关现有技术中的这些和其他问题。
发明内容
本发明涉及形成GaAs或锗材料的层，所述层随后将转移到受主衬底上。锗材料可以例如是具有较小比例的硅的SiGe材料，该SiGe材料与GaAs基本晶格匹配。
本发明提供了一种形成锗材料或GaAs的薄膜或层的方法。例如，通过使用离子注入/分离或诸如Smartcut(RTM)等相似技术将一种上述材料的层转移到另一衬底上。可除去附着于受移层或剩余材料上的其他材料残余物，以留下通过选择性蚀刻使用GaAs/锗材料界面作为蚀刻终止物而露出的原始表面。
比如，通过在GaAs施主衬底上外延生长锗材料，并进行锗材料和部分残余GaAs到受主衬底上的层转移，本发明可以用来形成绝缘体上锗型衬底。由于GaAs/锗材料的边界起到针对选择性湿法蚀刻或类似方法的蚀刻终止物的作用，因而随后可除去残余GaAs。通过在Ge施主衬底上生长GaAs材料以及随后的等价步骤，可使用等价方法来形成绝缘体上GaAs型衬底。
受移层中的锗材料与残余GaAs(反之亦然)之间的异质界面提供了蚀刻终止物，使得能够使用对GaAs有选择性的蚀刻剂来除去残余GaAs，从而在受主衬底上仅留下锗材料。锗材料可以是锗，或具有少量硅成分的SiGe，所述硅成分与使得该SiGe与GaAs施主衬底近似晶格匹配一致。本文中更一般而言，锗材料可以是其中锗的摩尔分数为至少0.5、至少0.7或可选地至少0.9的材料。锗材料可以与GaAs基本晶格匹配。锗材料和GaAs优选单体式地相互形成在一起，也就是单晶。锗材料可以表现为多种组成，比如包含两种不同的SiGe组成之间的梯度体。
该技术使得无缺陷锗或SiGe的薄均匀层能够转移到替代性衬底上。用选择性蚀刻替代通常用来除去分离/注入损伤并在受移层表面处恢复后续外延生长用微观粗糙度的CMP阶段，从而除去残余GaAs。该锗材料处的蚀刻终止物能够实现非常均匀的受移锗材料薄层。相比于生长在SiGe梯度体上的锗材料，松弛锗材料在晶格匹配的GaAs上的生长将获得极低的缺陷水平。GaAs施主晶片通常比相当的锗晶片廉价，而且如果使用了使施主衬底基本无损的层转移技术，GaAs施主晶片还能够再使用。
多次循环的GaAs和锗材料可以外延生长在GaAs施主衬底上，然后通过重复层转移来后续除去，从而形成多个绝缘体上锗型衬底。
生产薄且均匀的绝缘体上锗材料的能力对于GeOI基CMOS(其中使用了部分耗尽和全耗尽结构)尤为重要，但是该技术还可以应用于多种其他应用，比如光伏、光电子和与硅的III/V族集成(integration)。
特别地，本发明提供一种进行第一材料的层转移的方法，所述第一材料为GaAs或锗材料，所述方法包括：在第二材料的表面外延生长所述第一材料，所述第二材料为GaAs或锗材料的另一种，所述表面由施主衬底承载；进行所述第一材料与下述材料中的一种从所述施主衬底到受主衬底上的层转移：来自临近附着于所述受移第一材料上的所述表面的残余第二材料，和来自临近附着于所述第二材料上的所述表面的残余第一材料；以及除去附着的残余材料，由此露出下层第一材料或第二材料(取决于所述残余材料覆盖了哪一个)。
残余材料是附着于受移第一材料上还是附着于剩余第二材料上取决于分离第一材料和第二材料所沿着的平面(如分离平面或分离层)，且特别取决于该平面是位于所述表面的上方还是下方。
锗材料可以是锗，硅锗SixGe1-x或是诸如SiGeC等另一锗材料，或者是这些组成物的某种组合。对于可接受SiGe和GaAs的晶格匹配，x值应当优选低于0.06，更优选低于0.04，还优选为0.01～0.03。例如通过规定锗材料的晶格常数在GaAs的晶格常数的±0.08％之内，可以使锗材料与GaAs基本晶格匹配，以得到可接受的低水平缺陷结果，尽管下文讨论了其他适宜的标准。本发明还可以用于形成诸如SiGe等锗材料的薄层，其中至少部分锗材料的摩尔分数显著减少，例如为0.5～1.0或0.7～1.0之间。这可以通过将锗材料梯度体生长为较低锗摩尔分数的材料并进行包括部分或全部该梯度体的锗材料的层转移来实现。
本文所述的材料可以通过CVD或类似的技术生长，可以进行或不进行掺杂以促进p-n结的形成。
所述受主衬底可以包含绝缘体层，并且随后第一材料的转移层可以层转移到绝缘体层上，从而在绝缘体衬底上形成第一材料。例如，受主衬底可以是硅衬底，且绝缘体层可包含硅的氧化物。需要时，也可以使用其他多种类型的受主衬底，包括半导体材料、绝缘体、玻璃、金属等。
可使用本领域技术人员已知的多种方法来进行层转移。例如，进行层转移的步骤可包括：注入离子以在所述表面下方的第二材料中初始化分离层，结合第一材料(与附加在第一材料顶部的任何另外的层)至受主衬底，以及沿分离层分离受主衬底和施主衬底，以留下来自临近附着于所述受移第一材料上的所述表面的残余第二材料。如果所述分离层位于所述表面上方的第一材料内，则残余第一材料来自临近附着于剩余第二材料上的所述表面。层转移还可以通过磨掉施主衬底的本体来实现。
附着的残余材料可以采用一种或多种方法，包括磨光、抛光、蚀刻等来去除。然而，所述去除优选包括通过选择性蚀刻来除去至少部分残余材料，其中所述第一材料和第二材料的另一种不响应所述选择性蚀刻，并由此使剩余材料留有其原始生长表面。特别地，选择性湿法蚀刻可以用来除去附着残余材料的最终部分，以露出下层第一材料或第二材料。
方便的是，施主衬底可以是GaAs衬底。这种情况下，第二材料的表面可以是GaAs衬底的GaAs表面。但是，第二材料的表面可以替代为第二材料的外延生长层的表面，所述外延生长层可以生长在GaAs衬底的GaAs表面上，或者生长在不同的下层表面如在第一材料的外延生长层上。
类似地，施主衬底可以是Ge衬底。这种情况下，第二材料的表面可以是Ge衬底的Ge表面，但是，第二材料的表面可以替代为第二材料的外延生长层的表面，所述外延生长层可以生长在Ge衬底的Ge表面上，或者生长在不同的下层表面如在第一材料的外延生长层上。
本发明的一个相关方面提供了生长所述第一材料和第二材料的重复交替层，使得能够使用各自针对单独受主衬底的重复性层转移，和相应的除去附着的残余材料的多个步骤。
当使用上述方法来在不磨掉衬底本体或主体的情况下自施主衬底进行层转移时，施主衬底可以随后进行再利用来重复进行相同方法一次或多次，或用于其他方法或应用。以其中残余材料是留附在施主衬底的第一材料上的第二材料的方式使用上述方法使得原始GaAs表面，其中在所述表面上将形成要转移的锗层，能够使用已提及的选择性蚀刻技术来得到精确的恢复。如果层转移后留在施主衬底上的表面是分离的第二材料，那么可以采用抛光或本领域技术人员熟知的类似技术的步骤来恢复施主衬底以用于进一步应用或再利用。
上述方法可以用来提供在其上形成其他结构体的表面。在一个实例中，此类另外的结构体包括一个或多个光伏结，该光伏结可以单体式地形成在受移第一材料上。
在一些其他方面中，本发明提供一种制造锗材料薄膜的方法，该方法包括：在GaAs施主衬底上外延生长锗材料层；进行所述锗材料层和残余GaAs材料从施主衬底上到受主衬底上的层转移；以及除去残余GaAs材料以露出所述锗材料层。本发明还提供了制造GaAs材料薄膜的对应方法，该方法包括：在Ge施主衬底上外延生长GaAs材料层；进行所述GaAs材料层和残余锗材料从施主衬底上到受主衬底上的层转移；以及除去残余锗材料以露出所述GaAs材料层。衬底、残余材料的去除和其他方面可如本文其他地方所述。
所述锗材料可以具有均匀的组成，或者组成可以例如通过在层生长中改变组成而在所述材料中不同。此类应用之一提供了一种形成锗材料薄层的方法，所述锗材料与GaAs材料晶格错配。在施主衬底上生长SiGe梯度体，并在该梯度体上生长锗材料顶层(其可有效地位于该梯度体或附加层的顶部)。然后所述顶层优选与部分SiGe梯度体或全部SiGe梯度体以及其上生长有该SiGe梯度体的GaAs材料残余物一起层转移到受主衬底上，并且需要时除去来自所述层下方的残余材料，并在必要时在受主衬底上制备锗材料的剩余表面以作进一步使用。锗材料可以与该梯度体顶部晶格匹配。作为另一种选择，其可以特意地是晶格错配的，以在受主衬底上产生应变锗材料层。
本发明还提供了形成下述器件的方法，所述方法包括如上所述的方法步骤，所述器件是光电器件、全耗尽型Ge基CMOS器件、或硅上III/V族器件。
本发明还提供了上述方法的产品，所述产品包含承载按照上述任一方法形成的所述第一材料层的衬底。如此形成的特定终产品是GeOI和SiGeOI衬底，其对于根据现有技术方法形成的尺寸近似的衬底而言可具有较少的缺陷密度。此类绝缘体上锗或SiGe衬底可包含位于诸如二氧化硅等绝缘体上的锗材料，该绝缘体可以形成在硅衬底上。
本发明还可用来提供一种结构体，在该结构体上可如共同提交且共同未决的题为“Photovoltaic Cell”的专利申请中所述构建光伏器件，在此出于所有目的而将该申请的全部内容以引用方式并入。
本发明还提供了如此构造的光伏器件，如太阳能电池。
本发明还提供了使用上述方法形成的一种或多种光电器件、全耗尽型和部分耗尽型Ge基CMOS器件和硅上III/V族器件。
例如在施主衬底和受主衬底为施主晶片和受主晶片时，本发明可以应用于整个半导体晶片。
附图说明
现将参考附图，仅仅通过实例的方式描述本发明的实施方式，其中：
图1A～1E示意性示出了SiGe层从GaAs施主衬底到受主衬底的层转移，其中受移层上带有部分残余GaAs；
图2A和2B示出了图1的部分阶段，其中受主衬底上带有绝缘体层；
图3图示了这样一种技术，其中生长多个交替层，然后使用连续层转移步骤将其除去到多个受主衬底上；
图4图示了应用于外延生长的GaAs层上的SiGe层的技术；
图5A～5C示意性示出了SiGe层自GaAs施主衬底上的层转移，其中受移层留下部分残余SiGe；
图6A～6D示出了与图1类似的方法，其中转移GaAs层离开下层Ge层或SiGe层或Ge衬底；
图7示出了单结或多结太阳能或光伏电池，所述电池含有如前述附图中所示的形成或生长在受移层上的结；
图8A～8B图示了应用于SiGe或其他锗材料层的转移的发明，所述SiGe或其他锗材料层具有与GaAs晶格不匹配的组成，并生长在合适的SiGe梯度体上，且随后转移到受主衬底上；
图9A和9B与图8A和8B类似，但是锗材料层由于与SiGe梯度体顶部晶格错配而特意产生应变。
具体实施方式
现参见图1A～1E，其示出了在衬底上形成锗材料薄层的一系列阶段。在图1A中，提供了GaAs施主衬底10，并且已在该施主衬底上外延生长了锗材料层12。本例中，所述锗材料是硅锗材料(SiGe)。
图1B中，例如通过使用离子束方法透过层12注入离子，而已在硅锗层12下方的施主衬底的GaAs材料中初始化分离平面14。
图1C中，已使受主衬底与SiGe层12结合。可以使用退火步骤，以本领域技术人员已知来自Smartcut(RTM)技术的方式来改善受主衬底与SiGe层的结合，还用来弱化分离平面。
然后如图1D所示分离施主衬底与受主衬底，使得该受主衬底承载SiGe层12和来自原始施主衬底的残余GaAs材料层。
可通过多种技术如磨光、抛光和蚀刻来除去残余GaAs材料层，以如图1E所示留下受主衬底上露出的外延生长的锗材料层。优选的是，通过蚀刻过程如湿法蚀刻过曾除去残余GaAs材料的至少最终部分，其中锗材料不响应该蚀刻过程。
剩余GaAs施主晶片10在经过必要的再抛光或其他表面处理技术后可以再利用。
将锗材料的外延层从施主衬底转移到受主衬底上的过程称之为层转移过程。可使用多种不同技术来实现此种效果，可能需要多个步骤来实施这类技术，这些步骤可以在锗材料层12的外延生长之前进行、之后进行，或在之前和之后均进行。例如，一种替代性的层转移技术包括磨掉施主晶片的本体，而不是使用分离平面技术。然后仍可使用蚀刻过程来除去残余的GaAs层。
可使用多种材料或结构的受主衬底来接纳锗材料层12，例如金属、半导体、绝缘体、玻璃和这些材料的组合。为了形成绝缘体上锗材料衬底，带有绝缘体层的受主衬底用作受主衬底20。该变型如图2A所图示，其可与图1C做比较。在图2A中，受主衬底承载绝缘体层22，并且该绝缘体层与锗材料层12相结合，从而形成如图2B所示的最终结构体。
锗材料可以例如是锗或SiGe。另一可能的锗材料是SiGeC。如果所述材料为SiGe，那么只要该材料保持与施主衬底的GaAs材料基本晶格匹配，则由SixGe1-x中x表示的组成就可以改变。理想的晶格匹配发生在x＝0.018左右，并且优选x的值为约0.01～0.03，但是x＝0(锗)到x＝0.04，甚至x＝0.06的值都可以提供给锗材料以用于多种目的的合理的材料品质。随着硅比率增大，对于x值每变化0.01，与GaAs的晶格错配将增大约0.04％，并且锗材料的晶体结构中相应的缺陷数目也会增加。
因此，锗材料保持与GaAs适度晶格匹配的晶格参数的适当范围可以与GaAs晶格参数的偏差为至多±.16％，更优选为至多±0.08％，还更优选在±0.04％的范围。锗材料可以含有低水平的掺杂剂或其他杂质。
图1A～1E所图示的过程通常可以采用常规类型半导体晶片实施。GaAs施主晶片的厚度为约100μm～1000μm，且通常较大的晶片具有较大的厚度。受主晶片可以是硅晶片，其上生长有氧化物层来提供绝缘体层22。取决于最终应用，外延锗材料层12的厚度通常是约1nm～2μm。相比于某些光学或光伏应用，某些CMOS电路应用通常从薄层中获益。分离平面通常可以形成在GaAs表面下方约0.1μm～2μm处，或者形成在层12表面下方但使得分离平面至少稍微位于GaAs材料中。
如图3所示，上述方法可以扩展至在施主衬底上有两个以上锗材料外延层，然后以相反的顺序进行多个层转移步骤以除去各个层12。每一对锗材料层12被同样外延生长的GaAs层26隔开。所需的分离层可以在生长步骤之间于部分或全部GaAs衬底和GaAs层内进行初始化，但是有利的是在不从合适的反应室中移除结构体的情况下形成全部外延层，然后在外延层完全形成之后再进行必要的离子注入或其他此类的分离平面初始化步骤。
更一般地，如图4所示，该技术可以用于上覆外延GaAs材料30的锗材料外延层，其中一个或多个另外的层28可以位于GaAs材料30和GaAs衬底之间。在该更一般的情况下，上述技术还可用来进行锗材料层12的层转移，所述层转移比如包括，形成分离平面14，完成到施主衬底的层转移，并且选择性蚀刻受主衬底上来自锗材料层12的残余GaAs。
在图5A中，GaAs材料30位于上述锗材料外延层32(例如如图4所示)下。GaAs材料30可以是GaAs衬底的顶部，或者可以是外延生长层。在上述技术的变型中，分离平面34形成在锗材料层32中。然后例如通过完成上面使用的层转移技术，将锗材料层的上部转移到受主衬底20上。转移到受主衬底上的锗材料可以随后进行抛光或者以其他方式制备以作使用，留在GaAs上的锗材料层的下部可以通过多种技术除去，所述技术优选包括使用GaAs对其不响应的选择性蚀刻来除去该材料的至少最终部分。所得到的结构体如图5C所示。该变型使得GaAs材料30的蚀刻表面能够以任何需要的方式进一步使用。
图5的技术可以应用于图4的结构体的一个或多个重复层。
上述技术可以用来形成GaAs薄膜。参见图6A，GaAs层36外延生长在锗材料38上。可以在锗材料中初始化分离平面34。如图6B所示，使受主衬底20与GaAs层36结合，然后使该受主衬底与锗材料38分离，以由此实现GaAs层36到受主衬底上的层转移。如图6C所示，还转移了残余量的锗材料，而这些材料可以被除去。特别是，使用GaAs对其不响应的选择性蚀刻来除去残余锗材料的至少最终部分，以形成图6D的结构体，其中露出的GaAs薄层结合在受主衬底上。关于GaAs上生长的锗材料现已存在的所述技术的某些变型包括：在GaAs而不是锗材料中形成分离平面；和使用磨光来除去承载锗材料表面的施主衬底的全部或本体。
图6A～6D所示的技术可以应用于类似图4所示的锗材料和GaAs的交替外延层的层积体(stack)，以从单个施主衬底上进行连续的GaAs层的层转移。所述技术还可以应用于形成在锗衬底上的GaAs层。
根据本发明形成的GaAs或锗材料的层可以用作光伏电池的一部分。图7图示了此类电池，其中作为金属层或包含金属层的受主衬底承载了锗材料层，该锗材料层上形成有锗光伏结40或该锗材料层是锗光伏结40的一部分。可以在所述锗结上单体式地形成另外的光伏结，例如在形成GaAs结42后形成InGaP结44，以形成三结太阳能电池。通常，各个上层光伏结将具有高于各个下层结的带隙能，使得较长波长的光能够传播到下层结以在更理想的带隙处进行吸收和转变为电能。出于简洁性目的，图7中并未示出电触点、结层、窗口层等类似物，但清楚的是，在必要时根据使用实践和本领域技术人员的知识可以包括上述元件。
参见图8A和8B，其图示了这样一种技术，凭借该技术，使用上文已描述的技术和材料可以形成与GaAs晶格不匹配的锗材料层并将其转移到替代性衬底上。与GaAs或Ga基本晶格匹配的诸如SiGe等锗材料的第一层52外延生长在通常是GaAs或Ge衬底的施主衬底50上。为了与GaAs基本晶格匹配以使缺陷最小化，SiGe应当具有约0.02的硅分数，该硅分数更一般为0～约0.04，但是也可以应用本文在其他地方所述的其他标准。然后形成SiGe梯度体54，其中硅分数随着该梯度体向上生长而增大，并使得该梯度体顶部的硅分数高于第一层52中的硅分数。接着生长硅分数与梯度体52顶部相匹配的第二SiGe层56。
然后使用层转移技术来将第二SiGe层56的材料转移到接收衬底60上。这可以包括将包含部分残余GaAs材料的整个锗材料结构体转移到接收衬底上，或者转移第二SiGe层56和来自梯度体52的部分残余SiGe材料。所述层转移技术可以使用分离平面来除去所述材料的本体，或为此目的可以使用磨光技术，或可以使用其他层转移技术。最后，可以除去层转移过程中也携带的施主衬底或梯度体的任何残余材料，并且可以对受移SiGe层的露出面进行抛光或在必要时进行其他方式的制备以进一步应用。受主衬底可以采用上文其他实例中所述的多种形式。施主衬底可以具有不同的组成和晶格常数，但通常SiGe梯度体的底部应当与衬底的晶格常数匹配。
在图8A和8B所示技术的一个变型中，可以如图9A和9B所示，生长应变锗材料层62来替换晶格匹配的锗材料56。由此如图9B所示将应变锗材料层62转移到受主衬底上。尤其是，层62可以进行压缩应变。应变锗材料可以例如是应变SiGe或应变Ge。
当与非应变等价物相比较时，压缩应变的锗材料层可有利于提高载流子迁移率。
与以硅衬底开始且逐渐增加Ge分数到所需水平的常规方法相比，在GaAs或Ge上SiGe梯度体上方的SiGe的层转移使得高Ge分数材料能够低梯度地进行生产。结果，可以在位错缺陷较少和无需中间CMP阶段来减少塞积缺陷和恢复表面平坦度的情况下实现例如高于0.7的高Ge分数。
尽管已经描述了多种实施例，但是本领域技术人员将意识到在不脱离本发明范围的情况下可以对这些实施例做出变型和改进。

Claims (40)

1.一种形成锗材料薄膜的方法，所述方法包括：
在GaAs的表面上外延生长所述锗材料，所述表面由施主衬底承载；
进行所述锗材料和下述材料之一从所述施主衬底到受主衬底上的层转移：来自邻近附着于所述受移锗材料上的所述表面的残余GaAs，和来自邻近附着于所述GaAs上的所述表面的残余锗材料；和
除去附着的残余材料。
2.如前述权利要求所述的方法，其中，所述锗材料为锗。
3.如权利要求1所述的方法，其中，所述锗材料为硅锗。
4.如权利要求3所述的方法，其中，所述硅锗表示为SixGe1-x，并使x为0.01～0.03。
5.如权利要求3所述的方法，其中，所述锗材料包含从具有第一组成的SiGe到具有第二组成的SiGe的SiGe梯度体。
6.如权利要求5所述的方法，所述方法还包括在除去所述附着的残余材料后除去至少部分SiGe梯度体。
7.如权利要求5或6所述的方法，其中，所述第一组成与GaAs基本晶格匹配，所述第二组成具有高于所述第一材料的硅分数。
8.如权利要求5、6或7所述的方法，其中，所述锗材料还包含应变锗层，所述应变锗层生长在具有第二组成的SiGe上，并与其晶格错配。
9.如前述权利要求中任一项所述的方法，其中，所述锗材料中的锗摩尔分数是：至少0.5，或者至少0.7。
10.如权利要求1～4中任一项所述的方法，其中，所述锗材料和GaAs基本晶格匹配。
11.如前述权利要求中任一项所述的方法，其中，所述受主衬底包含绝缘体层，并将所述锗材料的转移层层转移到所述绝缘体层上，以形成绝缘体上锗材料衬底。
12.如权利要求11所述的方法，其中，所述受主衬底是硅衬底，所述绝缘体层包含硅的氧化物。
13.如前述权利要求中任一项所述的方法，其中，进行层转移的步骤包括磨掉至少部分施主衬底，以留下来自邻近附着于所述受移锗材料上的所述表面的残余GaAs。
14.如权利要求1～12中任一项所述的方法，其中，进行层转移的步骤包括，注入离子以在所述表面下方的GaAs中初始化分离层，结合所述锗材料至所述受主衬底，并且沿所述分离层分离所述受主衬底与所述施主衬底，以留下来自邻近附着于所述受移锗材料上的所述表面的残余GaAs。
15.如权利要求1～12中任一项所述的方法，其中，进行层转移的步骤包括，注入离子以在所述表面上方的锗材料中初始化分离层，结合所述锗材料至所述受主衬底，并且沿所述分离层分离接收衬底与施主衬底，以留下来自邻近附着于所述GaAs上的所述表面的残余锗材料。
16.如前述权利要求中任一项所述的方法，其中，除去附着的残余材料的步骤包括使用锗材料对其不响应的选择性蚀刻来除去至少部分残余材料。
17.如权利要求16所述的方法，其中，使用选择性湿法蚀刻来除去所述附着的残余材料的最终部分，以露出下层锗材料。
18.如前述权利要求中任一项所述的方法，其中，所述施主衬底是GaAs衬底。
19.如权利要求18所述的方法，其中，所述GaAs的表面是所述GaAs衬底的GaAs表面。
20.如权利要求1～18中任一项所述的方法，其中，所述GaAs的表面是GaAs外延生长层的表面。
21.如权利要求20所述的方法，其中，外延生长的锗材料层在GaAs外延生长层上形成。
22.如权利要求21所述的方法，所述方法包括：外延生长多个所述GaAs和锗材料的交替层，并在生长全部所述层后，进行各自针对单独受主衬底的多个所述层转移步骤，和相应的多个所述除去附着的残余材料的步骤。
23.一种方法，所述方法包括：
在施主衬底上生长SiGe梯度体，所述SiGe梯度体具有第一SiGe组成到第二SiGe组成；
在所述SiGe梯度体上外延生长另一锗材料层；以及
进行至少部分所述锗材料到受主衬底上的层转移。
24.如权利要求23所述的方法，其中，所述另一锗材料层具有与所述第二组成相匹配的组成。
25.如权利要求23所述的方法，其中，所述另一锗材料层是与所述第二组成晶格错配的应变锗材料。
26.如权利要求25所述的方法，其中，所述应变锗材料是压缩应变的。
27.如权利要求25或26所述的方法，其中，所述应变锗材料为应变锗。
28.如权利要求23～27中任一项所述的方法，其中，所述第一SiGe组成与所述施主衬底基本晶格匹配，所述第二SiGe组成具有高于所述第一SiGe组成的硅分数。
29.如权利要求23～28中任一项所述的方法，其中，所述层转移包括所述SiGe梯度体和来自所述施主衬底的残余材料的层转移。
30.如权利要求23～29中任一项所述的方法，其中，所述另一锗材料层是硅分数大于x＝0.05的SixGe1-x。
31.如权利要求23～30中任一项所述的方法，其中，所述另一锗材料层的锗摩尔分数为：大于0.5；或大于0.7。
32.如权利要求23～31中任一项所述的方法，其中，所述施主衬底为GaAs衬底。
33.一种形成光伏电池的方法，所述方法包括，进行权利要求1～32中任一项所述的步骤，并在至少部分受移锗材料上单体式地形成一个或多个光伏结。
34.一种形成光电器件、全耗尽型或部分耗尽型锗基CMOS器件或硅上III/V族器件的方法，所述方法包括权利要求1～33中任一项所述的步骤。
35.一种承载至少部分所述锗材料的层的衬底，所述衬底根据权利要求1～32中任一项所述的方法形成。
36.根据权利要求1～32中任一项所述的方法形成的绝缘体上锗材料衬底。
37.如权利要求36所述的衬底，其中，所述锗材料位于硅上方的二氧化硅上。
38.如权利要求36或37所述的衬底，其中，所述锗材料是下述材料中的至少一种：锗；表示为SixGe1-x的硅锗，其中x小于0.05；和晶格常数在GaAs的晶格常数±0.16％间的锗材料。
39.一种太阳能电池，所述太阳能电池包含权利要求35～38中任一项所述的衬底。
40.一种光电器件、全耗尽型或部分耗尽型锗基CMOS器件或硅上III/V族器件，所述器件包含权利要求35～38中任一项所述的衬底。
CN201080014929.XA 2009-02-19 2010-02-17 半导体材料薄层的形成 Active CN102388448B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0902848.1 2009-02-19
GB0902848A GB2467935B (en) 2009-02-19 2009-02-19 Formation of thin layers of GaAs and germanium materials
PCT/GB2010/000287 WO2010094920A1 (en) 2009-02-19 2010-02-17 Formation of thin layers of semiconductor materials

Publications (2)

Publication Number Publication Date
CN102388448A true CN102388448A (zh) 2012-03-21
CN102388448B CN102388448B (zh) 2015-08-05

Family

ID=40565411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080014929.XA Active CN102388448B (zh) 2009-02-19 2010-02-17 半导体材料薄层的形成

Country Status (9)

Country Link
US (1) US9048289B2 (zh)
EP (1) EP2399286B1 (zh)
JP (1) JP2012518290A (zh)
CN (1) CN102388448B (zh)
ES (1) ES2590657T3 (zh)
GB (1) GB2467935B (zh)
HK (1) HK1147351A1 (zh)
TW (1) TW201041015A (zh)
WO (1) WO2010094920A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050432A (zh) * 2012-12-20 2013-04-17 中国科学院上海微系统与信息技术研究所 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN103107238A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
WO2014005379A1 (zh) * 2012-07-02 2014-01-09 中国科学院上海微系统与信息技术研究所 一种goi晶片结构的制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0917747D0 (en) 2009-10-09 2009-11-25 Univ Glasgow Intermediate band semiconductor photovoltaic devices, uses thereof and methods for their manufacture
US8927318B2 (en) * 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
EP2745329B1 (en) 2011-08-29 2018-09-19 IQE Plc. Photovoltaic device
JP5758257B2 (ja) * 2011-09-30 2015-08-05 シャープ株式会社 化合物半導体太陽電池製造用積層体、化合物半導体太陽電池およびその製造方法
CN103311172A (zh) 2012-03-16 2013-09-18 中芯国际集成电路制造(上海)有限公司 Soi衬底的形成方法
JPWO2013187076A1 (ja) * 2012-06-15 2016-02-04 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2013187079A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 複合基板の製造方法および複合基板
WO2013187078A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
US9105689B1 (en) * 2014-03-24 2015-08-11 Silanna Semiconductor U.S.A., Inc. Bonded semiconductor structure with SiGeC layer as etch stop
US9466701B2 (en) * 2014-04-03 2016-10-11 GlobalFoundries, Inc. Processes for preparing integrated circuits with improved source/drain contact structures and integrated circuits prepared according to such processes
US9349809B1 (en) * 2014-11-14 2016-05-24 International Business Machines Corporation Aspect ratio trapping and lattice engineering for III/V semiconductors
WO2017065692A1 (en) * 2015-10-13 2017-04-20 Nanyang Technological University Method of manufacturing a germanium-on-insulator substrate
US10923379B2 (en) * 2017-02-15 2021-02-16 Lam Research Corporation Methods for controlling clamping of insulator-type substrate on electrostatic-type substrate support structure
CN108598218B (zh) * 2018-04-26 2020-08-11 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
CN1538499A (zh) * 2003-01-29 2004-10-20 硅绝缘体技术有限公司 在绝缘体上制造应变结晶层的方法和半导体结构及得到的半导体结构
US20050042842A1 (en) * 2003-08-21 2005-02-24 Ryan Lei Germanium on insulator fabrication via epitaxial germanium bonding
EP1519409A1 (en) * 2003-09-26 2005-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of fabrication of a substrate for an epitaxial growth
US20060172505A1 (en) * 2005-01-31 2006-08-03 Koester Steven J Structure and method of integrating compound and elemental semiconductors for high-performace CMOS

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7731575A (en) * 1974-01-18 1976-07-15 Nat Patent Dev Corp Heterojunction devices
US4171235A (en) 1977-12-27 1979-10-16 Hughes Aircraft Company Process for fabricating heterojunction structures utilizing a double chamber vacuum deposition system
US4370510A (en) 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
JP2705283B2 (ja) 1990-06-14 1998-01-28 日立電線株式会社 積層型太陽電池及びその製造方法
US6281426B1 (en) 1997-10-01 2001-08-28 Midwest Research Institute Multi-junction, monolithic solar cell using low-band-gap materials lattice matched to GaAs or Ge
US6380601B1 (en) 1999-03-29 2002-04-30 Hughes Electronics Corporation Multilayer semiconductor structure with phosphide-passivated germanium substrate
US6340788B1 (en) 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
US6750130B1 (en) * 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US7339109B2 (en) 2000-06-20 2008-03-04 Emcore Corporation Apparatus and method for optimizing the efficiency of germanium junctions in multi-junction solar cells
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US7202139B2 (en) * 2002-02-07 2007-04-10 Taiwan Semiconductor Manufacturing Company , Ltd. MOSFET device with a strained channel
US20030186521A1 (en) * 2002-03-29 2003-10-02 Kub Francis J. Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique
US8067687B2 (en) 2002-05-21 2011-11-29 Alliance For Sustainable Energy, Llc High-efficiency, monolithic, multi-bandgap, tandem photovoltaic energy converters
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
WO2004054003A1 (en) 2002-12-05 2004-06-24 Blue Photonics, Inc. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
KR100596093B1 (ko) * 2003-12-17 2006-06-30 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US8017862B2 (en) 2005-10-21 2011-09-13 Sumco Solar Corporation Solar-cell single-crystal silicon substrate, solar cell element, and method for producing the same
US7811382B2 (en) * 2006-05-30 2010-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor structure having a strained silicon layer
FR2915625B1 (fr) * 2007-04-27 2009-10-02 Soitec Silicon On Insulator Procede de transfert d'une couche epitaxiale
EP2168172B1 (en) 2007-07-03 2019-05-22 Microlink Devices, Inc. Methods for fabricating thin film iii-v compound solar cell
WO2009135078A2 (en) 2008-04-30 2009-11-05 The Regents Of The University Of California Method and apparatus for fabricating optoelectromechanical devices by structural transfer using re-usable substrate
WO2010075606A1 (en) 2008-12-29 2010-07-08 Shaun Joseph Cunningham Improved photo-voltaic device
GB2467934B (en) 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Photovoltaic cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
CN1538499A (zh) * 2003-01-29 2004-10-20 硅绝缘体技术有限公司 在绝缘体上制造应变结晶层的方法和半导体结构及得到的半导体结构
US20050042842A1 (en) * 2003-08-21 2005-02-24 Ryan Lei Germanium on insulator fabrication via epitaxial germanium bonding
EP1519409A1 (en) * 2003-09-26 2005-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of fabrication of a substrate for an epitaxial growth
US20060172505A1 (en) * 2005-01-31 2006-08-03 Koester Steven J Structure and method of integrating compound and elemental semiconductors for high-performace CMOS

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014005379A1 (zh) * 2012-07-02 2014-01-09 中国科学院上海微系统与信息技术研究所 一种goi晶片结构的制备方法
CN103107238A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN103107238B (zh) * 2012-12-06 2016-03-23 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN103050432A (zh) * 2012-12-20 2013-04-17 中国科学院上海微系统与信息技术研究所 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN103050432B (zh) * 2012-12-20 2015-08-19 中国科学院上海微系统与信息技术研究所 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法

Also Published As

Publication number Publication date
WO2010094920A1 (en) 2010-08-26
GB2467935B (en) 2013-10-30
GB2467935A (en) 2010-08-25
US9048289B2 (en) 2015-06-02
GB0902848D0 (en) 2009-04-08
US20110303291A1 (en) 2011-12-15
JP2012518290A (ja) 2012-08-09
TW201041015A (en) 2010-11-16
ES2590657T3 (es) 2016-11-23
EP2399286A1 (en) 2011-12-28
HK1147351A1 (en) 2011-08-26
EP2399286B1 (en) 2016-06-08
CN102388448B (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN102388448B (zh) 半导体材料薄层的形成
CN101095211B (zh) 用于互补金属氧化物半导体的受力无位错沟道及制造方法
US7465646B2 (en) Methods for fabricating a wafer structure having a strained silicon utility layer
US11728207B2 (en) Method for fabricating a strained semiconductor-on-insulator substrate
CN100444323C (zh) 形成晶格调制半导体基片
US10510583B2 (en) Method of manufacturing silicon germanium-on-insulator
US10672646B2 (en) Method for fabricating a strained semiconductor-on-insulator substrate
WO2016106231A1 (en) Manufacture of group iiia-nitride layers on semiconductor on insulator structures
CN112563189A (zh) 一种压应力goi的制作方法
US9111996B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
KR100529633B1 (ko) 에피택셜 실리콘을 이용한 반도체 소자 및 그 제조 방법
EP1443550A1 (en) A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
CN113314394A (zh) 一种半导体衬底及半导体结构的制备方法
Marti et al. Wafer-bonding and film transfer for advanced PV cells C Jaussaud, E Jalaguier and D Mencaraglia
JPH06140293A (ja) 半導体装置用貼り合わせ基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant