CN1531110A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1531110A
CN1531110A CNA2004100086441A CN200410008644A CN1531110A CN 1531110 A CN1531110 A CN 1531110A CN A2004100086441 A CNA2004100086441 A CN A2004100086441A CN 200410008644 A CN200410008644 A CN 200410008644A CN 1531110 A CN1531110 A CN 1531110A
Authority
CN
China
Prior art keywords
semiconductor region
impurity
depth
described semiconductor
concentration layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100086441A
Other languages
English (en)
Inventor
芳贺泰
滨宗佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1531110A publication Critical patent/CN1531110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

本发明披露了一种能够防止发生结泄漏的半导体装置及其制造方法，其特征在于包括：注入了一种导电型杂质的半导体区(103)；在所述半导体区(103)上形成的栅极绝缘膜(105)；在所述栅极绝缘膜(105)上形成的栅电极(106)；以第一注入量在所述半导体区(103)内注入另一种导电型的第一杂质，在从所述半导体区(103)的主平面到第一深度为止的区内形成的低浓度层(109a)；以高于第一注入量低于1×10E15个/cm2的第二注入量，在所述半导体区(103)内注入另一种导电型的第二杂质，在从所述半导体区(103)的主平面到比所述第一深度浅的第二深度为止的区内形成的高浓度层(109b)。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种适用于MOS晶体管的半导体装置及其制造方法。
背景技术
过去，作为MOS晶体管的制造方法，以下所示的制造方法是人所共知的。下面，以N通道MOS晶体管为例，参照图13对其结构和制造方法进行简单的说明。
在载流子密度为2×1015/cm3的n型硅基板301上，形成载流子密度为3×1016/cm3的P-WELL区302。然后，作为沟道掺杂杂质，注入硼离子，通过热氧化法形成20nm的栅极氧化膜303。接下来，采用CVD(Chemical Vapor Deposition化学气相淀积)法沉积400nm的掺杂了磷的多晶硅。其后，采用一般的光刻工艺和干蚀刻工艺形成栅极区304。然后，Nch采用注入磷离子工艺，自对准形成LDD区305(图13(a))。
然后，采用CVD法形成氧化膜之后，进行各向异性高的干式蚀刻。由于采用CVD法，形成各向同性高的氧化膜。由于采用各向异性高的干式蚀刻法，让氧化膜只残留在多晶硅的两边，形成侧壁垒区306(图13(b))。
接下来，按照5×10E15个/cm2左右的注入量注入磷，形成源极/漏极区307。另外，由于该区含有高浓度的杂质，使电阻率下降，所以还可用作连接各个元件的配线。
最后，为激活注入的杂质，进行灯光退火处理，形成N沟道MOS晶体管(图13(c))。
以上，虽然对N沟道MOS晶体管的制造步骤进行了描述。但在离子注入步骤，通过改变离子的种类，其他不变就可变成P沟道MOS晶体管的制造步骤。
但是，从MOS晶体管的微细化及动作高速化的要求考虑，为降低栅极区和源极/漏极区的电阻，一般采用将栅极区和源极/漏极区的表面整体自对准形成硅化物(Salicide：Self-aligned Silicide)的技术。若采用此项技术，各电极表面被二硅化钛(TiSi2)或二硅化钴(CoSi2)等低电阻硅化物所覆盖，从而能降低扩散层电阻。
然而，在对覆盖一层Co膜的Si基板进行热处理时，Co扩散到Si基板中，形成一种叫做CoSi2的化合物。这时，Co沿着Si基板中残留的线状残留缺陷很容易扩散到基板的深处。另外，Co有凝聚在缺陷周边的倾向，结果导致在缺陷处CoSi2异常生长到Si基板深处的现象发生。如果异常生长的CoSi2到达势阱与扩散层的P/N结附近，就从该处发生结泄漏。
为解决此问题，在专利文献1中，采用分两次向源极和漏极注入杂质的方法。即，在本案中，第一次的杂质注入是对源极和漏极进行深度较深、浓度较低的注入。因此，能降低源极和漏极区的浓度，减少残留缺陷，抑制CoSi2的异常生长，从而控制因CoSi2的异常生长导致的结泄漏。
但是，如果只单纯降低源极和漏极区的浓度，与上面所形成的CoSi2层之间的接触电阻就会升高。因此，在专利文献1的发明中，对源极和漏极进行第二次杂质注入时，注入的深度较浅、浓度较高。即，在CoSi2层的下面，形成含有较多残留缺陷的高浓度层。也就是让高浓度层中的整个面产生多个残留缺陷，让CoSi2异常生长贯穿在高浓度层的整个面上，一样发生并结束，以此，防止部分CoSi2向深处生长。这样，就可以更有效地控制结泄漏。
另外，在专利文献WO99/16116中公开了一项技术，即，为了减少每个CoSi2的异常生长，在进行第二次形成高浓度层的离子注入时，最低注入量需要达到1×10E15个/cm2以上。
发明内容
可是，由于注入高浓度的杂质，Si被非晶化。为了修复已被非晶化的Si，同时，为了激活注入的杂质，例如，在1020℃的温度条件下进行RTA(快速热退火)处理。通过退火处理，产生固相外延生长，从而使缺陷得到修复。但是，固相外延生长由于具有面方向性，因此沿着面方向<111>，会残留微小的缺陷。
另外，近年来，往往采用利用浅沟槽隔离元件的隔离技术(以下简称STI)。STI是在元件的边界形成沟槽，在沟槽内埋入SiO2，将元件与元件隔开。
但是，为制造高耐压器件，一般在栅极氧化步骤形成膜较厚的栅极区。这种栅极氧化工艺，还能促使STI沟槽内的氧化生长，使硅基板内存在较大的应力。
这样一来，以源极和漏极区内的微小残留缺陷为起点，在与沟槽下端的边缘之间，有时会产生巨大的转移回路(transfer loop)。这个巨大的转移回路横穿P/N结，引发电流泄漏的问题。
鉴于上述技术缺陷，本发明的目的在于提供可以防止结泄漏的发生的半导体装置及其制造方法。即，以尽可能低的浓度形成扩散层，或者分两次注入浓度不同的杂质形成扩散层，通过尽量降低高浓度层的浓度和降低高浓度层的深度，防止结泄漏的发生。
本发明所涉及的半导体装置，其特征在于包括：注入了一种导电型杂质的半导体区；在所述半导体区上形成的栅极绝缘膜；在所述栅极绝缘膜上形成的栅电极；在所述半导体区内，按照第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度为止的区域内形成的低浓度层；在所述半导体区内，按照高于所述第一注入量低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质，在从所述半导体区的主平面到比所述第一深度浅的第二深度为止的区域内形成的高浓度层。
采用这种结构，在注入了一种导电型杂质的半导体区上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极。扩散层有低浓度层和高浓度层。低浓度层是按照第一注入量将另一种导电型的第一杂质注入半导体区，在从主平面到第一深度的区内形成的。另外，高浓度层是按照高于第一注入量低于1×10E15个/cm2的第二注入量将另一种导电型的第二杂质注入半导体区，在从主平面到比所述第一深度浅的第二深度区内形成的。由于高浓度层是按照低于1×10E15个/cm2的第二注入量注入离子，在为激活扩散层而进行退火处理时，能防止残留缺陷的发生。因此，可以控制横穿P/N结的巨大转移回路(transfer loop)的发生，降低结泄漏的发生概率。
还有，本发明所涉及的半导体装置，其特征还在于包括：注入了一种导电型杂质的半导体区；在所述半导体区上形成的栅极绝缘膜；在所述栅极绝缘膜上形成的栅电极；在所述半导体区内，按照第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度的区内形成的低浓度层；在所述半导体区内，按照第二注入量注入另一种导电型的第二杂质，为使浓度的峰值位置处于比第一深度浅0.15μm以上的第二深度的位置，从所述半导体区的主平面开始向纵深方向所形成的高浓度层。
采用这种结构，在注入了一种导电型杂质的半导体区上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极。扩散层有低浓度层和高浓度层。低浓度层是按照第一注入量将另一种导电型的第一杂质注入半导体区，在从主平面到第一深度的区内形成的。高浓度层是按照第二注入量将另一种导电型的第二杂质注入半导体区内，为使浓度的峰值位置处于比第一深度浅0.15μm以上的第二深度而形成的。由于第一深度，即，P/N结的位置和高浓度层的浓度峰值位置离开0.15μm以上，所以即使在高浓度层发生残留缺陷，横穿P/N结的巨大转移回路的发生概率也非常之低，从而可以控制结泄漏。
还有，本发明所涉及的半导体装置，其特征在于包括：注入了一种导电型杂质的半导体区；在所述半导体区上形成的栅极绝缘膜；在所述栅极绝缘膜上形成的栅电极；在所述半导体区内，按照第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度的区内形成的低浓度层；在所述半导体区内，按照高于第一注入量低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质，为使浓度的峰值位置处于比第一深度浅0.15μm以上的第二深度的位置，在从所述半导体区的主平面开始向纵深方向所形成的高浓度层。
采用这种结构，在半导体区内形成栅极绝缘膜和栅电极。扩散层具有低浓度层和高浓度层。低浓度层是按照第一注入量注入另一种导电型的第一杂质，在从主平面到第一深度的区内形成。高浓度层是以高于第一注入量低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质，浓度峰值形成于比第一深度浅0.15μm以上的第二深度的位置。即，抑制高浓度层发生残留缺陷，另外，即使发生残留缺陷，由于从残留缺陷到P/N结的距离足够大，为0.15μm以上，因此，可以控制横穿P/N结的巨大转移回路的发生，降低结泄漏的发生概率。
另外，所述一种导电型材料为N型，另一种导电型材料为P型是其特征。
根据这种构成，可以获得降低了结泄漏的N型晶体管。
另一特征是所述的第二杂质为砷。
采用这种构成，即使是把容易发生离子注入缺陷的砷作为杂质的高浓度层，也可以抑制残留缺陷的发生，同时，由于残留缺陷发生在距离P/N结较远的位置上，所以能大大减少结泄漏。
还有，其特征在于具有对所述半导体区进行元件隔离的沟槽构造。
根据这种结构，以高浓度层的残留缺陷为基点，在与沟槽结构的边缘之间所产生的巨大的转移回路可以得到控制，从而减少结泄漏。
还有，本发明涉及的半导体制造方法，其特征在于包括以下制造步骤：掺杂一种导电型的杂质，形成半导体区的步骤；在所述半导体区上形成栅极绝缘膜的步骤；在所述绝缘膜上形成栅电极的步骤；按照第一注入量在所述半导体区域内注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度的区域内形成低浓度层的步骤；以及按照高于第一注入量低于1×10E15个/cm2的第二注入量在所述半导体区内注入另一种导电型的第二杂质，在从所述半导体区的主平面到比所述第一深度浅的第二深度的区内形成高浓度层的步骤。
根据这种构造，在半导体区上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极。在具有低浓度层和高浓度层的容纳层，首先形成低浓度层。高浓度层是通过以高于第一注入量低于1×10E15个/cm2的第二注入量，将另一种导电型的第二杂质注入半导体区，而在从主平面到比所述第一深度浅的第二深度的区内形成的。由于在高浓度层是按照低于1×10E15个/cm2的第二注入量注入离子，因此在为激活扩散层而进行退火处理时，可以防止残留缺陷的发生。这样，就可以控制横穿P/N结的巨大转移回路的发生，从而降低结泄漏的发生概率。
另外，本发明涉及的半导体装置制造方法，其特征在于包括以下制造步骤：
注入一种导电型的杂质形成半导体区的步骤；在所述半导体区上形成栅极绝缘膜的步骤；在所述绝缘膜上形成栅电极的步骤；在所述半导体区域内，以第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度的区内形成低浓度层的步骤；以及在所述半导体区内以第二注入量注入另一种导电型的第二杂质，为使浓度的峰值位置处于比第一深度浅0.15μm以上的第二深度的位置，从所述半导体区的主平面开始向纵深方向形成高浓度层的步骤。
根据这种结构，是在半导体区上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极。在具有低浓度层和高浓度层的扩散层中，先形成低浓度层。然后以第二注入量在半导体区内注入另一种导电型的第二杂质形成高浓度层。这时，高浓度层是使浓度的峰值位置处于比第一深度浅0.15μm以上的第二深度状态而形成的。因此，高浓度层所产生的残留缺陷与P/N结之间有足够大的距离，横穿P/N结的巨大转移回路的发生概率非常低，从而可以控制结泄漏。
本发明所涉及的半导体装置的制造方法，其特征在于包括以下制造步骤：
注入一种导电型的杂质，形成半导体区的步骤；在所述半导体区上形成栅极绝缘膜的步骤；在所述绝缘膜上形成栅电极的步骤；在所述半导体区域内以第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度的区内形成低浓度层的步骤；在所述半导体区内以高于第一注入量低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质，为使浓度的峰值位置处于比第一深度浅0.15μm以上的第二深度的位置，从所述半导体区的主平面开始向纵深方向形成高浓度层的步骤。
采用这种结构，在半导体区上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极。在具有低浓度层和高浓度层的容纳层中，先形成低浓度层。高浓度层是以高于第一注入量低于1×10E15个/cm2的第二注入量将另一种导电型的第二杂质注入半导体区内而形成的。这时，高浓度层是使浓度峰值位置处于比第一深度浅0.15μm以上的第二深度而形成的。因此，可以控制在高浓度层发生残留缺陷，即便发生残留缺陷，也会由于残留缺陷与P/N结之间的距离足够大，使横穿P/N结的巨大转移回路的发生概率非常低，因此，结泄漏能够得到控制。
本发明所涉及的半导体装置，其特征在于包括：注入了一种导电型杂质的半导体区；在所述半导体区上形成的栅极绝缘膜；在所述绝缘膜上形成的栅电极；以及在所述半导体区内以低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质所形成的高浓度层。
根据这种结构，在注入了一种导电型杂质的半导体区上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极。成为扩散层的高浓度层是以低于1×10E15个/cm2的第二注入量将另一种导电型的第二杂质注入到半导体区内，在到第二深度为止的区内形成的。由于高浓度层是以低于1×10E15个/cm2的第二注入量注入离子，所以在为激活扩散层而进行退火处理时，可以防止残留缺陷的发生。因此，能够控制横穿P/N结的巨大的转移回路的发生，降低结泄漏的发生概率。
附图说明
图1是本发明的一个实施方式涉及的半导体装置模式剖面图。
图2是根据剖面结构按照工艺顺序表示制造方法的工序图。
图3是根据剖面结构按照工艺顺序表示制造方法的工序图。
图4是根据剖面结构按照工艺顺序表示制造方法的工序图。
图5是根据剖面结构按照工艺顺序表示制造方法的工序图。
图6是根据剖面结构按照工艺顺序表示制造方法的工序图。
图7是根据剖面结构按照工艺顺序表示制造方法的工序图。
图8是根据剖面结构按照工艺顺序表示制造方法的工序图。
图9是根据剖面结构按照工艺顺序表示制造方法的工序图。
图10是放大源极/漏极区109的邻域的示意图。
图11表示源极/漏极区109的浓度分布的图表。
图12给出了实验结果的曲线图。
图13给出了现有技术的工序图例。
具体实施方式
下面，参照图纸，对本发明的实施形态进行详细说明。图1是本发明的一个实施形态涉及的半导体装置的模式剖面图。本实施方式适用于N沟道型MOS晶体管(NMOS晶体管)。
图1的半导体装置包含具有补偿区的NMOS晶体管100。NMOS晶体管100利用沟槽102隔离元件。在n型硅半导体基板101上，形成P势阱区103。在P势阱区103上，通过栅极氧化膜105形成栅电极106。在栅电极106的侧壁上形成侧壁垒区108，在侧壁垒区108下方的P势阱区103的表面邻域，形成N-补偿区107a。并且，在栅电极106和侧壁垒区108以外的区域下方的P势阱区103中，形成P+源极/漏极区109。在栅电极106以及源极/漏极区109上，形成硅化钛层111，在硅化钛层111和侧壁垒区108上形成保护膜112。
在本实施方式中，P+源极/漏极区109是由离半导体基板的主平面的深度较深(以下简称深度)、杂质浓度低的低浓度层109a和深度较浅、杂质浓度高的高浓度层109b构成的。并且，在本实施方式中，在形成高浓度层109b的杂质注入步骤(以下简称浅注入步骤)设定的注入量低于1×10E15个/cm2。另外，浅注入步骤中的注入量设定成高于形成低浓度层109a的注入杂质步骤(以下简称深注入步骤)中的注入量。
还有，根据低浓度层109a的深度规定的到P/N结为止的深度，与高浓度层109b中的杂质浓度峰值位置的深度之差，也就是将高浓度层109b的杂质浓度峰值位置和P/N结之间的长度设定在0.15μm以上。
在采用这种结构的实施方式中，由低浓度层109a规定P/N结的深度，根据高浓度层109b的浓度，规定扩散电阻值。另外，由于低浓度层109a的杂质浓度设定的很低，所以在Si非晶化以及为注入杂质而进行退火处理中，几乎不发生残留缺陷问题。
在本实施方式中，高浓度层109b在浅注入步骤中的注入量被设定成低于1×10E15个/cm2，因此，Si非晶化以及为注入杂质而进行退火处理所导致的残留缺陷问题能够得到充分抑制。这样，由于形成比较厚栅极氧化膜105的厚度，即使沟槽102的氧化生长加快，也能够控制以高浓度层109b发生的残留缺陷为起点的巨大转移回路的发生，大大减少结泄漏的发生概率。
高浓度层109b的杂质浓度峰值位置与P/N结之间的长度被设定成大于0.15μm，因此，例如即使在高浓度层109b中存在残留缺陷，也可以由于从该残留缺陷到P/N结之间的长度很长，而阻止横穿P/N结的巨大转移回路的发生，进一步降低结泄漏的发生概率。
因此，由本实施方式中的NMOS晶体管100构成IC时，可以充分控制IC待机时的泄漏电流，对降低功耗非常有效。
在上述实施方式中，以NMOS晶体管为例进行了说明，但是，显然，PMOS晶体管也可以采用同样的构成。
下面，参照图2～图9，对图1所示半导体装置的NMOS晶体管100的部分制造方法进行说明。图2～图9是按照工艺顺序，用剖面结构的形式表示制造方法的工艺图。
首先，在95％的水蒸气介质气体中，在900℃的温度条件下，对电阻率为10Ω·cm的n型硅半导体基板101的表面进行30分钟的热处理，形成图中未表示的膜厚为50nm的氧化膜。该氧化膜是防止在离子注入步骤中被注入的离子出现异常分布现象所必须的氧化膜。然后，采用离子注入法注入硼(B)，硼(B)原子的加速能量为70keV，离子的注入量用离子数来表示是1×10E13个/cm2。
接着，在氮气介质气体中进行热扩散。扩散温度为1100℃，扩散时间为7小时。通过热处理，形成深度为2.5μm的p势阱区103。
其次，除掉在n型硅半导体基板101表面上形成的氧化膜蚀刻，并再次进行热氧化处理，形成氧化膜(图中未表示)。该氧化膜是防止在离子注入步骤中，被注入的离子出现异常分布现象所必须的氧化膜。
接着，注入的硼(B)，调整MOS器件的阈值电压。硼(B)原子的加速能量为70keV，离子注入量用离子数表示是3×10E12个/cm2。
接着，用氢氟酸(缓冲ふつ酸)将n型硅半导体基板101的表面上所形成的氧化膜蚀刻除掉之后，在95％的水蒸气介质气体中，在820℃的温度条件下，进行15分钟的热处理，形成膜厚15nm的栅极氧化膜105a，图2表示该状态。
接着，采用CVD法，沉积400nm的掺杂了磷(P)的多晶硅，形成栅电极层10a(图3)。然后，采用通常的光刻工艺，形成0.7μm的栅电极106(图4)。
接着，如图4所示，通过磷(P)离子注入步骤，形成LDD区107。加速能量为30keV，离子注入量用离子数表示是1×10E13个/cm2。
接着，采用以硅烷和笑气(一氧化二氮)为气体原料的CVD法，全面沉积氧化硅(SiO2)。接下来，通过各向异性的干式蚀刻，将该氧化硅和栅极绝缘膜层105a的一部分蚀刻掉，如图5所示，形成宽0.3μm的侧壁垒区108。
接着，形成源极/漏极区109。在本实施方式中，形成源极/漏极区的离子注入分两次进行。即，首先采用杂质注入工艺，形成低浓度层109a(深注入工艺)。在此步骤中，例如，进行离子注入时，可将磷离子(P)设定成加速能量为65kev、注入量为3.5×10E13个/cm2。这样，如图6所示，形成深度较深的低浓度层109a。
接着，为形成高浓度层109b，进行浅注入。在此步骤中，例如，进行离子注入时，可将砷(As)离子设定成加速能量为40kev、注入量为1×10E15个/cm2。这样，如图7所示，形成深度较浅的高浓度层109b。
接着，采用溅射法形成高熔点金属的钛膜。然后，进行热处理，钛和底层的多晶硅反应，形成硅化钛层111。然后，进行钛的选择蚀刻，这样，氧化膜上的钛就被去除(图8)。
接着，进行退火处理，激活杂质，形成NMOS晶体管100。最后，作为保护膜或层间绝缘膜，全面覆盖一层氮化硅(Si3N4)膜112(图9)。另外，作为膜112，也可以先在NMOS晶体管100上形成氧化硅(SiO2)层，然后在该层上形成氮化硅膜叠层。
图10表示将源极/漏极区109邻域放大的示意图，图11是横轴表示深度，纵轴表示杂质浓度的源极/漏极区109的浓度分布图表。
图11中的曲线C1表示形成扩散层而采用的最初较深注入工艺的杂质浓度分布。浓度TH是P势阱区103的杂质浓度。曲线C1的浓度到达浓度TH的位置深度x1就相当于P/N结的深度。在图10中，深度x1表示在深注入步骤中形成的低浓度层109a和P势阱区103的界限(P/N结)位置。
另外，用图11的曲线C2表示采用浅注入工艺的杂质浓度分布。图11的深度x2表示高浓度层109b的浓度峰值位置。浅注入的注入量被设定成1×10E15个/cm2，因此，即使为激活扩散层进行退火处理，发生的残留缺陷也明显减少。
深度x1和深度x2之差(x1-x2)＝R2是从P/N结到高浓度层109b中的杂质浓度峰值位置之间的长度，根据所述深注入步骤和浅注入步骤设定的离子加速能量和注入量，长度被控制在0.15μm以上。图10表示从P/N结到高浓度层109b中的杂质浓度峰值位置之间的长度。在高浓度层109b中发生的残留缺陷发生在图10中的虚线和半导体基板的主面侧之间。也就是说，即使在高浓度层109b发生残留缺陷，由于残留缺陷是发生在离P/N结足够远的位置上，所以结泄漏的发生概率也非常之小。
在本实施方式中，将形成晶体管的源极/漏极区的杂质注入步骤分成了两个步骤，即，深度较深、杂质浓度较低的注入步骤和深度较浅、杂质浓度较高的注入步骤。将浅注入步骤的注入量控制在1×10E15个/cm2以下的同时，将深注入形成的P/N结和浅注入所形成的高浓度层的杂质浓度峰值位置之间的长度控制在0.15μm以上。这样，为激活扩散层而进行退火处理时，也可以防止在高浓度层发生残留缺陷。即使发生残留缺陷，由于从P/N结到残留缺陷的距离足够大，也能够控制巨大的转移回路的发生，从而使结泄漏的发生概率显著降低。
另外，在所述实施方式中，为形成源极/漏极区，进行两次离子注入。先进行深度较深、杂质浓度较低的离子注入，然后再进行深度较浅、杂质浓度较高的离子注入。但是，也可以先进行浅注入，后进行深注入。
并且，也可以通过离子注入量小于1×10E15个/cm2的1次离子注入步骤形成源极/漏极区。
在所述实施方式中，是以NMOS晶体管为例进行了说明，但是，不言而喻，改变掺杂的杂质后，同样也可以适用P沟道MOS晶体管。
比如，适用于P沟道MOS晶体管时，在深度较深、杂质浓度较低的注入步骤注入离子时，将硼离子(B)设定成加速能量为8kev、注入量为1.5×10E15个/cm2。接着，在深度较浅、杂质浓度较高的离子注入步骤注入离子时，将氟化硼(BF2)离子设定成加速能量为25kev、注入量为5×10E14个/cm2。
本发明在深度浅、浓度高的注入步骤，除了要将注入量控制在1×10E15个/cm2以下，将从P/N结到高浓度层的杂质浓度峰值位置的长度控制在0.15μm以上这两点以外，如掺杂的杂质、加速能量以及注入量等离子注入条件可以适当改变。
实施例
采用所述实施方式中的NMOS晶体管，构成混载1M位左右的SRAM的逻辑IC产品，求出泄漏电流的中间值。图12表示该实验结果。
作为源极/漏极区的形成工艺条件，改变浅注入步骤中的砷(As)的注入量，在每次的注入量中，改变深注入步骤的磷(P)的加速能量和浅注入步骤的砷(As)的加速能量，找出浅注入步骤中的杂质注入量与IC待机时泄漏电流的中间值的关系。
图12表示根据此实验结果得出的砷(As)的注入量与IC待机时泄漏电流的中间值关系图表。同时，在图12中，还例举了砷As的深度(注入能量)与作为深注入的磷(P)的注入条件之间的组合例。另外，在图中，R2表示P/N结与在砷(As)的注入步骤中形成的高浓度层浓度峰值位置之间的距离。
从图12中可以清楚地看到，泄漏电流与浅注入步骤中的砷(As)的注入量有关。当注入量低于1×10E15个/cm2时，泄漏电流就急剧下降。将浅注入步骤和使用磷(P)的深注入步骤相组合时，对于虚线所示的条件，通过将高浓度层的浓度峰值位置控制在更浅的位置上，如虚线所示，可以改善泄漏电流。进一步，增加使用磷(P)的深注入步骤的加速能量、加深P/N结的深度，以此，如实线所示，获得了泄漏电流得到了进一步改善的效果。即，这表明，此效果是由于浅注入步骤形成的高浓度层的杂质峰值位置与P/N接之间的距离控制在0.15μm以上而得到的。
通过本实施例，成功地将实验所用逻辑产品的泄漏电流稳定地降到了1μA以下。
因此，如果采用本发明构成产品，可以抑制泄漏电流，实现低功率消耗。即，采用本发明的NMOS晶体管的产品，可以降低待机电流，这对携带式设备等使用电池的产品来讲极其有用。
尽管本发明已经参照附图和优选实施例进行了说明，但是，本发明不仅限于上述实施方式，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化和等同替换均包括在权利要求书的保护范围之内。
附图标记说明
100    NMOS晶体管
101    n型硅半导体基板
103    P势阱区
105    栅极氧化膜
106     栅电极
109     源极/漏极区
109a    低浓度层
109b    高浓度层

Claims (10)

1.一种半导体装置，其特征在于包括：
掺杂了一种导电型杂质的半导体区；
在所述半导体区上形成的栅极绝缘膜；
在所述栅极绝缘膜上形成的栅电极；
低浓度层，是在所述半导体区内，以第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度为止的区域内形成的低浓度层；以及
高浓度层，是在所述半导体区内，以高于所述第一注入量低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质，在从所述半导体区的主平面到比所述第一深度浅的第二深度为止的区域内形成的高浓度层。
2.一种半导体装置，其特征在于包括：
掺杂了一种导电型杂质的半导体区；
在所述半导体区上形成的栅极绝缘膜；
在所述栅极绝缘膜上形成的栅电极；
低浓度层，是在所述半导体区内，以第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度为止的区域内形成的低浓度层；以及
高浓度层，是在所述半导体区内，以第二注入量注入另一种导电型的第二杂质，使浓度的峰值位置处于比所述第一深度浅0.15μm以上的第二深度的位置，从所述半导体区的主平面开始向纵深方向形成的高浓度层。
3.一种半导体装置，其特征在于包括：
掺杂了一种导电型杂质的半导体区；
在所述半导体区上形成的栅极绝缘膜；
在所述栅极绝缘膜上形成的栅电极；
低浓度层，是在所述半导体区内，以第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度为止的区域内形成的低浓度层；以及
高浓度层，是在所述半导体区内，以高于所述第一注入量低于1×10E15个/cm2的第二注入量，注入另一种导电型的第二杂质，使浓度的峰值位置处于比所述第一深度浅0.15μm以上的第二深度的位置，从所述半导体区的主平面开始向纵深方向形成的高浓度层。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于所述的一种导电型材料为N型，另一种导电型材料为P型。
5.根据权利要求1～3中任一项所述的半导体装置，其特征在于所述的第二杂质是砷。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于具有将所述半导体区进行元件分离的沟槽结构。
7.一种半导体装置的制造方法，其特征在于包括以下步骤：
掺杂一种导电型的杂质，形成半导体区的步骤；
在所述半导体区上形成栅极绝缘膜的步骤；
在所述绝缘膜上形成栅电极的步骤；
在所述半导体区域内，以第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度为止的区域内形成低浓度层的步骤；以及
在所述半导体区内，以高于所述第一注入量，低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质，在从所述半导体区的主平面到比所述第一深度浅的第二深度为止的区域内形成高浓度层的步骤。
8.一种半导体装置的制造方法，其特征在于包括以下步骤：
掺杂一种导电型的杂质形成半导体区的步骤；
在所述半导体区上形成栅极绝缘膜的步骤；
在所述绝缘膜上形成栅电极的步骤；
在所述半导体区域内，以第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度为止的区域内形成低浓度层的步骤；以及
在所述半导体区内以第二注入量，注入另一种导电型的第二杂质，使浓度的峰值位置处于比所述第一深度浅0.15μm以上的第二深度的位置，从所述半导体区的主平面开始向纵深方向形成高浓度层的步骤。
9.一种半导体装置的制造方法，其特征在于包括以下步骤：
掺杂一种导电型的杂质形成半导体区的步骤；
在所述半导体区上形成栅极绝缘膜的步骤；
在所述栅极绝缘膜上形成栅电极的步骤；
在所述半导体区域内，以第一注入量注入另一种导电型的第一杂质，在从所述半导体区的主平面到第一深度为止的区域内形成低浓度层的步骤；以及
在所述半导体区内，以高于所述第一注入量，低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质，使浓度的峰值位置处于比所述第一深度浅0.15μm以上的第二深度的位置，从所述半导体区的主平面开始向纵深方向形成高浓度层的步骤。
10.一种半导体装置，其特征在于包括：
掺杂了一种导电型杂质的半导体区；
在所述半导体区上形成的栅极绝缘膜；
在所述绝缘膜上形成的栅电极；
在所述半导体区内，以低于1×10E15个/cm2的第二注入量注入另一种导电型的第二杂质形成的高浓度层。
CNA2004100086441A 2003-03-14 2004-03-12 半导体装置及其制造方法 Pending CN1531110A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003070552A JP2004281693A (ja) 2003-03-14 2003-03-14 半導体装置及びその製造方法
JP2003070552 2003-03-14

Publications (1)

Publication Number Publication Date
CN1531110A true CN1531110A (zh) 2004-09-22

Family

ID=33287270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100086441A Pending CN1531110A (zh) 2003-03-14 2004-03-12 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20040238858A1 (zh)
JP (1) JP2004281693A (zh)
CN (1) CN1531110A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869956B2 (en) * 2021-09-30 2024-01-09 Texas Instruments Incorporated Channel stop and well dopant migration control implant for reduced MOS threshold voltage mismatch

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568077B1 (ko) * 1997-09-19 2006-04-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치의 제조방법
US6096616A (en) * 1998-05-18 2000-08-01 Advanced Micro Devices, Inc. Fabrication of a non-ldd graded p-channel mosfet
US6395606B1 (en) * 1999-07-21 2002-05-28 Advanced Micro Devices, Inc. MOSFET with metal in gate for reduced gate resistance

Also Published As

Publication number Publication date
JP2004281693A (ja) 2004-10-07
US20040238858A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN100345280C (zh) 具有晶格不相称区的变形沟道晶体管结构及其制造方法
US7678637B2 (en) CMOS fabrication process
US7732863B2 (en) Laterally diffused MOSFET
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN101075562A (zh) 制造晶体管结构的方法
CN1674300A (zh) 沟道中具浅锗注入区的晶体管
CN1280918C (zh) 参考电压半导体
CN1449585A (zh) 半导体器件及其制造方法
CN1219756A (zh) 使用离子注入制造半导体器件的方法
CN1897231A (zh) 半导体装置及其形成方法
CN1253929C (zh) 半导体装置及其制造方法
CN1679169A (zh) 半导体器件及其制造方法
CN101593701B (zh) 应变nmos器件以及应变cmos器件的制造方法
CN110034067A (zh) 半导体器件及其形成方法
CN1858913A (zh) 半导体器件及其制造方法
US7071069B2 (en) Shallow amorphizing implant for gettering of deep secondary end of range defects
CN102054695B (zh) 提高半导体元器件的性能的方法
JP2006060208A (ja) 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN1819267A (zh) 半导体器件及其制造方法
CN101068028A (zh) 半导体结构及金属氧化物半导体元件的制作方法
CN1202001A (zh) 具有金属－绝缘膜－半导体三层结构的晶体管的制造方法
CN1753183A (zh) 半导体器件及半导体器件的制造方法
CN1761072A (zh) 晶体管及形成应变沟道元件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication