CN1790642A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1790642A
CN1790642A CNA2005101200896A CN200510120089A CN1790642A CN 1790642 A CN1790642 A CN 1790642A CN A2005101200896 A CNA2005101200896 A CN A2005101200896A CN 200510120089 A CN200510120089 A CN 200510120089A CN 1790642 A CN1790642 A CN 1790642A
Authority
CN
China
Prior art keywords
mentioned
gate electrode
semiconductor substrate
forms
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101200896A
Other languages
English (en)
Inventor
佐藤好弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1790642A publication Critical patent/CN1790642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种能够抑制阈值电压及漏极电流的随时间变化的半导体装置的制造方法。本发明的第1实施方式的半导体装置制造方法中，在半导体衬底(10)中离子注入氟素后，在半导体衬底(10)上形成栅极绝缘膜(14A)、栅极电极(15A)及保护绝缘膜(16A)，然后再次注入氟素。还形成p型源极·漏极扩张区域(18)及源极·漏极区域(19)。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，特别是关于P沟道型MIS晶体管中(P型MISFET)中能够改善长期使用时的阈值电压的变化或漏极饱和电流的降低的信赖性高的半导体装置制造方法。
背景技术
近年，半导体集成电路的精细化及高密度化在进展，设计标准在深度亚微细粒(deep submicron)以下的世代，CMIS晶体管的n型MISFET中利用n+栅极电极，p型MISFET中利用p+栅极电极，也就是所谓的双重栅极构造为主流。然而，具有该双重栅极构造CMISLSI中，为形成p型MISFET的p+栅极电极多结晶的多晶硅膜中注入的硼，在后续工序的热处理中冲出栅极绝缘膜扩散到p型MISFET的沟道区域，硼的冲出现象容易发生。这个称为硼冲出的现象发生的话晶体管特性变动的同时，会产生栅极绝缘膜的信赖性损伤的问题。这已为众所周知。
在此，通过向栅极电极注入氟素，提高栅极绝缘膜的信赖性，并且是防止了p型MISFET的晶体管特性的变动技术亦为所知。
(例如，参照专利文献1)
以下，参照附图说明以前的具有双极栅极构造的半导体装置制造方法。
图7(a)至图7(e)，是表示以前的半导体装置制造方法的剖面图。图中，左侧表示n型MISFET形成区域Rn，右侧表示p型MISFET形成区域Rp。
以前的半导体装置制造方法中，首先由图7(a)所示的工序，在硅衬底101的p型MISFET形成区域Rp形成凹陷部101A，在n型MISFET的形成区域Rn形成凹陷部101B后，形成环绕各个活性区域的元件分离区域102。
接下来，图7(b)所示工序中，在硅衬底101上形成氧化膜103后，在氧化膜103上形成无涂料(nondope)多结晶硅膜104。
接下来，由图7(c)所示的工序，将多结晶硅膜104及氧化膜103图案化，p型MISFET形成区域Rp的活性区域上形成p型MISFET的栅极电极104A及栅极绝缘膜103A，n型MISFET形成区域Rn的活性区域上形成n型MISFET的栅极电极104B及栅极电极103B。
接下来，由图7(d)所示工序，栅极电极104A、104B和硅衬底101中露出的区域，将氟素离子108在注入能量10keV，注入剂量(dose量)2×1013～2×1015ions/cm2的条件下，对衬底表面以基本垂直的方向注入。
接下来，由图7(e)所示工序，各栅极电极104A、104B的侧面上形成了由硅氧化膜形成的侧壁105。其后，n型MISFET形成区域Rn上，离子注入n型杂质的砷(As)形成n型MISFET的源极·漏极区域的n型杂质扩散层106，在p型MISFET形成区域Rp上离子注入p型杂质的硼(B)形成成为p型MISFET的源极·漏极区域的p型杂质扩散层107。其后进行为使离子注入杂质的活性化的急速加热处理，完成p型MISFET和n型MISFET。这时，由该急速加热处理，氟素从栅极电极104A、104B各自扩散到栅极绝缘膜103A、103B中。
根据该制造方法，p型MISFET中，在栅极绝缘膜103A中注入了氟素，这样由栅极电极104A和栅极绝缘膜103A的热膨胀率的差引起的对栅极绝缘膜的物理性疲劳得到缓和，提高了晶体管的信赖性。还有，p+栅极电极104A内注入了2×1013～2×1015ions/cm2的剂量的氟素，由该氟素的作用抑制了注入p+栅极电极104A内的硼(B)向栅极绝缘膜103及半导体衬底101的侵入，也能够防止晶体管的特性变动或信赖性的恶化。
(专利文献1)特开平11-163345号公报
(发明所要解决的课题)
然而，图7(a)至图7(e)所示那样的以前的半导体装置的制造方法中，伴随着时间的推移，阈值电压发生变化，漏极电流量减少这样的不适会发生。
发明内容
鉴于以上所述，本发明，其目的在于提供一种通过进行向栅极电极的氟素注入量和向源极·漏极区域的氟素的注入量的最优化，能够得到可抑制阈值电压及漏极电流的随时间变化的半导体装置的制造方法。
(为解决课题的方法)
本发明的第1半导体装置的制造方法，包括：向半导体衬底离子注入氟素的工序a；在上述工序a之后，在上述半导体衬底上形成栅极绝缘膜的工序b；在上述栅极绝缘膜上形成栅极电极的工序c；在上述半导体衬底中位于上述栅极电极侧边下方的区域上，形成p型源极·漏极扩张区域的工序d；在上述工序c以后，向位于上述半导体衬底中的上述栅极电极侧边下方区域离子注入氟素的工序e；在上述工序d及上述工序e之后，形成位于上述栅极电极侧面上的侧壁的工序f；在上述半导体衬底中位于上述侧壁侧边下方的区域上形成p型源极·漏极区域的工序g。
根据本发明的第1制造方法，只在半导体衬底上注入氟素后，通过在半导体衬底及栅极电极注入氟素，可以使半导体衬底中的氟素离子的浓度(剂量)比栅极电极高。由此，在p型MISFET的沟道区域，可用氟素做硅悬空链的终端。由此，即可抑制阈值电压的随时间变化，又可抑制漏极饱和电流的劣化。还有，由于可以避免向栅极电极注入过量的氟素离子，就不会发生代换硼，再有，在栅极绝缘膜内产生多数捕获准位，就不会发生称为栅极绝缘膜的信赖性降低的问题。
在本发明的第1制造方法中，从位于上述半导体衬底中的上述侧壁下的侧方区域注入的氟素的剂量的合计，比注入上述栅极电极的氟素剂量的合计多。
本发明的第1制造方法，在上述工序e中，在上述栅极电极上覆盖保护膜的状态下进行上述氟素的离子注入亦可。这种情况下，可更确实地调整注入栅极电极的氟素的量。
本发明的第2制造方法，包括：在半导体衬底上形成栅极绝缘膜的工序a；上述栅极绝缘膜上形成栅极电极形成用膜的工序b；向上述栅极电极形成用膜离子注入氟素的工序c；上述工序c之后，通过对上述栅极电极形成用膜进行图案化，在上述栅极绝缘膜上形成栅极电极的工序d；在上述半导体衬底中位于上述栅极电极侧边下方的区域形成p型源极·漏极扩张区域的工序e；上述工序d之后，上述栅极电极上覆盖保护膜的状态下，在上述半导体衬底中的位于上述栅极电极侧边下方的位置的区域，离子注入氟素的工序f；在上述工序e及上述工序f之后，形成位于上述栅极电极侧面上的侧壁的工序g；在上述半导体衬底中位于上述侧壁侧边下方的区域上形成p型源极·漏极区域的工序h。
本发明的第2制造方法中，在向栅极电极形成用膜注入氟素时通过调整剂量，可以调整含在栅极电极中的氟素的量。由此，不会发生过多向栅极电极注入氟素而产生置换硼，或者在栅极绝缘膜内生成多数多数捕获准位而使栅极绝缘膜的信赖性降低的问题。另一方面，因为是在栅极电极上覆盖保护膜的状态下对半导体衬底进行氟素的注入，就能够各自调整注入半导体衬底及栅极电极的氟素量。由此，可以在p型MISFET的沟道区域终止硅的悬空键。还由此，能够抑制阈值电压随时间的变化，亦能抑制漏极饱和电流的劣化。
在本发明的第2制造方法中，从位于上述半导体衬底中的上述侧壁下的侧方区域注入的氟素的剂量的合计，比注入上述栅极电极的氟素剂量的合计多。
本发明的第3制造方法，包括：在半导体衬底上形成栅极绝缘膜的工序a；上述栅极绝缘膜上形成栅极电极的工序b；在上述半导体衬底中位于上述栅极电极侧边下方的区域形成p型源极·漏极扩张区域的工序c；在上述半导体衬底中的上述栅极电极侧边下方的位置的区域，上述栅极电极上覆盖保护膜的状态下，离子注入氟素的工序d；在上述工序c及上述工序d之后，形成位于上述栅极电极侧面上的侧壁的工序e；在上述半导体衬底中位于上述侧壁侧边下方的区域上形成p型源极·漏极区域的工序f。
本发明的第3制造方法中，在注入氟素时，因为栅极电极上覆盖着保护膜，可以调整含注入到栅极电极中的氟素的量。由此，因为能够避免向栅极电极注入过多氟素而产生置换硼，还有，也不会产生在栅极绝缘膜内生成多数多数捕获准位而使栅极绝缘膜的信赖性降低的问题。另一方面，因为能够对硅衬底注入充分的量的氟素，所以，在p型源极·漏极扩张区域能够终止硅的悬空键。由此，能够抑制阈值电压随时间的变化，亦能抑制漏极饱和电流的劣化。
在本发明的第3制造方法中，上述工序d中，注入上述保护膜的氟素的一部分到达了上述栅极电极，所以注入上述半导体衬底中的上述侧壁下的侧方区域的氟素的剂量的合计，比注入上述栅极电极的氟素剂量的合计多。
(发明的效果)
本发明中，能够防止硼的置换，还有，通过在栅极电极生成多数捕获准位可以防止栅极绝缘膜的信赖性降低，且，能够抑制阈值电压随时间的变化，亦能抑制漏极饱和电流的劣化。
附图说明
图1(a)至图1(f)，是表示本发明的第1实施方式所涉及的半导体装置的制造方法的剖面图。
图2(a)至图2(f)，是表示本发明的第2实施方式所涉及的半导体装置的制造方法的剖面图。
图3(a)至图3(e)，是表示本发明的第3实施方式所涉及的半导体装置的制造方法的剖面图。
图4，是表示p型MISFET中阈值电压随时间变化的曲线图。
图5，是表示第3实施方式的p型MISFET中的栅极电极中杂质浓度曲线图。
图6，是表示第3实施方式的p型源极·漏极扩张区域中杂质浓度曲线图。
图7(a)至图7(e)，是表示以前的半导体装置的制造方法的剖面图。
(符号说明)
10     半导体衬底
10A    n凹陷部
10B    p凹陷部
11     元件分割区域
12     抗蚀膜
13A    氟素
13A    氟素离子
13B    氟素离子
13C       氟素离子
14        栅极绝缘膜用形成膜
14        硅氧化膜
14A       栅极绝缘膜
14A、14B  栅极绝缘膜
14B       栅极绝缘膜
15        栅极电极形成用膜
15        多结晶硅膜
15A       栅极电极
15A、15B  栅极电极
15B       栅极电极
16        硅氧化膜
16A       保护绝缘膜
16A、16B  保护绝缘膜
16B       保护绝缘膜
17        抗蚀膜
18        p型源极·漏极扩张区域
19        n型凹陷区域
20A       栅极电极
20A       栅极电极部
20A、20B  栅极电极部
20B       栅极电极部
21        抗蚀膜
22        p型源极·漏极扩张区域
23        n型凹陷区域
24A       侧壁
24B       侧壁
25        p型源极·漏极区域
26        n型源极·漏极区域
27        栅极电极
28        栅极电极
29        抗蚀膜
30        硅氧化膜
30A       保护绝缘膜
30A、30B  保护绝缘膜
30B       保护绝缘膜
31A       栅极电极部
31B       栅极电极部
40、41、42、43氟素注入层
具体实施方式
(发明者的考察)
以下，说明发明者的考察结果。
正如以前“发明所要解决的课题”一揽所述的那样，阈值电压是随时间的推移而变化，漏极饱和电流减少。它们的原因，是位于硅衬底101中沟道区域最表面的硅原子终端部残存着悬空键。也就是，该悬空键成为载流子或空穴，降低了沟道区域的机能，所以，阈值电压发生变化，漏极饱和电流减少。为了防止这些现象即便是硅原子与氢结合，又由于Si-H键较弱，随着时间的推移氢脱离，容易生成悬空键。
为了抑制悬空键的轻易形成，认为形成比Si-H键更强的Si-F键即可。然而，又为抑制悬空键的生成而向栅极电极注入充分量的氟素的话，得知栅极电极和栅极绝缘膜之间的界面上大量的氟素偏析，助长了包含在栅极电极的硼脱离栅极绝缘膜的欠点。还有，也得知在栅极绝缘膜中生成多数捕获准位，栅极绝缘膜的信赖性降低。
为此，本发明中，只在栅极电极及硅衬底的各自中分别注入必要的氟素量。
(实施方式1)
以下，参照图面说明本发明的第1实施方式所涉及的半导体装置的制造方法。
图1(a)至图1(f)，是表示本发明的第1实施方式所涉及的半导体装置的制造方法的剖面图。在图中，左侧表示n型MISFET(n型晶体管)形成区域Rn，右侧表示p型MISFET(p型晶体管)形成区域Rp。
本实施方式的半导体装置制造方法中，首先，图1(a)所示的工序，在硅形成的半导体衬底10上，形成围绕活性区域的STI(Shallow Trench Isola-tion)形成的元件分离区域11。其后，在半导体衬底10的p型MISFET形成区域Rp上形成n凹陷部101A，在n型MISFET形成区域Rn上形成p凹陷部101B。再后，向p型MISFET形成区域Rp及n型MISFET形成区域Rn进行为阈值电压的调整的离子注入，在各自的区域上形成阈值电压调整用扩散层(都未图示)。
接下来，由图1(b)所示的工序，在半导体衬底10上，形成覆盖n型MISFET形成区域Rn而p型MISFET形成区域Rp上开口的抗蚀膜12。其后，以抗蚀膜12为掩模，以注入能量为15keV、注入剂量为2×1015ions/cm2为条件，在半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上注入氟素离子13A，形成氟素注入层40。在这个注入条件下离子注入时，氟素的飞跃距离存在于半导体衬底10表面的近旁。
接下来，由图1(c)所示的工序，除去抗蚀膜12后，在半导体衬底10上形成厚度为2nm的硅氧化膜14。其后，在硅氧化膜14上形成厚度为180nm的多结晶硅膜15。接下来，在多结晶硅膜15上，形成厚度为100nm的硅氧化膜16。
接下来，由图1(d)所示的工序，在硅氧化膜16上形成栅极电极形成用掩模(未图示)，进行对硅氧化膜16的选择性蚀刻。由此，形成由氧化硅制成的保护绝缘膜16A、16B。其后，除去栅极电极形成用掩模，将保护绝缘膜16A、16B作为硬掩模(hard mask)选择性蚀刻多结晶硅膜15及硅氧化膜14。由此，在p型MISFET形成区域Rp的活性区域上形成由栅极绝缘膜14A、栅极电极15A及保护绝缘膜16A制成的栅极电极部20A，在n型MISFET形成区域Rn的活性区域上形成由栅极绝缘膜14B、栅极电极15B及保护绝缘膜16B制成的栅极电极部20B。由这时的蚀刻，作为硬掩模的保护绝缘膜16A、16B的厚度减小，成为40nm程度。
其后，在半导体衬底10上，形成覆盖n型MISFET形成区域Rn而p型MISFET形成区域Rp上开口的抗蚀膜17。其后，以抗蚀膜17及栅极电极部20A为掩模，以注入能量为0.5keV、注入剂量为4×1014ions/cm2为条件，向半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上注入p型杂质的硼，形成p型源极·漏极扩张区域18。
接下来，以抗蚀膜17及栅极电极部20A为掩模，以注入能量为70keV、注入剂量为3.2×1013ions/cm2为条件，向半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上注入n型杂质的砷离子，形成n型凹陷区域19。这时，砷离子的离子注入用25°注入角的旋转注入法进行。再有，以抗蚀膜17及栅极电极部20A为掩模，以注入能量为15keV、注入剂量为1×1015ions/cm2为条件，向半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上离子注入。由此，半导体衬底10中的氟素注入层40的氟素浓度变浓。
这时，因为在栅极电极15A上形成了膜厚比氟素注入深度厚的保护绝缘膜16A，所以，在栅极电极15A中氟素没有注入，只在半导体衬底10中注入了氟素。在该注入条件下离子注入时，氟素的飞跃距离存在于半导体衬底10表面的近旁。且，通过进行减薄保护绝缘膜16A的膜厚等的调整，可以调整注入栅极电极15A内的氟素量。
接下来，由图1(e)所示的工序，除去抗蚀膜17后，在半导体衬底10上，形成覆盖n型MISFET形成区域Rn而p型MISFET形成区域Rp上开口的抗蚀膜21。其后，以抗蚀膜21及栅极电极部20B为掩模，以注入能量为4keV、注入剂量为6×1014ions/cm2为条件，在半导体衬底10中成为n型MISFET形成区域Rn的活性区域的区域上注入离子，形成n型源极·漏极扩张区域22。再下来，以抗蚀膜21及栅极电极部20B为掩模，以注入能量为12keV、注入剂量为3.6×1013ions/cm2为条件，向成为n型MISFET形成区域Rn的活性区域的半导体衬底10中注入p型杂质的硼离子，形成p型凹陷区域23。这时，硼离子的离子注入用25°注入角的旋转注入法进行。
接下来，由图1(f)所示的工序，除去抗蚀膜21后，形成覆盖半导体衬底10及栅极电极部20A、20B的绝缘膜(未图示)，通过进行异向蚀刻，在栅极电极15A及栅极电极15B的侧面上形成侧壁24A及侧壁24B。这时，通过形成侧壁24A及侧壁24B时的过蚀刻，形成在栅极电极15A、15B上的保护绝缘膜16A、16B被蚀刻，露出栅极电极15A、15B的上表面。
其后，形成覆盖半导体衬底10的n型MISFET形成区域Rn，而p型MISFET形成区域Rp上开口的掩模(未图示)，以注入能量为3keV、注入剂量为3.6×1015ions/cm2为条件，在半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上注入p型杂质硼离子，选择性地形成p型源极·漏极扩张区域25的同时，在栅极电极15A中注入了p+形成栅极电极27。
另一方面，形成覆盖半导体衬底10的p型MISFET形成区域Rp，而p型MISFET形成区域Rn上开口的掩模(未图示)，以注入能量为50keV、注入剂量为4.0×1015ions/cm2为条件，在半导体衬底10中成为n型MISFET形成区域Rn的活性区域的区域上注入n型杂质砷离子，形成高浓度的n型源极·漏极扩张区域26。这时，n型源极·漏极扩张区域形成的同时，在栅极电极15B中注入了n+形成栅极电极28。
其后，对半导体衬底10进行氮元素环境下热处理温度为1075℃的瞬时RTA处理，进行源极·漏极扩张区域及栅极电极中注入的杂质的活化。
本实施方式中，通过使半导体衬底10中的氟素离子的浓度(剂量)比栅极电极15A高，在p型MISFET沟道区域中，可以由氟素截止硅的悬空键。由此，既能够抑制阈值电压随时间的变化，也能够抑制漏极饱和电流的劣化。还有，因为能够避免向栅极电极15A注入过量的氟素，可以防止硼被置换。再有，因为还能够抑制栅极绝缘膜14A内生成多数捕获准位，还可以防止栅极绝缘膜14A的信赖性降低。
且，上述说明中，由图1(d)所示工序注入氟素离子13B时，通过在栅极电极15A上覆盖保护绝缘膜16A，可以更确实地调整向栅极电极15A注入的氟素量。然而，本发明中，并非一定要在栅极电极15A上覆盖保护绝缘膜16A亦可。
且，在本实施方式中，氟素离子，在图1(b)所示工序注入后再一次在图1(d)所示的工序中注入。由此，由图1(d)所示的工序图案多结晶硅膜15时，即便是除去了氟素注入层40的大部分，其后也能够提高氟素注入层40的氟素浓度。
且，本实施方式中，只在p型MISFET形成区域Rp注入了氟素，但是，也可在n型MISFET形成区域Rn注入氟素。
(实施方式2)
以下，参照图面说明本发明的第2实施方式所涉及的半导体装置的制造方法。
图2(a)至图2(f)，是表示本发明的第2实施方式所涉及的半导体装置的制造方法的剖面图。在图中，左侧表示n型MISFET(n型晶体管)形成区域Rn，右侧表示p型MISFET(p型晶体管)形成区域Rp。
本实施方式的半导体装置制造方法中，首先，由图2(a)所示的工序，在硅形成的半导体衬底10上，形成围绕活性区域的STI形成的元件分离区域11。其后，在半导体衬底10的p型MISFET形成区域Rp上形成n凹陷部101A，在n型MISFET形成区域Rn上形成p凹陷部101B。再后，向p型MISFET形成区域Rp及n型MISFET形成区域Rn进行为阈值电压的调整的离子注入，在各自的区域上形成阈值电压调整用扩散层(都未图示)。
接下来，由图2(b)所示的工序，在半导体衬底10上，形成厚度为2nm的硅氧化膜14。其后，在硅氧化膜14上形成厚度为180nm的多结晶硅膜15。再后，在多结晶硅膜15上形成覆盖n型MISFET形成区域Rn，具有向p型MISFET形成区域Rp开口的抗蚀膜29。其后，以抗蚀膜29为掩模，以注入能量为15keV、注入剂量为1×1015ions/cm2为条件，在多结晶硅膜15中位于p型MISFET形成区域Rp的活性区域的区域上注入氟素离子13C，在栅极电极形成用膜15中形成氟素注入层40。在这个注入条件下离子注入时，氟素的飞跃距离存在于多结晶硅膜15表面的近旁。
接下来，由图2(c)所示的工序，除去抗蚀膜29后，在多结晶硅膜15上形成厚度为100nm的硅氧化膜16。
接下来，由图2(d)所示的工序，通过使用栅极电极形成用掩模(未图示)，对硅氧化膜16进行选择性蚀刻，形成由硅氧化膜制成的保护绝缘膜16A、16B。其后，除去栅极电极形成用掩模，将保护绝缘膜16A、16B作为硬掩模选择性地蚀刻多结晶硅膜15及硅氧化膜14。由此，在半导体衬底10中的位于p型MISFET形成区域Rp的部分上形成由p型MISFET的栅极绝缘膜14A、栅极电极15A及保护绝缘膜16A制成的栅极电极部20A，在半导体衬底10中的位于n型MISFET形成区域Rn的部分上形成由栅极绝缘膜14B、栅极电极15B及保护绝缘膜16B制成的栅极电极部20B。由这时的蚀刻，作为硬掩模的保护绝缘膜16A、16B的厚度减小，成为40nm程度。
其后，在半导体衬底10上，形成覆盖n型MISFET形成区域Rn而p型MISFET形成区域Rp上开口的抗蚀膜17。其后，以抗蚀膜17及栅极电极部20A为掩模，以注入能量为0.5keV、注入剂量为4×1014ions/cm2为条件，向半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上注入p型杂质的硼，形成p型源极·漏极扩张区域18。接下来，以抗蚀膜17及栅极电极部20A为掩模，以注入能量为70keV、注入剂量为3.2×1013ions/cm2为条件，向半导体衬底10中p型MISFE T形成区域Rp的活性区域注入n型杂质的砷离子，形成n型凹陷区域19。这时，砷离子的离子注入用25°注入角的旋转注入法进行。再有，以抗蚀膜17及栅极电极部20A为掩模，以注入能量为15keV、注入剂量为1×1015ions/cm2为条件，向半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上离子注入氟素离子13B。由此，在源极·漏极扩张区域形成氟素注入层42。这时，因为在栅极电极15A上形成了膜厚比氟素注入深度厚的保护绝缘膜16A，所以，在栅极电极15A中氟素没有注入，只在半导体衬底10中注入了氟素。在该注入条件下离子注入时，氟素的飞跃距离存在于半导体衬底10表面的近旁。
接下来，由图2(e)所示的工序，除去抗蚀膜17后，在半导体衬底10上，形成覆盖n型MISFET形成区域Rn而p型MISFET形成区域Rp上开口的抗蚀膜21。其后，以抗蚀膜21及栅极电极部20B为掩模，以注入能量为4keV、注入剂量为6×1014ions/cm2为条件，在半导体衬底10中成为n型MISFET形成区域Rn的活性区域的区域上注入n型杂质的砷离子，形成n型源极·漏极扩张区域22。再下来，以抗蚀膜21及栅极电极部20B原样为掩模，以注入能量为12keV、注入剂量为3.6×1013ions/cm2为条件，向半导体衬底10中成为n型M ISFET形成区域Rn的活性区域的区域注入p型杂质的硼离子，形成p型凹陷区域23。这时，硼离子的离子注入用25°注入角的旋转注入法进行。
接下来，由图2(f)所示的工序，除去抗蚀膜21后，形成覆盖半导体衬底10及栅极电极部20A、20B的绝缘膜(未图示)，通过进行异向蚀刻，在栅极电极15A及栅极电极15B的侧面上形成侧壁24A及侧壁24B。这时，通过形成侧壁24A及侧壁24B时的过蚀刻，形成在栅极电极15A、15B上的保护绝缘膜16A、16B被蚀刻，露出栅极电极15A、15B的上表面。
其后，形成覆盖半导体衬底10的n型MISFET形成区域Rn而p型MISFET形成区域Rp上开口的掩模(未图示)，以注入能量为3keV、注入剂量为3.6×1015ions/cm2为条件，在半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上注入p型杂质硼离子，选择性地形成高浓度p型源极·漏极扩张区域25的同时，在栅极电极15A中注入了p+形成栅极电极27。
另一方面，形成覆盖半导体衬底10的p型MISFET形成区域Rp而p型MISFET形成区域Rn上开口的掩模(未图示)，以注入能量为50keV、注入剂量为4.0×1015ions/cm2为条件，在半导体衬底10中成为n型MISFET形成区域Rn的活性区域的区域上注入n型杂质砷离子，形成高浓度的n型源极·漏极扩张区域26。这时，n型源极·漏极扩张区域26形成的同时，在栅极电极15B中砷离子注入了n+形成栅极电极28。
其后，对半导体衬底10进行氮元素环境下热处理温度为1075℃的瞬时RTA处理，进行源极·漏极扩张区域及栅极电极中注入的杂质的活化。这时，由该瞬时RTA处理，栅极电极15A中的氟素向栅极绝缘膜14A及半导体衬底10的界面方向各自扩散。
本实施方式中，由图2(b)所示的工序向多结晶硅膜15注入氟素。又因为由该多结晶硅膜15形成了栅极电极15A，所以通过调整这时的剂量，可以调整栅极电极15A中所含氟素的量。由此，能够避免向栅极电极15A注入过量的氟素，防止硼被置换。再有，因为还能够抑制栅极绝缘膜14A内生成多数捕获准位，还可以防止栅极绝缘膜14A的信赖性降低。
另一方面，由图2(d)所示工序，是在栅极电极15A上覆盖保护绝缘膜16A的情况下对硅衬底10注入氟素。为此，可以更确实地各自调整向半导体衬底10及栅极电极15A注入的氟素量，在p型MISFET的沟道区域终端硅的悬空键。由此能够抑制阈值电压随时间的变化，也能抑制漏极饱和电流的劣化。
(实施方式3)
以下，参照图面说明本发明的第3实施方式所涉及的半导体装置的制造方法。
图3(a)至图3(e)，是表示本发明的第3实施方式所涉及的半导体装置的制造方法的剖面图。在图中，左侧表示n型MISFET(n型晶体管)形成区域Rn，右侧表示p型MISFET(p型晶体管)形成区域Rp。
本实施方式的半导体装置制造方法中，首先，由图3(a)所示的工序，在硅形成的半导体衬底10上，形成围绕活性区域的STI形成的元件分离区域11。其后，在半导体衬底10的p型MISFET形成区域Rp上形成n凹陷部101A，在n型MISFET形成区域Rn上形成p凹陷部101B。再后，向p型MISFET形成区域Rp及n型MISFET形成区域Rn进行为阈值电压的调整的离子注入，在各自的区域上形成阈值电压调整用扩散层(都未图示)。
接下来，由图3(b)所示的工序，在半导体衬底10上，形成厚度为2nm的硅氧化膜14。其后，在硅氧化膜14上形成厚度为180nm的多结晶硅膜15。再后，在多结晶硅膜15上形成厚度为80nm的硅氧化膜30。
接下来，由图3(c)所示的工序，通过使用栅极电极形成用掩模(未图示)进行有选择性地蚀刻硅氧化膜30，形成保护绝缘膜30A、30B。其后，除去栅极电极形成用掩模，将保护绝缘膜30A、30B作为硬掩模选择性地蚀刻栅极电极形成用膜15及栅极绝缘膜形成用膜14。由此，p型MISFET形成区域Rp的活性区域上形成由p型MISFET的栅极绝缘膜14A、栅极电极15A及保护绝缘膜30A制成的栅极电极部31A，在n型M ISFET形成区域Rn的活性区域上形成由栅极绝缘膜14B、栅极电极15B及保护绝缘膜30B制成的栅极电极部31B。由这时的蚀刻，作为硬掩模的保护绝缘膜30A、30B的厚度减小，成为20nm程度。该保护绝缘膜30A、30B的厚度，最好的是为20±10nm厚度。
其后，在半导体衬底10上，形成覆盖n型MISFET形成区域Rn而p型MISFET形成区域Rp上开口的抗蚀膜17。其后，以抗蚀膜17及栅极电极部31A为掩模，以注入能量为0.5keV、注入剂量为4×1014ions/cm2为条件，向半导体衬底10中p型MISFET形成区域Rp的活性区域注入p型杂质的硼，形成p型源极·漏极扩张区域18。接下来，以抗蚀膜17及栅极电极部31A原样为掩模，以注入能量为70keV、注入剂量为3.2×1013ions/cm2为条件，向半导体衬底10中p型MISFE T形成区域Rp的活性区域注入n型杂质的砷离子，形成n型凹陷区域19。这时，砷离子的离子注入用25°注入角的旋转注入法进行。再有，以抗蚀膜17及栅极电极部31A为掩模，以注入能量为15keV、注入剂量为1×1015ions/cm2为条件，向半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上离子注入氟素离子13B，在源极·漏极扩张区域形成氟素注入层43。这时，因为在栅极电极15A上形成了膜厚比氟素注入深度厚的保护绝缘膜30A，所以，在栅极电极15A中注入了比半导体衬底10中少的氟素。在该注入条件下离子注入时，氟素的飞跃距离存在于栅极电极15A及半导体衬底10各自的表面的近旁。
接下来，由图3(d)所示的工序，除去抗蚀膜17后，在半导体衬底10上，形成覆盖p型MISFET形成区域Rp而n型MISFET形成区域Rn上开口的抗蚀膜21。其后，以抗蚀膜21及栅极电极部31B为掩模，以注入能量为4keV、注入剂量为6×1014ions/cm2为条件，在成为n型MISFET形成区域Rn的活性区域的半导体衬底10中上注入n型杂质的砷离子，形成n型源极·漏极扩张区域22。再下来，以抗蚀膜21及栅极电极部31B原样为掩模，以注入能量为12keV、注入剂量为3.6×1013ions/cm2为条件，向半导体衬底10中成为n型M ISFET形成区域Rn的活性区域注入p型杂质的硼离子，形成p型凹陷区域23。这时，硼离子的离子注入用25°注入角的旋转注入法进行。
接下来，由图3(e)所示的工序，除去抗蚀膜21后，形成覆盖半导体衬底10及栅极电极部31A、31B的绝缘膜(未图示)，通过进行异向蚀刻，在栅极电极15A及栅极电极15B的侧面上形成侧壁24A及侧壁24B。这时，通过形成侧壁24A及侧壁24B时的过蚀刻，形成在栅极电极15A、15B上的保护绝缘膜30A、30B被蚀刻，露出栅极电极15A、15B的上表面。
其后，形成p型MISFET形成区域Rp上开口的掩模(未图示)，以注入能量为3keV、注入剂量为3.6×1015ions/cm2为条件，在半导体衬底10中成为p型MISFET形成区域Rp的活性区域的区域上注入p型杂质硼离子，选择性地形成高浓度p型源极·漏极扩张区域25。这时，在选择性地形成高浓度p型源极·漏极扩张区域25的同时，在栅极电极15A中注入了p+形成栅极电极27。
另一方面，形成覆盖半导体衬底10的p型MISFET形成区域Rp而n型MISFET形成区域Rn上开口的掩模(未图示)，以注入能量为50keV、注入剂量为4.0×1015ions/cm2为条件，在半导体衬底10中成为n型MISFET形成区域Rn的活性区域上注入n型杂质砷离子，形成高浓度的n型源极·漏极扩张区域26。这时，n型源极·漏极扩张区域26形成的同时，在栅极电极15B中砷离子注入了n+形成栅极电极28。
其后，对半导体衬底10进行氮元素环境下热处理温度为1075℃的瞬时RTA处理，进行源极·漏极扩张区域及栅极电极中注入的杂质的活化。这时，由该瞬时RTA处理，栅极电极15A中的氟素向栅极绝缘膜14A及半导体衬底10的界面方向各自扩散。
本实施方式中，由图3(c)所示的工序注入氟素离子13B时，因为栅极电极15A上覆盖了保护绝缘膜30A，所以可调整注入栅极电极15A。由此，能够避免向栅极电极15A注入过量的氟素，防止硼被置换。再有，因为还能够抑制栅极绝缘膜14A内生成多数捕获准位，还可以防止栅极绝缘膜14A的信赖性降低。
另一方面，由图3(c)所示工序，因为能够对硅衬底10注入充分的氟素离子，所以可以在p型MISFET的沟道区域终端硅的悬空键。由此能够抑制阈值电压随时间的变化，也能抑制漏极饱和电流的劣化。
图4，是表示p型MISFET中阈值电压随时间变化的曲线图。图4中，横轴表示经过的时间，纵轴表示阈值电压的变动。还有，轨迹a(profile a)表示沟道区域没有注入氟素的以前的p型MISFET测定结果，轨迹b(profileb)表示本实施方式的方法p型MISFET测定结果。该评价，是在150℃的温度下于栅极电极上施加栅极电压状态下(施加荷载<stress>状态)测定阈值电压的变动。
如图4所示，在沟道区域导入适量的氟素的本实施方式的样品中，与以前的样品相比，得知阈值电压的变动受到特别抑制。
图5，是表示第3实施方式的p型MISFET中的栅极电极中杂质浓度曲线图。图5所示的结果，是由后侧SIMS法(Back Side SIMS法)测定第3实施方式的方法制成的样品的杂质浓度的结果。该样品中，氟素离子是用注入能量为15keV、注入剂量为1.0×1015ions/cm2为条件注入的。图5中，横轴表示从栅极绝缘膜和半导体衬底的界面的距离，纵轴表示杂质的浓度。且，横轴，隔着界面左侧为半导体衬底，右侧为栅极绝缘膜。
从图5所示的结果，得知栅极绝缘膜和半导体衬底的界面部分的氟素浓度，大致为1.0×1018ions/cm2～5.0×1018ions/cm2。
图6，是表示第3实施方式的p型源极·漏极扩张区域中杂质浓度曲线图。图6所示的结果，是由SIMS法测定第3实施方式的方法制成的样品的杂质浓度的结果，该样品中，氟素离子是用注入能量为15keV、注入剂量为1.0×1015ions/cm2为条件注入的。图6中，横轴表示从半导体衬底的表面向深度方向的距离，纵轴表示杂质的浓度。
如图6所示，侧板下的沟道端部半导体衬底界面的氟素浓度，为4.0×1017ions/cm2～1.0×1018ions/cm2。详细调查的结果，得知为抑制p型MISFET的阈值电压及漏极饱和电流的随时间变化的氟素浓度，栅极绝缘膜正下方的沟道区域为5.0×1017ions/cm2～1.0×1019ions/cm2，位于侧壁正下方的沟道区域端部为2.0×1017ions/cm2～2.0×1018ions/cm2为有效。
如上那样详细地叙述了本发明的各实施方式，本发明的具体构成不只限于这些实施方式，只要不超出该发明的要旨的设计的变更等都包含在本发明中。例如，作为栅极绝缘膜，可以改变栅极氧化膜而使用栅极氮氧化膜，或者表面被等离子氮化的栅极氧化膜。还有，各实施方式的栅极绝缘膜说明了使用2nm的硅氧化膜，但是比这厚的硅氧化膜或氮氧化膜等形成的栅极绝缘膜也适用于本发明。
且，各实施方式中以具有CMIS构造的半导体装置的形成工序为例加以了说明，但是，不需多说，DRAM或其他的装置中的p型MIS晶体管的形成也适用于本发明。
(产业上利用的可能性)
本发明，在p型MISFET中，在不引起硼的置换或栅极绝缘膜的信赖性的降低，就可抑制阈值电压的随时间变化，还能抑制漏极饱和电流的劣化，这在产业上的利用性高。

Claims (7)

1.一种半导体装置的制造方法，其特征为：
包括：
工序a，向半导体衬底离子注入氟素；
工序b，在上述工序a之后，在上述半导体衬底上形成栅极绝缘膜；
工序c，在上述栅极绝缘膜上形成栅极电极；
工序d，在上述半导体衬底中位于上述栅极电极侧边下方的区域上，形成p型源极·漏极扩张区域；
工序e，在上述工序c以后，向位于上述半导体衬底中的上述栅极电极侧边下方区域离子注入氟素；
工序f，在上述工序d及上述工序e之后，形成位于上述栅极电极侧面上的侧壁；以及
工序g，在上述半导体衬底中位于上述侧壁侧边下方的区域上形成p型源极·漏极区域。
2.根据权利要求1所述的半导体装置制造方法，其特征为：
位于上述半导体衬底中的上述侧壁下的区域注入的氟素的剂量的合计，比注入上述栅极电极的氟素剂量的合计多。
3.根据权利要求1或2所述的半导体装置制造方法，其特征为：
上述工序e中，在上述栅极电极上覆盖保护膜的状态下进行上述氟素的离子注入。
4.一种半导体装置的制造方法，其特征为：
包括：
工序a，在半导体衬底上形成栅极绝缘膜；
工序b，在上述栅极绝缘膜上形成栅极电极形成用膜；
工序c，向上述栅极电极形成用膜离子注入氟素；
工序d，上述工序c之后，通过对上述栅极电极形成用膜进行图案化，在上述栅极绝缘膜上形成栅极电极；
工序e，在上述半导体衬底中位于上述栅极电极侧边下方的区域形成p型源极·漏极扩张区域；
工序f，上述工序d之后，上述栅极电极上覆盖保护膜的状态下，在上述半导体衬底中的位于上述栅极电极侧边下方的区域，离子注入氟素；
工序g，在上述工序e及上述工序f之后，形成位于上述栅极电极侧面上的侧壁；以及
工序h，在上述半导体衬底中位于上述侧壁侧边下方的区域上形成p型源极·漏极区域。
5.根据权利要求4所述的半导体装置制造方法，其特征为：
位于上述半导体衬底中的上述侧壁下的区域注入的氟素的剂量的合计，比注入上述栅极电极的氟素剂量的合计多。
6.一种半导体装置的制造方法，其特征为：
包括：
工序a，在半导体衬底上形成栅极绝缘膜；
工序b，上述栅极绝缘膜上形成栅极电极；
工序c，在上述半导体衬底中位于上述栅极电极侧边下方的区域形成p型源极·漏极扩张区域；
工序d，在上述半导体衬底中的上述栅极电极侧边下方的区域，上述栅极电极上覆盖保护膜的状态下，离子注入氟素；
工序e，在上述工序c及上述工序d之后，形成位于上述栅极电极侧面上的侧壁；以及
工序f，在上述半导体衬底中位于上述侧壁侧边下方的区域上形成p型源极·漏极区域。
7.根据权利要求6所述的半导体装置制造方法，其特征为：
上述工序d中，注入上述保护膜的氟素的一部分到达了上述栅极电极，
上述半导体衬底中注入上述侧壁下的区域的氟素的剂量的合计，比注入上述栅极电极的氟素剂量的合计多。
CNA2005101200896A 2004-11-08 2005-11-02 半导体装置的制造方法 Pending CN1790642A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004323381 2004-11-08
JP2004323381 2004-11-08

Publications (1)

Publication Number Publication Date
CN1790642A true CN1790642A (zh) 2006-06-21

Family

ID=36316850

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101200896A Pending CN1790642A (zh) 2004-11-08 2005-11-02 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US7666736B2 (zh)
CN (1) CN1790642A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007200976A (ja) * 2006-01-24 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008263006A (ja) * 2007-04-11 2008-10-30 Elpida Memory Inc 半導体装置及びその製造方法
KR20100047558A (ko) * 2008-10-29 2010-05-10 삼성전자주식회사 반도체 소자 및 그 형성 방법
US8030196B2 (en) * 2010-01-12 2011-10-04 Samsung Electronics Co., Ltd. Transistor formation using capping layer
US8216862B2 (en) 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
US8921181B2 (en) * 2012-12-27 2014-12-30 Intermolecular, Inc. Flourine-stabilized interface
CN106971977B (zh) * 2016-01-13 2020-01-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239534A (ja) 1988-07-29 1990-02-08 Hitachi Ltd 半導体装置の製造方法
JPH07122746A (ja) 1993-10-20 1995-05-12 Ricoh Co Ltd 半導体装置とその製造方法
JPH08195489A (ja) 1995-01-13 1996-07-30 Sony Corp Ｍｏｓ型半導体装置の製造方法
JPH08316465A (ja) 1995-05-12 1996-11-29 Matsushita Electron Corp 半導体装置およびその製造方法
JPH08330441A (ja) 1995-05-31 1996-12-13 Sony Corp Ｍｏｓトランジスタの製造方法
US5849643A (en) * 1997-05-23 1998-12-15 Advanced Micro Devices, Inc. Gate oxidation technique for deep sub quarter micron transistors
EP0908947A3 (en) * 1997-09-29 2000-08-16 Matsushita Electronics Corporation Method for fabricating semiconductor device with pMIS transistor
US6376348B1 (en) 1997-09-30 2002-04-23 Siemens Aktiengesellschaft Reliable polycide gate stack with reduced sheet resistance and thickness
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
JP2004281690A (ja) 2003-03-14 2004-10-07 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US20070059874A1 (en) * 2005-07-06 2007-03-15 Sematech, Inc. Dual Metal Gate and Method of Manufacture

Also Published As

Publication number Publication date
US20060099748A1 (en) 2006-05-11
US7666736B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN1291500C (zh) 半导体器件及其制备方法
CN1208823C (zh) 浅沟隔离半导体及其制造
CN1763973A (zh) 半导体装置及其制造方法
CN1109360C (zh) Cmos结构半导体器件的制备方法
CN1790642A (zh) 半导体装置的制造方法
CN1838434A (zh) 半导体器件及其制造方法
CN1126151C (zh) 有硅化物层的半导体器件的制造方法
CN1599961A (zh) 半导体装置及其制造方法
CN1449585A (zh) 半导体器件及其制造方法
CN1485891A (zh) 半导体存储器件及其制造方法
CN1909243A (zh) 半导体装置及其制造方法
CN1738056A (zh) 晶体管及其制造方法
CN1805153A (zh) 半导体器件及其制造方法
CN1577774A (zh) 半导体装置的制造方法
CN1949540A (zh) 半导体装置及其制造方法
CN1237621C (zh) 半导体器件及其制造方法
CN1284217C (zh) 半导体器件的制造方法
CN1348219A (zh) 参考电压半导体
CN1122316C (zh) 垂直型金属绝缘体半导体场效应晶体管及其制造方法
CN1858913A (zh) 半导体器件及其制造方法
CN1825566A (zh) 半导体装置的制造方法
CN1770407A (zh) 半导体器件及其制造方法
CN1518090A (zh) 半导体器件的制造方法
CN1499577A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned