CN1638133A - 半导体基片及其制造方法 - Google Patents

半导体基片及其制造方法 Download PDF

Info

Publication number
CN1638133A
CN1638133A CNA2004100615924A CN200410061592A CN1638133A CN 1638133 A CN1638133 A CN 1638133A CN A2004100615924 A CNA2004100615924 A CN A2004100615924A CN 200410061592 A CN200410061592 A CN 200410061592A CN 1638133 A CN1638133 A CN 1638133A
Authority
CN
China
Prior art keywords
layer
germanium
semiconductor chip
crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100615924A
Other languages
English (en)
Other versions
CN1638133B (zh
Inventor
约瑟夫·布伦纳
出合博之
碇敦
马丁·格拉斯尔
松村笃树
维尔弗里德·冯·阿蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1638133A publication Critical patent/CN1638133A/zh
Application granted granted Critical
Publication of CN1638133B publication Critical patent/CN1638133B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Abstract

本发明涉及一种具有硅绝缘膜结构的异质半导体结构，所述硅绝缘膜结构含有硅－锗混合晶体，以及以低成本高生产率制造所述半导体结构的方法。为此本发明提供了一种半导体基片，其中包括由添加锗的硅所形成的第一层、由氧化物形成并邻接第一层的第二层以及由硅－锗混合晶体形成并邻接第二层的第三层；及其制造方法。

Description

半导体基片及其制造方法
                     技术领域
本发明涉及一种异质半导体结构(该结构具有包含硅-锗混合晶体的SOI(绝缘层上的硅)结构)以低成本高生产率制造所述半导体结构的方法。
                     背景技术
近年来，利用所谓应变硅技术来实施MOSFET(金属氧化物半导体场效应晶体管)集成电路的高速操作的方法已引起注意。所述应变硅技术是通过使用晶格常数大于通常的晶格常数的应变层，来提高MOSFET沟道部分中载流子(电子或空穴)的迁移率。
举例来说，如日本专利JP-A6-252046中所述，曾建议了许多在适当硅层的邻接配置硅-锗混合晶体的方法，作为增加沟道所用硅层的晶格常数的手段。这些传统方法的特征为：通过汽相沉积将硅-锗薄膜沉积在硅晶片上，并通过汽相沉积在其上面再形成一硅层。因锗的晶格常数比硅的晶格常数大4％，通过控制硅-锗混合晶体的组成比例，可在沟道层产生所需的应变。一般而言，锗的组成比例在约10至30摩尔％之间。
所述应变硅技术可与所谓的SOI(Silicon On Insulator)结构结合使用，且这种组合体称作SGOI(硅-锗绝缘体)。举例来说，如日本专利JP-A10-308503中所述，将通过汽相沉积含有硅-锗混合层的多层薄膜而制得的第一基片与附有氧化薄膜的第二基片粘合在一起，并通过抛光及蚀刻作用将第一基片移除至某一厚度，可制得所述组合体。这一技术结合了所谓的SOI技术和应变硅技术。同时，也曾建议将应变硅技术与SIMOX(注氧隔离)技术(日本专利JP-A4-264724)(该技术是制备SOI晶片的另一类方法)相结合。举例来说，日本专利JP-A9-321307曾建议一种方法：通过在硅基片上沉积硅-锗混合晶体，然后向其中注入氧离子，随后对所制复合材料施以高温热处理，从而在硅-锗混合晶体层中形成掩埋式氧化物薄膜。另外，日本专利JP-A2001-148473中曾建议一种方法；进一步利用所谓的ITOX技术，即通过在高温下氧化SOI薄膜以减低该薄膜厚度，从而增加SOI薄膜内锗的浓度，以制造具有高锗浓度的SGOI晶片。
美国专利US-4975387中曾建议一种方法：通过在硅基片上沉积无定形硅-锗层，并在蒸汽环境中将所得复合材料加以氧化，以形成作为表层的硅-锗层。
作为制造硅-锗混合晶体的手段，曾建议一种方法：通过区域熔炼法以掺有锗的硅为原料形成硅-锗混合晶体。举例来说，日本专利JP-A8-143389中曾建议一种方法：通过调节液相中锗的浓度来控制固相的浓度以形成块状单晶。
                    发明内容
传统方法中存在下列问题。
特别是，在使用日本专利JP-A6-252046中所公开的技术时，必须使待产生应变的硅-锗混合晶体层足够松弛，以使晶格常数与固有组成相符。晶格的松弛作用必须依赖位错的产生。但是当所产生的位错出现在相关器件所在的区域中时，将导使该器件发生故障。为防止这种情况的出现曾建议采取不同措施。如日本专利JP-A6-252046或JP-A5-129201中所述，其中一种方法包括：在通过汽相沉积技术形成硅-锗混合晶体层期间，沉积所谓的平稳变化缓冲层(即锗组成比例递增层)，以防止位错贯穿至表面层。如果采用所述技术来达到所需的锗组成比例势必要求沉积厚薄膜，从而大大降低生产率并提高生产成本。作为另一种手段，美国专利US-6039803中曾揭示一种方法，将所述硅基片的主要取向方向从正常采用的<100>方向倾斜1至8度，即使采用此种方法也难以对位错产生足够的抑制作用。总之，此方法所产生的问题是：必须沉积平稳变化的缓冲层。
同时，虽然采用日本专利JP-A9-321307及JP-2001-148473所揭示SOI结构与应变硅技术的结合，无需形成上述的厚硅-锗混合晶体层，但采用这种结合工艺又会产生必须沉积硅-锗混合晶体层的问题，从而需要复杂的制造工艺并提高生产成本。
美国专利US-4975387所公开了通过沉积无定形硅-锗层形成一外延层，并随后在蒸汽环境中氧化所述沉积层的方法，但该方法需要使用生长无定形薄膜的仪器。而且，绝大多数由无定形薄膜形成的器件容易遭受杂质污染。所以所述方法不适于制造用于近年来的先进的高速器件的晶片。
其次，日本专利JP-A8-143389所揭示的通过丘克拉斯基法或区域熔炼技术生长硅-锗混合晶体的方法需要大量锗原料。因锗原料通常极为昂贵，制造具有10至30摩尔％的高锗浓度的晶体(应变硅基片所必需的)几乎没有什么商业价值。而且，因生长中容易产生位错，所以从液相生长含有所述高浓度锗的单晶，在技术上甚为困难。
为解决上述问题，本发明提供了一种具有新颖的层结构的晶片及其制造方法。本发明的晶片中的器件形成层和基片均由硅-锗混合晶体制成，两者的浓度差异极大。使用具有所述品质的晶片可以低成本和高生产率制备高品质的应变硅晶片。
本发明的第一个方面涉及半导体基片，所述半导体基片的特征为：包括由添加锗的硅所形成的第一层、由氧化物形成并邻接第一层的第二层以及由硅-锗混合晶体形成并邻接第二层的第三层。
通过在上述第一层内普通硅层处提供具有低锗浓度的硅-锗层，可提高第三层及邻接第三层的形成层的品质。从而可以低成本大量制造高品质的第二和第三层。所以，由此形成制造半导体工业所必需的具有SOI和SGOI结构的应变硅晶片的最佳技术。
本发明的第二方面涉及本发明第一方面所预期的半导体基片，其特征为：第一层的厚度对应于晶片的厚度。
除了具有本发明第一方面的优点，本发明的半导体基片的第一层还具有足够的机械强度以便于处理所述晶片。
本发明的第三方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第一层内的锗浓度不低于0.05摩尔％且不高于5摩尔％，优选不低于0.2摩尔％且不高于1摩尔％。
在单晶生长之后立即将锗浓度设定在本发明预期的不低于0.05摩尔％，则所达到的锗浓度足以制造具有SGOI结构且可用于制造高速装置的具有极佳的结晶性应变硅晶片。将锗浓度设定在不低于0.2摩尔％可获致更佳的特性。若锗浓度超过5摩尔％，过高的浓度在抽拉单晶时容易引发位错，从而难以实现极佳的结晶性。优选将锗浓度限制在低于1摩尔％，则可使单晶容易生长，并避免使用大量昂贵的锗原料，并进一步降低成本。
本发明的第四方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第一层是单晶。
根据本发明，可提高所述第三层晶体的品质，并容许在所述第三层上及进一步沉积在第三层上的晶体层上形成高速半导体器件。
本发明的第五方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第二层是由具有电绝缘特性的氧化硅所形成。
与其它氧化物(例如：氧化锗及含有最高的浓度锗的氧化硅)相比，氧化硅的绝缘性较佳。所以，通过用具有极佳电绝缘特性的氧化硅形成的所述第二层，可制造高品质的SGOI晶片。
本发明的第六方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第二层的厚度至少不低于80纳米。
将所述第二层的厚度设定在不低于80纳米，可实现有效的绝缘作用和分离作用。
本发明的第七方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第三层是单晶。
根据本发明，可使用所述第三层及沉积在第三层上的晶体层来制备半导体器件。
本发明的第八方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第三层的厚度不低于1纳米且不超过50纳米。
如所述第二层的厚度低于1纳米，厚度的不足将带来基片制造中的技术困难，并将破坏所制的邻接第三层的另一薄膜的稳定性。而且，对所述第三层而言，厚度超过50纳米的硅-锗层既不需要也不重要。保持第三层的厚度不低于1纳米且不超过50纳米，可满足非耗尽型、部分耗尽型，和全耗尽型半导体器件的所有要求。
本发明的第九方面涉及本发明第一方面所预期的半导体基片，其特征为：第三层中的锗浓度不低于15摩尔％且最多为100摩尔％。
若所述第三层中的锗浓度低于15摩尔％，浓度的不足将导致所沉积的应变硅层难以获得足够的应变。通过控制所述第三层中的锗浓度，可直接在所述第三层上形成半导体器件或在形成邻接第三层的应变硅层之后形成半导体器件。通过使第三层锗浓度接近100摩尔％，可不必以高成本生长锗的块状单晶，而直接在第三层上形成半导体器件，并具有极高的载体迁移率、窄带隙、以及与III至V族化合物的晶格的优异一致性等优点。具有接近约100摩尔％的锗浓度的第三层的形成，既能以蒸气相在该层上面形成100摩尔％锗层，同时还抑制了因不匹配而发生的位错。所以本发明可自由选择锗晶体层的厚度，同时制得用以形成锗金属氧化物半导体的基片。
本发明的第十方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第一层不含晶体原生颗粒(COP)。
所述晶体原生颗粒是指硅单晶生长期间所形成的小空心缺陷，这些缺陷对半导体器件具有不良影响。作为生长不含COP晶体的手段，通过降低抽拉单晶的速率以保证整个晶片表面无缺陷的方法已经公开。该方法所得产品习称所谓的完美晶体。利用所述晶片作为第一层可防止在第三层内形成缺陷。
本发明的第十一方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第三层不含晶体原生颗粒(COP)。
根据本发明，如同在半导体器件加工中，可以高产率在本发明第一方面的结构上沉积另一层结构。
本发明的第十二方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第三层表面上的位错密度不超过1×105个/平方厘米。
制造目前已知最先进SGOI的方法有赖于异质外延生长层晶格的松弛。当表面层提高时，此种方法会导致器件形成层位错密度的增加。相反地，本发明第一方面的晶片无需异质外延生长，因而具有低位错密度，并在制造半导体器件时具有优势。
本发明的第十三方面涉及本发明第一方面所预期的半导体基片，其特征为：第二层在40×40微米内的粗度均方根值不超过5纳米。
本发明第一方面晶片的粗度很低且无需进一步降低粗度的加工。所述低粗度的优点有利于制造半导体器件。
本发明的第十四方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第三层厚度的起伏变化不超过5％或不超过2.5纳米。
与在氧化物层上形成薄膜的目前最先进的制造方法相比，本发明第一方面的晶片具有极均匀的层厚度。由于第三层中锗浓度的增加，硅含量相对降低且氧化速率下降。所述氧化速率随时间的变化逐渐缓和了平面内厚度的不均匀性，并最终使得整个平面区域内的薄膜厚度保持均匀。本发明利用了这一现象，由此带来的厚度的高均匀性可使薄膜的厚度进一步减低而不影响厚度均匀性。所述特性有利于半导体器件的制造。
本发明的第十五方面涉及本发明第一方面所预期的半导体基片，其特征为：所述第三层内锗浓度的起伏变化不超过5％。
由于锗的扩散作用，本发明第一方面的晶片的锗浓度平面内均匀性极为优异。当在本发明第一方面的晶片上沉积应变硅层时，此特性可使所沉积的应变硅层具有均匀的平面内应变。
本发明的第十六方面涉及本发明第一方面所预期的半导体基片，其特征为：在接近所述第三层处形成一应变硅层。
根据本发明，由于上述第三层的优越特性，可在低成本的条件下，制得具有嵌入式绝缘薄膜的高品质应变硅晶片。所述优异品质和低成本是制造各种非耗尽型、部分耗尽型及全耗尽型器件所不可或缺的。
本发明的第十七方面涉及半导体基片，其特征为：包括由添加锗的硅所形成的第一层；由氧化物形成并邻接第一层的第二层；由硅-锗混合晶体形成并邻接第二层的第三层，其中第三层中的锗浓度高于第一层的锗浓度；以及由锗形成的第四层。
上晶片主要由本发明的制造方法制成，无需生长块状锗晶体(生长块状锗晶体通常需要高成本)，可在半导体上直接形成第四层，且具有若干优点，例如：极高的载体迁移率、窄带隙、以及与III至V族化合物的晶格的优异一致性等。当具有约100摩尔％的锗浓度的第三层形成时，可抑制不匹配位错的产生，通过蒸气沉积作用可形成100摩尔％锗层，因此根据本发明，锗晶体的厚度可自由选择，且所述锗层可用作锗氧化物半导体的基片。
本发明的第十八方面涉及一种制造半导体基片的方法，其至少包括如下步骤：
1)将锗掺入硅原料内并通过丘克拉斯基法或区域熔炼法生长单晶的步骤，
2)将所述单晶制成晶片的步骤，
3)通过离子注入法将氧离子注入所述晶片的步骤，
4)通过高温热处理形成掩埋式氧化物薄膜的步骤，及
5)在氧化气氛中通过热氧化处理将所述掩埋式氧化物薄膜上的晶体层变薄。
根据本发明，可以极高的生产率形成SGOI结构，且无需采用化学蒸气沉积法来生长硅-锗层，即可容易地制造本发明第一方面所预期的晶片。由于省去了外延生长硅-锗层的步骤，位错、表面粗度(外延生长所固有的问题)等问题得到缓和。而且，晶格常数可连续变化，而不匹配所引起的位错和贯穿位错(对半导体器件有害)则可得到抑制。因发现无需实施硅-锗层的外延生长，所述晶片的薄膜厚度均匀性和锗浓度均匀性都很优异。由于所述优异的均匀性，厚度降至低于10纳米的硅-锗层仍可保持平面内的均匀性，且可容易地制成传统方法在技术上从未实现的极薄薄膜SCOI结构。为达到所需的锗浓度，只需适当调节第1)步中用以掺杂的锗浓度和第5)步中薄膜厚度的减低(即浓度的增加)。
本发明的第十九方面涉及本发明第十八方面所预期的半导体基片制造方法，其特征为：在本发明第十八方面第2)步完成之后实施一个在氧化气氛中热氧化所述晶片的步骤，随后实施蚀刻并清理所述晶片表面上所形成氧化物薄膜的步骤，接着实施本发明第十八方面的第3)步和本发明第十八方面的随后步骤。
根据本发明，通过将掺有较低浓度锗的晶体加以热氧化，从而在该晶体的表面层部分堆积高浓度的锗。在硅-锗混合晶体的热氧化处理中，优选将硅加以氧化并将较大部分的锗原子作为残留物在所述基片晶体内加以扩散。因所述硅晶体内锗的扩散系数极小，这些锗原子并未彻底地扩散至整个基片，仅在所述基片表层部分形成具有浓缩锗的硅-锗层。利用这一现象，本发明可容易地以低成本制造具有高锗浓度的硅-锗混合晶体层。利用如此形成的硅-锗层并在其上面实施所谓的注入氧分离(SIMOX)加工，可以低成本和高生产率，在表面层内制得具有优质硅-锗层的SGOI结构。
本发明的第二十方面涉及一种用以制造本发明第十八或第十九方面所预期的半导体基片的方法，其特征为：在热氧化加工期间，氧化气氛中至少含有水汽。
通常，在蒸汽环境中氧化处理的速度高且生产率极佳。因其可在短时间内形成预期的氧化物薄膜且可防止表面上的浓缩锗在所述块状基片内发生扩散，从而在表面层上形成高锗浓度层。
本发明的第二十一方面涉及一种用以制造本发明第二十方面所预期的半导体基片的方法，其特征为：在热氧化加工中，温度不低于900℃且不高于熔点，且氧化时间不少于30分钟。
在氧化期间若温度降至低于900℃，则增加锗浓度所需时间长，温度的降低将造成生产率的大幅下降。为制得品质优良的晶体，需要将氧化温度控制在低于熔点。因熔点随锗浓度的增加而降低，所述温度的上限必须与相关的浓度相符。即使当熔点足够高时，氧化处理的温度最好也不高于1300℃。若温度超过1300℃，锗的扩散速率增加，浓缩的锗会扩散并消失在基片中。因此，进一步增加温度，也无明显成效。
若氧化时间少于30分钟，在上述温度范围内，锗的浓度将难以产生足够的效果。
下面将对热氧化期间的浓度处理加以具体说明。众所周知，在热氧化期间氧化物薄膜的厚度Tox对时间t通常具有下列关系
Tox2+A×Tox＝B×t
在该公式中，B代表所谓“抛物线型速度常数”的量，该值是由氧化期间的温度、压力及环境决定。在氧化处理期间锗向深度方向的分布可由下式计算。
(公式1)
&PartialD; C &PartialD; t = D &PartialD; 2 C &PartialD; x 2 + 0.441 &PartialD; Tox &PartialD; t &PartialD; C &PartialD; x
在该算式中，C代表锗的浓度，D是锗的扩散系数，x是自表面氧化物薄膜与所述晶体间的界面算起的深度，t是时间。假设将氧化处理所蚀刻的硅-锗层中的所有锗原子都扫至所述晶体侧，则可以确定x＝0的边界条件，以将所有锗原子都保留在晶体层内。在厚度为T1的表层(x＝0～T1的层)内的平均锗浓度可约略地表示如下。
(公式2)
C 0 ( 1 + &alpha; ( 1 - erf ( &beta; ) + 1 &beta; &pi; ( 1 - exp ( - &beta; 2 ) ) ) )
在公式2中，C0代表氧化处理前的初始锗浓度，α和β代表下面的量。
&alpha; = 0.39 B D , &beta; = T 1 2 Dt
根据该公式，可发现氧化处理期间的最佳时间—温度条件。举例来说，若氧化处理时间设定为8小时，1100至1150℃的温度可最大程度地提升锗浓度。若氧化处理时间设定为2小时，1200℃的温度可最有效地提升浓度。
本发明的第二十二方面涉及一种用以制造本发明第二十一方面所预期的半导体基片的方法，其特征为：由热氧化处理方法制得的氧化物薄膜的厚度不低于1微米。
通过调节上述氧化物薄膜的厚度，可形成硅-锗层，该层中的锗浓度可满足由SIMOX法制备SGOI晶片的需要。
本发明的第二十三方面涉及一种制造半导体基片的方法，其特征为：通过汽相沉积再将一应变硅薄膜沉积在本发明第二十二方面所制得的半导体基片上。
根据本发明，可形成品质优良的应变硅薄膜，并提高所述MOS期间沟道中载流子的迁移率。
因此，本发明的第二十四方面涉及一种制造半导体基片的方法，其特征为：通过本发明的第十八方面的方法将掩埋式氧化物薄膜上晶体层内的锗浓度提高至不低于95摩尔％，并通过汽相沉积技术进一步沉积一锗薄膜。
根据本发明，若形成了锗浓度约接近100摩尔％的第三层，即可用汽相沉积在其上面形成100摩尔％的锗层，而且可抑制因不匹配而引起的位错。本发明可自由地选择锗晶体层的厚度，且可制造出适于形成锗MOS半导体的基片。
本发明涉及含有硅-锗混合晶体的异质-半导体结构及其制造方法，使用本发明的异质-半导体结构可以低成本形成品质优良的SGOI结构，而无需通过汽相沉积来形成硅-锗晶体层或生长目前所用的无定形层或多晶层。
                     具体实施方式
                        实施例
下面将详细描述本发明的优选实施方式。下列所述锗浓度均以摩尔％表示。
                        实施例1
使用硅和锗作原料，通过丘克拉斯基法生长5条具有不同锗组成比的单晶棒。将其中4条在无位错的情况下生长的单晶棒，按照与普通硅晶片相同的方式加以切片、研磨、蚀刻、抛光和清理，从而制得试验用晶片。使用SIMS(二次离子质谱仪)测试从这些晶片中选出的试样。所得测试结果以及生长后位错的存在与否如表1所示。
随后，在蒸汽环境中，在1150℃温度下，将来自晶体1至4的试验晶片分别加以氧化，历时16个小时。所形成的氧化物薄膜的厚度为3.1微米。接着，对这些试样施以所谓的低剂量SIMOX加工。具体而言，利用离子注入器，以4.0×1011个原子/平方厘米的剂量，将氧离子注入这些试样内，随后在氩和微量氧的混合气氛中，在1350℃温度下对这些晶片进行热处理，历时10小时，以诱发其中掩埋式氧化物薄膜的形成。在含氧气氛中将这些晶片进一步加以氧化，以将所述掩埋式氧化物薄膜上的晶体层减薄至32纳米。在浓缩作用过程中，在不超过熔点的温度下(即对来自晶体1至3的晶片的处理温度为1200℃，对来自晶体4的晶片的处理温度为1100℃)实施氧化处理。用稀氢氟酸将所形成的氧化物薄膜从这些晶片上移除。通过二次离子质谱测量这些晶片试样的SGOI层(直接位于掩埋式氧化物薄膜上面的表面晶体层)中的锗浓度。所得结果如表2所示。
通常，就实用性而言，优选SGOI中的锗浓度不低于15％。已发现试样3A和4A可获得高的锗浓度。而且发现所有试样均具有优良的平面内锗浓度分布，浓度分布偏差均在5％以内。另外，还利用分光椭圆计测量这些试样的平面内薄膜厚度分布，并获得非常好的测量结果：薄膜厚度的起伏变化为2.8％，且最大及最小薄膜厚度的差为0.7纳米。
随后，对所制试样进行AFM(原子力显微镜)观察以测定表面粗度。经观测发现在40×40微米的扫描范围内的均方根值为1.9纳米。
之后，在试样3A上，通过汽相沉积技术，沉积一薄膜厚度为15纳米的硅层。为测定在所述硅层中产生的应变，对如此沉积的硅层进行拉曼散射测试。结果发现这些硅层所具有的应变在理论上与其锗浓度是相符合的。因此，发现随后所制应变硅晶片的品质甚佳。
另外，为测定结晶性，使用透射电子显微镜对所述试样的横断面进行观察。该项观察中，在形成最上表层的应变硅层内和位于其下方的硅-锗层内均未发现因不匹配所产生的可辨识的位错。由此可知所制晶体层的品质亦甚优良。
采用合适的蚀刻技术对厚度约为0.5微米的包含应变硅层的表层中的贯穿位错密度进行测量。结果发现所述试样的贯穿位错密度为7×104个/平方厘米。
                    实施例2
将得自实施例1中所生长的晶体1至4的晶片，在与实施例1中相同的蒸汽环境中，在1150℃的温度下氧化16小时，并在其中注入氧离子，然后进行热处理以形成掩埋式氧化物薄膜。随后，在本实施例中，将所述掩埋式氧化物薄膜上的晶体层减薄至25纳米。用氢氟酸将所形成的氧化物薄膜移除之后，使用二次离子质谱仪分别测量这些试样的SGOI层中的锗浓度。所得结果如表3所示。
结果发现不仅晶体3和4而且初始锗浓度较低的晶体也可形成具有极高浓度的SGOI层。
随后，在试样3A’上，通过汽相沉积技术沉积膜厚为15纳米的薄硅层。为测定在所述硅层中产生的应变，对如此沉积的硅层进行拉曼散射测试。结果发现这些硅层所具有的应变量与理论应变量几乎完全相符。因此，所制应变硅晶片的品质甚佳。
使用透射电子显微镜对所述试样的横断面进行观察并对其进行选择性蚀刻。结果，在形成最上表层的应变硅层内和位于其下方的硅-锗层内均未发现因不匹配所产生的可辨识的位错。而且发现所述试样的贯穿位错密度分别为9×104个/平方厘米。
                     实施例3
在蒸汽环境中和1200℃温度下，将得自实施例1的在无位错情况下生长的晶体1至4的晶片加以氧化，历时2小时。所形成的氧化薄膜的厚度为0.9微米。在与上述相同的条件下，对这些试样施以氧离子注入和热处理，以形成掩埋式氧化物薄膜。随后，将所述掩埋氧化物薄膜上的晶体层减薄至25纳米。在减薄该薄膜的过程中的氧化处理温度与实施例1中相同。在用氢氟酸将所形成的氧化物薄膜移除之后，使用二次离子质谱仪测量每个试样的SGOI层中的锗浓度。所得结果如表4所示。
结果发现由晶体1、2和3所制试样1B、2B和3B中的锗浓度颇为不足，而由晶体4所制试样4B则可制得具有足够高的锗浓度的硅-锗层。浓度的起伏在5％以内。薄膜厚度的起伏为2.4％，而且最大和最小薄膜的厚度差为0.6纳米(合格量)。
以与实施例1中相同的方式测量这些试样的表面粗度，发现均方根值为1.5纳米。
随后，在试样4B上，通过汽相沉积技术沉积膜厚为15纳米的薄硅层。为测定在所述硅层中产生的应变，对如此沉积的硅层进行拉曼散射测试。结果发现这些硅层所具有的应变量与理论应变量几乎完全相符。因此，所制应变硅晶片的品质甚佳。
另外，使用透射电子显微镜对所述试样的横断面进行观察并对其进行选择性蚀刻。结果，在形成最上表层的应变硅层内和位于其下方的硅-锗层内均未发现因不匹配所产生的可辨识的位错。而且发现所述试样的贯穿位错密度为3×104个/平方厘米。
                     比较例1
在蒸汽环境中和1350℃温度下，将得自实施例1的同样晶体1至4的晶片加以氧化，历时8小时。如此形成的氧化物薄膜的厚度为2.4微米。对这些试样施以氧离子注入和热处理以形成掩埋式氧化物薄膜。随后，将所述掩埋式氧化物薄膜减薄至25纳米。所述氧化处理的温度设定在1200℃。使用二次离子质谱仪测量每个试样的SGOI层中的锗浓度。所得结果如表5所示。
结果，虽然所用的温度高于实施例2中的温度，所用时间比实施例2中所用的时间更长，但发现锗浓缩的效果却较低。造成锗浓缩效果降低的原因是：由于温度太高，锗以足够高的扩散速率得到充分扩散，并造成基片内锗的消失。
                      比较例2
在蒸汽环境中和1250℃温度下，将得自实施例1的在无位错情况下生长的晶体1至4的晶片加以氧化，历时20分钟。所形成的氧化物薄膜的厚度为0.4微米。在与上述相同的条件下，对这些试样施以氧离子注入和热处理以形成掩埋式氧化物薄膜。随后，将该掩埋式氧化物薄膜上的晶体层减薄至25纳米。所述氧化处理的温度设定在1200℃。在将所形成氧化物薄膜移除之后，使用二次离子质谱仪测量每个试样的SGOI层中的锗浓度。所得结果如表6所示。
结果，所有试样的锗浓度均不足。这时由于氧化处理的时间过短，而锗的浓缩效果较弱。若拉晶过程中锗的浓度低，则必须延长氧化处理时间。
                     比较例3
在蒸汽环境中和850℃温度下，将得自实施例1的在无位错情况下生长的晶体1至4的晶片加以氧化，历时4小时。所形成的氧化物薄膜的厚度为0.3微米。在与上述相同的条件下，对这些试样施以氧离子注入和热处理以形成掩埋式氧化物薄膜。随后，将该掩埋式氧化物薄膜上的晶体层减薄至25纳米。所述氧化处理的温度设定在1200℃。使用二次离子质谱仪测量每个试样的SGOI层中的锗浓度。所得结果如表7所示。
结果，所有试样的锗浓度均不足。这时由于氧化处理的温度过低，而锗的浓缩效果较弱。若拉晶过程中锗的浓度低，则必须升高氧化处理的温度。
                      比较例4
在干氧环境中和1200℃温度下，将得自实施例1的在无位错情况下生长的晶体1至4的晶片加以氧化，历时1小时。所形成的氧化物薄膜的厚度为0.2微米。在与上述相同的条件下，对这些试样施以氧离子注入和热处理以形成掩埋式氧化物薄膜。随后，将该掩埋式氧化物薄膜上的晶体层减薄至25纳米。所述氧化处理的温度设定在1200℃。使用二次离子质谱仪测量每个试样的SGOI层中的锗浓度。所得结果如表8所示。
结果，所有试样的锗浓度均不足。这是由于在干氧环境中，与锗扩散速率相比，氧化处理的速率太低。
                      比较例5
在蒸汽环境中和1250℃温度下，将得自如实施例1至5中的在无位错情况下生长的晶体1至3的晶片加以氧化，历时2小时。所形成的氧化物薄膜的厚度为1.0微米。在与上述相同的条件下，对这些试样施以氧离子注入和热处理以形成掩埋式氧化物薄膜。随后，将该掩埋式氧化物薄膜上的晶体层减薄至70纳米。对于得自晶体5的晶片，氧化处理温度为1200℃；对于得晶体6和7的晶片，则氧化处理温度为1100℃。使用二次离子质谱学的方法测量每个试样的SGOI层中的锗浓度。所得结果如表9所示。
结果，所有试样的锗浓缩效果均不足。这是由于最终形成的晶体层的厚度过大，因而浓缩的效果均不足。
                    实施例4
对自实施例1中所生长的晶体3和4的晶片施以氧离子注入和热处理，以形成掩埋式氧化物薄膜。在本实施例中，没有进行氧离子注入前的氧化处理和移除氧化物薄膜的操作。随后，通过氧化处理将掩埋式氧化物薄膜上的晶体层减薄至10纳米。所述氧化处理的温度设定在1100℃。在用氢氟酸移除所形成的氧化物薄膜之后，使用二次离子质谱学的方法测量每个试样的SGOI层中的锗浓度。所得结果如表10所示。
结果表明，若拉晶过程中锗浓度足够高，在氧离子注入的前无需实施任何氧化处理也可制得具有足够高锗浓度的SGOI层。
                       实施例5
在蒸汽环境中和1150℃温度下，将得自实施例1中所生长的晶体5的晶片加以氧化，历时16小时。如实施例1，所形成的氧化物薄膜的厚度为3.1微米。随后，对所述试样施以低剂量SIMOX加工，并通过ITOX法将掩埋式氧化物薄膜上的晶体层减薄至5纳米。测量该试样的减薄后晶体层内的锗浓度，发现浓度为99％。在蚀刻除去所述表面氧化物薄膜后，通过汽相沉积技术在其上面沉积0.2微米厚的锗薄膜。随后使用透射式电子显微镜对所述试样的横断面进行观察以测定结晶性，发现所生长的晶体为单晶，而且没有位错。
                                                                 表1
晶体1 晶体2 晶体3 晶体4 晶体5
生长后即刻的锗浓度 0.04％ 0.3％ 0.7％ 1.2％ 5.2％
生长后即刻位错的出现 否 否 否 否 是
                                                              表2
                                                            实施例1
氧化处理前的情况                            蒸汽环境，1150℃，16小时
原有晶体   晶体1   晶体2   晶体3   晶体4
试样名称   试样1A   试样2A   试样3A   试样4A
32纳米SGOI层内的锗浓度   1.1％   8.9％   19.5％   32.0％
                                                              表3
                                                            实施例2
氧化处理前的情况                             蒸汽环境，1150℃，16小时
原有晶体 晶体1 晶体2 晶体3 晶体4
试样名称 试样1A’ 试样2A’ 试样3A’ 试样4A’
25纳米SGOI层内的锗浓度 1.3％ 11.7％ 26.2％ 43.1％
                                                            表4
                                                          实施例3
氧化处理前的情况                           蒸汽环境，1200℃，2小时
原有晶体   晶体1   晶体2   晶体3   晶体4
试样名称   试样1B   试样2B   试样3B   试样4B
25纳米SGOI层内的锗浓度   0.5％   4.0％   9.1％   15.5％
                                                           表5
                                                         比较例1
氧化处理前的情况                           蒸汽环境，1350℃，8小时
原有晶体   晶体1   晶体2   晶体3   晶体4
试样名称   试样1C   试样2C   试样3C   试样4C
25纳米SGOI层内的锗浓度   0.4％   2.7％   6.9％   11.3％
                                                              表6
                                                           比较例2
氧化处理前的情况                            蒸汽环境，1250℃，20分钟
原有晶体 晶体1 晶体2 晶体3 晶体4
试样名称 试样1D 试样2D 试样3D 试样4D
25纳米SGOI层内的锗浓度 0.4％ 2.9％ 6.9％ 12.2％
                                                            表7
                                                          比较例3
氧化处理前的情况                            蒸汽环境，850℃，4小时
原有晶体 晶体1 晶体2 晶体3 晶体4
试样名称 试样1E 试样2E 试样3E 试样4E
25纳米SGOI层内的锗浓度 0.4％ 2.6％ 6.4％ 11.7％
                                                           表8
                                                         比较例4
氧化处理前的情况                           蒸汽环境，1200℃，1小时
原有晶体 晶体1 晶体2 晶体3 晶体4
试样名称 试样1F 试样2F 试样3F 试样4F
25纳米SGOI层内的锗浓度 0.3％ 2.3％ 4.3％ 5.3％
                                                         表9
                                                       比较例5
氧化处理前的情况                           蒸汽环境，1250℃，2小时
原有晶体 晶体1 晶体2 晶体3 晶体4
试样名称 试样1G 试样2G 试样3G 试样4G
70纳米SGOI层内的锗浓度 0.2％ 1.3％ 2.9％ 5.5％
                                                            表10
                                                          比较例4
原有晶体     晶体3     晶体4
试样名称     试样3H     试样4H
10纳米SGOI层内的锗浓度     19％     32％

Claims (24)

1、一种半导体基片，其特征为：包括由添加锗的硅所形成的第一层、由氧化物形成并邻接第一层的第二层以及由硅-锗混合晶体形成并邻接第二层的第三层。
2、如权利要求1的半导体基片，其中所述第一层的厚度对应于晶片的厚度。
3、如权利要求1的半导体基片，其中所述第一层内的锗浓度不低于0.05摩尔％且不高于5摩尔％，优选不低于0.2摩尔％且不高于1摩尔％。
4、如权利要求1的半导体基片，其中所述第一层是单晶。
5、如权利要求1的半导体基片，其中所述第二层是具有电绝缘特性的氧化硅。
6、如权利要求1的半导体基片，其中所述第二层的厚度至少不低于80纳米。
7、如权利要求1的半导体基片，其中所述第三层是单晶。
8、如权利要求1的半导体基片，其中所述第三层的厚度不低于1纳米且不高于50纳米。
9、如权利要求1的半导体基片，其中所述第三层中的锗浓度不低于15摩尔％且不高于100摩尔％。
10、如权利要求1的半导体基片，其中所述第一层不含晶体原生颗粒。
11、如权利要求1的半导体基片，其中所述第三层不含晶体原生颗粒。
12、如权利要求1的半导体基片，其中到达所述第三层表面的位错密度不超过1×105个/平方厘米。
13、如权利要求1的半导体基片，其中所述第三层的粗度是：在40×40微米内的均方根值不超过5纳米。
14、如权利要求1的半导体基片，其中所述第三层的厚度起伏变化不超过5％或不超过2.5纳米。
15、如权利要求1的半导体基片，其中所述第三层内锗浓度的起伏变化不超过5％。
16、如权利要求1的半导体基片，其中在邻接所述第三层处形成一应变硅层。
17、如权利要求1的半导体基片，其中在邻接所述第三层处形成一锗层。
18、一种制造半导体基片的方法，其至少包括如下步骤：
1)将锗掺入硅原料内并通过丘克拉斯基法或区域熔炼法生长单晶的步骤，
2)将所述单晶制成晶片的步骤，
3)通过离子注入法将氧离子注入所述晶片的步骤，
4)通过高温热处理形成掩埋式氧化物薄膜的步骤，及
5)在氧化气氛中通过热氧化处理将所述掩埋式氧化物薄膜上的晶体层变薄。
19、如权利要求18的方法，其中在第2)步完成之后实施在氧化气氛中对所述晶片进行热氧化处理的步骤，随后实施蚀刻并清理所述晶片表面上形成的氧化物薄膜的步骤，然后实施第3)步。
20、如权利要求18或19的方法，其中所述热氧化处理步骤的氧化气氛中至少含有水蒸汽。
21、如权利要求20的方法，其中热氧化处理的温度不低于900℃且不高于熔点，并且氧化时间不少于30分钟。
22、如权利要求21的方法，其中在热氧化处理步骤中形成的氧化物薄膜的厚度不低于1微米。
23、一种制造半导体基片的方法，其还包括通过汽相沉积在由权利要求22的方法所制得的半导体基片上沉积应变硅薄膜的步骤。
24、一种制造半导体基片的方法，其特征为：将按照权利要求18的方法所制得的掩埋式氧化物薄膜上的晶体层内的锗浓度增至不低于95摩尔％，并通过汽相沉积在其上面进一步沉积一锗薄膜。
CN2004100615924A 2003-12-25 2004-12-27 半导体基片及其制造方法 Expired - Fee Related CN1638133B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP430323/2003 2003-12-25
JP2003430323 2003-12-25
JP2004314701A JP4700324B2 (ja) 2003-12-25 2004-10-28 半導体基板の製造方法
JP314701/2004 2004-10-28

Publications (2)

Publication Number Publication Date
CN1638133A true CN1638133A (zh) 2005-07-13
CN1638133B CN1638133B (zh) 2010-05-26

Family

ID=34594014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100615924A Expired - Fee Related CN1638133B (zh) 2003-12-25 2004-12-27 半导体基片及其制造方法

Country Status (6)

Country Link
US (2) US20050139961A1 (zh)
EP (1) EP1553624A1 (zh)
JP (1) JP4700324B2 (zh)
KR (1) KR100729372B1 (zh)
CN (1) CN1638133B (zh)
TW (1) TWI295502B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887149A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种降低镍管道缺陷的方法
CN104752433A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 非易失性存储单元及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
FR2893446B1 (fr) * 2005-11-16 2008-02-15 Soitec Silicon Insulator Techn TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
US7569463B2 (en) 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
KR101323222B1 (ko) * 2006-03-08 2013-10-30 어플라이드 머티어리얼스, 인코포레이티드 기판상에 형성되는 구조체의 열적 프로세싱을 위한 장치 및 방법
JP5374805B2 (ja) * 2006-03-27 2013-12-25 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
US20080025354A1 (en) * 2006-07-31 2008-01-31 Dean Jennings Ultra-Fast Beam Dithering with Surface Acoustic Wave Modulator
US7548364B2 (en) 2006-07-31 2009-06-16 Applied Materials, Inc. Ultra-fast beam dithering with surface acoustic wave modulator
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
KR102183594B1 (ko) 2014-12-15 2020-11-26 스트라티오 인코포레이티드 제어된 열적 산화에 의한 에피 성장한 게르마늄에서의 표면 거칠기의 감소

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975387A (en) * 1989-12-15 1990-12-04 The United States Of America As Represented By The Secretary Of The Navy Formation of epitaxial si-ge heterostructures by solid phase epitaxy
JP3376211B2 (ja) * 1996-05-29 2003-02-10 株式会社東芝 半導体装置、半導体基板の製造方法及び半導体装置の製造方法
US6039803A (en) * 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP3712599B2 (ja) * 2000-08-25 2005-11-02 株式会社東芝 半導体装置及び半導体基板
KR100392166B1 (ko) * 2000-03-17 2003-07-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법 및 반도체 장치
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6794227B2 (en) * 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
US7041578B2 (en) * 2003-07-02 2006-05-09 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752433A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 非易失性存储单元及其形成方法
CN103887149A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种降低镍管道缺陷的方法
CN103887149B (zh) * 2014-03-20 2017-01-04 上海华力微电子有限公司 一种降低镍管道缺陷的方法

Also Published As

Publication number Publication date
US20050139961A1 (en) 2005-06-30
US20080268613A1 (en) 2008-10-30
CN1638133B (zh) 2010-05-26
KR100729372B1 (ko) 2007-06-15
EP1553624A1 (en) 2005-07-13
KR20050065435A (ko) 2005-06-29
US8043929B2 (en) 2011-10-25
JP4700324B2 (ja) 2011-06-15
TW200524146A (en) 2005-07-16
TWI295502B (en) 2008-04-01
JP2005210071A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
CN100352061C (zh) 半导体器件及其制造方法
CN100345246C (zh) 制造绝缘体上硅锗衬底材料的方法以及该衬底
CN1215569C (zh) 半导体器件及其制造方法
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
CN1319252A (zh) 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
CN1711625A (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
US8043929B2 (en) Semiconductor substrate and method for production thereof
CN1722363A (zh) 制造应变含硅混合衬底的方法以及含硅混合衬底
CN1495848A (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1744298A (zh) 一种绝缘体上硅的制作方法
CN1533599A (zh) 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
CN1748312A (zh) Soi晶片的制造方法及soi晶片
CN1110838C (zh) 硅基片及其制造方法
CN1505121A (zh) 半导体装置及其制造方法
US6776841B2 (en) Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer
KR20050085165A (ko) 반도체 기판의 제조 방법, 전계 효과형 트랜지스터의 제조방법, 반도체 기판 및 전계 효과형 트랜지스터
CN1849700A (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法
CN1668786A (zh) 外延生长用硅晶片及外延晶片及其制造方法
CN1282990C (zh) 在绝缘体上制造应变结晶层的方法及其半导体结构
JP2000196047A (ja) Ｓｏｉ基板及びその製造方法
JP5725255B2 (ja) 半導体装置の製造方法
JP2019216222A (ja) 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
WO2024089963A1 (ja) スーパージャンクション構造を有する半導体素子の製造方法
CN1501441A (zh) 半导体基材及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20131227