CN103887149A - 一种降低镍管道缺陷的方法 - Google Patents
一种降低镍管道缺陷的方法 Download PDFInfo
- Publication number
- CN103887149A CN103887149A CN201410106537.6A CN201410106537A CN103887149A CN 103887149 A CN103887149 A CN 103887149A CN 201410106537 A CN201410106537 A CN 201410106537A CN 103887149 A CN103887149 A CN 103887149A
- Authority
- CN
- China
- Prior art keywords
- nickel
- pipeline
- defect
- silicon substrate
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 title claims abstract description 82
- 229910052759 nickel Inorganic materials 0.000 title claims abstract description 41
- 230000007547 defect Effects 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 11
- 235000012431 wafers Nutrition 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- -1 silicon ions Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种降低镍管道缺陷的方法，包括：对硅衬底表面进行低温硅离子注入，以在硅衬底表面形成一层均匀的无定形层；进行镍淀积。本发明的技术方案有效地阻隔镍管道缺陷的发生，大大降低了镍管道缺陷的形成，能够将镍管道缺陷数目从几千颗水准降到几十颗水准，并实现对MOS器件带来的影响达到可控的目的。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种降低镍管道缺陷的方法。
背景技术
目前，在65nm以下的半导体制造技术中，镍硅化物用于降低金属-半导体接触电阻。而镍管道是一种普遍存在的硅衬底缺陷，它会在电路工作时引起较大的漏电流。针对这个问题，传统技术主要集中在镍合金的摻杂以及快速热处理参数的优化，但这些办法在45nm以下的制程中收效不大。
近期业界开始关注在镍淀积前通过离子注入形成无定形层的方法来抑制镍管道缺陷的形成，但是注入元素的类型和方法都没有得到很好的优化，对MOS器件带来的影响也很难控制。
专利CN102569115A公开了一种半导体器件缺陷的检测方法，包括下列步骤：在半导体衬底上形成MOS晶体管，所述MOS晶体管包括栅极、源/漏极；在MOS晶体管的栅极上及源/漏极的半导体衬底上形成金属硅化物层；对金属硅化物层进行检测；如检测出无缺陷，则继续在后续晶圆上进行半导体器件制作，如不符合要求，则调整相应制造设备的参数。本发明避免了在成品后再检测而造成的大批次的晶圆浪费的情况，在降低浪费率的同时也提高了成品率。但该专利不能抑制镍管道缺陷的形成问题。
专利CN103545231A公开了一种镍侵蚀缺陷在线检测方法，用于在CMOS器件制备工艺中检测镍侵蚀缺陷，包括如下步骤：a)、电子束扫描仪以第一配置参数扫描CMOS器件一表面区域，滤除非线条状缺陷，第一配置参数包括第一电流值；b)、电子束扫描仪以第二配置参数扫描该表面区域，滤除线条状缺陷，第二配置参数包括第二电流值；c)、以透射电镜在暗场下扫描该表面区域，确定是否存在镍侵蚀缺陷；d)、若存在镍侵蚀缺陷，通过失效分析对镍侵蚀缺陷进行核实与分类；e)、切换至另一表面区域，回到步骤a）继续执行。其中，第一电流值小于第二电流值。该方法准确率高、实施简单，易于在半导体行业内推广。但该专利任然不能抑制镍管道缺陷形成的问题。
发明内容
鉴于上述问题，本发明提供一种降低镍管道缺陷的方法。
本发明解决技术问题所采用的技术方案为：
一种降低镍管道缺陷的方法，其中，包括以下步骤：
步骤1，制备硅衬底；
步骤2，对所述硅衬底表面进行硅离子注入，以在硅衬底表面形成一层均匀的无定形层；
步骤3，进行镍淀积。
其中，还包括步骤4，进行退火工艺。
其中，所述步骤2中进行硅离子注入之前还包括清洗所述硅衬底。
其中，所述步骤2中在-50～-100℃下进行硅离子注入。
其中，所述步骤2中硅离子注入能力为1～3Kev。
其中，所述步骤2中硅离子注入的离子剂量为1E12～1E15。
其中，所述步骤1中的硅衬底为40nm制程的12寸晶圆。
上述技术方案具有如下优点或有益效果：
本发明,的技术方案有效地阻隔镍管道缺陷的发生，大大降低了镍管道缺陷的形成，能够将镍管道缺陷数目从几千颗水准(1000ea level)降到几十颗水准(10ea level)，并实现对MOS器件带来的影响达到可控的目的。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明方法实施例中硅衬底的结构示意图；
图2是本发明方法实施例中离子注入的示意图；
图3是本发明方法实施例中镍淀积示意图。
具体实施方式
下面结合附图对本发明方法进行详细说明。
本发明的一种降低镍管道缺陷的方法，包括：
如图1中所示，步骤1，制备硅衬底1；
如图2中所示，步骤2，清洗硅衬底1，在-50～-100℃下对硅衬底1表面进行硅离子注入，注入能量为1～3Kev，离子剂量为1E12～1E15，以在硅衬底1表面形成一层均匀的无定形层2；
如图3中所示，步骤3，进行镍淀3积；
步骤4，进行退火工艺。
本发明的实施例在淀积镍之前，先清洗晶圆表面，然后进行低温硅(Si)离子注入，低温为-50℃～-100℃，注入能量为1～3Kev,注入元素硅(Si)离子剂量为1E12～1E15。随后即开始正常的镍淀积工艺。
通本发明的实施例，在40nm制程的12寸晶圆上，镍管道缺陷由原先的5000多颗降至50颗左右。
本发明的实施例有效地阻隔镍管道缺陷的发生，大大降低了镍管道缺陷的形成，能够将镍管道缺陷数目从几千颗水准(1000ea level)降到几十颗水准(10ea level)，并实现对MOS器件带来的影响达到可控的目的。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (7)
1.一种降低镍管道缺陷的方法，其特征在于，包括以下步骤：
步骤1，制备硅衬底；
步骤2，对所述硅衬底表面进行硅离子注入，以在硅衬底表面形成一层均匀的无定形层；
步骤3，进行镍淀积。
2.如权利要求1所述的降低镍管道缺陷的方法，其特征在于，还包括步骤4，进行退火工艺。
3.如权利要求2所述的降低镍管道缺陷的方法，其特征在于，所述步骤2中进行硅离子注入之前还包括清洗所述硅衬底。
4.如权利要求3所述的降低镍管道缺陷的方法，其特征在于，所述步骤2中在-50～-100℃下进行硅离子注入。
5.如权利要求4所述的降低镍管道缺陷的方法，其特征在于，所述步骤2中硅离子注入能力为1～3Kev。
6.如权利要求5所述的降低镍管道缺陷的方法，其特征在于，所述步骤2中硅离子注入的离子剂量为1E12～1E15。
7.如权利要求1所述的降低镍管道缺陷的方法，其特征在于，所述步骤1中的硅衬底为40nm制程的12寸晶圆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410106537.6A CN103887149B (zh) | 2014-03-20 | 2014-03-20 | 一种降低镍管道缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410106537.6A CN103887149B (zh) | 2014-03-20 | 2014-03-20 | 一种降低镍管道缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103887149A true CN103887149A (zh) | 2014-06-25 |
| CN103887149B CN103887149B (zh) | 2017-01-04 |
Family
ID=50955987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410106537.6A Active CN103887149B (zh) | 2014-03-20 | 2014-03-20 | 一种降低镍管道缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887149B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010012693A1 (en) * | 1997-01-29 | 2001-08-09 | Somit Talwar | Method for forming a silicide region on a silicon body |
| US20050048774A1 (en) * | 2003-09-01 | 2005-03-03 | Semiconductor Leading Edge Technologies, Inc. | Method for manufacturing semiconductor device |
| CN1638133A (zh) * | 2003-12-25 | 2005-07-13 | 硅电子股份公司 | 半导体基片及其制造方法 |
-
2014
- 2014-03-20 CN CN201410106537.6A patent/CN103887149B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010012693A1 (en) * | 1997-01-29 | 2001-08-09 | Somit Talwar | Method for forming a silicide region on a silicon body |
| US20050048774A1 (en) * | 2003-09-01 | 2005-03-03 | Semiconductor Leading Edge Technologies, Inc. | Method for manufacturing semiconductor device |
| CN1638133A (zh) * | 2003-12-25 | 2005-07-13 | 硅电子股份公司 | 半导体基片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103887149B (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070037373A1 (en) | Salicide process utilizing a cluster ion implantation process | |
| JP2012507871A5 (zh) | ||
| CN103972069A (zh) | AlGaN-GaN异质结欧姆接触制作方法 | |
| CN104091767A (zh) | 离子注入的监控方法 | |
| SG140518A1 (en) | Method for passivation of plasma etch defects in dram devices | |
| CN102418149B (zh) | 低温快速热处理的温度监控方法 | |
| CN103887149A (zh) | 一种降低镍管道缺陷的方法 | |
| CN100401476C (zh) | 半导体器件的制造方法 | |
| CN103928311A (zh) | Hemt器件的欧姆接触电极制作方法 | |
| CN103730419B (zh) | 一种阈值电压调节方法 | |
| US8039330B2 (en) | Method for manufacturing semiconductor device | |
| CN105742166A (zh) | 一种降低器件漏电流的方法 | |
| CN103839849B (zh) | 离子注入段问题机台的判定方法 | |
| CN102844852B (zh) | 由激光照射制作半导体器件的方法 | |
| Raj et al. | Plasma doping of high aspect ratio structures | |
| JP5458700B2 (ja) | イオン注入方法 | |
| CN101866878A (zh) | 导电插塞的形成方法 | |
| US20110078647A1 (en) | Design Method for Circuit Layout and Rapid Thermal Annealing Method for Semiconductor Apparatus | |
| CN103268905B (zh) | 太阳能晶硅电池的制造方法 | |
| CN104282538B (zh) | 一种制作半导体器件的方法 | |
| CN116013943A (zh) | Cmos图像传感器的工艺方法 | |
| KR100807501B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005310634A (ja) | イオン注入装置およびイオン注入方法 | |
| CN104733293A (zh) | 硅片背面工艺方法 | |
| TW200501276A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |