CN106960782A - 半导体衬底的防漏电方法 - Google Patents
半导体衬底的防漏电方法 Download PDFInfo
- Publication number
- CN106960782A CN106960782A CN201710209971.0A CN201710209971A CN106960782A CN 106960782 A CN106960782 A CN 106960782A CN 201710209971 A CN201710209971 A CN 201710209971A CN 106960782 A CN106960782 A CN 106960782A
- Authority
- CN
- China
- Prior art keywords
- electrically
- type
- junction
- leakproof
- leakproof method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 230000007547 defect Effects 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 17
- 230000006911 nucleation Effects 0.000 claims abstract description 15
- 238000010899 nucleation Methods 0.000 claims abstract description 15
- 238000000407 epitaxy Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000005611 electricity Effects 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 208000027697 autoimmune lymphoproliferative syndrome due to CTLA4 haploinsuffiency Diseases 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体衬底的防漏电方法，所述防漏电方法包括以下步骤：S1、对P+型衬底进行脱氧处理；S2、对经过脱氧处理的P+型衬底进行硅成核处理；S3、在经过硅成核处理的P+型衬底上生长N型外延层来形成PN结。本发明提供的半导体衬底的防漏电方法通过有效地降低P+型衬底的缺陷来解决了PN结漏电的问题，从而使PN结正常工作，防止二极管失去特性，满足了半导体器件的工作要求。
Description
技术领域
本发明涉及半导体器件制造领域，特别涉及一种半导体衬底的防漏电方法。
背景技术
对于低压低电容半导体功率器件，硅材料要求在高浓度参杂的衬底上生长几十微米厚的低浓度外延层。在TVS二极管(Transient Voltage Suppressor，瞬态抑制二极管)制造工艺中，P+高浓度衬底加高阻低电容N型外延层是比较常用的规格，在此基础上通过N型埋层注入，第二次N型高阻低电容外延层生长和N阱P阱等离子注入形成TVS器件。
如图1所示，D1和D2为对称的N/P二极管，中间通过深槽进行隔离。在普通工艺中，高浓度的P型硅衬底一般通过CZ(Czochralski，柴可斯基)方法制备，氧与碳等中性杂质会不可避免地长到硅片内。这些间隙氧杂质会带来硅衬底的缺陷和位错。如果直接进行N型外延层的生长，界面附件的缺陷和位错将导致PN结漏电失去二极管的特性。D1和D2在低偏压时就出现非常大的漏电。
发明内容
本发明要解决的技术问题是为了克服现有技术中制造半导体器件时PN结漏电导致二极管失去特性的缺陷，提供一种半导体衬底的防漏电方法。
本发明是通过下述技术方案来解决上述技术问题：
一种半导体衬底的防漏电方法，其特点在于，所述防漏电方法包括以下步骤：
S1、对P+型衬底进行脱氧处理；
S2、对经过脱氧处理的P+型衬底进行硅成核处理；
S3、在经过硅成核处理的P+型衬底上生长N型外延层来形成PN结。
较佳地，在步骤S1中，对P+型衬底在1100℃～1300℃的温度范围中进行脱氧处理。
较佳地，在步骤S2中，对P+型衬底在950℃～1100℃的温度范围中进行硅成核处理。
较佳地，在步骤S3中，在950℃～1100℃的温度范围下，在P+型衬底上生长N型外延层来形成PN结。
较佳地，从对P+型衬底进行脱氧处理到形成PN结的总处理时间范围为80分钟～100分钟。
较佳地，在步骤S3中，经过硅成核处理后在P+型衬底上形成无缺陷硅表面区，在所述无缺陷硅表面区上生长N型外延层来形成PN结。
较佳地，所述P+型衬底的厚度范围为650μm～750μm，所述无缺陷硅表面区的厚度范围为15μm～25μm。
较佳地，在步骤S3中，所述PN结用于制造TVS二极管。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：
本发明提供的半导体衬底的防漏电方法通过有效地降低P+型衬底的缺陷来解决了PN结漏电的问题，从而使PN结正常工作，防止二极管失去特性，满足了半导体器件的工作要求。
附图说明
图1为现有技术中N/P二极管的结构示意图。
图2为本发明较佳实施例的半导体衬底的防漏电方法的流程图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
如图2所示，本实施例提供的半导体衬底的防漏电方法运用于制造TVS二极管，适用于在高浓度P+型衬底上生长N型外延层时。
具体的，所述防漏电方法包括以下步骤：
步骤101、对P+型衬底进行脱氧处理。
在本步骤中，对P+型衬底进行快速且高密度的脱氧处理，即denuding处理。进行脱氧处理时，处理温度保持在1100℃～1300℃的范围中，在本实施例中，优选地选取1200℃的处理温度。通过脱氧处理吸取氧杂质后进行氧沉淀。
步骤102、对经过脱氧处理的P+型衬底进行硅成核处理。
在本步骤中，对经过脱氧处理的P+型衬底进行硅成核处理。进行硅成核处理时，处理温度保持在950℃～1100℃的范围中，在本实施例中，优选地选取1000℃的处理温度。
步骤103、经过硅成核处理后在P+型衬底上形成无缺陷硅表面区，在无缺陷硅表面区上生长N型外延层来形成PN结。
在本步骤中，经过硅成核处理后在P+型衬底上形成高质量且长寿命的无缺陷硅表面区，一般所述P+型衬底的厚度范围为650μm～750μm，形成的所述无缺陷硅表面区的厚度范围为15μm～25μm，在本实施例中，所述P+型衬底的厚度为750μm，所述无缺陷硅表面区的厚度为20μm。
在本步骤中，所述无缺陷硅表面区可保证后续生长N型外延层来形成良好的PN结，形成的PN结用于制造TVS二极管。
在本实施例中，从对P+型衬底进行脱氧处理到形成PN结的总处理时间不宜过短，因此尽量保证在80分钟～100分钟的范围内，优选为90分钟的总处理时间。
表1数据为图1中示出的D1的漏电full map数据(表征硅片漏电测试数据，1E+00以上的数据表示漏电)。
表1：D1(nA)
表2数据为图1中示出的D2的漏电full map数据。
表2：D2(nA)
由上述表1及表2中可见，多处部分均存在明显的漏电缺陷。
但是，经过本实施例提供的半导体衬底的防漏电方法进行处理后，再测试D1及D2的漏电full map数据。
表3数据为经过所述防漏电方法来处理后的D1的漏电full map数据。
表3：D1(nA)
表4数据为经过所述防漏电方法来处理后的D2的漏电full map数据。
表4：D2(nA)
由上述表3及表4中可见，漏电缺陷明显得到改善，测试数据无缺陷。
本实施例提供的半导体衬底的防漏电方法通过有效地降低P+型衬底的缺陷来解决了PN结漏电的问题，从而使PN结正常工作，防止二极管失去特性，满足了半导体器件的工作要求。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (8)
1.一种半导体衬底的防漏电方法，其特征在于，所述防漏电方法包括以下步骤：
S1、对P+型衬底进行脱氧处理；
S2、对经过脱氧处理的P+型衬底进行硅成核处理；
S3、在经过硅成核处理的P+型衬底上生长N型外延层来形成PN结。
2.如权利要求1所述的防漏电方法，其特征在于，在步骤S1中，对P+型衬底在1100℃～1300℃的温度范围中进行脱氧处理。
3.如权利要求1所述的防漏电方法，其特征在于，在步骤S2中，对P+型衬底在950℃～1100℃的温度范围中进行硅成核处理。
4.如权利要求1所述的防漏电方法，其特征在于，在步骤S3中，在950℃～1100℃的温度范围下，在P+型衬底上生长N型外延层来形成PN结。
5.如权利要求1所述的防漏电方法，其特征在于，从对P+型衬底进行脱氧处理到形成PN结的总处理时间范围为80分钟～100分钟。
6.如权利要求1所述的防漏电方法，其特征在于，在步骤S3中，经过硅成核处理后在P+型衬底上形成无缺陷硅表面区，在所述无缺陷硅表面区上生长N型外延层来形成PN结。
7.如权利要求6中任意一项所述的防漏电方法，其特征在于，所述P+型衬底的厚度范围为650μm～750μm，所述无缺陷硅表面区的厚度范围为15μm～25μm。
8.如权利要求1～7中任意一项所述的防漏电方法，其特征在于，在步骤S3中，所述PN结用于制造TVS二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710209971.0A CN106960782A (zh) | 2017-03-31 | 2017-03-31 | 半导体衬底的防漏电方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710209971.0A CN106960782A (zh) | 2017-03-31 | 2017-03-31 | 半导体衬底的防漏电方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106960782A true CN106960782A (zh) | 2017-07-18 |
Family
ID=59483201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710209971.0A Pending CN106960782A (zh) | 2017-03-31 | 2017-03-31 | 半导体衬底的防漏电方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106960782A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4220483A (en) * | 1978-09-08 | 1980-09-02 | International Business Machines Corporation | Method of increasing the gettering effect in the bulk of semiconductor bodies utilizing a preliminary thermal annealing step |
| US4970568A (en) * | 1981-07-17 | 1990-11-13 | Fujitsu Limited | Semiconductor device and a process for producing a semiconductor device |
| CN1217563A (zh) * | 1997-11-11 | 1999-05-26 | 日本电气株式会社 | 硅基片及其制造方法 |
| US6406929B1 (en) * | 2000-06-21 | 2002-06-18 | University Of Vermont And State Agricultural College | Structure and method for abrupt PN junction diode formed using chemical vapor deposition processing |
-
2017
- 2017-03-31 CN CN201710209971.0A patent/CN106960782A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4220483A (en) * | 1978-09-08 | 1980-09-02 | International Business Machines Corporation | Method of increasing the gettering effect in the bulk of semiconductor bodies utilizing a preliminary thermal annealing step |
| US4970568A (en) * | 1981-07-17 | 1990-11-13 | Fujitsu Limited | Semiconductor device and a process for producing a semiconductor device |
| CN1217563A (zh) * | 1997-11-11 | 1999-05-26 | 日本电气株式会社 | 硅基片及其制造方法 |
| US6406929B1 (en) * | 2000-06-21 | 2002-06-18 | University Of Vermont And State Agricultural College | Structure and method for abrupt PN junction diode formed using chemical vapor deposition processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6121501B2 (ja) | 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス | |
| US20120007222A1 (en) | Method of manufacturing diode, and diode | |
| US20160190375A1 (en) | Hetero-junction solar cell and manufacturing method thereof | |
| JP2004140354A (ja) | シリコン基板上に単結晶チッカガリウムを成長させる製造方法 | |
| CN103077964A (zh) | 改进p-GaN薄膜欧姆接触的材料结构及其制备方法 | |
| CN104409345A (zh) | 一种大功率pin器件硅外延片的制造方法 | |
| CN106803480A (zh) | 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用 | |
| WO2019148510A1 (zh) | 新型异质结雪崩光电二极管 | |
| US20090189159A1 (en) | Gettering layer on substrate | |
| CN103311106B (zh) | 低表面粗糙度的硅基砷化镓材料的制备方法 | |
| CN105575772A (zh) | Frd用硅外延片制备方法 | |
| KR100928204B1 (ko) | 실리콘 에피층을 이용한 ｃｍｏｓ 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법 | |
| CN106960782A (zh) | 半导体衬底的防漏电方法 | |
| CN103187250A (zh) | 多次外延生长方法 | |
| CN102332497A (zh) | 毫米波雪崩二极管用硅外延片的制造方法 | |
| WO2019210647A1 (zh) | 雪崩光电二极管的制备方法 | |
| US20120305934A1 (en) | Nitride semiconductor light emitting element and method for manufacturing the same | |
| CN114335135A (zh) | 一种增强型SiC异质结晶体管外延结构及其制备方法 | |
| CN112018199B (zh) | 一种高质量非极性AlGaN微纳复合结构及其加工方法 | |
| CN104937699A (zh) | 外延晶片和使用其的开关元件及发光元件 | |
| CN101582380B (zh) | 高压晶闸管及其制造方法 | |
| CN201985100U (zh) | 硅pnp型高频小功率晶体管 | |
| CN208637420U (zh) | 一种穿通型低电容瞬态电压抑制器 | |
| JPS5936836B2 (ja) | 非晶質薄膜太陽電池 | |
| CN111128698A (zh) | 一种tvs芯片新型扩散工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170718 |