JPH0964332A - Ｍｏｓ増幅型撮像装置 - Google Patents
Ｍｏｓ増幅型撮像装置Info
- Publication number
- JPH0964332A JPH0964332A JP7242325A JP24232595A JPH0964332A JP H0964332 A JPH0964332 A JP H0964332A JP 7242325 A JP7242325 A JP 7242325A JP 24232595 A JP24232595 A JP 24232595A JP H0964332 A JPH0964332 A JP H0964332A
- Authority
- JP
- Japan
- Prior art keywords
- mis
- region
- photodiode
- image pickup
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 画素の受光面積を増大させても増幅率が変化
せず優れたＳ／Ｎを保持し、且つ検知可能な光量のダイ
ナミックレンジを大きく取れるＭＯＳ増幅型撮像装置を
提供する。 【解決手段】 ｎ型半導体基板１の上部に形成されたｐ
ウエル２の表面にＭＩＳ型フォトダイオード３を形成
し、該ＭＩＳ型フォトダイオード３の一部にオーバーラ
ップさせてｎ型電荷蓄積領域４を形成する。電荷蓄積領
域４はリセットスイッチ５を介してリセット電源ＶRSを
接続されると共に、増幅トランジスタ６のゲート電極に
接続され、増幅トランジスタ６の出力端子は選択スイッ
チ７を介して信号出力線８に接続される。遮光膜９によ
り電荷蓄積領域４を含めてＭＩＳ型フォトダイオード３
以外の領域は遮光され、ＭＩＳ型フォトダイオード３の
ゲート電極に印加するゲート電圧ＶG を撮像条件に応じ
て変え、光電変換特性を切り替え可能に構成する。
せず優れたＳ／Ｎを保持し、且つ検知可能な光量のダイ
ナミックレンジを大きく取れるＭＯＳ増幅型撮像装置を
提供する。 【解決手段】 ｎ型半導体基板１の上部に形成されたｐ
ウエル２の表面にＭＩＳ型フォトダイオード３を形成
し、該ＭＩＳ型フォトダイオード３の一部にオーバーラ
ップさせてｎ型電荷蓄積領域４を形成する。電荷蓄積領
域４はリセットスイッチ５を介してリセット電源ＶRSを
接続されると共に、増幅トランジスタ６のゲート電極に
接続され、増幅トランジスタ６の出力端子は選択スイッ
チ７を介して信号出力線８に接続される。遮光膜９によ
り電荷蓄積領域４を含めてＭＩＳ型フォトダイオード３
以外の領域は遮光され、ＭＩＳ型フォトダイオード３の
ゲート電極に印加するゲート電圧ＶG を撮像条件に応じ
て変え、光電変換特性を切り替え可能に構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳ（Metal
Oxide Semiconductor ）増幅型撮像装置に関し、特に高
フレームレート撮像時の感度向上と撮像照度のダイナミ
ックレンジの向上を図ることの可能なＭＯＳ増幅型撮像
装置に関する。
Oxide Semiconductor ）増幅型撮像装置に関し、特に高
フレームレート撮像時の感度向上と撮像照度のダイナミ
ックレンジの向上を図ることの可能なＭＯＳ増幅型撮像
装置に関する。
【０００２】
【従来の技術】一般に、高フレームレート撮像では、１
フレームの蓄積時間がフレームレートの逆数に比例して
減少するため、一画素当たりの入射フォトン数も減少
し、同一光量でのＳ／Ｎが劣化する。このＳ／Ｎ劣化を
防ぐため、実際の撮影現場では、照明を強化して入射フ
ォトン数の減少を補っている。しかしながら、千フレー
ム／秒を超えるフレームレートで撮像するには、照明の
強化のみでは対応が困難となるため、この領域で利用さ
れている固体撮像装置では、30μｍ角や60μｍ角まで画
素サイズを大きくし、一画素当たりの入射フォトン数を
稼いでＳ／Ｎを向上させている。
フレームの蓄積時間がフレームレートの逆数に比例して
減少するため、一画素当たりの入射フォトン数も減少
し、同一光量でのＳ／Ｎが劣化する。このＳ／Ｎ劣化を
防ぐため、実際の撮影現場では、照明を強化して入射フ
ォトン数の減少を補っている。しかしながら、千フレー
ム／秒を超えるフレームレートで撮像するには、照明の
強化のみでは対応が困難となるため、この領域で利用さ
れている固体撮像装置では、30μｍ角や60μｍ角まで画
素サイズを大きくし、一画素当たりの入射フォトン数を
稼いでＳ／Ｎを向上させている。
【０００３】半導体固体撮像素子として現在最も多用さ
れているＣＣＤの場合、このような画素ピッチの大きい
イメージセンサを構成しようとすると、画素ピッチの増
大に伴って転送効率が劣化してしまう。それを補うため
には、画素配列を複数の領域に分割し、複数の並列ＣＣ
Ｄを用いて並列転送及び並列出力方式をとらざるを得な
い。ところが、ＣＣＤのノイズ対策として最も効果のあ
る相関２重サンプリング回路は、駆動タイミングが高速
且つ複雑なことと消費電力が大きいことから、出力線の
数だけ設け、且つ動作を最適化させることが現実的には
困難である。したがって、読み出しアンプでのノイズが
大きくなり、汎用のＣＣＤ固体撮像装置と比べて画質が
著しく劣化してしまう。
れているＣＣＤの場合、このような画素ピッチの大きい
イメージセンサを構成しようとすると、画素ピッチの増
大に伴って転送効率が劣化してしまう。それを補うため
には、画素配列を複数の領域に分割し、複数の並列ＣＣ
Ｄを用いて並列転送及び並列出力方式をとらざるを得な
い。ところが、ＣＣＤのノイズ対策として最も効果のあ
る相関２重サンプリング回路は、駆動タイミングが高速
且つ複雑なことと消費電力が大きいことから、出力線の
数だけ設け、且つ動作を最適化させることが現実的には
困難である。したがって、読み出しアンプでのノイズが
大きくなり、汎用のＣＣＤ固体撮像装置と比べて画質が
著しく劣化してしまう。
【０００４】一方、ＭＯＳ型固体撮像装置はＸ−Ｙアド
レス選択読み出しのため、画素ピッチが大きくなっても
読み出しスピードに支障がないと共に、大面積画素の設
計が容易である。したがって、高フレームレート撮像用
の大面積、小画素数の固体撮像装置としては、ＭＯＳ型
固体撮像装置が主流となっている。
レス選択読み出しのため、画素ピッチが大きくなっても
読み出しスピードに支障がないと共に、大面積画素の設
計が容易である。したがって、高フレームレート撮像用
の大面積、小画素数の固体撮像装置としては、ＭＯＳ型
固体撮像装置が主流となっている。
【０００５】ところが、このようなＭＯＳ型固体撮像装
置の欠点として、出力信号が小さいことが上げられる。
ＭＯＳ型固体撮像装置は画素に蓄積された光生成電荷を
出力端子から直接出力し、外部の電流電圧変換アンプを
介して映像信号に変えている。読み出しのデータレート
を上げるためには、当然ながら映像信号の帯域も広くな
る。その結果、アンプノイズが信号電荷に対して大きく
なり、Ｓ／Ｎを劣化させてしまう。これがＭＯＳ型固体
撮像装置のフレームレートの上限を決定する要因の一つ
となっている。
置の欠点として、出力信号が小さいことが上げられる。
ＭＯＳ型固体撮像装置は画素に蓄積された光生成電荷を
出力端子から直接出力し、外部の電流電圧変換アンプを
介して映像信号に変えている。読み出しのデータレート
を上げるためには、当然ながら映像信号の帯域も広くな
る。その結果、アンプノイズが信号電荷に対して大きく
なり、Ｓ／Ｎを劣化させてしまう。これがＭＯＳ型固体
撮像装置のフレームレートの上限を決定する要因の一つ
となっている。
【０００６】ＭＯＳ型撮像装置の利点を有したままで、
アンプノイズの影響を改善する方式として、例えばSavv
as G. Chamberlain " Photosensitivity and Scanning
of Silicon Image Detector Arrays "〔IEEE J. Solid-
State Circuit, vol. sc-4,No. 6, pp. 333-342(196
9)〕と言う論文、あるいは特開昭５０−１３４３９３号
公報に記載されているようなＭＯＳ増幅型撮像装置が知
られている。
アンプノイズの影響を改善する方式として、例えばSavv
as G. Chamberlain " Photosensitivity and Scanning
of Silicon Image Detector Arrays "〔IEEE J. Solid-
State Circuit, vol. sc-4,No. 6, pp. 333-342(196
9)〕と言う論文、あるいは特開昭５０−１３４３９３号
公報に記載されているようなＭＯＳ増幅型撮像装置が知
られている。
【０００７】次に、図８に基づいて従来のＭＯＳ増幅型
撮像装置について簡単に説明する。図８は従来のＭＯＳ
増幅型撮像装置の画素の基本構成を示したものであり、
ｐ型の半導体基板100 と該半導体基板100 の表面に形成
したｎ型拡散領域101 とで接合フォトダイオードを形成
し、ｎ型拡散領域101 はリセットスイッチ102 を介して
リセット電圧電源ＶRSに接続されている。またｎ型拡散
領域101 は、増幅トランジスタ103 のゲート端子に接続
されている。増幅トランジスタ103 の出力端子は、画素
選択スイッチ104 を介して信号出力線105 に接続されて
いる。
撮像装置について簡単に説明する。図８は従来のＭＯＳ
増幅型撮像装置の画素の基本構成を示したものであり、
ｐ型の半導体基板100 と該半導体基板100 の表面に形成
したｎ型拡散領域101 とで接合フォトダイオードを形成
し、ｎ型拡散領域101 はリセットスイッチ102 を介して
リセット電圧電源ＶRSに接続されている。またｎ型拡散
領域101 は、増幅トランジスタ103 のゲート端子に接続
されている。増幅トランジスタ103 の出力端子は、画素
選択スイッチ104 を介して信号出力線105 に接続されて
いる。
【０００８】次に、このような構成の画素の基本動作に
ついて説明する。まずリセットパルスΦRSをリセットス
イッチ102 のゲートに印加し、リセットスイッチ102 を
オンさせることにより、フォトダイオードのｎ型拡散領
域101 の電圧をＶRSに固定する。その後リセットスイッ
チ102 をオフさせ、光電荷の蓄積を開始する。光電荷の
蓄積に伴って、ｎ型拡散領域101 の電位が変化する。そ
の変化量はΔＶは次式（１）により求められる。 ΔＶ＝Ｑph／（Ｃj ＋Ｃg ） ・・・・・・・（１） ここで、Ｑphは蓄積電荷、Ｃj はフォトダイオードの接
合容量、Ｃg は増幅トランジスタ103 のゲート容量であ
る。
ついて説明する。まずリセットパルスΦRSをリセットス
イッチ102 のゲートに印加し、リセットスイッチ102 を
オンさせることにより、フォトダイオードのｎ型拡散領
域101 の電圧をＶRSに固定する。その後リセットスイッ
チ102 をオフさせ、光電荷の蓄積を開始する。光電荷の
蓄積に伴って、ｎ型拡散領域101 の電位が変化する。そ
の変化量はΔＶは次式（１）により求められる。 ΔＶ＝Ｑph／（Ｃj ＋Ｃg ） ・・・・・・・（１） ここで、Ｑphは蓄積電荷、Ｃj はフォトダイオードの接
合容量、Ｃg は増幅トランジスタ103 のゲート容量であ
る。
【０００９】電荷蓄積期間終了後、選択パルスΦSEL を
選択スイッチ104 のゲート電極に印加することにより選
択スイッチ104 をオンさせ、信号電流を信号出力線105
に出力する。このとき流れる信号電流Ｉout はΔＶに依
存し、その変化量ΔＩout は近似的に次式（２）により
表される。 ΔＩout ＝ｇｍ* ×ΔＶ ・・・・・・・・・（２） ここで、ｇｍ* は増幅トランジスタ103 のｇｍ及び選択
スイッチ104 のオン抵抗を含めた電荷読み出し回路の電
圧−電流変換利得であり、オーダー的には１×10-3（Ａ
／Ｖ）から１×10-4（Ａ／Ｖ）である。
選択スイッチ104 のゲート電極に印加することにより選
択スイッチ104 をオンさせ、信号電流を信号出力線105
に出力する。このとき流れる信号電流Ｉout はΔＶに依
存し、その変化量ΔＩout は近似的に次式（２）により
表される。 ΔＩout ＝ｇｍ* ×ΔＶ ・・・・・・・・・（２） ここで、ｇｍ* は増幅トランジスタ103 のｇｍ及び選択
スイッチ104 のオン抵抗を含めた電荷読み出し回路の電
圧−電流変換利得であり、オーダー的には１×10-3（Ａ
／Ｖ）から１×10-4（Ａ／Ｖ）である。
【００１０】このように構成された画素の出力信号を外
部のアンプで検出する場合、１画素あたりの出力信号電
荷量Ｑout は、出力データレートをｆout とすれば、次
式（３）で表される。 Ｑout ＝ΔＩout ／ｆout ＝〔ｇｍ* ／｛（Ｃj ＋Ｃg ）×ｆout ｝〕 ×Ｑph ・・・・・・・・・・・・・（３） 出力信号電荷量としては、入力された光生成電荷Ｑ
phを、ｇｍ* ／｛（Ｃj ＋Ｃg ）×ｆout ｝倍に増幅さ
せたと等価になる。一般的な値として、ｆout を10ＭＨ
z ，（Ｃj ＋Ｃg ）を20ｐＦとすると、この増幅率は数
100 から数1000になる。
部のアンプで検出する場合、１画素あたりの出力信号電
荷量Ｑout は、出力データレートをｆout とすれば、次
式（３）で表される。 Ｑout ＝ΔＩout ／ｆout ＝〔ｇｍ* ／｛（Ｃj ＋Ｃg ）×ｆout ｝〕 ×Ｑph ・・・・・・・・・・・・・（３） 出力信号電荷量としては、入力された光生成電荷Ｑ
phを、ｇｍ* ／｛（Ｃj ＋Ｃg ）×ｆout ｝倍に増幅さ
せたと等価になる。一般的な値として、ｆout を10ＭＨ
z ，（Ｃj ＋Ｃg ）を20ｐＦとすると、この増幅率は数
100 から数1000になる。
【００１１】このように構成された増幅型撮像装置で
は、前記ＭＯＳ型撮像装置と比べて出力信号量が大きい
ため、出力データレートを高くした場合においても、電
流電圧変換アンプのノイズの影響を抑えることができ
る。したがって、このような増幅型撮像装置は高速の読
み出しに適しており、当然のことながら高フレームレー
ト撮像用の固体撮像装置としても有利なものである。
は、前記ＭＯＳ型撮像装置と比べて出力信号量が大きい
ため、出力データレートを高くした場合においても、電
流電圧変換アンプのノイズの影響を抑えることができ
る。したがって、このような増幅型撮像装置は高速の読
み出しに適しており、当然のことながら高フレームレー
ト撮像用の固体撮像装置としても有利なものである。
【００１２】なお、上記従来例の説明においては、説明
を簡単にするために画素の出力を電流出力として説明し
て来たが、ソースフォロワ等を用いた電圧出力の場合に
おいても、上記従来技術の説明内容は本質的には変わら
ないものである。
を簡単にするために画素の出力を電流出力として説明し
て来たが、ソースフォロワ等を用いた電圧出力の場合に
おいても、上記従来技術の説明内容は本質的には変わら
ないものである。
【００１３】
【発明が解決しようとする課題】ところで、上記構成の
画素を用いた従来のＭＯＳ増幅型撮像装置においては、
次のような問題点が存在する。前述したように、1000フ
レーム／秒を越えるような高フレームレート撮像におい
て良好なＳ／Ｎを得ようとするには、画素サイズ及び１
画素あたりの受光面積を大きくする必要がある。従来の
ＭＯＳ増幅型撮像装置の画素構造で受光面積を増大させ
ると、それに伴ってフォトダイオードの接合容量Ｃj も
増大する。その結果として、式（３）における増幅率ｇ
ｍ* ／｛（Ｃj ＋Ｃg ）×ｆout ｝が減少し、結果とし
てＭＯＳ型撮像装置に対する優位性がなくなってしまう
という問題がある。また、接合容量Ｃj が増加すると蓄
積領域のリセット時に発生するｋＴ（Ｃj ＋Ｃg ）ノイ
ズが増大し、Ｓ／Ｎを劣化させることにもなる。ここ
で、ｋはボルツマン定数、Ｔは絶対温度である。また、
高感度を目的として（Ｃj ＋Ｃg ）を小さくした場合、
今度は電荷蓄積領域の電位変化が大きくなるため、飽和
電荷数が減少してしまい、飽和入射光量が低下し、入射
光量に対するダイナミックレンジが低下してしまうとい
う問題点が生じる。
画素を用いた従来のＭＯＳ増幅型撮像装置においては、
次のような問題点が存在する。前述したように、1000フ
レーム／秒を越えるような高フレームレート撮像におい
て良好なＳ／Ｎを得ようとするには、画素サイズ及び１
画素あたりの受光面積を大きくする必要がある。従来の
ＭＯＳ増幅型撮像装置の画素構造で受光面積を増大させ
ると、それに伴ってフォトダイオードの接合容量Ｃj も
増大する。その結果として、式（３）における増幅率ｇ
ｍ* ／｛（Ｃj ＋Ｃg ）×ｆout ｝が減少し、結果とし
てＭＯＳ型撮像装置に対する優位性がなくなってしまう
という問題がある。また、接合容量Ｃj が増加すると蓄
積領域のリセット時に発生するｋＴ（Ｃj ＋Ｃg ）ノイ
ズが増大し、Ｓ／Ｎを劣化させることにもなる。ここ
で、ｋはボルツマン定数、Ｔは絶対温度である。また、
高感度を目的として（Ｃj ＋Ｃg ）を小さくした場合、
今度は電荷蓄積領域の電位変化が大きくなるため、飽和
電荷数が減少してしまい、飽和入射光量が低下し、入射
光量に対するダイナミックレンジが低下してしまうとい
う問題点が生じる。
【００１４】本発明は、従来のＭＯＳ増幅型固体撮像装
置における上記問題点を解決するためになされたもの
で、請求項１記載の発明は、画素の開口面積を増大させ
た場合でも増倍率が変化せず、Ｓ／Ｎの優れたＭＯＳ増
幅型固体撮像装置を実現させると共に、入射光量が十分
に大きい場合においては飽和信号量を増加させ、検知可
能な光量のダイナミックレンジを大きくとれるＭＯＳ増
幅型撮像装置を実現することを目的としている。また請
求項２記載の発明は、請求項１記載のＭＯＳ増幅型撮像
装置においてシャッタ動作を実現することを目的として
おり、請求項３及び４記載の発明は、請求項１又は２記
載のＭＯＳ増幅型撮像装置において高速動作特性を向上
させることを目的とし、請求項５記載の発明は、請求項
４記載のＭＯＳ増幅型撮像装置においてダイナミックレ
ンジ設定の自由度を向上させることを目的とし、請求項
６記載の発明は、請求項１〜５のいずれかに記載のＭＯ
Ｓ増幅型撮像装置においてシャッタ動作特性の改善及び
クロストークの改善を図ることを目的としている。
置における上記問題点を解決するためになされたもの
で、請求項１記載の発明は、画素の開口面積を増大させ
た場合でも増倍率が変化せず、Ｓ／Ｎの優れたＭＯＳ増
幅型固体撮像装置を実現させると共に、入射光量が十分
に大きい場合においては飽和信号量を増加させ、検知可
能な光量のダイナミックレンジを大きくとれるＭＯＳ増
幅型撮像装置を実現することを目的としている。また請
求項２記載の発明は、請求項１記載のＭＯＳ増幅型撮像
装置においてシャッタ動作を実現することを目的として
おり、請求項３及び４記載の発明は、請求項１又は２記
載のＭＯＳ増幅型撮像装置において高速動作特性を向上
させることを目的とし、請求項５記載の発明は、請求項
４記載のＭＯＳ増幅型撮像装置においてダイナミックレ
ンジ設定の自由度を向上させることを目的とし、請求項
６記載の発明は、請求項１〜５のいずれかに記載のＭＯ
Ｓ増幅型撮像装置においてシャッタ動作特性の改善及び
クロストークの改善を図ることを目的としている。
【００１５】
【課題を解決するための手段】上記問題点う解決するた
め、請求項１記載の発明は、入射光量に応じた光電荷を
生成するゲート電極を備えたＭＩＳ（Metal Insulator
Semiconductor ）型フォトダイオードと、該ＭＩＳ型フ
ォトダイオードの少なくとも一部にオーバーラップさせ
て形成した該ＭＩＳ型フォトダイオードで生成された光
電荷を蓄積する電荷蓄積領域と、該電荷蓄積領域の電位
を初期化するリセットスイッチと、前記電荷蓄積領域に
制御電極が接続され、前記蓄積電荷に応じた出力信号を
発生する増幅トランジスタと、該増幅トランジスタの出
力端子と出力信号線とを接続する選択スイッチとからな
る画素を配列し構成したＭＯＳ増幅型撮像装置におい
て、撮像条件に応じて前記ＭＩＳ型フォトダイオードの
ゲート電極印加電圧を変化させるように構成するもので
ある。
め、請求項１記載の発明は、入射光量に応じた光電荷を
生成するゲート電極を備えたＭＩＳ（Metal Insulator
Semiconductor ）型フォトダイオードと、該ＭＩＳ型フ
ォトダイオードの少なくとも一部にオーバーラップさせ
て形成した該ＭＩＳ型フォトダイオードで生成された光
電荷を蓄積する電荷蓄積領域と、該電荷蓄積領域の電位
を初期化するリセットスイッチと、前記電荷蓄積領域に
制御電極が接続され、前記蓄積電荷に応じた出力信号を
発生する増幅トランジスタと、該増幅トランジスタの出
力端子と出力信号線とを接続する選択スイッチとからな
る画素を配列し構成したＭＯＳ増幅型撮像装置におい
て、撮像条件に応じて前記ＭＩＳ型フォトダイオードの
ゲート電極印加電圧を変化させるように構成するもので
ある。
【００１６】このように構成されたＭＯＳ増幅型撮像装
置においては、入射光量が少ない場合には前記ＭＩＳ型
フォトダイオードのゲート電極にＭＩＳ型フォトダイオ
ードの界面が空乏化する電圧を印加することにより、光
生成された電荷を効率よく前記電荷蓄積領域に収集する
ことが可能となるため、前記ＭＩＳ型フォトダイオード
の面積を増大させ受光面積を大きくしても、電荷蓄積領
域の容量値は一定に保つことが可能となり、その結果、
高感度のＭＯＳ増幅型撮像装置を実現することができ
る。また、前記電荷蓄積領域の容量が増加しないため、
受光面積を大きくしても前記電荷蓄積領域の電圧をリセ
ットする際に発生するリセットノイズの増加も抑えるこ
とができる。更に、入射光量が大きい場合には、前記Ｍ
ＩＳ型フォトダイオードのゲート電極に界面が反転する
電圧を印加することにより、ＭＩＳ型フォトダイオード
の界面も電荷蓄積領域として機能させ、蓄積容量を増加
させることにより飽和電荷数を増加させ、撮像可能な入
射光量範囲を広くすることも可能となる。
置においては、入射光量が少ない場合には前記ＭＩＳ型
フォトダイオードのゲート電極にＭＩＳ型フォトダイオ
ードの界面が空乏化する電圧を印加することにより、光
生成された電荷を効率よく前記電荷蓄積領域に収集する
ことが可能となるため、前記ＭＩＳ型フォトダイオード
の面積を増大させ受光面積を大きくしても、電荷蓄積領
域の容量値は一定に保つことが可能となり、その結果、
高感度のＭＯＳ増幅型撮像装置を実現することができ
る。また、前記電荷蓄積領域の容量が増加しないため、
受光面積を大きくしても前記電荷蓄積領域の電圧をリセ
ットする際に発生するリセットノイズの増加も抑えるこ
とができる。更に、入射光量が大きい場合には、前記Ｍ
ＩＳ型フォトダイオードのゲート電極に界面が反転する
電圧を印加することにより、ＭＩＳ型フォトダイオード
の界面も電荷蓄積領域として機能させ、蓄積容量を増加
させることにより飽和電荷数を増加させ、撮像可能な入
射光量範囲を広くすることも可能となる。
【００１７】請求項２記載の発明は、少なくとも前記電
荷蓄積領域を遮光すると共に、光生成電荷蓄積期間の一
部又は全期間において、前記ＭＩＳ型フォトダイオード
のゲート電極に、界面に蓄積層が形成されるような電圧
を印加するように構成するものである。これにより、光
生成電荷蓄積期間の一部又は全期間に亘り光生成電荷の
蓄積を停止し、シャッタ動作を行わせることが可能とな
る。
荷蓄積領域を遮光すると共に、光生成電荷蓄積期間の一
部又は全期間において、前記ＭＩＳ型フォトダイオード
のゲート電極に、界面に蓄積層が形成されるような電圧
を印加するように構成するものである。これにより、光
生成電荷蓄積期間の一部又は全期間に亘り光生成電荷の
蓄積を停止し、シャッタ動作を行わせることが可能とな
る。
【００１８】請求項３記載の発明は、前記電荷蓄積領域
を分割して複数領域設けるものである。これにより、実
効的に信号電荷の拡散距離が短くなるため、光生成電荷
が前記電荷蓄積領域に到達する時間も短くなり、高速性
を向上させることが可能となる。また、請求項４記載の
発明は、前記ＭＩＳ型フォトダイオードを分割して複数
領域設けるものである。これによっても、実効的に信号
電荷の拡散距離を短くすることが可能となり、実質的に
前記請求項４記載の発明と同様の効果が得られる。
を分割して複数領域設けるものである。これにより、実
効的に信号電荷の拡散距離が短くなるため、光生成電荷
が前記電荷蓄積領域に到達する時間も短くなり、高速性
を向上させることが可能となる。また、請求項４記載の
発明は、前記ＭＩＳ型フォトダイオードを分割して複数
領域設けるものである。これによっても、実効的に信号
電荷の拡散距離を短くすることが可能となり、実質的に
前記請求項４記載の発明と同様の効果が得られる。
【００１９】請求項５記載の発明は、請求項４記載のＭ
ＯＳ増幅型撮像装置における分割したＭＩＳ型フォトダ
イオードのそれぞれのゲート電極に対して、独立にゲー
ト電圧を印加するものである。これにより、前記複数の
ＭＩＳ型フォトダイオードが反転する電位を各々任意に
設定することが可能となり、請求項１記載のＭＯＳ増幅
型撮像装置と比べて感度設定の自由度を、より向上させ
ることが可能になる。
ＯＳ増幅型撮像装置における分割したＭＩＳ型フォトダ
イオードのそれぞれのゲート電極に対して、独立にゲー
ト電圧を印加するものである。これにより、前記複数の
ＭＩＳ型フォトダイオードが反転する電位を各々任意に
設定することが可能となり、請求項１記載のＭＯＳ増幅
型撮像装置と比べて感度設定の自由度を、より向上させ
ることが可能になる。
【００２０】請求項６記載の発明は、前記ＭＩＳ型フォ
トダイオードが、第１導電型の半導体基板内の第２導電
型の第１の半導体領域の表面に形成され、前記電荷蓄積
領域は、前記第１の半導体領域に囲まれた第１導電型の
第２の半導体領域により構成され、前記半導体基板と前
記第１の半導体領域とは電気的に逆バイアスされるよう
に構成するものである。これにより、前記ＭＩＳ型フォ
トダイオード下の第１の半導体領域に浮遊している不要
な光生成電荷を、効率よく前記第１導電型の半導体基板
に排出することが可能となり、シャッタ動作特性の時間
的レスポンスの向上と、画素間のクロストークを抑圧す
ることが可能となる。
トダイオードが、第１導電型の半導体基板内の第２導電
型の第１の半導体領域の表面に形成され、前記電荷蓄積
領域は、前記第１の半導体領域に囲まれた第１導電型の
第２の半導体領域により構成され、前記半導体基板と前
記第１の半導体領域とは電気的に逆バイアスされるよう
に構成するものである。これにより、前記ＭＩＳ型フォ
トダイオード下の第１の半導体領域に浮遊している不要
な光生成電荷を、効率よく前記第１導電型の半導体基板
に排出することが可能となり、シャッタ動作特性の時間
的レスポンスの向上と、画素間のクロストークを抑圧す
ることが可能となる。
【００２１】
（第１実施例）次に、実施例について説明する。図１
は、本発明に係るＭＯＳ増幅型撮像装置の第１実施例に
おける画素部の構成を示す図である。この実施例の画素
部は、ｎ型半導体基板１の上部に形成されたｐウエル２
の表面に、ＭＩＳ型フォトダイオード３を形成し、該Ｍ
ＩＳ型フォトダイオード３の一部にオーバーラップさせ
て、ｎ型拡散領域により構成される電荷蓄積領域４を形
成する。電荷蓄積領域４はリセットスイッチ５を介して
リセット電源ＶRSに接続されると共に、増幅トランジス
タ６のゲート電極に接続されている。増幅トランジスタ
６の出力端子は、選択スイッチ７を介して信号出力線８
に接続されるようになっている。ＭＩＳ型フォトダイオ
ード３のゲート電極にはＤＣ電圧ＶG が印加されてい
る。そして遮光膜９により、電荷蓄積領域４を含めてＭ
ＩＳ型フォトダイオード３以外の領域は遮光されてお
り、入射光はＭＩＳ型フォトダイオード３にのみ照射さ
れるように構成されている。また、ｎ型半導体基板１及
びｐウエル２間の接合部には、逆電圧が印加されてい
る。便宜上、本実施例においてはｐウエル２の電圧は接
地電圧とした。
は、本発明に係るＭＯＳ増幅型撮像装置の第１実施例に
おける画素部の構成を示す図である。この実施例の画素
部は、ｎ型半導体基板１の上部に形成されたｐウエル２
の表面に、ＭＩＳ型フォトダイオード３を形成し、該Ｍ
ＩＳ型フォトダイオード３の一部にオーバーラップさせ
て、ｎ型拡散領域により構成される電荷蓄積領域４を形
成する。電荷蓄積領域４はリセットスイッチ５を介して
リセット電源ＶRSに接続されると共に、増幅トランジス
タ６のゲート電極に接続されている。増幅トランジスタ
６の出力端子は、選択スイッチ７を介して信号出力線８
に接続されるようになっている。ＭＩＳ型フォトダイオ
ード３のゲート電極にはＤＣ電圧ＶG が印加されてい
る。そして遮光膜９により、電荷蓄積領域４を含めてＭ
ＩＳ型フォトダイオード３以外の領域は遮光されてお
り、入射光はＭＩＳ型フォトダイオード３にのみ照射さ
れるように構成されている。また、ｎ型半導体基板１及
びｐウエル２間の接合部には、逆電圧が印加されてい
る。便宜上、本実施例においてはｐウエル２の電圧は接
地電圧とした。
【００２２】このように構成された画素部の電荷蓄積及
び信号読み出し動作について説明する。まずＭＩＳ型フ
ォトダイオード３のゲート電極にＤＣ電圧ＶG を印加し
た状態において、リセットスイッチ５のゲート電極にリ
セットパルスΦRSを印加し、リセットスイッチ５をオン
させる。これにより電荷蓄積領域４の電圧はＶRSに固定
されると共に、電荷蓄積領域４の電位を初期化する。そ
の後リセットスイッチ５をオフさせ、光生成電荷の蓄積
を開始する。遮光膜９の開口部を通ってＭＩＳ型フォト
ダイオード３に入射した光は、ＭＩＳ型フォトダイオー
ド３のゲート電極を透過して、ｐウエル２内で電子−正
孔対を生成する。ＭＩＳゲート電極の印加電圧ＶG が正
電圧の場合、光生成電子はＭＩＳゲート電極に引かれて
ＭＩＳ界面に達した後、半導体表面を拡散し、最終的に
電荷蓄積領域４に到達し蓄積される。その結果、電荷蓄
積領域４の電位が変化する。電荷蓄積期間の終了後、画
素選択パルスΦSEL を選択スイッチ７に印加することに
より、電荷蓄積領域４の電位変化に依存して変調される
増幅トランジスタ６のチャネル電流を、信号読み出し線
８に出力する。
び信号読み出し動作について説明する。まずＭＩＳ型フ
ォトダイオード３のゲート電極にＤＣ電圧ＶG を印加し
た状態において、リセットスイッチ５のゲート電極にリ
セットパルスΦRSを印加し、リセットスイッチ５をオン
させる。これにより電荷蓄積領域４の電圧はＶRSに固定
されると共に、電荷蓄積領域４の電位を初期化する。そ
の後リセットスイッチ５をオフさせ、光生成電荷の蓄積
を開始する。遮光膜９の開口部を通ってＭＩＳ型フォト
ダイオード３に入射した光は、ＭＩＳ型フォトダイオー
ド３のゲート電極を透過して、ｐウエル２内で電子−正
孔対を生成する。ＭＩＳゲート電極の印加電圧ＶG が正
電圧の場合、光生成電子はＭＩＳゲート電極に引かれて
ＭＩＳ界面に達した後、半導体表面を拡散し、最終的に
電荷蓄積領域４に到達し蓄積される。その結果、電荷蓄
積領域４の電位が変化する。電荷蓄積期間の終了後、画
素選択パルスΦSEL を選択スイッチ７に印加することに
より、電荷蓄積領域４の電位変化に依存して変調される
増幅トランジスタ６のチャネル電流を、信号読み出し線
８に出力する。
【００２３】本発明によるＭＯＳ増幅型撮像装置は、Ｍ
ＩＳ型フォトダイオード３のゲート電極に印加する電圧
ＶG を変化させることにより、光電変換特性を切り替え
ることが可能となるものであり、図２及び図３を用いて
詳細に説明する。図２の（Ａ）〜（Ｃ）は前記ＭＩＳ型
フォトダイオード３のゲート電極に印加する電圧ＶGの
値による、光生成電子の挙動の変化を概念的に示したも
のである。なお図１に示した画素部と同じ部位について
は同じ符号を付して示している。図２の（Ａ）は、ＭＩ
Ｓ型フォトダイオード３のゲート電極に電子の反転層が
形成される電圧、すなわち電子の閾値電圧ＶTnよりも高
い電圧を印加した場合を示している。この場合、ＭＩＳ
型フォトダイオード３下のｐウエル２の表面には、電子
による反転層11が形成されており、蓄積容量はＭＩＳ型
フォトダイオード３の絶縁膜容量と、電荷蓄積領域の接
合容量と、 図２の（Ａ）では図示を省略しているが、
増幅トランジスタ６のゲート容量の総和となる。蓄積さ
れている光生成電荷Ｑphに対する電荷蓄積領域４の電位
変化ΔＶを、ＭＩＳ型フォトダイオードの絶縁膜容量Ｃ
ox，電荷蓄積領域４の接合容量Ｃj ，増幅トランジスタ
６のゲート容量Ｃgを用いて表すと、次式（４）とな
る。 ΔＶ＝Ｑph／（Ｃox＋Ｃj ＋Ｃg ） ・・・・（４）
ＩＳ型フォトダイオード３のゲート電極に印加する電圧
ＶG を変化させることにより、光電変換特性を切り替え
ることが可能となるものであり、図２及び図３を用いて
詳細に説明する。図２の（Ａ）〜（Ｃ）は前記ＭＩＳ型
フォトダイオード３のゲート電極に印加する電圧ＶGの
値による、光生成電子の挙動の変化を概念的に示したも
のである。なお図１に示した画素部と同じ部位について
は同じ符号を付して示している。図２の（Ａ）は、ＭＩ
Ｓ型フォトダイオード３のゲート電極に電子の反転層が
形成される電圧、すなわち電子の閾値電圧ＶTnよりも高
い電圧を印加した場合を示している。この場合、ＭＩＳ
型フォトダイオード３下のｐウエル２の表面には、電子
による反転層11が形成されており、蓄積容量はＭＩＳ型
フォトダイオード３の絶縁膜容量と、電荷蓄積領域の接
合容量と、 図２の（Ａ）では図示を省略しているが、
増幅トランジスタ６のゲート容量の総和となる。蓄積さ
れている光生成電荷Ｑphに対する電荷蓄積領域４の電位
変化ΔＶを、ＭＩＳ型フォトダイオードの絶縁膜容量Ｃ
ox，電荷蓄積領域４の接合容量Ｃj ，増幅トランジスタ
６のゲート容量Ｃgを用いて表すと、次式（４）とな
る。 ΔＶ＝Ｑph／（Ｃox＋Ｃj ＋Ｃg ） ・・・・（４）
【００２４】図２の（Ｂ）は、ＭＩＳ型フォトダイオー
ド３のゲート電極に、閾値電圧ＶTn以下の電圧で且つＭ
ＩＳ型フォトダイオード３の表面が空乏化する電圧、す
なわち正孔の閾値電圧ＶTpより大なる電圧を印加した場
合を示している。この場合、光生成された電子はゲート
表面に添って電荷蓄積領域４に流れ込むことになる。そ
の結果、ＭＩＳ型フォトダイオード３の下には電荷は蓄
積されず、蓄積容量は電荷蓄積領域４の接合容量Ｃj 及
び増幅トランジスタ６のゲート容量Ｃg となり、電荷蓄
積領域４の電位変化ΔＶは、次式（５）で表される。 ΔＶ＝Ｑph／（Ｃj ＋Ｃg ） ・・・・・・・（５） 上記（５）式よりわかるように、電位変化ΔＶはＭＩＳ
型フォトダイオード３の面積、すなわち受光部面積に依
存しなくなる。したがって、画素サイズを大きくして受
光部面積を増大させても、式（３）で表される電荷増幅
率を一定に保つことが可能となる。
ド３のゲート電極に、閾値電圧ＶTn以下の電圧で且つＭ
ＩＳ型フォトダイオード３の表面が空乏化する電圧、す
なわち正孔の閾値電圧ＶTpより大なる電圧を印加した場
合を示している。この場合、光生成された電子はゲート
表面に添って電荷蓄積領域４に流れ込むことになる。そ
の結果、ＭＩＳ型フォトダイオード３の下には電荷は蓄
積されず、蓄積容量は電荷蓄積領域４の接合容量Ｃj 及
び増幅トランジスタ６のゲート容量Ｃg となり、電荷蓄
積領域４の電位変化ΔＶは、次式（５）で表される。 ΔＶ＝Ｑph／（Ｃj ＋Ｃg ） ・・・・・・・（５） 上記（５）式よりわかるように、電位変化ΔＶはＭＩＳ
型フォトダイオード３の面積、すなわち受光部面積に依
存しなくなる。したがって、画素サイズを大きくして受
光部面積を増大させても、式（３）で表される電荷増幅
率を一定に保つことが可能となる。
【００２５】図３は図２の（Ａ），（Ｂ）に示した上記
２つの条件での光電変換特性を模式的に示したものであ
る。ＶG ＞ＶTnとした図２の（Ａ）の条件では、トータ
ルの蓄積容量が最も大きくなり、式（３）で表される電
荷増幅率は低下するが、飽和電荷数は増加するため、十
分な光量が得られるような条件では、光量に対するダイ
ナミックレンジを稼ぐことができる。また、ＶTn＞ＶG
＞ＶTpとした図２の（Ｂ）の条件では、蓄積容量が小さ
いため電荷増幅率は大きく、光量に対するダイナミック
レンジは低下するが、高感度で光を検出することが可能
となる。
２つの条件での光電変換特性を模式的に示したものであ
る。ＶG ＞ＶTnとした図２の（Ａ）の条件では、トータ
ルの蓄積容量が最も大きくなり、式（３）で表される電
荷増幅率は低下するが、飽和電荷数は増加するため、十
分な光量が得られるような条件では、光量に対するダイ
ナミックレンジを稼ぐことができる。また、ＶTn＞ＶG
＞ＶTpとした図２の（Ｂ）の条件では、蓄積容量が小さ
いため電荷増幅率は大きく、光量に対するダイナミック
レンジは低下するが、高感度で光を検出することが可能
となる。
【００２６】図２の（Ｃ）は、ＭＩＳ型フォトダイオー
ド３のゲート電極に、正孔蓄積層12が形成されるような
負電圧、すなわちＶTpよりも小さな電圧を印加した場合
を示している。この場合、ＭＩＳ型フォトダイオード３
の半導体表面には電子に対するバリアが形成されるた
め、ＭＩＳ型フォトダイオード３の下の半導体領域内で
光生成された電子は電荷蓄積領域４には蓄積されず半導
体基板１へ排出される。ちなみに、電荷蓄積領域４の近
傍で光生成電子が発生すると、ＭＩＳ型フォトダイオー
ド３のゲートに印加する電圧ＶG によらず、電子は電荷
蓄積領域４に流入することになるが、遮光膜９により電
荷蓄積領域４への光入射を防いでいるので、電荷蓄積領
域４近傍での光生成電子の発生はない。したがってＭＩ
Ｓ型フォトダイオード３のゲート電極に、正孔蓄積層12
が形成されるような負電圧、すなわちＶTpよりも小さな
電圧を印加した場合には、光生成電子の蓄積は全く行わ
れなくなる。これは、すなわちカメラのシャッターを閉
じていることと等価になり、例えば通常はＭＩＳ型フォ
トダイオード３のゲート電極にＶTp以下の電圧を印加し
ておき、電荷蓄積期間の一部でＭＩＳ型フォトダイオー
ド３のゲート電極にＶTp以上の電圧を印加することによ
り、シャッター動作を行わせることができる。
ド３のゲート電極に、正孔蓄積層12が形成されるような
負電圧、すなわちＶTpよりも小さな電圧を印加した場合
を示している。この場合、ＭＩＳ型フォトダイオード３
の半導体表面には電子に対するバリアが形成されるた
め、ＭＩＳ型フォトダイオード３の下の半導体領域内で
光生成された電子は電荷蓄積領域４には蓄積されず半導
体基板１へ排出される。ちなみに、電荷蓄積領域４の近
傍で光生成電子が発生すると、ＭＩＳ型フォトダイオー
ド３のゲートに印加する電圧ＶG によらず、電子は電荷
蓄積領域４に流入することになるが、遮光膜９により電
荷蓄積領域４への光入射を防いでいるので、電荷蓄積領
域４近傍での光生成電子の発生はない。したがってＭＩ
Ｓ型フォトダイオード３のゲート電極に、正孔蓄積層12
が形成されるような負電圧、すなわちＶTpよりも小さな
電圧を印加した場合には、光生成電子の蓄積は全く行わ
れなくなる。これは、すなわちカメラのシャッターを閉
じていることと等価になり、例えば通常はＭＩＳ型フォ
トダイオード３のゲート電極にＶTp以下の電圧を印加し
ておき、電荷蓄積期間の一部でＭＩＳ型フォトダイオー
ド３のゲート電極にＶTp以上の電圧を印加することによ
り、シャッター動作を行わせることができる。
【００２７】以上図１〜図３に基づいて説明したよう
に、本実施例によれば、受光部面積を大きくしても電荷
増幅率の低下しないＭＯＳ増幅型撮像装置を実現するこ
とが可能となる。また、画素のＭＩＳ型フォトダイオー
ド３のゲート電極に印加する電圧により、画素の蓄積容
量及び実効的な開口面積を可変することが可能となり、
低照度時の高感度撮像モード、照度が大きい場合に飽和
電荷数を増やし光量のダイナミックレンジを稼ぐモー
ド、及びシャッター動作を行うことができ、さまざまな
用途に対応可能なＭＯＳ増幅型撮像装置を実現すること
ができる。更に半導体基板１とｐウエル２間に逆電圧を
印加することにより、シャッター動作時に半導体基板１
へ電子の排出を速やかに行うことが可能となると共に、
浮遊電子の隣接する画素への拡散も抑えることが可能と
なり、クロストーク抑圧にも効果がある。
に、本実施例によれば、受光部面積を大きくしても電荷
増幅率の低下しないＭＯＳ増幅型撮像装置を実現するこ
とが可能となる。また、画素のＭＩＳ型フォトダイオー
ド３のゲート電極に印加する電圧により、画素の蓄積容
量及び実効的な開口面積を可変することが可能となり、
低照度時の高感度撮像モード、照度が大きい場合に飽和
電荷数を増やし光量のダイナミックレンジを稼ぐモー
ド、及びシャッター動作を行うことができ、さまざまな
用途に対応可能なＭＯＳ増幅型撮像装置を実現すること
ができる。更に半導体基板１とｐウエル２間に逆電圧を
印加することにより、シャッター動作時に半導体基板１
へ電子の排出を速やかに行うことが可能となると共に、
浮遊電子の隣接する画素への拡散も抑えることが可能と
なり、クロストーク抑圧にも効果がある。
【００２８】（第２実施例）次に、本発明によるＭＯＳ
増幅型撮像装置の高速動作時の特性を向上させる第２実
施例について説明する。図４は第２実施例における画素
部の構成を示す図であり、図１に示した第１実施例と同
様に機能する部分については同一の符号を付して示して
いる。構造的に第１実施例と異なる点は、電荷蓄積領域
を電荷蓄積領域４−１，電荷蓄積領域４−２に分離する
と共に、光電変換を行うＭＩＳ型フォトダイオードをＭ
ＩＳ型フォトダイオード３−１とＭＩＳ型フォトダイオ
ード３−２及びＭＩＳ型フォトダイオード３−３に分離
し、電荷蓄積領域４−１と電荷蓄積領域４−２とは電気
的に接続し、ＭＩＳ型フォトダイオード３−１とＭＩＳ
型フォトダイオード３−２及びＭＩＳ型フォトダイオー
ド３−３も電気的に共通に接続している点である。
増幅型撮像装置の高速動作時の特性を向上させる第２実
施例について説明する。図４は第２実施例における画素
部の構成を示す図であり、図１に示した第１実施例と同
様に機能する部分については同一の符号を付して示して
いる。構造的に第１実施例と異なる点は、電荷蓄積領域
を電荷蓄積領域４−１，電荷蓄積領域４−２に分離する
と共に、光電変換を行うＭＩＳ型フォトダイオードをＭ
ＩＳ型フォトダイオード３−１とＭＩＳ型フォトダイオ
ード３−２及びＭＩＳ型フォトダイオード３−３に分離
し、電荷蓄積領域４−１と電荷蓄積領域４−２とは電気
的に接続し、ＭＩＳ型フォトダイオード３−１とＭＩＳ
型フォトダイオード３−２及びＭＩＳ型フォトダイオー
ド３−３も電気的に共通に接続している点である。
【００２９】このように構成された第２実施例のＭＯＳ
増幅型撮像装置の画素部は第１実施例の画素部と比べ
て、より高速動作が可能となるものである。次に、この
理由について説明する。高フレームレートで撮像する場
合、画素の読み出しスピードに高速性が要求される以外
に、光生成電荷の収集にも高速性が要求される。従来例
において説明したように、高フレーム撮像時にＳ／Ｎを
稼ぐには画素の受光面積を大きくする必要がある。とこ
ろがＭＩＳ型フォトダイオードを空乏化させて動作させ
た場合、ＭＩＳ型フォトダイオード下の空乏層内で発生
した光生成電子が電荷蓄積領域に達するには時間がかか
る。発生箇所から電荷蓄積領域までの距離をＬ，電子の
拡散係数をＤとすると、電子が収集されるのに要する時
定数τは、おおよそ次式（６）で表される。 τ＝４×Ｌ2 ／（π2 ×Ｄ） ・・・・・・・（６） 室温における電子の拡散係数Ｄは約1.5 Ｅ９μｍ2 ／se
c であるので、Ｌを50μｍとすれば、時定数τは約0.68
μsec となる。すなわちこれ以上速い現象に対しては、
画素のレスポンスがなくなる。また、高フレームレート
撮像を行う場合は、リセット時間も短縮する必要がある
が、リセット時間がτよりも短いか同等まで短くなる
と、リセットの不完全が発生し、残像を発生させること
になる。
増幅型撮像装置の画素部は第１実施例の画素部と比べ
て、より高速動作が可能となるものである。次に、この
理由について説明する。高フレームレートで撮像する場
合、画素の読み出しスピードに高速性が要求される以外
に、光生成電荷の収集にも高速性が要求される。従来例
において説明したように、高フレーム撮像時にＳ／Ｎを
稼ぐには画素の受光面積を大きくする必要がある。とこ
ろがＭＩＳ型フォトダイオードを空乏化させて動作させ
た場合、ＭＩＳ型フォトダイオード下の空乏層内で発生
した光生成電子が電荷蓄積領域に達するには時間がかか
る。発生箇所から電荷蓄積領域までの距離をＬ，電子の
拡散係数をＤとすると、電子が収集されるのに要する時
定数τは、おおよそ次式（６）で表される。 τ＝４×Ｌ2 ／（π2 ×Ｄ） ・・・・・・・（６） 室温における電子の拡散係数Ｄは約1.5 Ｅ９μｍ2 ／se
c であるので、Ｌを50μｍとすれば、時定数τは約0.68
μsec となる。すなわちこれ以上速い現象に対しては、
画素のレスポンスがなくなる。また、高フレームレート
撮像を行う場合は、リセット時間も短縮する必要がある
が、リセット時間がτよりも短いか同等まで短くなる
と、リセットの不完全が発生し、残像を発生させること
になる。
【００３０】本実施例においては、電荷蓄積領域を電荷
蓄積領域４−１，電荷蓄積領域４−２に分離すると共
に、光電変換を行うＭＩＳ型フォトダイオードをＭＩＳ
型フォトダイオード３−１とＭＩＳ型フォトダイオード
３−２及びＭＩＳ型フォトダイオード３−３に分離して
いるため、電子発生箇所から電荷蓄積領域までの距離Ｌ
すなわち電子の拡散距離が、分割しない場合と比べて短
くなる。したがって、式（６）に示した電子の拡散に要
する時間τが短くなり、ＭＩＳ型フォトダイオード下で
発生した電子の電荷蓄積領域への収集速度が向上し、素
子の光に対するレスポンスが向上すると共に残像も抑え
ることができる。
蓄積領域４−１，電荷蓄積領域４−２に分離すると共
に、光電変換を行うＭＩＳ型フォトダイオードをＭＩＳ
型フォトダイオード３−１とＭＩＳ型フォトダイオード
３−２及びＭＩＳ型フォトダイオード３−３に分離して
いるため、電子発生箇所から電荷蓄積領域までの距離Ｌ
すなわち電子の拡散距離が、分割しない場合と比べて短
くなる。したがって、式（６）に示した電子の拡散に要
する時間τが短くなり、ＭＩＳ型フォトダイオード下で
発生した電子の電荷蓄積領域への収集速度が向上し、素
子の光に対するレスポンスが向上すると共に残像も抑え
ることができる。
【００３１】以上のように、本実施例によれば、第１実
施例で述べたような高感度性及び高機能性を有したまま
で、画素サイズを大きくしても高速性に優れたＭＯＳ増
幅型撮像装置を実現することができる。また、ＭＩＳ型
フォトダイオード及び電荷蓄積領域の分割数は本実施例
に示した分割数に限られるものではなく、いくつにして
もよい。
施例で述べたような高感度性及び高機能性を有したまま
で、画素サイズを大きくしても高速性に優れたＭＯＳ増
幅型撮像装置を実現することができる。また、ＭＩＳ型
フォトダイオード及び電荷蓄積領域の分割数は本実施例
に示した分割数に限られるものではなく、いくつにして
もよい。
【００３２】（第３実施例）前記図４に示した第２実施
例では、画素部におけるＭＩＳ型フォトダイオード及び
電荷蓄積領域の分割態様を断面構造で示したが、平面形
状で示した場合、分離される電荷蓄積領域は島状に孤立
させて分布させるように構成してもよい。図５は、電荷
蓄積領域を島状に分布させた第３実施例の画素を示す上
面図である。なお図５においては、煩雑をさけるため、
画素構成要素の中でＭＩＳ型フォトダイオード及び電荷
蓄積領域のみを示している。本実施例は、ＭＩＳ型フォ
トダイオード３の一部に複数の窓３ａを開け、それぞれ
の窓３ａに複数の電荷蓄積領域４−１〜４−ｎを形成す
るものである。
例では、画素部におけるＭＩＳ型フォトダイオード及び
電荷蓄積領域の分割態様を断面構造で示したが、平面形
状で示した場合、分離される電荷蓄積領域は島状に孤立
させて分布させるように構成してもよい。図５は、電荷
蓄積領域を島状に分布させた第３実施例の画素を示す上
面図である。なお図５においては、煩雑をさけるため、
画素構成要素の中でＭＩＳ型フォトダイオード及び電荷
蓄積領域のみを示している。本実施例は、ＭＩＳ型フォ
トダイオード３の一部に複数の窓３ａを開け、それぞれ
の窓３ａに複数の電荷蓄積領域４−１〜４−ｎを形成す
るものである。
【００３３】このように構成された画素においては、光
生成された電子ｅは、ＭＩＳ型フォトダイオード３の半
導体表面に拡散し、電荷蓄積領域４−１〜４−ｎのいず
れかに到達する。このとき発生点に近い電荷蓄積領域に
達する確率が最も高いため、実効的な電子の拡散距離
は、電荷蓄積領域４−１〜４−ｎの間隔Ｌの約１／２，
すなわち約Ｌ／２となり、画素サイズに対して電子の拡
散距離を短くすることが可能となる。したがって本実施
例で示すように、電荷蓄積領域を複数の島状に分割し形
成することによっても、第２実施例で述べたような高感
度性及び高機能性を有したままで、画素サイズを大きく
しても、高速性に優れたＭＯＳ増幅型撮像装置を実現す
ることができる。
生成された電子ｅは、ＭＩＳ型フォトダイオード３の半
導体表面に拡散し、電荷蓄積領域４−１〜４−ｎのいず
れかに到達する。このとき発生点に近い電荷蓄積領域に
達する確率が最も高いため、実効的な電子の拡散距離
は、電荷蓄積領域４−１〜４−ｎの間隔Ｌの約１／２，
すなわち約Ｌ／２となり、画素サイズに対して電子の拡
散距離を短くすることが可能となる。したがって本実施
例で示すように、電荷蓄積領域を複数の島状に分割し形
成することによっても、第２実施例で述べたような高感
度性及び高機能性を有したままで、画素サイズを大きく
しても、高速性に優れたＭＯＳ増幅型撮像装置を実現す
ることができる。
【００３４】（第４実施例）図６は、第４実施例の画素
部の構成を示す図であり、第１実施例と同様に機能する
部分については同一の符号を付して示している。構造的
に第１実施例と異なる点は、光電変換素子として機能す
るＭＩＳ型フォトダイオードを第１のＭＩＳ型フォトダ
イオード３−１と第２のＭＩＳ型フォトダイオード３−
２に分割すると共に、それぞれ独立にゲート電圧を印加
できるように構成している点である。
部の構成を示す図であり、第１実施例と同様に機能する
部分については同一の符号を付して示している。構造的
に第１実施例と異なる点は、光電変換素子として機能す
るＭＩＳ型フォトダイオードを第１のＭＩＳ型フォトダ
イオード３−１と第２のＭＩＳ型フォトダイオード３−
２に分割すると共に、それぞれ独立にゲート電圧を印加
できるように構成している点である。
【００３５】説明を簡単にするため第１実施例では説明
を省略したが、ＭＩＳ型フォトダイオード３−１及び３
−２の閾値電圧ＶTnは電荷蓄積領域４の電圧にも依存す
る。電荷蓄積領域４の電圧をＶS ，半導体領域（ｐウエ
ル）２の電圧を０ＶとしたときＭＩＳ型フォトダイオー
ドの半導体表面に電子の反転層が形成される条件は、次
式（７）で表される。 ＶG ＞ＶTn0 ＋（１＋α）×ＶS ・・・・・（７） ここで、ＶTn0 はＶS ＝０のときの電子の閾値電圧で、
αは閾値電圧の基板変調係数であり、通常0.7 程度の値
である。
を省略したが、ＭＩＳ型フォトダイオード３−１及び３
−２の閾値電圧ＶTnは電荷蓄積領域４の電圧にも依存す
る。電荷蓄積領域４の電圧をＶS ，半導体領域（ｐウエ
ル）２の電圧を０ＶとしたときＭＩＳ型フォトダイオー
ドの半導体表面に電子の反転層が形成される条件は、次
式（７）で表される。 ＶG ＞ＶTn0 ＋（１＋α）×ＶS ・・・・・（７） ここで、ＶTn0 はＶS ＝０のときの電子の閾値電圧で、
αは閾値電圧の基板変調係数であり、通常0.7 程度の値
である。
【００３６】次に、ＭＩＳ型フォトダイオード３−１及
び３−２印加するゲート電圧ＶG-1及びＶG-2 を、次式
（８）の条件を満たすように設定する。 ＶTp＜ＶG-1 ＜ＶG-2 ＜ＶTn0 ＋（１＋α）×ＶRS ・・・・・（８） これにより、電荷蓄積領域４をリセット電圧ＶRSにリセ
ットした時点では、ＭＩＳ型フォトダイオード３−１及
び３−２の半導体表面は空乏化しており、そのため蓄積
容量は電荷蓄積領域４の接合容量Ｃj 及び増幅トランジ
スタ６のゲート容量Ｃg の和となり、第１実施例の図２
の（Ａ）に示した状態と同様になる。その後、電荷蓄積
期間に入り電子が電荷蓄積領域４に蓄積されていくにし
たがって、ＶS は減少していき、 ＶG-2 ＞ＶTn0 ＋（１＋α）×ＶS ・・・・・・・・・・・・（９） が成立する時点から、ＭＩＳ型フォトダイオード３−２
の表面には反転層が形成され、それ以降蓄積容量にはＭ
ＩＳ型フォトダイオード３−２の絶縁膜容量ＣOX2 が付
加される。
び３−２印加するゲート電圧ＶG-1及びＶG-2 を、次式
（８）の条件を満たすように設定する。 ＶTp＜ＶG-1 ＜ＶG-2 ＜ＶTn0 ＋（１＋α）×ＶRS ・・・・・（８） これにより、電荷蓄積領域４をリセット電圧ＶRSにリセ
ットした時点では、ＭＩＳ型フォトダイオード３−１及
び３−２の半導体表面は空乏化しており、そのため蓄積
容量は電荷蓄積領域４の接合容量Ｃj 及び増幅トランジ
スタ６のゲート容量Ｃg の和となり、第１実施例の図２
の（Ａ）に示した状態と同様になる。その後、電荷蓄積
期間に入り電子が電荷蓄積領域４に蓄積されていくにし
たがって、ＶS は減少していき、 ＶG-2 ＞ＶTn0 ＋（１＋α）×ＶS ・・・・・・・・・・・・（９） が成立する時点から、ＭＩＳ型フォトダイオード３−２
の表面には反転層が形成され、それ以降蓄積容量にはＭ
ＩＳ型フォトダイオード３−２の絶縁膜容量ＣOX2 が付
加される。
【００３７】更に電荷が蓄積され、 ＶG-1 ＞ＶTn0 ＋（１＋α）×ＶS ・・・・・・・・・・・・（10） が成立すると、ＭＩＳ型フォトダイオード３−１の表面
にも反転層が形成され、それ以降の蓄積容量にはＭＩＳ
型フォトダイオード３−１の絶縁膜容量ＣOX1 も付加さ
れる。従来例及び第１実施例で説明したように、画素の
電荷増幅率は蓄積容量に反比例するので、本実施例の画
素の光電変換特性は図７に示すように折れ曲がり特性と
なる。
にも反転層が形成され、それ以降の蓄積容量にはＭＩＳ
型フォトダイオード３−１の絶縁膜容量ＣOX1 も付加さ
れる。従来例及び第１実施例で説明したように、画素の
電荷増幅率は蓄積容量に反比例するので、本実施例の画
素の光電変換特性は図７に示すように折れ曲がり特性と
なる。
【００３８】このように構成した画素を用いたＭＯＳ増
幅型撮像装置においては、低照度領域では感度が高く、
高照度領域では信号圧縮されるため、光量のダイナミッ
クレンジを大きく稼ぐことができる。また、その圧縮特
性が、特定の照度を境界としてそれぞれの領域では線形
であるため、信号の伸長も容易である。
幅型撮像装置においては、低照度領域では感度が高く、
高照度領域では信号圧縮されるため、光量のダイナミッ
クレンジを大きく稼ぐことができる。また、その圧縮特
性が、特定の照度を境界としてそれぞれの領域では線形
であるため、信号の伸長も容易である。
【００３９】なお本実施例においては、ＭＩＳ型フォト
ダイオードの数を二つとして説明してきたが、二つに限
られるものではなく、第１実施例で説明したような一つ
のＭＩＳ型フォトダイオードの場合でも折れ曲がり点は
１点であるが、同様の動作及び効果を得ることができ
る。また三つ以上のＭＩＳ型フォトダイオードを設けた
場合でも同様である。
ダイオードの数を二つとして説明してきたが、二つに限
られるものではなく、第１実施例で説明したような一つ
のＭＩＳ型フォトダイオードの場合でも折れ曲がり点は
１点であるが、同様の動作及び効果を得ることができ
る。また三つ以上のＭＩＳ型フォトダイオードを設けた
場合でも同様である。
【００４０】
【発明の効果】以上実施例に基づいて説明したように、
請求項１記載の発明によれば、撮像条件に応じてＭＩＳ
型フォトダイオードのゲート電極印加電圧を変化させる
ように構成し、入射光量が少ない場合には、前記ＭＩＳ
型フォトダイオードのゲート電極にＭＩＳ型フォトダイ
オードの界面が空乏化する電圧を印加することにより、
光生成された電荷を効率良く電荷蓄積領域に収集するこ
とが可能となるため、前記ＭＩＳ型フォトダイオードの
面積を増大させ受光面積を大きくしても、電荷蓄積領域
の容量値は一定に保つことが可能となり、その結果、高
感度のＭＯＳ増幅型撮像装置を実現することができる。
また、前記電荷蓄積領域の容量が増加しないため、受光
面積を大きくしても前記電荷蓄積領域の電圧をリセット
する際に発生するリセットノイズの増加も抑えることが
できる。更に、入射光量が大きい場合には、前記ＭＩＳ
型フォトダイオードのゲート電極に界面が反転する電圧
を印加することにより、ＭＩＳ型フォトダイオードの界
面も電荷蓄積領域として機能させ、蓄積容量を増加させ
ることにより飽和電荷数を増加させ、撮像可能な入射光
量範囲を広くすることも可能となる。
請求項１記載の発明によれば、撮像条件に応じてＭＩＳ
型フォトダイオードのゲート電極印加電圧を変化させる
ように構成し、入射光量が少ない場合には、前記ＭＩＳ
型フォトダイオードのゲート電極にＭＩＳ型フォトダイ
オードの界面が空乏化する電圧を印加することにより、
光生成された電荷を効率良く電荷蓄積領域に収集するこ
とが可能となるため、前記ＭＩＳ型フォトダイオードの
面積を増大させ受光面積を大きくしても、電荷蓄積領域
の容量値は一定に保つことが可能となり、その結果、高
感度のＭＯＳ増幅型撮像装置を実現することができる。
また、前記電荷蓄積領域の容量が増加しないため、受光
面積を大きくしても前記電荷蓄積領域の電圧をリセット
する際に発生するリセットノイズの増加も抑えることが
できる。更に、入射光量が大きい場合には、前記ＭＩＳ
型フォトダイオードのゲート電極に界面が反転する電圧
を印加することにより、ＭＩＳ型フォトダイオードの界
面も電荷蓄積領域として機能させ、蓄積容量を増加させ
ることにより飽和電荷数を増加させ、撮像可能な入射光
量範囲を広くすることも可能となる。
【００４１】また請求項２記載の発明によれば、光生成
電荷の蓄積を選択的に停止し、シャッタ動作を行わせる
ことが可能となる。また請求項３及び４記載の発明によ
れば、実効的に信号電荷の拡散距離が短くなるため、光
生成電荷が前記電荷蓄積領域に到達する時間を短くする
ことができ、高速性を向上させることが可能となる。ま
た請求項５記載の発明によれば、分割したＭＩＳ型フォ
トダイオードのそれぞれのゲート電極に対して独立にゲ
ート電圧を印加することにより、複数のＭＩＳ型フォト
ダイオードが反転する電位をそれぞれ任意に設定するこ
とが可能となり、感度設定の自由度をより向上させるこ
とが可能となる。また請求項６記載の発明によれば、Ｍ
ＩＳ型フォトダイオード下の第１の半導体領域に浮遊し
ている不要な光生成電荷を効率よく半導体基板に排出す
ることが可能となり、シャッタ動作特性の時間的レスポ
ンスの向上と、画素間のクロストークを抑圧することが
可能となる。
電荷の蓄積を選択的に停止し、シャッタ動作を行わせる
ことが可能となる。また請求項３及び４記載の発明によ
れば、実効的に信号電荷の拡散距離が短くなるため、光
生成電荷が前記電荷蓄積領域に到達する時間を短くする
ことができ、高速性を向上させることが可能となる。ま
た請求項５記載の発明によれば、分割したＭＩＳ型フォ
トダイオードのそれぞれのゲート電極に対して独立にゲ
ート電圧を印加することにより、複数のＭＩＳ型フォト
ダイオードが反転する電位をそれぞれ任意に設定するこ
とが可能となり、感度設定の自由度をより向上させるこ
とが可能となる。また請求項６記載の発明によれば、Ｍ
ＩＳ型フォトダイオード下の第１の半導体領域に浮遊し
ている不要な光生成電荷を効率よく半導体基板に排出す
ることが可能となり、シャッタ動作特性の時間的レスポ
ンスの向上と、画素間のクロストークを抑圧することが
可能となる。
【図１】本発明に係るＭＯＳ増幅型撮像装置の第１実施
例の画素構成を示す図である。
例の画素構成を示す図である。
【図２】図１に示した第１実施例においてＭＩＳ型フォ
トダイオードのゲート電極への印加電圧の変化による動
作態様の変化を示す説明図である。
トダイオードのゲート電極への印加電圧の変化による動
作態様の変化を示す説明図である。
【図３】図１に示した第１実施例の画素の光電変換特性
を示す図である。
を示す図である。
【図４】本発明の第２実施例の画素構成を示す図であ
る。
る。
【図５】本発明の第３実施例の画素構成を示す図であ
る。
る。
【図６】本発明の第４実施例の画素構成を示す図であ
る。
る。
【図７】図６に示した第４実施例の画素の光電変換特性
を示す図である。
を示す図である。
【図８】従来のＭＯＳ増幅型固体撮像装置の画素の構成
例を示す図である。
例を示す図である。
１ ｎ型半導体基板 ２ ｐウエル ３，３−１，３−２，３−３ ＭＩＳ型フォトダイオー
ド ３ａ 窓 ４，４−１，４−２，・・・４−ｎ ｎ型電荷蓄積領域 ５ リセットスイッチ ６ 増幅トランジスタ ７ 選択スイッチ ８ 出力信号線 ９ 遮光膜
ド ３ａ 窓 ４，４−１，４−２，・・・４−ｎ ｎ型電荷蓄積領域 ５ リセットスイッチ ６ 増幅トランジスタ ７ 選択スイッチ ８ 出力信号線 ９ 遮光膜
Claims (6)
- 【請求項１】 入射光量に応じた光電荷を生成するゲー
ト電極を備えたＭＩＳ型フォトダイオードと、該ＭＩＳ
型フォトダイオードの少なくとも一部にオーバーラップ
させて形成した該ＭＩＳ型フォトダイオードで生成され
た光電荷を蓄積する電荷蓄積領域と、該電荷蓄積領域の
電位を初期化するリセットスイッチと、前記電荷蓄積領
域に制御電極が接続され、前記蓄積電荷に応じた出力信
号を発生する増幅トランジスタと、該増幅トランジスタ
の出力端子と出力信号線とを接続する選択スイッチとか
らなる画素を配列し構成したＭＯＳ増幅型撮像装置にお
いて、撮像条件に応じて前記ＭＩＳ型フォトダイオード
のゲート電極印加電圧を変化させるように構成したこと
を特徴とするＭＯＳ増幅型撮像装置。 - 【請求項２】 少なくとも前記電荷蓄積領域は光学的に
遮光されていると共に、光生成電荷蓄積期間の一部又は
全期間中に前記ＭＩＳ型フォトダイオードのゲート電極
に、界面に蓄積層が形成される電圧を印加するように構
成したことを特徴とする請求項１記載のＭＯＳ増幅型撮
像装置。 - 【請求項３】 前記電荷蓄積領域は、二つ以上の複数の
領域に分離形成されていると共に、該複数の電荷蓄積領
域は電気的に共通に接続されていることを特徴とする請
求項１又は２記載のＭＯＳ増幅型撮像装置。 - 【請求項４】 前記ＭＩＳ型フォトダイオードは、二つ
以上の複数の領域に分離形成されていることを特徴とす
る請求項１〜３のいずれか１項に記載のＭＯＳ増幅型撮
像装置。 - 【請求項５】 前記複数のＭＩＳ型フォトダイオードの
ゲート電極は、独立にゲート電圧が印加されていること
を特徴とする請求項４記載のＭＯＳ増幅型撮像装置。 - 【請求項６】 前記ＭＩＳ型フォトダイオードは、第１
導電型の半導体基板内の第２導電型の第１の半導体領域
の表面に形成され、前記電荷蓄積領域は、前記第１の半
導体領域に囲まれた第１導電型の第２の半導体領域によ
り構成され、前記半導体基板と前記第１の半導体領域と
は電気的に逆バイアスされていることを特徴とする請求
項１〜５のいずれか１項に記載のＭＯＳ増幅型撮像装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24232595A JP3590158B2 (ja) | 1995-08-29 | 1995-08-29 | Ｍｏｓ増幅型撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24232595A JP3590158B2 (ja) | 1995-08-29 | 1995-08-29 | Ｍｏｓ増幅型撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964332A true JPH0964332A (ja) | 1997-03-07 |
| JP3590158B2 JP3590158B2 (ja) | 2004-11-17 |
Family
ID=17087532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24232595A Expired - Fee Related JP3590158B2 (ja) | 1995-08-29 | 1995-08-29 | Ｍｏｓ増幅型撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3590158B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0908956A2 (en) * | 1997-10-06 | 1999-04-14 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image sensor |
| EP1119188A3 (en) * | 2000-01-18 | 2002-09-04 | Eastman Kodak Company | Cmos active pixel image sensor with extended dynamic range and sensitivity |
| WO2005055591A1 (en) | 2003-12-05 | 2005-06-16 | Canon Kabushiki Kaisha | Radiation image pick-up device and radiation image pick-up method |
| JP2006262475A (ja) * | 2005-03-14 | 2006-09-28 | Magnachip Semiconductor Ltd | パラメトリックリセットを用いる、低いリセットノイズを有し、低い暗電流を生成するｃｍｏｓイメージセンサーのための３ｔピクセル |
| US7872218B2 (en) | 2004-05-18 | 2011-01-18 | Canon Kabushiki Kaisha | Radiation image pickup apparatus and its control method |
| JP2020077879A (ja) * | 2010-08-27 | 2020-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1995
- 1995-08-29 JP JP24232595A patent/JP3590158B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1688998A3 (en) * | 1997-10-06 | 2006-11-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image sensor |
| EP0908956A2 (en) * | 1997-10-06 | 1999-04-14 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image sensor |
| EP1688998A2 (en) * | 1997-10-06 | 2006-08-09 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image sensor |
| EP0908956B1 (en) * | 1997-10-06 | 2007-11-21 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and image sensor |
| EP1119188A3 (en) * | 2000-01-18 | 2002-09-04 | Eastman Kodak Company | Cmos active pixel image sensor with extended dynamic range and sensitivity |
| US6710804B1 (en) | 2000-01-18 | 2004-03-23 | Eastman Kodak Company | CMOS active pixel image sensor with extended dynamic range and sensitivity |
| EP1702458A4 (en) * | 2003-12-05 | 2010-11-10 | Canon Kk | RADIATION RECORDING DEVICE AND RADIATION RECORDING METHOD |
| EP1702458A1 (en) * | 2003-12-05 | 2006-09-20 | Canon Kabushiki Kaisha | Radiation image pick-up device and radiation image pick-up method |
| WO2005055591A1 (en) | 2003-12-05 | 2005-06-16 | Canon Kabushiki Kaisha | Radiation image pick-up device and radiation image pick-up method |
| US7872218B2 (en) | 2004-05-18 | 2011-01-18 | Canon Kabushiki Kaisha | Radiation image pickup apparatus and its control method |
| JP2006262475A (ja) * | 2005-03-14 | 2006-09-28 | Magnachip Semiconductor Ltd | パラメトリックリセットを用いる、低いリセットノイズを有し、低い暗電流を生成するｃｍｏｓイメージセンサーのための３ｔピクセル |
| US8508638B2 (en) | 2005-03-14 | 2013-08-13 | Intellectual Ventures Ii Llc | 3T pixel for CMOS image sensors with low reset noise and low dark current generation utilizing parametric reset |
| JP2020077879A (ja) * | 2010-08-27 | 2020-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3590158B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512547B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| US10497737B2 (en) | Enhanced dynamic range imaging | |
| JP4276194B2 (ja) | Ｍｏｓイメージ・センサ | |
| JP3647390B2 (ja) | 電荷転送装置、固体撮像装置及び撮像システム | |
| JP2002217397A (ja) | 固体撮像装置及びその駆動方法 | |
| US7622704B2 (en) | Optoelectronic detector with multiple readout nodes and its use thereof | |
| JPH0312510B2 (ja) | ||
| JP5480186B2 (ja) | パラメトリックリセットを用いる、低いリセットノイズを有し、低い暗電流を生成するｃｍｏｓイメージセンサーのための３ｔピクセル | |
| JPH11177886A (ja) | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 | |
| JPH0414543B2 (ja) | ||
| JP3311004B2 (ja) | 固体撮像装置 | |
| JPS61157184A (ja) | 光電変換装置 | |
| JP3590158B2 (ja) | Ｍｏｓ増幅型撮像装置 | |
| JPS6155784B2 (ja) | ||
| JP2001094878A (ja) | 固体撮像装置 | |
| JP2000156491A (ja) | 赤外線固体撮像素子 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 | |
| JP2790096B2 (ja) | 赤外線固体撮像素子の駆動方法及びその装置 | |
| JP2000174247A (ja) | 固体撮像素子 | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JPH11312799A (ja) | 固体撮像装置 | |
| JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
| JP2021177522A (ja) | 光検出装置、及び光センサの駆動方法 | |
| JPS61157179A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |