JP2007259657A

JP2007259657A - モータ駆動回路

Info

Publication number: JP2007259657A
Application number: JP2006083617A
Authority: JP
Inventors: Joji Noya; 城治野家
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-03-24
Filing date: 2006-03-24
Publication date: 2007-10-04
Anticipated expiration: 2026-03-24
Also published as: US7535189B2; TW200737685A; KR100899263B1; US20070241701A1; CN100559696C; TWI327815B; CN101056082A; JP4938326B2; KR20070093863A

Abstract

【課題】キックバック発生時の電圧上昇を抑えてＭＯＳＦＥＴの破壊を防止可能であり、低コストのモータ駆動回路を提供する。
【解決手段】モータ駆動回路は、第１電源ラインと、第２電源ラインと、第１及び第２ソーストランジスタ及び第１及び第２シンクトランジスタにより構成されるＨブリッジ回路と、第２電源ラインと第１及び第２ソーストランジスタの制御電極との間に接続され、第１及び第２ソーストランジスタの制御電極の電圧の上昇を、第２電源ラインの電圧に応じた電圧に抑制する電圧抑制回路と、を備える。そして、第１及び第２ソーストランジスタは、第１電源ライン側の電極及び制御電極の電圧差に応じてオンオフするトランジスタであり、第２電源ラインの電圧は、第１ソーストランジスタから第２シンクトランジスタに電流が流れている場合は、第２ソーストランジスタがオフとなる電圧であることとする。
【選択図】図１

Description

本発明は、モータ駆動回路に関する。

モータを駆動するための回路として、Ｈブリッジ回路が一般的に用いられている。Ｈブリッジ回路でモータを駆動する場合、キックバック発生時の電圧上昇によってＭＯＳＦＥＴが破壊されないように、ツェナーダイオードを用いて電圧上昇を抑制することが行われている（例えば特許文献１）。

図１０は、ツェナーダイオードを用いて電圧上昇を抑制するモータ駆動回路の構成例を示す図である。モータ駆動回路は、電源側がＰチャネルＭＯＳＦＥＴ１０１，１０２であり、接地側がＮチャネルＭＯＳＦＥＴ１０３，１０４であるＨブリッジ回路を含んで構成されている。そして、ＰチャネルＭＯＳＦＥＴ１０１及びＮチャネルＭＯＳＦＥＴ１０３の接続点と、ＰチャネルＭＯＳＦＥＴ１０２及びＮチャネルＭＯＳＦＥＴ１０４の接続点との間にモータコイル１０５が接続される。

電圧ＶＡを発生する電源１１０は、コネクタ１１１を介して、電源ライン１１２及び接地ライン１１３と接続されている。そして、ＰチャネルＭＯＳＦＥＴ１０１，１０２のソースは電源ライン１１２と接続され、ＮチャネルＭＯＳＦＥＴ１０３，１０４のソースは接地ライン１１３と接続されている。さらに、電源ライン１１２には、電流が電源１１０に逆流することを防ぐための回路として、ダイオード１１４が設けられている。また、Ｈブリッジ回路にキックバックが発生した場合に電源ライン１１２の電圧Ｖｍの上昇を抑えるための回路としてツェナーダイオード１２０が設けられている。そして、キックバック時の電流を吸収するための回路としてコンデンサ１２１が設けられている。

ＰチャネルＭＯＳＦＥＴ１０１のオンオフを制御するための回路として、電流源１３０、ＮＰＮ型トランジスタ１３１〜１３３、及び抵抗１３４が設けられている。なお、ＰチャネルＭＯＳＦＥＴ１０１のゲートは、ＮＰＮ型トランジスタ１３３のコレクタと接続されるとともに、抵抗１３４を介して電源ライン１１２と接続されている。

ここで、ＮＰＮ型トランジスタ１３１がオフの場合、電流源１３０から出力される電流はＮＰＮ型トランジスタ１３２に流れ込み、電流ミラー接続されているＮＰＮ型トランジスタ１３３にもミラー比に応じた電流が流れることとなる。これにより、抵抗１３４にも電流が流れ、電源ライン１１２の電圧Ｖｍを降下させた電圧がＰチャネルＭＯＳＦＥＴ１０１のゲートに印加され、ＰチャネルＭＯＳＦＥＴ１０１はオンとなる。

一方、ＮＰＮ型トランジスタ１３１がオンの場合、電流源１３０から出力される電流はＮＰＮ型トランジスタ１３１に流れ込むため、抵抗１３４には電流が流れないこととなる。これにより、ＰチャネルＭＯＳＦＥＴ１０１のゲート電圧は電源ライン１１２の電圧Ｖｍまで引き上げられ、ＰチャネルＭＯＳＦＥＴ１０１はオフとなる。

また、ＮチャネルＭＯＳＦＥＴ１０３のオンオフを制御するための回路として、ＮＰＮ型トランジスタ１４０及びＰＮＰ型トランジスタ１４１が設けられている。そして、ＮチャネルＭＯＳＦＥＴ１０３のゲートは、ＮＰＮ型トランジスタ１４０及びＰＮＰ型トランジスタ１４１の接続点と接続されている。

ここで、ＮＰＮ型トランジスタ１４０がオン、ＰＮＰ型トランジスタ１４１がオフの場合、ＮチャネルＭＯＳＦＥＴ１０３のゲート電圧は電源ライン１１２の電圧Ｖｍに引き上げられ、ＮチャネルＭＯＳＦＥＴ１０３はオンとなる。

一方、ＮＰＮ型トランジスタ１４０がオフ、ＰＮＰ型トランジスタ１４１がオンの場合、ＮチャネルＭＯＳＦＥＴ１０３のゲート電圧は接地ライン１１３の電圧に引き下げられ、ＮチャネルＭＯＳＦＥＴ１０３はオフとなる。

同様に、ＰチャネルＭＯＳＦＥＴ１０２のオンオフを制御するための回路として、電流源１５０、ＮＰＮ型トランジスタ１５１〜１５３、及び抵抗１５４が設けられている。また、ＮチャネルＭＯＳＦＥＴ１０４のオンオフを制御するための回路として、ＮＰＮ型トランジスタ１６０及びＰＮＰ型トランジスタ１６１が設けられている。そして、これらのトランジスタのオンオフを制御することによりモータの駆動を制御する駆動回路１７０が設けられている。

このようなモータ駆動回路において、ＰチャネルＭＯＳＦＥＴ１０１及びＮチャネルＭＯＳＦＥＴ１０４をオン、ＰチャネルＭＯＳＦＥＴ１０２及びＮチャネルＭＯＳＦＥＴ１０３をオフにすると、図１１の破線で示す経路で電流が流れ、モータがある方向に回転する。この状態から、適宜のタイミングでＰチャネルＭＯＳＦＥＴ１０１及びＮチャネルＭＯＳＦＥＴ１０４をオフにすると、コイル１０５に蓄積されたエネルギーにより、電流は流れ続けようとする。そのため、図１２の破線で示すように、ＮチャネルＭＯＳＦＥＴ１０３の寄生ダイオード１０３ｄ及びＰチャネルＭＯＳＦＥＴ１０２の寄生ダイオード１０２ｄを経由したキックバック電流が発生する。

このキックバック電流は、ダイオード１１４があるため電源１１０に回生することはできず、コンデンサ１２１に流れ込むこととなる。これにより、電源ライン１１２の電圧Ｖｍが上昇する。また、ダイオード１１４が無い場合であっても、電源ライン１１２が長い場合等は、電源ライン１１２の電圧Ｖｍが上昇する。このとき、電源ライン１１２の電圧Ｖｍの上昇は、ツェナーダイオード１２０によって抑制され、ＰチャネルＭＯＳＦＥＴ１０１，１０２の破壊が防止される。
特開２００５−２６９８８５号公報

ところで、モータのサイズが大きくなるほど、キックバックが発生した際の電源ライン１１２の電圧Ｖｍの上昇も大きくなるため、ツェナーダイオード１２０のサイズを大きくする必要がある。また、コンデンサ１２１のサイズも例えば１００μＦ〜１０００μＦ程度に大きくする必要がある。このように、ツェナーダイオード１２０及びコンデンサ１２１のサイズが大きくなると、コストの増大を招くこととなる。

本発明は上記課題を鑑みてなされたものであり、キックバック発生時の電圧上昇を抑えてＭＯＳＦＥＴの破壊を防止可能であり低コストのモータ駆動回路を提供することを目的とする。

上記目的を達成するため、本発明のモータ駆動回路は、第１電源ラインと、第２電源ラインと、直列接続される第１ソーストランジスタ及び第１シンクトランジスタと、直列接続される第２ソーストランジスタ及び第２シンクトランジスタと、前記第１ソーストランジスタ及び前記第１シンクトランジスタとの接続点に接続されるモータコイルと、前記第１及び第２ソーストランジスタ及び前記第１及び第２シンクトランジスタの夫々に設けられる第１〜第４回生ダイオードとを有し、前記第１電源ラインと接地との間に接続され、前記第１ソーストランジスタ及び前記第２シンクトランジスタと、前記第２ソーストランジスタ及び前記第１シンクトランジスタとが相補的にスイッチングするＨブリッジ回路と、前記第２電源ラインと前記第１及び第２ソーストランジスタの制御電極との間に接続され、前記第１及び第２ソーストランジスタの制御電極の電圧の上昇を、前記第２電源ラインの電圧に応じた電圧に抑制する電圧抑制回路と、を備え、前記第１及び第２ソーストランジスタは、前記第１電源ライン側の電極及び制御電極の電圧差に応じてオンオフするトランジスタであり、前記第２電源ラインの電圧は、前記第１ソーストランジスタから前記第２シンクトランジスタに電流が流れている場合は、前記第２ソーストランジスタがオフとなる電圧であることとする。

そして、前記電圧抑制回路は、一端が前記第２電源ラインと接続され、他端が前記第１ソーストランジスタの制御電極と接続される第１抵抗と、一端が前記第２電源ラインと接続され、他端が前記第２ソーストランジスタの制御電極と接続される第２抵抗と、により構成されることとすることができる。

また、前記モータ駆動回路は、一端が前記第１電源ラインと接続され、他端が前記第１ソーストランジスタの制御電極と接続される第１抵抗と、一端が前記第１電源ラインと接続され、他端が前記第２ソーストランジスタの制御電極と接続される第２抵抗と、を備え、前記電圧抑制回路は、カソード側が前記第２電源ラインと接続され、アノード側が前記第１ソーストランジスタの制御電極と接続される第１ダイオードと、カソード側が前記第２電源ラインと接続され、アノード側が前記第２ソーストランジスタの制御電極と接続される第２ダイオードと、により構成されることとすることができる。

さらに、前記モータ駆動回路は、入力電極が前記第２電源ラインと接続され、出力電極が前記第１ソーストランジスタの制御電極と接続され、オンになると前記第２電源ラインの電圧を前記第１ソーストランジスタの制御電極に印加し、前記第１ソーストランジスタをオフにする第１制御ＭＯＳＦＥＴと、入力電極が前記第２電源ラインと接続され、出力電極が前記第２ソーストランジスタの制御電極と接続され、オンになると前記第２電源ラインの電圧を前記第２ソーストランジスタの制御電極に印加し、前記第２ソーストランジスタをオフにする第２制御ＭＯＳＦＥＴと、を備え、前記第１ダイオードは、前記第１制御ＭＯＳＦＥＴの寄生ダイオードであり、前記第２ダイオードは、前記第２制御ＭＯＳＦＥＴの寄生ダイオードであることとしてもよい。

また、前記第１電源ラインには、電流が前記電源に逆流することを防ぐダイオードが設けられていることとしてもよい。

キックバック発生時の電圧上昇を抑えてＭＯＳＦＥＴの破壊を防止可能であり、低コストのモータ駆動回路を提供することができる。

＝＝第１実施形態＝＝
（１）回路構成
まず、第１実施形態のモータ駆動回路の構成について説明する。図１は、本発明の第１実施形態であるモータ駆動回路の構成例を示す図である。モータ駆動回路は、例えばファンモータ等の単相モータを駆動する回路であり、モータコイル１０に流れる電流を制御する。本実施形態では、モータ駆動回路は、ＰチャネルＭＯＳＦＥＴ１１，１２、ＮチャネルＭＯＳＦＥＴ１３，１４、電源ライン２１，２２、接地ライン２３、ダイオード２４，２５、コンデンサ２６，２７、電流源３１，３２、ＮＰＮ型トランジスタ４１〜４８、ＰＮＰ型トランジスタ５１，５２、駆動回路６０、及びコネクタ７０を含んで構成されている。

ＰチャネルＭＯＳＦＥＴ１１，１２及びＮチャネルＭＯＳＦＥＴ１３，１４はＨブリッジ回路を構成しており、電源側のＰチャネルＭＯＳＦＥＴ１１（第１ソーストランジスタ）及びＰチャネルＭＯＳＦＥＴ１２（第２ソーストランジスタ）のソースが電源ライン２１（第１電源ライン）に接続されている。また、接地側のＮチャネルＭＯＳＦＥＴ１３（第１シンクトランジスタ）及びＮチャネルＭＯＳＦＥＴ１４（第２シンクトランジスタ）のソースが接地ライン２３に接続されている。ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１３のドレイン同士が接続され、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１４のドレイン同士が接続されている。そして、ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１３の接続点と、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１４の接続点との間に、モータコイル１０が接続される。

そして、ＰチャネルＭＯＳＦＥＴ１１には寄生ダイオード１１ｄ（第１回生ダイオード）が設けられており、ＰチャネルＭＯＳＦＥＴ１２には寄生ダイオード１２ｄ（第２回生ダイオード）が設けられている。また、ＮチャネルＭＯＳＦＥＴ１３には寄生ダイオード１３ｄ（第３回生ダイオード）が設けられており、ＮチャネルＭＯＳＦＥＴ１４には寄生ダイオード１４ｄ（第３回生ダイオード）が設けられている。

このようなＨブリッジ回路では、例えば、ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオン、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオフとなることにより、モータコイル１０に電流が流れ、モータがある方向に回転することとなる。また、例えば、ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオフ、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオンとなることにより、モータコイル１０に逆方向の電流が流れることとなる。

電源ライン２１，２２は、電圧ＶＡを発生する電源８０から分岐されたものであり、コネクタ７０を介して電源８０の正側と接続されている。また、接地ライン２３は、コネクタ７０を介して電源８０の負側（接地側）と接続されている。電源ライン２１には、ダイオード２４が設けられている。このダイオード２４は、例えば電源８０がコネクタ７０に逆向きに接続された場合等に、電源ライン２１から電源８０の方向に電流が流れて回路が破壊されることを防止するためのものである。同様に、電源ライン２２にも、ダイオード２５が設けられている。また、電源ライン２１には、コンデンサ２６が設けられている。コンデンサ２６は、Ｈブリッジ回路でキックバックが発生した場合に生じる電流を吸収するためのものである。また、電源ライン２２には、電源ライン２２の電圧Ｖｃｃを安定化させるためのコンデンサ２７が設けられている。なお、コンデンサ２７は電源ライン２２の電圧Ｖｃｃの安定化を目的とするためのものであるため、大容量である必要は無く、例えば０．１μＦ〜１μＦ程度とすることができる。

電流源３１、抵抗３３、及びＮＰＮ型トランジスタ４１〜４３は、ＰチャネルＭＯＳＦＥＴ１１のオンオフを制御する制御回路（第１制御回路）を構成している。電流源３１は、一端が電源ライン２２と接続され、他端がＮＰＮ型トランジスタ４１，４２のコレクタと接続されている。ＮＰＮ型トランジスタ４１〜４３のエミッタは接地ライン２３と接続され、ＮＰＮ型トランジスタ４２，４３は電流ミラー接続されている。ＮＰＮ型トランジスタ４１のベースには、駆動回路６０から出力される電圧Ｖｐ１が印加されている。そして、ＰチャネルＭＯＳＦＥＴ１１のゲートは、抵抗３３を介して電源ライン２２に接続されるとともに、ＮＰＮ型トランジスタ４３のコレクタと接続されている。

ここで、電圧Ｖｐ１がＬレベルの場合、ＮＰＮ型トランジスタ４１がオフとなり、電流源３１から出力される電流はＮＰＮ型トランジスタ４２に流れ込み、電流ミラー接続されているＮＰＮ型トランジスタ４３にもミラー比に応じた電流が流れることとなる。これにより、抵抗３３にも電流が流れ、電源ライン２２の電圧Ｖｃｃを降下させた電圧がＰチャネルＭＯＳＦＥＴ１１のゲートに印加され、ＰチャネルＭＯＳＦＥＴ１１はオンとなる。一方、電圧Ｖｐ１がＨレベルの場合、ＮＰＮ型トランジスタ４１がオンとなり、電流源３１から出力される電流はＮＰＮ型トランジスタ４１に流れ込み、ＮＰＮ型トランジスタ４２，４３には電流が流れないこととなる。したがって、抵抗３３にも電流が流れず、ＰチャネルＭＯＳＦＥＴ１１のゲート電圧は電源ライン２２の電圧Ｖｃｃまで引き上げられ、ＰチャネルＭＯＳＦＥＴ１１はオフとなる。

同様に、電流源３２、抵抗３４、及びＮＰＮ型トランジスタ４５〜４７は、ＰチャネルＭＯＳＦＥＴ１２のオンオフを制御する制御回路（第２制御回路）を構成している。電流源３２は、一端が電源ライン２２と接続され、他端がＮＰＮ型トランジスタ４５，４６のコレクタと接続されている。ＮＰＮ型トランジスタ４５〜４７のエミッタは接地ライン２３と接続され、ＮＰＮ型トランジスタ４６，４７は電流ミラー接続されている。ＮＰＮ型トランジスタ４５のベースには、駆動回路６０から出力される電圧Ｖｐ２が印加されている。そして、ＰチャネルＭＯＳＦＥＴ１２のゲートは、抵抗３４を介して電源ライン２２に接続されるとともに、ＮＰＮ型トランジスタ４７のコレクタと接続されている。

ここで、電圧Ｖｐ２がＬレベルの場合、ＮＰＮ型トランジスタ４５がオフとなり、電流源３１から出力される電流はＮＰＮ型トランジスタ４６に流れ込み、電流ミラー接続されているＮＰＮ型トランジスタ４７にもミラー比に応じた電流が流れることとなる。これにより、抵抗３４にも電流が流れ、電源ライン２２の電圧Ｖｃｃを降下させた電圧がＰチャネルＭＯＳＦＥＴ１２のゲートに印加され、ＰチャネルＭＯＳＦＥＴ１２はオンとなる。一方、電圧Ｖｐ２がＨレベルの場合、ＮＰＮ型トランジスタ４５がオンとなり、電流源３２から出力される電流はＮＰＮ型トランジスタ４５に流れ込み、ＮＰＮ型トランジスタ４６，４７には電流が流れないこととなる。したがって、抵抗３４にも電流が流れず、ＰチャネルＭＯＳＦＥＴ１２のゲート電圧は電源ライン２２の電圧Ｖｃｃまで引き上げられ、ＰチャネルＭＯＳＦＥＴ１２はオフとなる。

なお、ＰチャネルＭＯＳＦＥＴ１１のゲートは抵抗３３を介して電源ライン２２と接続されているため、ＰチャネルＭＯＳＦＥＴ１１のゲート電圧は電源ライン２２の電圧Ｖｃｃ以下に抑制される。また、ＰチャネルＭＯＳＦＥＴ１２のゲートは抵抗３４を介して電源ライン２２と接続されているため、ＰチャネルＭＯＳＦＥＴ１２のゲート電圧は電源ライン２２の電圧Ｖｃｃ以下に抑制される。つまり、抵抗３３（第１抵抗）及び抵抗３４（第２抵抗）が本発明の電圧抑制回路に相当する。

ＮＰＮ型トランジスタ４４及びＰＮＰ型トランジスタ５１は、ＮチャネルＭＯＳＦＥＴ１３のオンオフを制御する制御回路（第３制御回路）を構成している。ＮＰＮ型トランジスタ４４及びＰＮＰ型トランジスタ５１はエミッタ同士が接続され、ＮＰＮ型トランジスタ４４のコレクタが電源ライン２２と接続され、ＰＮＰ型トランジスタ５１のコレクタが接地ライン２３と接続されている。ＮＰＮ型トランジスタ４４のベースには、駆動回路６０から出力される電圧Ｖｎ１＿１が印加され、ＰＮＰ型トランジスタ５１のベースには、駆動回路６０から出力される電圧Ｖｎ１＿２が印加されている。そして、ＮＰＮ型トランジスタ４４及びＰＮＰ型トランジスタ５１の接続点と、ＮチャネルＭＯＳＦＥＴ１３のゲートとが接続されている。

ここで、電圧Ｖｎ１＿１，Ｖｎ１＿２がＨレベルの場合、ＮＰＮ型トランジスタ４４がオン、ＰＮＰ型トランジスタ５１がオフとなり、ＮチャネルＭＯＳＦＥＴ１３のゲート電圧は電源ライン２２の電圧Ｖｃｃまで引き上げられ、ＮチャネルＭＯＳＦＥＴ１３はオンとなる。一方、電圧Ｖｎ１＿１，Ｖｎ１＿２がＬレベルの場合、ＮＰＮ型トランジスタ４４がオフ、ＰＮＰ型トランジスタ５１がオンとなり、ＮチャネルＭＯＳＦＥＴ１３のゲート電圧は接地ライン２３の電圧に引き下げられ、ＮチャネルＭＯＳＦＥＴ１３はオフとなる。

同様に、ＮＰＮ型トランジスタ４８及びＰＮＰ型トランジスタ５２は、ＮチャネルＭＯＳＦＥＴ１４のオンオフを制御する制御回路（第４制御回路）を構成している。ＮＰＮ型トランジスタ４８及びＰＮＰ型トランジスタ５２はエミッタ同士が接続され、ＮＰＮ型トランジスタ４８のコレクタが電源ライン２２と接続され、ＰＮＰ型トランジスタ５２のコレクタが接地ライン２３と接続されている。ＮＰＮ型トランジスタ４８のベースには、駆動回路６０から出力される電圧Ｖｎ２＿１が印加され、ＰＮＰ型トランジスタ５２のベースには、駆動回路６０から出力される電圧Ｖｎ２＿２が印加されている。そして、ＮＰＮ型トランジスタ４８及びＰＮＰ型トランジスタ５２の接続点と、ＮチャネルＭＯＳＦＥＴ１４のゲートとが接続されている。

ここで、電圧Ｖｎ２＿１，Ｖｎ２＿２がＨレベルの場合、ＮＰＮ型トランジスタ４８がオン、ＰＮＰ型トランジスタ５２がオフとなり、ＮチャネルＭＯＳＦＥＴ１４のゲート電圧は電源ライン２２の電圧Ｖｃｃまで引き上げられ、ＮチャネルＭＯＳＦＥＴ１４はオンとなる。一方、電圧Ｖｎ２＿１，Ｖｎ２＿２がＬレベルの場合、ＮＰＮ型トランジスタ４８がオフ、ＰＮＰ型トランジスタ５２がオンとなり、ＮチャネルＭＯＳＦＥＴ１４のゲート電圧は接地ライン２３の電圧に引き下げられ、ＮチャネルＭＯＳＦＥＴ１４はオフとなる。

駆動回路６０は、電圧Ｖｐ１，Ｖｐ２，Ｖｎ１＿１，Ｖｎ１＿２，Ｖｎ２＿１，Ｖｎ２＿２によりＰチャネルＭＯＳＦＥＴ１１，１２及びＮチャネルＭＯＳＦＥＴ１３，１４のオンオフを行い、モータの駆動を制御する。

（２）動作説明
次に、第１実施形態のモータ駆動回路の動作について説明する。まず、図２に示すように、ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオン、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオフの状態であるとする。このとき、図の破線で示すように、電源ライン２１からＰチャネルＭＯＳＦＥＴ１１、モータコイル１０、ＮチャネルＭＯＳＦＥＴ１４の向きに電流が流れ、モータがある方向に回転する。そして、適宜のタイミングでＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオフになったとする。このとき、モータコイル１０にはエネルギーが蓄積されており、電流を流し続けようとする。そのため、図３に示すように、ＮチャネルＭＯＳＦＥＴ１３の寄生ダイオード１３ｄ、モータコイル１０、ＰチャネルＭＯＳＦＥＴ１２の寄生ダイオード１２ｄを通って電流が流れることとなる。つまり、キックバックが発生することとなる。

キックバックにより生じた電流は、ダイオード２４があるため電源８０に回生することはできず、コンデンサ２６に流れ込むこととなる。これにより、電源ライン２１の電圧Ｖｍは上昇していくこととなる。また、ダイオード２４が無い場合であっても、電源ライン２１が長い場合等は、電源ライン２１の電圧Ｖｍが上昇することとなる。そして、電源ライン２１の電圧Ｖｍが上昇して、ＰチャネルＭＯＳＦＥＴ１１，１２のゲート・ソース間の電圧が閾値電圧を超えると、図４に示すように、ＰチャネルＭＯＳＦＥＴ１１，１２が自動的にオンの状態になる。そのため、モータコイル１０から出力される電流は、ＰチャネルＭＯＳＦＥＴ１２、ＰチャネルＭＯＳＦＥＴ１１を流れてモータコイル１０に戻る。つまり、モータコイル１０に蓄積されたエネルギーは、モータコイル１０、ＰチャネルＭＯＳＦＥＴ１２、及びＰチャネルＭＯＳＦＥＴ１１により構成される、Ｈブリッジ回路の電源側のループで消費されることとなる。そして、モータコイル１０に蓄積されたエネルギーが消費され、ＰチャネルＭＯＳＦＥＴ１１，１２のゲート・ソース間の電圧が閾値電圧より小さくなると、ＰチャネルＭＯＳＦＥＴ１１，１２は自動的にオフとなる。

その後、図５に示すように、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオン、ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオフになると、図の破線で示すように、電源ライン２１からＰチャネルＭＯＳＦＥＴ１２、モータコイル１０、ＮチャネルＭＯＳＦＥＴ１３の向きに電流が流れる。そして、適宜のタイミングでＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオフになったとする。このとき、モータコイル１０にはエネルギーが蓄積されており、電流を流し続けようとする。そのため、図６に示すように、ＮチャネルＭＯＳＦＥＴ１４の寄生ダイオード１４ｄ、モータコイル１０、ＰチャネルＭＯＳＦＥＴ１１の寄生ダイオード１１ｄを通って電流が流れることとなる。

この場合も、キックバックにより生じた電流は、ダイオード２４があるため電源８０に回生することができず、コンデンサ２６に流れ込み、電源ライン２１の電圧Ｖｍが上昇していく。そして、電源ライン２１の電圧Ｖｍが上昇して、ＰチャネルＭＯＳＦＥＴ１１，１２のゲート・ソース間の電圧が閾値電圧を越えると、図７に示すように、ＰチャネルＭＯＳＦＥＴ１１，１２が自動的にオンの状態になる。そのため、モータコイル１０から出力される電流は、ＰチャネルＭＯＳＦＥＴ１１、ＰチャネルＭＯＳＦＥＴ１２を流れてモータコイル１０に戻る。つまり、図４の場合と同様に、モータコイル１０に蓄積されたエネルギーは、Ｈブリッジ回路の電源側のループで消費されることとなる。そして、モータコイル１０に蓄積されたエネルギーが消費され、ＰチャネルＭＯＳＦＥＴ１１，１２のゲート・ソース間の電圧が閾値電圧より小さくなると、ＰチャネルＭＯＳＦＥＴ１１，１２は自動的にオフとなる。

したがって、図１に示すモータ駆動回路では、キックバックの発生による電源ライン２１の電圧Ｖｍの上昇は、ＰチャネルＭＯＳＦＥＴ１１，１２の閾値電圧と同レベルに抑えられる。そのため、電源ライン２１の電圧Ｖｍの上昇を抑制するために大きいサイズのツェナーダイオードを用いる必要がない。また、キックバックにより発生する電流は、モータコイル１０、ＰチャネルＭＯＳＦＥＴ１１、及びＰチャネルＭＯＳＦＥＴ１２により構成される、Ｈブリッジ回路の電源側のループを回ることとなるため、コンデンサ２６のサイズを例えば１μＦ〜１０μＦ程度に小さくすることもできる。つまり、キックバック発生時の電源ライン２１の電圧Ｖｍの上昇を抑えてＰチャネルＭＯＳＦＥＴ１１，１２の破壊を防止可能であり、低コストのモータ駆動回路を実現することができる。

なお、図４に示す状態の場合に、駆動回路６０の制御によりＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオンになったとしても、モータコイル１０から出力される電流は、ＰチャネルＭＯＳＦＥＴ１１からＮチャネルＭＯＳＦＥＴ１３に流れることはなく、モータコイル１０に戻ることとなる。これは、キックバック発生により電源ライン２１の電圧Ｖｍが上昇しており、ダイオード２４に順方向の電流を流すことができないためである。同様に、図７に示す状態の場合においても、仮に駆動回路６０の制御によりＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオンになったとしても、モータコイル１０から出力される電流は、ＰチャネルＭＯＳＦＥＴ１２からＮチャネルＭＯＳＦＥＴ１４に流れることはなく、モータコイル１０に戻ることとなる。

＝＝第２実施形態＝＝
次に、本発明の第２実施形態のモータ駆動回路の構成について説明する。図８は、本発明の第２実施形態であるモータ駆動回路の構成例を示す図である。図８に示すモータ駆動回路は、図１に示したモータ駆動回路の構成に加えて、ダイオード８５，８６を備えている。ダイオード８５（第１ダイオード）は、カソード側が電源ライン２２と接続され、アノード側がＰチャネルＭＯＳＦＥＴ１１のゲートと接続されている。また、ダイオード８６（第２ダイオード）は、カソード側が電源ライン２２と接続され、アノード側がＰチャネルＭＯＳＦＥＴ１２のゲートと接続されている。また、第１実施形態とは異なり、抵抗３３は、一端が電源ライン２１と接続され、他端がＰチャネルＭＯＳＦＥＴ１１のゲートと接続されている。そして、抵抗３４は、一端が電源ライン２１と接続され、他端がＰチャネルＭＯＳＦＥＴ１２のゲートと接続されている。

このような構成のモータ駆動回路では、キックバックの発生により電源ライン２１の電圧Ｖｍが上昇すると、ＰチャネルＭＯＳＦＥＴ１１，１２のソース電圧及びゲート電圧も上昇することとなる。しかし、ＰチャネルＭＯＳＦＥＴ１１のゲートは、ダイオード８５を介して電源ライン２２に接続されているため、ＰチャネルＭＯＳＦＥＴ１１のゲートの電圧は、電源ライン２２の電圧Ｖｃｃにダイオード８５の順方向電圧Ｖｆを加えた電圧Ｖｃｃ＋Ｖｆに抑えられることとなる。同様に、ＰチャネルＭＯＳＦＥＴ１２のゲートは、ダイオード８６を介して電源ライン２２に接続されているため、ＰチャネルＭＯＳＦＥＴ１２のゲート電圧は、電源ライン２２の電圧Ｖｃｃにダイオード８６の順方向電圧Ｖｆを加えた電圧Ｖｃｃ＋Ｖｆに抑えられることとなる。つまり、ダイオード８５，８６が本発明の電圧抑制回路に相当する。

そして、電源ライン２１の電圧Ｖｍが上昇し続けると、ＰチャネルＭＯＳＦＥＴ１１，１２のゲート・ソース間の電圧が閾値電圧を越え、ＰチャネルＭＯＳＦＥＴ１１，１２がオンの状態になる。したがって、キックバック発生時には、電源ライン２１の電圧Ｖｍが上昇するとＰチャネルＭＯＳＦＥＴ１１，１２がオンとなり、第１実施形態の場合と同様に、キックバックにより発生する電流はＨブリッジ回路の電源側のループを回ることとなる。これにより、キックバックの発生による電源ライン２１の電圧Ｖｍの上昇は、ＰチャネルＭＯＳＦＥＴ１１，１２の閾値電圧と同レベルに抑えられる。そのため、電源ライン２１の電圧Ｖｍの上昇を抑制するために大きいサイズのツェナーダイオードを用いる必要がない。また、キックバックにより発生する電流はＨブリッジ回路の電源側のループを回ることとなるため、コンデンサ２６のサイズを小さくすることもできる。つまり、キックバック発生時の電源ライン２１の電圧Ｖｍの上昇を抑えてＰチャネルＭＯＳＦＥＴ１１，１２の破壊を防止可能であり、低コストのモータ駆動回路を実現することができる。

＝＝第３実施形態＝＝
次に、本発明の第３実施形態のモータ駆動回路の構成について説明する。図９は、本発明の第３実施形態であるモータ駆動回路の構成例を示す図である。図９に示すモータ駆動回路は、図１に示した電流源３１，３２、ＮＰＮ型トランジスタ４１〜４８、及びＰＮＰ型トランジスタ５１，５２に代えて、ＰチャネルＭＯＳＦＥＴ９０〜９３及びＮチャネルＭＯＳＦＥＴ９５〜９８を備えている。また、第１実施形態とは異なり、抵抗３３は、一端が電源ライン２１と接続され、他端がＰチャネルＭＯＳＦＥＴ１１のゲートと接続されている。そして、抵抗３４は、一端が電源ライン２１と接続され、他端がＰチャネルＭＯＳＦＥＴ１２のゲートと接続されている。

ＰチャネルＭＯＳＦＥＴ９０（第１制御ＭＯＳＦＥＴ）、ＮチャネルＭＯＳＦＥＴ９５、及び抵抗３３は、ＰチャネルＭＯＳＦＥＴ１１のオンオフを制御する制御回路（第１制御回路）を構成している。ＰチャネルＭＯＳＦＥＴ９０は、ソース（入力電極）が電源ライン２２と接続され、ドレイン（出力電極）がＮチャネルＭＯＳＦＥＴ９５のドレインと接続されている。また、ＮチャネルＭＯＳＦＥＴ９５のソースは接地ライン２３と接続されている。そして、ＰチャネルＭＯＳＦＥＴ９０及びＮチャネルＭＯＳＦＥＴ９５のゲートには、駆動回路６０から出力される電圧Ｖｐ１が印加されている。そして、ＰチャネルＭＯＳＦＥＴ９０及びＮチャネルＭＯＳＦＥＴ９５の接続点と、ＰチャネルＭＯＳＦＥＴ１１のゲートとが接続されている。

ここで、電圧Ｖｐ１がＨレベルの場合、ＰチャネルＭＯＳＦＥＴ９０がオフ、ＮチャネルＭＯＳＦＥＴ９５がオンとなり、ＰチャネルＭＯＳＦＥＴ１１のゲート電圧は接地ライン２３の電圧まで引き下げられ、ＰチャネルＭＯＳＦＥＴ１１はオンとなる。一方、電圧Ｖｐ１がＬレベルの場合、ＰチャネルＭＯＳＦＥＴ９０がオン、ＮチャネルＭＯＳＦＥＴ９５がオフとなり、ＰチャネルＭＯＳＦＥＴ１１のゲート電圧は電源ライン２２の電圧Ｖｃｃまで引き上げられ、ＰチャネルＭＯＳＦＥＴ１１はオフとなる。

同様に、ＰチャネルＭＯＳＦＥＴ９２（第２制御ＭＯＳＦＥＴ）、ＮチャネルＭＯＳＦＥＴ９７、及び抵抗３４は、ＰチャネルＭＯＳＦＥＴ１２のオンオフを制御する制御回路（第２制御回路）を構成している。ＰチャネルＭＯＳＦＥＴ９２は、ソース（入力電極）が電源ライン２２と接続され、ドレイン（出力）がＮチャネルＭＯＳＦＥＴ９７のドレインと接続されている。また、ＮチャネルＭＯＳＦＥＴ９７のソースは接地ライン２３と接続されている。そして、ＰチャネルＭＯＳＦＥＴ９２及びＮチャネルＭＯＳＦＥＴ９７のゲートには、駆動回路６０から出力される電圧Ｖｐ２が印加されている。そして、ＰチャネルＭＯＳＦＥＴ９２及びＮチャネルＭＯＳＦＥＴ９７の接続点と、ＰチャネルＭＯＳＦＥＴ１２のゲートとが接続されている。

ここで、電圧Ｖｐ２がＨレベルの場合、ＰチャネルＭＯＳＦＥＴ９２がオフ、ＮチャネルＭＯＳＦＥＴ９７がオンとなり、ＰチャネルＭＯＳＦＥＴ１２のゲート電圧は接地ライン２３の電圧まで引き下げられ、ＰチャネルＭＯＳＦＥＴ１２はオンとなる。一方、電圧Ｖｐ２がＬレベルの場合、ＰチャネルＭＯＳＦＥＴ９２がオン、ＮチャネルＭＯＳＦＥＴ９７がオフとなり、ＰチャネルＭＯＳＦＥＴ１２のゲート電圧は電源ライン２２の電圧Ｖｃｃまで引き上げられ、ＰチャネルＭＯＳＦＥＴ１２はオフとなる。

また、ＰチャネルＭＯＳＦＥＴ９１及びＮチャネルＭＯＳＦＥＴ９６は、ＮチャネルＭＯＳＦＥＴ１３のオンオフを制御する制御回路（第３制御回路）を構成している。ＰチャネルＭＯＳＦＥＴ９１は、ソースが電源ライン２２と接続され、ドレインがＮチャネルＭＯＳＦＥＴ９６のドレインと接続されている。また、ＮチャネルＭＯＳＦＥＴ９６のソースは接地ライン２３と接続されている。そして、ＰチャネルＭＯＳＦＥＴ９１及びＮチャネルＭＯＳＦＥＴ９６のゲートには、駆動回路６０から出力される電圧Ｖｎ１が印加されている。そして、ＰチャネルＭＯＳＦＥＴ９１及びＮチャネルＭＯＳＦＥＴ９６の接続点と、ＮチャネルＭＯＳＦＥＴ１３のゲートとが接続されている。

ここで、電圧Ｖｎ１がＬレベルの場合、ＰチャネルＭＯＳＦＥＴ９１がオン、ＮチャネルＭＯＳＦＥＴ９６がオフとなり、ＮチャネルＭＯＳＦＥＴ１３のゲート電圧は電源ライン２２の電圧Ｖｃｃまで引き上げられ、ＮチャネルＭＯＳＦＥＴ１３はオンとなる。一方、電圧Ｖｎ１がＨレベルの場合、ＰチャネルＭＯＳＦＥＴ９１がオフ、ＮチャネルＭＯＳＦＥＴ９６がオンとなり、ＮチャネルＭＯＳＦＥＴ１３のゲート電圧は接地ライン２３の電圧まで引き下げられ、ＮチャネルＭＯＳＦＥＴ１３はオフとなる。

同様に、ＰチャネルＭＯＳＦＥＴ９３及びＮチャネルＭＯＳＦＥＴ９８は、ＮチャネルＭＯＳＦＥＴ１４のオンオフを制御する制御回路（第４制御回路）を構成している。ＰチャネルＭＯＳＦＥＴ９３は、ソースが電源ライン２２と接続され、ドレインがＮチャネルＭＯＳＦＥＴ９８のドレインと接続されている。また、ＮチャネルＭＯＳＦＥＴ９８のソースは接地ライン２３と接続されている。そして、ＰチャネルＭＯＳＦＥＴ９３及びＮチャネルＭＯＳＦＥＴ９８のゲートには、駆動回路６０から出力される電圧Ｖｎ２が印加されている。そして、ＰチャネルＭＯＳＦＥＴ９３及びＮチャネルＭＯＳＦＥＴ９８の接続点と、ＮチャネルＭＯＳＦＥＴ１４のゲートとが接続されている。

ここで、電圧Ｖｎ２がＬレベルの場合、ＰチャネルＭＯＳＦＥＴ９３がオン、ＮチャネルＭＯＳＦＥＴ９８がオフとなり、ＮチャネルＭＯＳＦＥＴ１４のゲート電圧は電源ライン２２の電圧Ｖｃｃまで引き上げられ、ＮチャネルＭＯＳＦＥＴ１４はオンとなる。一方、電圧Ｖｎ２がＨレベルの場合、ＰチャネルＭＯＳＦＥＴ９３がオフ、ＮチャネルＭＯＳＦＥＴ９８がオンとなり、ＮチャネルＭＯＳＦＥＴ１４のゲート電圧は接地ライン２３の電圧まで引き下げられ、ＮチャネルＭＯＳＦＥＴ１４はオフとなる。

このような構成のモータ駆動回路では、キックバックの発生により電源ライン２１の電圧Ｖｍが上昇すると、ＰチャネルＭＯＳＦＥＴ１１，１２のソース電圧及びゲート電圧も上昇することとなる。しかし、ＰチャネルＭＯＳＦＥＴ１１のゲートは、ＰチャネルＭＯＳＦＥＴ９０のドレインと接続されているため、ＰチャネルＭＯＳＦＥＴ１１のゲート電圧は、電源ライン２２の電圧ＶｃｃにＰチャネルＭＯＳＦＥＴ９０の寄生ダイオード９０ｄ（第１ダイオード）の順方向電圧Ｖｆを加えた電圧Ｖｃｃ＋Ｖｆに抑えられることとなる。同様に、ＰチャネルＭＯＳＦＥＴ１２のゲートは、ＰチャネルＭＯＳＦＥＴ９２のドレインと接続されているため、ＰチャネルＭＯＳＦＥＴ１２のゲート電圧は、電源ライン２２の電圧ＶｃｃにＰチャネルＭＯＳＦＥＴ９２の寄生ダイオード９２ｄ（第２ダイオード）の順方向電圧Ｖｆを加えた電圧Ｖｃｃ＋Ｖｆに抑えられることとなる。

そして、電源ライン２１の電圧Ｖｍが上昇し続けると、ＰチャネルＭＯＳＦＥＴ１１，１２のゲート・ソース間の電圧が閾値電圧を越え、ＰチャネルＭＯＳＦＥＴ１１，１２がオンの状態になる。したがって、キックバック発生時には、電源ライン２１の電圧Ｖｍが上昇するとＰチャネルＭＯＳＦＥＴ１１，１２がオンとなり、第１実施形態の場合と同様に、キックバックにより発生する電流はＨブリッジ回路の電源側のループを回ることとなる。

これにより、キックバックの発生による電源ライン２１の電圧Ｖｍの上昇は、ＰチャネルＭＯＳＦＥＴ１１，１２の閾値電圧と同レベルに抑えられる。そのため、電源ライン２１の電圧Ｖｍの上昇を抑制するために大きいサイズのツェナーダイオードを用いる必要がない。また、キックバックにより発生する電流はＨブリッジ回路の電源側のループを回ることとなるため、コンデンサ２６のサイズを小さくすることもできる。つまり、キックバック発生時の電源ライン２１の電圧Ｖｍの上昇を抑えてＰチャネルＭＯＳＦＥＴ１１，１２の破壊を防止可能であり、低コストのモータ駆動回路を実現することができる。

また、ＰチャネルＭＯＳＦＥＴ１１，１２のオンオフを制御するＰチャネルＭＯＳＦＥＴ９０，９２の寄生ダイオード９０ｄ，９２ｄを用いてＰチャネルＭＯＳＦＥＴ１１，１２のゲート電圧の上昇を抑制しているため、第２実施形態に示したＰチャネルＭＯＳＦＥＴ１１，１２のゲート電圧を抑制するための専用のダイオード８５，８６が不要であり、部品点数を削減することができる。

以上、本発明の第１〜第３実施形態について説明した。前述したように、キックバック発生時に電源ライン２１の電圧Ｖｍが上昇しても、ＰチャネルＭＯＳＦＥＴ１１，１２のゲート電圧は電源ライン２２の電圧Ｖｃｃに応じた電圧に抑制されるため、ＰチャネルＭＯＳＦＥＴ１１，１２が自動的にオンとなり、キックバックにより発生する電流はＨブリッジ回路の電源側のループを回ることとなる。これにより、電源ライン２１の電圧Ｖｍの上昇は、ＰチャネルＭＯＳＦＥＴ１１，１２の閾値電圧と同レベルに抑えられる。したがって、電源ライン２１の電圧Ｖｍの上昇を抑制するために大きいサイズのツェナーダイオードを用いる必要がなく、コンデンサ２６のサイズも例えば１μＦ〜１０μＦ程度に小さくすることができる。つまり、キックバック発生時の電源ライン２１の電圧Ｖｍの上昇を抑えてＰチャネルＭＯＳＦＥＴ１１，１２の破壊を防止可能であり、低コストのモータ駆動回路を実現することができる。

そして、第１実施形態に示したように、抵抗３３，３４の一端を電源ライン２２と接続することにより、ＰチャネルＭＯＳＦＥＴ１１，１２のゲート電圧の上昇を電源ライン２２の電圧Ｖｃｃまでに抑制することができる。この抵抗３３，３４はＰチャネルＭＯＳＦＥＴ１１，１２のオンオフを制御する際にも用いられる回路であるため、部品点数を増やすことなく、キックバック発生時の電源ライン２１の電圧Ｖｍの上昇を抑えてＰチャネルＭＯＳＦＥＴ１１，１２の破壊を防止可能なモータ駆動回路を実現することができる。

また、第２実施形態に示したように、ダイオード８５，８６を用いてＰチャネルＭＯＳＦＥＴ１１，１２のゲート電圧の上昇を電源ライン２２の電圧Ｖｃｃに応じた電圧に抑制することができる。

さらに、第３実施形態に示したように、ＰチャネルＭＯＳＦＥＴ９０，９２の寄生ダイオード９０ｄ，９２ｄにより、第２実施形態のダイオード８５，８６を代替することができる。つまり、ＰチャネルＭＯＳＦＥＴ９０，９２はＰチャネルＭＯＳＦＥＴ１１，１２のオンオフを制御する際にも用いられる回路であるため、部品点数を増やすことなく、キックバック発生時の電源ライン２１の電圧Ｖｍの上昇を抑えてＰチャネルＭＯＳＦＥＴ１１，１２の破壊を防止可能なモータ駆動回路を実現することができる。

また、電源８０がコネクタ７０に逆向きに接続された場合等に電源ライン２１から電源８０に電流が逆流することを防ぐダイオード２４が設けられている場合は、キックバック発生時の電源ライン２１の電圧Ｖｍの上昇が顕著となる。そのため、本実施形態に示した構成とすることにより電源ライン２１の電圧Ｖｍの上昇を抑えることが特に有効となる。

なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

例えば、本実施形態においてはＨブリッジ回路を用いて単相ファンモータのモータコイルに流れる電流を制御することとしたが、適用されるモータはファンモータに限られず、また、単相にも限られない。

また、本実施形態においてはＨブリッジ回路におけるソーストランジスタをＰチャネルＭＯＳＦＥＴとしたが、ソーストランジスタをＰＮＰ型トランジスタとすることも可能である。つまり、Ｈブリッジ回路におけるソーストランジスタは、電源ライン２１側の電極及び制御電極の電圧差に応じてオンオフするトランジスタであれば良い。なお、ソーストランジスタをＰＮＰ型トランジスタとする場合、回生用のダイオード（第１及び第２回生ダイオード）をＰＮＰ型トランジスタと並列に設ければ良い。

また、本実施形態においてはＨブリッジ回路におけるシンクトランジスタをＮチャネルＭＯＳＦＥＴとしたが、これに限られるものではなく、ＰチャネルＭＯＳＦＥＴとすることもできるし、バイポーラトランジスタとすることもできる。例えば、シンクトランジスタをＮＰＮ型トランジスタとすることも可能である。なお、シンクトランジスタをバイポーラトランジスタとする場合、回生用のダイオード（第３及び第４回生ダイオード）をバイポーラトランジスタと並列に設ければ良い。

また、本実施形態においては、電源ライン２１（第１電源ライン）及び第２電源ライン２２（第２電源ライン）は同一の電源８０から分岐されたものであることとしたが、これに限られるものではなく、電源ライン２１と電源ライン２２とが別の電源に接続されることとしてもよい。電源ライン２１と電源ライン２２とが別の電源に接続される場合、電源ライン２２の電圧は、例えば図２に示したようにＰチャネルＭＯＳＦＥＴ１１（第１ソーストランジスタ）からＮチャネルＭＯＳＦＥＴ１４（第２シンクトランジスタ）に電流が流れている場合にＰチャネルＭＯＳＦＥＴ１２（第２ソーストランジスタ）がオフとなる電圧であれば良い。例えば、電圧ＶＡを発生する２つの電源の一方に電源ライン２１が接続され、他方に電源ライン２２が接続されることとすることができる。

本発明の第１実施形態であるモータ駆動回路の構成例を示す図である。ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオン、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオフの状態の電流の経路を示す図である。ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオフとなり、キックバックが発生した状態を示す図である。電源ライン２１の電圧Ｖｍの上昇によりＰチャネルＭＯＳＦＥＴ１１，１２がオンとなった状態を示す図である。ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオン、ＰチャネルＭＯＳＦＥＴ１１及びＮチャネルＭＯＳＦＥＴ１４がオフの状態の電流の経路を示す図である。ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３がオフとなり、キックバックが発生した状態を示す図である。電源ライン２１の電圧Ｖｍの上昇によりＰチャネルＭＯＳＦＥＴ１１，１２がオンとなった状態を示す図である。本発明の第２実施形態であるモータ駆動回路の構成例を示す図である。本発明の第３実施形態であるモータ駆動回路の構成例を示す図である。ツェナーダイオードを用いて電圧上昇を抑制するモータ駆動回路の構成例を示す図である。ＰチャネルＭＯＳＦＥＴ１０１及びＮチャネルＭＯＳＦＥＴ１０４がオン、ＰチャネルＭＯＳＦＥＴ１０２及びＮチャネルＭＯＳＦＥＴ１０３がオフの状態の電流の経路を示す図である。ＰチャネルＭＯＳＦＥＴ１０１及びＮチャネルＭＯＳＦＥＴ１０４がオフとなり、キックバックが発生した状態を示す図である。

符号の説明

１０モータコイル１１，１２ＰチャネルＭＯＳＦＥＴ
１３，１４ＮチャネルＭＯＳＦＥＴ２１，２２電源ライン
２３接地ライン２４，２５ダイオード
２６，２７コンデンサ３１，３２電流源
３３，３４抵抗４１〜４８ＮＰＮ型ダイオード
５１，５２ＰＮＰ型ダイオード６０駆動回路
７０コネクタ８０電源
８５，８６ダイオード９０〜９３ＰチャネルＭＯＳＦＥＴ
９５〜９８ＮチャネルＭＯＳＦＥＴ

Claims

第１電源ラインと、
第２電源ラインと、
直列接続される第１ソーストランジスタ及び第１シンクトランジスタと、直列接続される第２ソーストランジスタ及び第２シンクトランジスタと、前記第１ソーストランジスタ及び前記第１シンクトランジスタとの接続点に接続されるモータコイルと、前記第１及び第２ソーストランジスタ及び前記第１及び第２シンクトランジスタの夫々に設けられる第１〜第４回生ダイオードとを有し、前記第１電源ラインと接地との間に接続され、前記第１ソーストランジスタ及び前記第２シンクトランジスタと、前記第２ソーストランジスタ及び前記第１シンクトランジスタとが相補的にスイッチングするＨブリッジ回路と、
前記第２電源ラインと前記第１及び第２ソーストランジスタの制御電極との間に接続され、前記第１及び第２ソーストランジスタの制御電極の電圧の上昇を、前記第２電源ラインの電圧に応じた電圧に抑制する電圧抑制回路と、
を備え、
前記第１及び第２ソーストランジスタは、前記第１電源ライン側の電極及び制御電極の電圧差に応じてオンオフするトランジスタであり、
前記第２電源ラインの電圧は、前記第１ソーストランジスタから前記第２シンクトランジスタに電流が流れている場合は、前記第２ソーストランジスタがオフとなる電圧であること、
を特徴とするモータ駆動回路。
請求項１に記載のモータ駆動回路であって、
前記電圧抑制回路は、
一端が前記第２電源ラインと接続され、他端が前記第１ソーストランジスタの制御電極と接続される第１抵抗と、
一端が前記第２電源ラインと接続され、他端が前記第２ソーストランジスタの制御電極と接続される第２抵抗と、
により構成されることを特徴とするモータ駆動回路。
請求項１に記載のモータ駆動回路であって、
一端が前記第１電源ラインと接続され、他端が前記第１ソーストランジスタの制御電極と接続される第１抵抗と、
一端が前記第１電源ラインと接続され、他端が前記第２ソーストランジスタの制御電極と接続される第２抵抗と、
を備え、
前記電圧抑制回路は、
カソード側が前記第２電源ラインと接続され、アノード側が前記第１ソーストランジスタの制御電極と接続される第１ダイオードと、
カソード側が前記第２電源ラインと接続され、アノード側が前記第２ソーストランジスタの制御電極と接続される第２ダイオードと、
により構成されることを特徴とするモータ駆動回路。
請求項３に記載のモータ駆動回路であって、
入力電極が前記第２電源ラインと接続され、出力電極が前記第１ソーストランジスタの制御電極と接続され、オンになると前記第２電源ラインの電圧を前記第１ソーストランジスタの制御電極に印加し、前記第１ソーストランジスタをオフにする第１制御ＭＯＳＦＥＴと、
入力電極が前記第２電源ラインと接続され、出力電極が前記第２ソーストランジスタの制御電極と接続され、オンになると前記第２電源ラインの電圧を前記第２ソーストランジスタの制御電極に印加し、前記第２ソーストランジスタをオフにする第２制御ＭＯＳＦＥＴと、
を備え、
前記第１ダイオードは、前記第１制御ＭＯＳＦＥＴの寄生ダイオードであり、
前記第２ダイオードは、前記第２制御ＭＯＳＦＥＴの寄生ダイオードであること、
を特徴とするモータ駆動回路。
請求項１〜４の何れか一項に記載のモータ駆動回路であって、
前記第１電源ラインには、電流が前記電源に逆流することを防ぐダイオードが設けられていること、
を特徴とするモータ駆動回路。