JP5182791B2 - ループ技術を利用してモータの逆誘導起電力を制御する機構 - Google Patents
ループ技術を利用してモータの逆誘導起電力を制御する機構 Download PDFInfo
- Publication number
- JP5182791B2 JP5182791B2 JP2007223500A JP2007223500A JP5182791B2 JP 5182791 B2 JP5182791 B2 JP 5182791B2 JP 2007223500 A JP2007223500 A JP 2007223500A JP 2007223500 A JP2007223500 A JP 2007223500A JP 5182791 B2 JP5182791 B2 JP 5182791B2
- Authority
- JP
- Japan
- Prior art keywords
- pmosfet
- electromotive force
- induced electromotive
- motor
- reverse induced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005516 engineering process Methods 0.000 title description 7
- 230000001629 suppression Effects 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 17
- 230000000694 effects Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000010521 absorption reaction Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 5
- WABPQHHGFIMREM-AHCXROLUSA-N lead-203 Chemical compound [203Pb] WABPQHHGFIMREM-AHCXROLUSA-N 0.000 description 5
- WABPQHHGFIMREM-OIOBTWANSA-N lead-204 Chemical compound [204Pb] WABPQHHGFIMREM-OIOBTWANSA-N 0.000 description 5
- WABPQHHGFIMREM-VENIDDJXSA-N lead-201 Chemical compound [201Pb] WABPQHHGFIMREM-VENIDDJXSA-N 0.000 description 4
- WABPQHHGFIMREM-FTXFMUIASA-N lead-202 Chemical compound [202Pb] WABPQHHGFIMREM-FTXFMUIASA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WABPQHHGFIMREM-BJUDXGSMSA-N lead-206 Chemical compound [206Pb] WABPQHHGFIMREM-BJUDXGSMSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明はループ技術を利用してモータの逆誘導起電力を制御する機構に関し、主にモータ駆動時にコイルに蓄積されたエネルギーが逆方向に放出されて発生する逆誘導起電力を抑制する構造に関する。
従来技術によるブラシレスファンの回路アーキテクチャはブリッジ駆動回路を利用したものであり、四つのＦＥＴ（Field Effect Transistor）が設けられ、四つのＦＥＴ中、二つのＰＭＯＳＦＥＴ（P channel MOSFET）および二つのＮＭＯＳＦＥＴ（N channel MOSFET）によってモータ駆動が行われる。モータ駆動時発生する逆誘導起電力サージは入力電源の２〜３倍であり、従来技術による方法では大型のコンデンサ、ツェナーダイオードまたはＴＶＳによってサージを吸収し、その吸収ユニットの素子では大量のエネルギーが消耗されるので素子が過熱および損壊し、ファンが運転しなくなる可能性がある。
図１、２は従来技術による回路を示すブロック図および回路図であり、制御ユニット１０、ブリッジ駆動回路１１、モータコイル１３および吸収ユニット１２を備える。
ブラシレスファンの回路アーキテクチャはブリッジ駆動回路（二つのＰＭＯＳＦＥＴおよび二つのＮＭＯＳＦＥＴを含む）によってモータ駆動が行われ、モータ駆動時、第２のＰＭＯＳＦＥＴ１１２および第３のＮＭＯＳＦＥＴ１１３は導通され（導通電流方向１５は図２を参照）、モータコイルに電流が満たされ、電源供給が停止された後、モータコイルが溜まったエネルギーを逆方向に放出するとき発生する逆誘導起電力（逆誘導起電力方向１４０は図２を参照）は吸収ユニット１２に送られ、大型コンデンサ１２２、ツェナーダイオード１２１またはＴＶＳ（図示せず）によって吸収される。
サージは入力電源の２〜３倍（図３を参照）であり、このとき、この逆誘導起電力サージを除去して回路が損壊するのを防止するために、従来技術における方法は大型コンデンサ、ツェナーダイオードまたはＴＶＳによってサージを吸収するものであるが、サージを吸収する素子では大量のエネルギーが消耗されるので素子が過熱および損壊し、ファンが運転しなくなる可能性がある。
従来技術には下記の欠点が存在する。
１．ＴＶＳはコストが高いので生産コストが増加する。
２．大型のコンデンサは容易に発熱し、寿命が短いので安定性に優れない。
３．ツェナーダイオードは騒音が発生しやすい。
２．大型のコンデンサは容易に発熱し、寿命が短いので安定性に優れない。
３．ツェナーダイオードは騒音が発生しやすい。
上述のように、従来技術の問題を解決する必要がある。
特公昭６４−８５５７号公報
本発明の第１の目的は、モータコイルに逆方向の逆誘導起電力が発生したときレベル抑制機構ユニットが即座に起動し、第１のＰＭＯＳＦＥＴを導通させ、第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとの間に回路を形成し、逆誘導起電力によって発生する電流をこの回路のループによって消耗させ、ループ技術を利用してモータの逆誘導起電力を抑制することにある。
本発明の第２の目的は、ブリッジ駆動回路にすでにある素子を利用してサージ吸収を達成し、従来技術による吸収ユニット（大型コンデンサ、ツェナーダイオードまたはＴＶＳ）を設置することなくサージ吸収を行うのでコストを低下できるループ技術を利用してモータの逆誘導起電力を制御する機構を提供することにある。
本発明の第３の目的は、ブリッジ駆動回路にすでにある素子を利用してサージ吸収を達成し、大型コンデンサなどの発熱素子を設置する必要がないので、回路の安定性を高めることができるループ技術を利用してモータの逆誘導起電力を制御する機構を提供することにある。
本発明の第４の目的は、ブリッジ駆動回路にすでにある素子を利用してサージ吸収を達成し、ツェナーダイオードを設置する必要がないので、騒音を減少させることができるループ技術を利用してモータの逆誘導起電力を制御する機構を提供することにある。
本発明の第２の目的は、ブリッジ駆動回路にすでにある素子を利用してサージ吸収を達成し、従来技術による吸収ユニット（大型コンデンサ、ツェナーダイオードまたはＴＶＳ）を設置することなくサージ吸収を行うのでコストを低下できるループ技術を利用してモータの逆誘導起電力を制御する機構を提供することにある。
本発明の第３の目的は、ブリッジ駆動回路にすでにある素子を利用してサージ吸収を達成し、大型コンデンサなどの発熱素子を設置する必要がないので、回路の安定性を高めることができるループ技術を利用してモータの逆誘導起電力を制御する機構を提供することにある。
本発明の第４の目的は、ブリッジ駆動回路にすでにある素子を利用してサージ吸収を達成し、ツェナーダイオードを設置する必要がないので、騒音を減少させることができるループ技術を利用してモータの逆誘導起電力を制御する機構を提供することにある。
上述の目的を解決するために、請求項１の発明は、
少なくとも四つの制御リードを備える制御ユニットを備え、
第１のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第１のＰＭＯＳＦＥＴを制御し、
第２のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第２のＰＭＯＳＦＥＴを制御し、
第３のリードはブリッジ駆動回路中の第３のＮＭＯＳＦＥＴと電気的に接続されて制御し、
第４のリードはブリッジ駆動回路中の第４のＮＭＯＳＦＥＴと電気的に接続されて制御し、
前記ブリッジ駆動回路はモータコイルと電気的に接続され、モータ端の切換を制御し、
モータの切換が行われるとき、前記制御ユニットが前記ブリッジ駆動回路中の前記第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとを制御して導通させ、前記モータコイルには充、放電後、逆誘導起電力が発生し、
前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとを導通させ、第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の時計回りのループで消耗され、
前記制御ユニットが第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとを制御して導通させた後、モータコイルには逆誘導起電力が発生し、前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとを導通させ、第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の逆時計回りのループで消耗され、
前記レベル抑制機構ユニットは、第１のダイオード、第１の抵抗および第２の抵抗から構成され、逆誘導起電力が逆方向から来たとき、第１のＰＭＯＳＦＥＴのゲート極とソース極との間の電圧をＰＭＯＳＦＥＴの導通電圧より大きくなるように制御し、第１のＰＭＯＳＦＥＴを導通させ、
上記動作が何度も繰り返され、モータの逆誘導起電力の抑制が達成されることを特徴とするループ技術を利用してモータの逆誘導起電力を制御する機構である。
少なくとも四つの制御リードを備える制御ユニットを備え、
第１のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第１のＰＭＯＳＦＥＴを制御し、
第２のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第２のＰＭＯＳＦＥＴを制御し、
第３のリードはブリッジ駆動回路中の第３のＮＭＯＳＦＥＴと電気的に接続されて制御し、
第４のリードはブリッジ駆動回路中の第４のＮＭＯＳＦＥＴと電気的に接続されて制御し、
前記ブリッジ駆動回路はモータコイルと電気的に接続され、モータ端の切換を制御し、
モータの切換が行われるとき、前記制御ユニットが前記ブリッジ駆動回路中の前記第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとを制御して導通させ、前記モータコイルには充、放電後、逆誘導起電力が発生し、
前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとを導通させ、第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の時計回りのループで消耗され、
前記制御ユニットが第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとを制御して導通させた後、モータコイルには逆誘導起電力が発生し、前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとを導通させ、第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の逆時計回りのループで消耗され、
前記レベル抑制機構ユニットは、第１のダイオード、第１の抵抗および第２の抵抗から構成され、逆誘導起電力が逆方向から来たとき、第１のＰＭＯＳＦＥＴのゲート極とソース極との間の電圧をＰＭＯＳＦＥＴの導通電圧より大きくなるように制御し、第１のＰＭＯＳＦＥＴを導通させ、
上記動作が何度も繰り返され、モータの逆誘導起電力の抑制が達成されることを特徴とするループ技術を利用してモータの逆誘導起電力を制御する機構である。
請求項２の発明は、
少なくとも四つの制御リードを備える制御ユニットを備え、
第１のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第１のＰＭＯＳＦＥＴを制御し、
第２のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第２のＰＭＯＳＦＥＴを制御し、
第３のリードはブリッジ駆動回路中の第３のＮＭＯＳＦＥＴと電気的に接続されて制御し、
第４のリードはブリッジ駆動回路中の第４のＮＭＯＳＦＥＴと電気的に接続されて制御し、
前記ブリッジ駆動回路はモータコイルと電気的に接続され、モータ端の切換を制御し、
モータの切換が行われるとき、前記制御ユニットが前記ブリッジ駆動回路中の前記第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとを制御して導通させ、前記モータコイルには充、放電後、逆誘導起電力が発生し、
前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとを導通させ、第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の時計回りのループで消耗され、
前記制御ユニットが第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとを制御して導通させた後、モータコイルには逆誘導起電力が発生し、前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとを導通させ、第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の逆時計回りのループで消耗され、
前記レベル抑制機構ユニットは、第２のダイオード、第３の抵抗および第４の抵抗から構成され、逆誘導起電力が逆方向から来たとき、第２のＰＭＯＳＦＥＴのゲート極とソース極との間の電圧をＰＭＯＳＦＥＴの導通電圧より大きくなるように制御し、第２のＰＭＯＳＦＥＴを導通させ、
上記動作が何度も繰り返され、モータの逆誘導起電力の抑制が達成されることを特徴とするループ技術を利用してモータの逆誘導起電力を制御する機構である。
少なくとも四つの制御リードを備える制御ユニットを備え、
第１のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第１のＰＭＯＳＦＥＴを制御し、
第２のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第２のＰＭＯＳＦＥＴを制御し、
第３のリードはブリッジ駆動回路中の第３のＮＭＯＳＦＥＴと電気的に接続されて制御し、
第４のリードはブリッジ駆動回路中の第４のＮＭＯＳＦＥＴと電気的に接続されて制御し、
前記ブリッジ駆動回路はモータコイルと電気的に接続され、モータ端の切換を制御し、
モータの切換が行われるとき、前記制御ユニットが前記ブリッジ駆動回路中の前記第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとを制御して導通させ、前記モータコイルには充、放電後、逆誘導起電力が発生し、
前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとを導通させ、第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の時計回りのループで消耗され、
前記制御ユニットが第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとを制御して導通させた後、モータコイルには逆誘導起電力が発生し、前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとを導通させ、第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の逆時計回りのループで消耗され、
前記レベル抑制機構ユニットは、第２のダイオード、第３の抵抗および第４の抵抗から構成され、逆誘導起電力が逆方向から来たとき、第２のＰＭＯＳＦＥＴのゲート極とソース極との間の電圧をＰＭＯＳＦＥＴの導通電圧より大きくなるように制御し、第２のＰＭＯＳＦＥＴを導通させ、
上記動作が何度も繰り返され、モータの逆誘導起電力の抑制が達成されることを特徴とするループ技術を利用してモータの逆誘導起電力を制御する機構である。
請求項３の発明は、前記レベル抑制機構ユニット中の第１のダイオードおよび第２のダイオードは、ＩＣ内に制御ユニットと共に整合されることを特徴とする請求項１又は請求項２記載のループ技術を利用してモータの逆誘導起電力を制御する機構である。
請求項４の発明は、前記レベル抑制機構ユニット中の第１のダイオードおよび第２のダイオードは、独立した回路構造であり、前記ＩＣと分離されることを特徴とする請求項１又は請求項２記載のループ技術を利用してモータの逆誘導起電力を制御する機構である。
請求項５の発明は、前記レベル抑制機構ユニット中の第１の抵抗および第２の抵抗は、抵抗値を変更することによって異なる比率の分圧効果を達成し、異なるＰＭＯＳＦＥＴの導通電圧設定およびゲート極レベルの抑制の変更を達成することを特徴とする請求項１記載のループ技術を利用してモータの逆誘導起電力を制御する機構である。
請求項６の発明は、前記レベル抑制機構ユニット中の第３の抵抗および第４の抵抗は、抵抗値を変更することによって異なる比率の分圧効果を達成し、異なるＰＭＯＳＦＥＴの導通電圧設定およびゲート極レベルの抑制の変更を達成することを特徴とする請求項２記載のループ技術を利用してモータの逆誘導起電力を制御する機構である。
請求項７の発明は、前記制御ユニットは、ＩＣであることを特徴とする請求項１又は請求項２のループ技術を利用してモータの逆誘導起電力を制御する機構である。
本発明によれば、ループ技術を利用してモータの逆誘導起電力を抑制する構造であって、制御ユニット、レベル抑制機構ユニット、ブリッジ駆動回路およびモータコイルを備え、モータ端の切換時、モータコイルユニットには充電・放電によって入力電圧より２〜３倍大きい逆誘導起電力が発生するが、前述の抑制レベル機構ユニットを利用してブリッジ駆動回路中の二つのＰＭＯＳＦＥＴ間にループを形成することによって逆誘導起電力による電流は消耗され、モータ逆誘導起電力の抑制が達成し、レベル抑制機構ユニットはすでにある素子を直接利用してＰＭＯＳＦＥＴのゲート極のレベル設定を制御し、ＰＭＯＳＦＥＴの導通条件を構成するので、従来技術のようにコストの高いＴＶＳを設置してサージを吸収する必要がなく、生産コストを低下できる。また、従来技術のように容易に発熱し、寿命の短い大型コンデンサを設置する必要がないので、回路の安定性を高めることができる。また、従来技術のように騒音が発生するツェナーダイオードを設置する必要がないので、騒音を減少させることができる。
本発明の目的、特徴および効果を示す実施例を図に沿って詳細に説明する。
本発明の実施例は、図５、６、７、８に示すように、使用の違いに応じて異なる回路を組み合わせる必要があり、実際の利用においては、低入力電圧時の応用回路（図５、６）と高入力電圧時の応用回路（図７、８）とに分けられる。
図４，５は本発明の実施例のブロック図および回路図を示し、本発明のループ技術を利用してモータの逆誘導起電力を制御する機構の低電圧時の応用回路を示し、低電圧入力で電流過大による損壊の心配がないので、レベル抑制機構ユニット２１の第１のダイオード２１１および第２のダイオード２１２はＩＣ内に設置される。
主に、制御ユニット２０、レベル抑制機構ユニット２１、ブリッジ駆動回路２２、モータコイル２３を備える。前述の制御ユニット２０はＩＣであり、少なくとも四つのリードがブリッジ駆動回路２２中の四つのＦＥＴをそれぞれ制御し、ブリッジ駆動回路２２中の四つのＦＥＴによってモータコイル２３の切換が制御される。
前述の制御ユニット２０は少なくとも四つの制御リードを備え、ブリッジ駆動回路２２を制御し、第１のリード２０１は第１の制御アセンブリ（第１の抵抗２１４、第２の抵抗２１５および第１のコンデンサ２０６）を通じてブリッジ駆動回路２２中の第１のＰＭＯＳＦＥＴ２２１を制御する。第２のリード２０２は第２の制御アセンブリ（第３の抵抗２１６、第４の抵抗２１７および第２のコンデンサ２０７）を通じてブリッジ駆動回路２２中の第２のＰＭＯＳＦＥＴ２２２を制御する。第３のリード２０３および第４のリード２０４はブリッジ駆動回路２２中の第３のＮＭＯＳＦＥＴ２２３および第４のＮＭＯＳＦＥＴ２２４をそれぞれ制御する。
動作原理は、モータが起動されるとき、制御ユニット２０中の第２のリード２０２および第３のリード２０３がブリッジ駆動回路２２中の第２のＰＭＯＳＦＥＴ２２２と第３のＮＭＯＳＦＥＴ２２３とを制御して導通させ（導通電流方向２５は図５を参照）、このときモータコイル２３には充電・放電によって入力電圧の２〜３倍の逆誘導起電力が発生し、この逆誘導起電力は第１のＰＭＯＳＦＥＴ２２１中のダイオードからノードＶａ２１８を通ってノードＶｂ２１９に伝わる（逆誘導起電力電流の第１の方向２４０は図５を参照）。このとき、逆誘導起電力電圧（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）より大きく、レベル抑制機構ユニット２１（第１のダイオード２１１、第１の抵抗２１４および第２の抵抗２１５から構成され、構成素子は主にＰＭＯＳＦＥＴゲート極の電圧を制御し、同様の機能を有する等価回路は全て本発明の範囲に含まれ、これに限らない）が第１のＰＭＯＳＦＥＴ２２１のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ１／（Ｒ１＋Ｒ２）] ＞ Ｖｇｓ（ｏｎ））、第１のＰＭＯＳＦＥＴ２２１が導通する条件を構成する。
同時に逆誘導起電力が第１のＰＭＯＳＦＥＴ２２１中のダイオードからノードＶｃ２１１０を通ってノードＶｄ２１１１に伝わったとき、逆誘導起電力（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）よりも大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第３の抵抗２１６および第４の抵抗２１７）が第２のＰＭＯＳＦＥＴ２２２のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ３／（Ｒ３＋Ｒ４）] ＞ Ｖｇｓ（ｏｎ））、第２のＰＭＯＳＦＥＴ２２２が導通する条件を構成する。
同時に逆誘導起電力が第１のＰＭＯＳＦＥＴ２２１中のダイオードからノードＶｃ２１１０を通ってノードＶｄ２１１１に伝わったとき、逆誘導起電力（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）よりも大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第３の抵抗２１６および第４の抵抗２１７）が第２のＰＭＯＳＦＥＴ２２２のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ３／（Ｒ３＋Ｒ４）] ＞ Ｖｇｓ（ｏｎ））、第２のＰＭＯＳＦＥＴ２２２が導通する条件を構成する。
第１のＰＭＯＳＦＥＴ２２１が導通後、第２のＰＭＯＳＦＥＴ２２２との間に回路を形成し、逆誘導起電力電流の方向を第２の方向にし（図５を参照）、次のモータの切換によって第１のＰＭＯＳＦＥＴ２２１と第４のＮＭＯＳＦＥＴ２２４とが導通される（導通電流方向２５は図６に示す）まで逆誘導起電力２４１は回路中の時計回りのループで消耗され、回路中のループでの消耗で残った逆誘導起電力２４１（図９を参照）はアースに伝えられる。
図６に示すように、前述のモータの切換は、制御ユニット２０中の第１のリード２０１および第４のリード２０４がブリッジ駆動回路２２中の第１のＰＭＯＳＦＥＴ２２１と第４のＮＭＯＳＦＥＴ２２４とを制御して導通させることによって行われ（導通電流方向２５は図６を参照）、このときモータコイル２３には充電・放電によって入力電圧の２〜３倍の逆誘導起電力が発生し、この逆誘導起電力は第２のＰＭＯＳＦＥＴ２２２中のダイオードからノードＶｃ２１１０を通ってノードＶｄ２１１１に伝わる（逆誘導起電力電流の第１の方向２４０は図６を参照）。
このとき、逆誘導起電力電圧（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）より大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第３の抵抗２１６および第４の抵抗２１７）が第２のＰＭＯＳＦＥＴ２２２のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｄ[Ｒ３／（Ｒ３＋Ｒ４）] ＞ Ｖｇｓ（ｏｎ））、第２のＰＭＯＳＦＥＴ２２２が導通する条件を構成する。
同時に逆誘導起電力が第２のＰＭＯＳＦＥＴ２２２中のダイオードからノードＶａ２１８を通ってノードＶｂ２１９に伝わったとき、逆誘導起電力（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）よりも大きく、レベル抑制機構ユニット２１（第１のダイオード２１１、第１の抵抗２１４および第２の抵抗２１５）が第１のＰＭＯＳＦＥＴ２２１のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ１／（Ｒ１＋Ｒ２）] ＞ Ｖｇｓ（ｏｎ））、第１のＰＭＯＳＦＥＴ２２１が導通する条件を構成する。
このとき、逆誘導起電力電圧（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）より大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第３の抵抗２１６および第４の抵抗２１７）が第２のＰＭＯＳＦＥＴ２２２のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｄ[Ｒ３／（Ｒ３＋Ｒ４）] ＞ Ｖｇｓ（ｏｎ））、第２のＰＭＯＳＦＥＴ２２２が導通する条件を構成する。
同時に逆誘導起電力が第２のＰＭＯＳＦＥＴ２２２中のダイオードからノードＶａ２１８を通ってノードＶｂ２１９に伝わったとき、逆誘導起電力（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）よりも大きく、レベル抑制機構ユニット２１（第１のダイオード２１１、第１の抵抗２１４および第２の抵抗２１５）が第１のＰＭＯＳＦＥＴ２２１のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ１／（Ｒ１＋Ｒ２）] ＞ Ｖｇｓ（ｏｎ））、第１のＰＭＯＳＦＥＴ２２１が導通する条件を構成する。
第２のＰＭＯＳＦＥＴ２２２が導通後、第１のＰＭＯＳＦＥＴ２２１との間に回路を形成し、逆誘導起電力電流の方向を第２の方向にし（図６を参照）、次のモータの切換によって第２のＰＭＯＳＦＥＴ２２２と第３のＮＭＯＳＦＥＴ２２３とが導通される（導通電流方向２５は図５に示す）まで逆誘導起電力２４１は回路中の逆時計回りのループで消耗され、回路中のループでの消耗で残った逆誘導起電力２４１（図９を参照）はアースに伝えられる。
前述の二つの動作が何度も繰り返され、逆誘導起電力を回路中で逆時計回りおよび時計回りに何度も循環させることによってモータの逆誘導起電力の抑制が達成される。
図４は本発明の回路を示すブロック図である。図７は本発明の高電圧応用時の実施例を示し、抑制ループが時計方向の場合を示す回路図である。
高電圧入力の場合、電流が過大で損壊の可能性があるので、レベル抑制機構ユニット２１中の第１のダイオード２１１および第２のダイオード２１２はＩＣとは別に設置される。
主に、制御ユニット２０、レベル抑制機構ユニット２１、ブリッジ駆動回路２２、モータコイル２３を備える。前述の制御ユニット２０はＩＣであり、少なくとも四つのリードがブリッジ駆動回路２２中の四つのＦＥＴをそれぞれ制御し、ブリッジ駆動回路２２中の四つのＦＥＴによってモータコイル２３の切換が制御される。
前述の制御ユニット２０は少なくとも四つのリードによってブリッジ駆動回路２２を制御し、第１のリード２０１は第１の制御アセンブリ（第１の抵抗２１４、第５の抵抗２０８、第１のコンデンサ２０６および第１のトランジスタ２０９）を通じてブリッジ駆動回路２２中の第１のＰＭＯＳＦＥＴ２２１を制御する。第２のリード２０２は第２の制御アセンブリ（第４の抵抗２１７、第６の抵抗２０１０、第２のコンデンサ２０７および第２のトランジスタ２０１１）を通じてブリッジ駆動回路２２中の第２のＰＭＯＳＦＥＴ２２２を制御する。第３のリード２０３および第４のリード２０４はブリッジ駆動回路２２中の第３のＮＭＯＳＦＥＴ２２３および第４のＮＭＯＳＦＥＴ２２４をそれぞれ制御する。
動作原理は、モータが起動されるとき、制御ユニット２０中の第２のリード２０２および第３のリード２０３がブリッジ駆動回路２２中の第２のＰＭＯＳＦＥＴ２２２と第３のＮＭＯＳＦＥＴ２２３とを制御して導通させ（導通電流方向２５は図７を参照）、このときモータコイル２３には充、放電によって入力電圧の２〜３倍の逆誘導起電力が発生し、この逆誘導起電力は第１のＰＭＯＳＦＥＴ２２１中のダイオードからノードＶａ２１８を通ってノードＶｂ２１９に伝わる（逆誘導起電力電流の第１の方向２４０は図７を参照）。このとき、逆誘導起電力電圧（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）より大きく、レベル抑制機構ユニット２１（第１のダイオード２１１、第１の抵抗２１４および第２の抵抗２１５）が第１のＰＭＯＳＦＥＴ２２１のゲート極（ｇ）とソース極（ｓ）との間の電圧がＰＭＯＳＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ１／（Ｒ１＋Ｒ２）] ＞ Ｖｇｓ（ｏｎ））、第１のＰＭＯＳＦＥＴ２２１が導通する条件を構成する。
同時に逆誘導起電力が第１のＰＭＯＳＦＥＴ２２１中のダイオードからノードＶｃ２１１０を通ってノードＶｄ２１１１に伝わったとき、逆誘導起電力（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）よりも大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第３の抵抗２１６および第４の抵抗２１７）が第２のＰＭＯＳＦＥＴ２２２のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ３／（Ｒ３＋Ｒ４）] ＞ Ｖｇｓ（ｏｎ））、第２のＰＭＯＳＦＥＴ２２２が導通する条件を構成する。
同時に逆誘導起電力が第１のＰＭＯＳＦＥＴ２２１中のダイオードからノードＶｃ２１１０を通ってノードＶｄ２１１１に伝わったとき、逆誘導起電力（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）よりも大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第３の抵抗２１６および第４の抵抗２１７）が第２のＰＭＯＳＦＥＴ２２２のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ３／（Ｒ３＋Ｒ４）] ＞ Ｖｇｓ（ｏｎ））、第２のＰＭＯＳＦＥＴ２２２が導通する条件を構成する。
第１のＰＭＯＳＦＥＴ２２１が導通後、第２のＰＭＯＳＦＥＴ２２２との間に回路を形成し、逆誘導起電力電流の方向を第２の方向にし、次のモータの切換によって第１のＰＭＯＳＦＥＴ２２１と第４のＮＭＯＳＦＥＴ２２４とが導通される（導通電流方向２５は図８に示す）まで逆誘導起電力２４１は回路中の時計回りのループで消耗され、回路中のループでの消耗で残った逆誘導起電力２４１（図９を参照）はアースに伝えられる。
図８に示すように、前述のモータの切換は、制御ユニット２０中の第１のリード２０１および第４のリード２０４がブリッジ駆動回路２２中の第１のＰＭＯＳＦＥＴ２２１と第４のＮＭＯＳＦＥＴ２２４とを制御して導通させることによって行われ（導通電流２５は図８を参照）、このときモータコイル２３には充電・放電によって入力電圧の２〜３倍の逆誘導起電力が発生し、この逆誘導起電力は第２のＰＭＯＳＦＥＴ２２２中のダイオードからノードＶｃ２１１０を通ってノードＶｄ２１１１に伝わる（逆誘導起電力電流の第１の方向２４０は図６を参照）。
このとき、逆誘導起電力電圧（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）より大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第３の抵抗２１６および第４の抵抗２１７）が第２のＰＭＯＳＦＥＴ２２２のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｄ[Ｒ３／（Ｒ３＋Ｒ４）] ＞ Ｖｇｓ（ｏｎ））、第２のＰＭＯＳＦＥＴ２２２が導通する条件を構成する。
同時に逆誘導起電力が第２のＰＭＯＳＦＥＴ２２２中のダイオードからノードＶａ２１８を通ってノードＶｂ２１９に伝わったとき、逆誘導起電力（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）よりも大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第１の抵抗２１４および第２の抵抗２１５）が第１のＰＭＯＳＦＥＴ２２１のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ１／（Ｒ１＋Ｒ２）] ＞ Ｖｇｓ（ｏｎ））、第１のＰＭＯＳＦＥＴ２２１が導通する条件を構成する。
このとき、逆誘導起電力電圧（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）より大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第３の抵抗２１６および第４の抵抗２１７）が第２のＰＭＯＳＦＥＴ２２２のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｄ[Ｒ３／（Ｒ３＋Ｒ４）] ＞ Ｖｇｓ（ｏｎ））、第２のＰＭＯＳＦＥＴ２２２が導通する条件を構成する。
同時に逆誘導起電力が第２のＰＭＯＳＦＥＴ２２２中のダイオードからノードＶａ２１８を通ってノードＶｂ２１９に伝わったとき、逆誘導起電力（Ｖｅｍｆ）は入力電圧（Ｖｓｓ）よりも大きく、レベル抑制機構ユニット２１（第２のダイオード２１２、第１の抵抗２１４および第２の抵抗２１５）が第１のＰＭＯＳＦＥＴ２２１のゲート極（ｇ）とソース極（ｓ）との間の電圧がＦＥＴの導通電圧より大きくなるように制御し（Ｖｅｍｆ−Ｖｂ[Ｒ１／（Ｒ１＋Ｒ２）] ＞ Ｖｇｓ（ｏｎ））、第１のＰＭＯＳＦＥＴ２２１が導通する条件を構成する。
第２のＰＭＯＳＦＥＴ２２２が導通後、第１のＰＭＯＳＦＥＴ２２１との間に回路を形成し、逆誘導起電力電流の方向を第２の方向にし（図６を参照）、次のモータの切換によって第２のＰＭＯＳＦＥＴ２２２と第３のＮＭＯＳＦＥＴ２２３とが導通される（導通電流方向２５は図７に示す）まで逆誘導起電力２４１は回路中の逆時計回りのループで消耗され、回路中のループでの消耗で残った逆誘導起電力２４１（図９を参照）はアースに伝えられる。
前述の二つの動作が何度も繰り返され、逆誘導起電力を回路中で逆時計回りおよび時計回りに何度も循環させることによってモータの逆誘導起電力の抑制が達成される。
前述のレベル抑制機構ユニット２１中の第１の抵抗２１４、第２の抵抗２１５、第３の抵抗２１６および第４の抵抗２１７は抵抗値を変更することによって異なる比率の分圧効果を達成でき、異なるＰＭＯＳＦＥＴの導通電圧設定およびゲート極レベル抑制の変更を達成できる。
以上の説明から分かるように、本発明の実施例によれば、ループ技術を利用してモータの逆誘導起電力を抑制する構造であって、制御ユニット２０、レベル抑制機構ユニット２１、ブリッジ駆動回路２２およびモータコイル２３を備え、モータ端の切換時、モータコイルユニット２３には充、放電によって入力電圧より２〜３倍大きい逆誘導起電力が発生するが、前述の抑制レベル機構ユニット２１を利用してブリッジ駆動回路２２中の二つのＰＭＯＳＦＥＴ２２１、２２２間にループを形成することによって逆誘導起電力２４１による電流は消耗され、モータ逆誘導起電力２４１の抑制が達成される。
したがって、レベル抑制機構ユニットはすでにある素子を直接利用してＰＭＯＳＦＥＴのゲート極のレベル設定を制御し、ＰＭＯＳＦＥＴの導通条件を構成するので、従来技術のようにコストの高いＴＶＳを設置してサージを吸収する必要がなく、生産コストを低下できる。
また、従来技術のように容易に発熱し、寿命の短い大型コンデンサを設置する必要がないので、回路の安定性を高めることができる。
更に、従来技術のように騒音が発生するツェナーダイオードを設置する必要がないので、騒音を減少させることができる。
また、従来技術のように容易に発熱し、寿命の短い大型コンデンサを設置する必要がないので、回路の安定性を高めることができる。
更に、従来技術のように騒音が発生するツェナーダイオードを設置する必要がないので、騒音を減少させることができる。
以上の説明は、本発明の好適な実施例を示したものであり、本発明を制限するものではなく、本発明の主旨を逸脱しない範囲における変更または修飾は全て本発明に含まれる。
２０ 制御ユニット
２０１ 第１のリード
２０１０ 第６の抵抗
２０１１ 第２のＦＥＴ
２０２ 第２のリード
２０３ 第３のリード
２０４ 第４のリード
２０６ 第１のコンデンサ
２０７ 第２のコンデンサ
２０８ 第５の抵抗
２０９ 第１のトランジスタ
２１ レベル抑制機構ユニット
２１１ 第１のダイオード
２１１０ ノードＶｃ
２１１１ ノードＶｄ
２１２ 第２のダイオード
２１４ 第１の抵抗
２１５ 第２の抵抗
２１６ 第３の抵抗
２１７ 第４の抵抗
２１８ ノードＶａ
２１９ ノードＶｂ
２２ ブリッジ駆動回路
２２１ 第１のＰＭＯＳＦＥＴ
２２２ 第２のＰＭＯＳＦＥＴ
２２３ 第３のＮＭＯＳＦＥＴ
２２４ 第４のＮＭＯＳＦＥＴ
２３ モータコイル
２４０ 逆誘導起電力電流の第１の方向
２４１ 逆誘導起電力
２５ 導通電流方向
２０１ 第１のリード
２０１０ 第６の抵抗
２０１１ 第２のＦＥＴ
２０２ 第２のリード
２０３ 第３のリード
２０４ 第４のリード
２０６ 第１のコンデンサ
２０７ 第２のコンデンサ
２０８ 第５の抵抗
２０９ 第１のトランジスタ
２１ レベル抑制機構ユニット
２１１ 第１のダイオード
２１１０ ノードＶｃ
２１１１ ノードＶｄ
２１２ 第２のダイオード
２１４ 第１の抵抗
２１５ 第２の抵抗
２１６ 第３の抵抗
２１７ 第４の抵抗
２１８ ノードＶａ
２１９ ノードＶｂ
２２ ブリッジ駆動回路
２２１ 第１のＰＭＯＳＦＥＴ
２２２ 第２のＰＭＯＳＦＥＴ
２２３ 第３のＮＭＯＳＦＥＴ
２２４ 第４のＮＭＯＳＦＥＴ
２３ モータコイル
２４０ 逆誘導起電力電流の第１の方向
２４１ 逆誘導起電力
２５ 導通電流方向
Claims (7)
- 少なくとも四つの制御リードを備える制御ユニットを備え、
第１のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第１のＰＭＯＳＦＥＴを制御し、
第２のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第２のＰＭＯＳＦＥＴを制御し、
第３のリードはブリッジ駆動回路中の第３のＮＭＯＳＦＥＴと電気的に接続されて制御し、
第４のリードはブリッジ駆動回路中の第４のＮＭＯＳＦＥＴと電気的に接続されて制御し、
前記ブリッジ駆動回路はモータコイルと電気的に接続され、モータ端の切換を制御し、
モータの切換が行われるとき、前記制御ユニットが前記ブリッジ駆動回路中の前記第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとを制御して導通させ、前記モータコイルには充、放電後、逆誘導起電力が発生し、
前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとを導通させ、第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の時計回りのループで消耗され、
前記制御ユニットが第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとを制御して導通させた後、モータコイルには逆誘導起電力が発生し、前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとを導通させ、第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の逆時計回りのループで消耗され、
前記レベル抑制機構ユニットは、第１のダイオード、第１の抵抗および第２の抵抗から構成され、逆誘導起電力が逆方向から来たとき、第１のＰＭＯＳＦＥＴのゲート極とソース極との間の電圧をＰＭＯＳＦＥＴの導通電圧より大きくなるように制御し、第１のＰＭＯＳＦＥＴを導通させ、
上記動作が何度も繰り返され、モータの逆誘導起電力の抑制が達成されることを特徴とするループ技術を利用してモータの逆誘導起電力を制御する機構。 - 少なくとも四つの制御リードを備える制御ユニットを備え、
第１のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第１のＰＭＯＳＦＥＴを制御し、
第２のリードはレベル抑制機構ユニットと電気的に接続され、ブリッジ駆動回路中の第２のＰＭＯＳＦＥＴを制御し、
第３のリードはブリッジ駆動回路中の第３のＮＭＯＳＦＥＴと電気的に接続されて制御し、
第４のリードはブリッジ駆動回路中の第４のＮＭＯＳＦＥＴと電気的に接続されて制御し、
前記ブリッジ駆動回路はモータコイルと電気的に接続され、モータ端の切換を制御し、
モータの切換が行われるとき、前記制御ユニットが前記ブリッジ駆動回路中の前記第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとを制御して導通させ、前記モータコイルには充、放電後、逆誘導起電力が発生し、
前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとを導通させ、第１のＰＭＯＳＦＥＴと第２のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の時計回りのループで消耗され、
前記制御ユニットが第１のＰＭＯＳＦＥＴと第４のＮＭＯＳＦＥＴとを制御して導通させた後、モータコイルには逆誘導起電力が発生し、前記逆誘導起電力はレベル抑制機構ユニットに伝えられ、このとき前記レベル抑制機構ユニットは前記ブリッジ駆動回路の前記第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとを導通させ、第２のＰＭＯＳＦＥＴと第１のＰＭＯＳＦＥＴとで回路を形成し、次のモータの切換によって第２のＰＭＯＳＦＥＴと第３のＮＭＯＳＦＥＴとが導通されるまで前記逆誘導起電力は回路中の逆時計回りのループで消耗され、
前記レベル抑制機構ユニットは、第２のダイオード、第３の抵抗および第４の抵抗から構成され、逆誘導起電力が逆方向から来たとき、第２のＰＭＯＳＦＥＴのゲート極とソース極との間の電圧をＰＭＯＳＦＥＴの導通電圧より大きくなるように制御し、第２のＰＭＯＳＦＥＴを導通させ、
上記動作が何度も繰り返され、モータの逆誘導起電力の抑制が達成されることを特徴とするループ技術を利用してモータの逆誘導起電力を制御する機構。 - 前記レベル抑制機構ユニット中の第１のダイオードおよび第２のダイオードは、ＩＣ内に制御ユニットと共に整合されることを特徴とする請求項１又は請求項２記載のループ技術を利用してモータの逆誘導起電力を制御する機構。
- 前記レベル抑制機構ユニット中の第１のダイオードおよび第２のダイオードは、独立した回路構造であり、前記ＩＣと分離されることを特徴とする請求項１又は請求項２記載のループ技術を利用してモータの逆誘導起電力を制御する機構。
- 前記レベル抑制機構ユニット中の第１の抵抗および第２の抵抗は、抵抗値を変更することによって異なる比率の分圧効果を達成し、異なるＰＭＯＳＦＥＴの導通電圧設定およびゲート極レベルの抑制の変更を達成することを特徴とする請求項１記載のループ技術を利用してモータの逆誘導起電力を制御する機構。
- 前記レベル抑制機構ユニット中の第３の抵抗および第４の抵抗は、抵抗値を変更することによって異なる比率の分圧効果を達成し、異なるＰＭＯＳＦＥＴの導通電圧設定およびゲート極レベルの抑制の変更を達成することを特徴とする請求項２記載のループ技術を利用してモータの逆誘導起電力を制御する機構。
- 前記制御ユニットは、ＩＣであることを特徴とする請求項１又は請求項２のループ技術を利用してモータの逆誘導起電力を制御する機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007223500A JP5182791B2 (ja) | 2007-08-30 | 2007-08-30 | ループ技術を利用してモータの逆誘導起電力を制御する機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007223500A JP5182791B2 (ja) | 2007-08-30 | 2007-08-30 | ループ技術を利用してモータの逆誘導起電力を制御する機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009060684A JP2009060684A (ja) | 2009-03-19 |
| JP5182791B2 true JP5182791B2 (ja) | 2013-04-17 |
Family
ID=40555903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007223500A Active JP5182791B2 (ja) | 2007-08-30 | 2007-08-30 | ループ技術を利用してモータの逆誘導起電力を制御する機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5182791B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7424998B2 (ja) | 2018-06-20 | 2024-01-30 | ホフセス バイオケア アーエスアー | 魚タンパク質加水分解物粉末および医薬としての使用のための前記粉末を含む組成物 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3135973B2 (ja) * | 1992-03-16 | 2001-02-19 | 自動車電機工業株式会社 | モータ駆動回路 |
| JPH07170785A (ja) * | 1993-12-10 | 1995-07-04 | Canon Inc | モータ駆動装置 |
-
2007
- 2007-08-30 JP JP2007223500A patent/JP5182791B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7424998B2 (ja) | 2018-06-20 | 2024-01-30 | ホフセス バイオケア アーエスアー | 魚タンパク質加水分解物粉末および医薬としての使用のための前記粉末を含む組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009060684A (ja) | 2009-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4938326B2 (ja) | モータ駆動回路 | |
| JP4317825B2 (ja) | インバータ装置 | |
| KR101069485B1 (ko) | 모터 구동 회로 | |
| JP2006302971A (ja) | 電源クランプ回路及び半導体装置 | |
| JP6361531B2 (ja) | 半導体装置およびモータ制御装置 | |
| JP3178199U (ja) | ファンの遅延制御回路 | |
| US7696706B2 (en) | Fan system and real-time stopping device thereof | |
| JP2008047572A (ja) | 集積回路及びその集積回路を用いて構成されるｄｃ−ｄｃコンバータ | |
| US7965525B2 (en) | PWM DC steady-state output circuit | |
| JP6767328B2 (ja) | ソレノイド駆動回路 | |
| JP2010028522A (ja) | 半導体装置 | |
| JP5182791B2 (ja) | ループ技術を利用してモータの逆誘導起電力を制御する機構 | |
| JP2007028897A (ja) | 出力回路装置 | |
| JP2011259627A (ja) | 電源逆接続保護回路 | |
| JP4821394B2 (ja) | 半導体素子駆動回路 | |
| KR101087226B1 (ko) | 역회전 및 제동을 위해 전압 부스트를 이용한 브러시드 모터 제어 | |
| JP2008148378A (ja) | 半導体集積回路および電源装置 | |
| JP2012109916A (ja) | 負荷駆動回路 | |
| JP2011077698A (ja) | 負荷駆動装置 | |
| CN210111588U (zh) | 一种集成电路a4955的应用电路 | |
| JP5278229B2 (ja) | 半導体集積回路の保護装置および保護方法 | |
| JP5501739B2 (ja) | モータ駆動装置 | |
| JP5226474B2 (ja) | 半導体出力回路 | |
| JP2012005295A (ja) | モータ駆動回路 | |
| JP2017005298A (ja) | ブートストラップ・プリドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120430 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120501 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121212 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5182791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |