JP3178199U

JP3178199U - ファンの遅延制御回路

Info

Publication number: JP3178199U
Application number: JP2012003779U
Authority: JP
Inventors: 循純 ▲キュウ▼; 広東袁
Original assignee: Hon Hai Precision Industry Co Ltd
Current assignee: Hon Hai Precision Industry Co Ltd
Priority date: 2011-06-24
Filing date: 2012-06-22
Publication date: 2012-09-06
Anticipated expiration: 2022-06-22
Also published as: US20120326648A1; US8497650B2; TWM420161U; CN202157983U

Abstract

【課題】電子デバイスの電源がオフになった後に適切な速度でファンを回転させ続けることができるファンの遅延制御回路を提供する。
【解決手段】ファンコネクタ１０と、ファンコネクタ１０に接続される電源供給モジュールと、電源供給モジュールに接続されるファン電源及び第一スタンバイ電源と、方形波生成回路４１及び第一バッファを含む回転速度制御モジュールを備え、電子デバイスの電源がオンの場合、電源供給モジュールは、ファン電源によってファンに電力を供給し、電子デバイスの電源がオフの場合、電源供給モジュールは、第一スタンバイ電源の電圧を上昇させた後、ファンに電力を供給し、方形波生成回路４１は、第一バッファを介してファンコネクタ１０に接続され、電子デバイスの電源がオフになる時、連続的な方形波信号を生成し、ファンコネクタ１０は、連続的な方形波信号によってファンの回転速度を制御する。
【選択図】図２

Description

本考案は、ファンの制御回路に関し、特にファンの遅延制御回路に関するものである。

コンピュータなどの電子デバイスの内部には、一般的に、電子部品に放熱用冷却ファンが設置される。しかし、これらの電子デバイスは、電源がオフになると、その内部の冷却ファンが回転を停止し、この時、電子デバイスの内部の残りの熱は、非常にゆっくり消散し、周囲の温度が高い場合、電子デバイスの内部の温度は、すぐに降下しないため、電子デバイスの寿命を縮める恐れがある。

上記の問題を解決するために、従来技術ではファンの遅延回路を採用し、前記ファンの遅延回路は、電子デバイスが電源をオフすると、電子デバイスの予備の電源を利用して冷却ファンを回転させ続ける。しかし、従来のファンの遅延回路は、フル速度のみでファンを回転させるため、電力の無駄及びファン寿命短縮を招く。

以上の問題点に鑑みて、本考案は、電子デバイスの電源がオフになった後に適切な速度でファンを回転させ続けることができるファンの遅延制御回路を提供することを目的とする。

上記の目的を達成するために、本考案に係るファンの遅延制御回路は、電子デバイスの内部のファンを制御するために用いられ、前記ファンに接続されるファンコネクタと、前記ファンコネクタに接続される電源供給モジュールと、前記電源供給モジュールにそれぞれ接続されるファン電源及び第一スタンバイ電源と、方形波生成回路及び第一バッファを有する回転速度制御モジュールと、を備え、前記電子デバイスの電源がオンになっている場合、前記電源供給モジュールは、前記ファン電源によって前記ファンに電力を供給し、前記電子デバイスの電源がオフになっている場合、前記電源供給モジュールは、前記第一スタンバイ電源の電圧を上昇させた後、前記ファンに電力を供給し、前記方形波生成回路は、前記第一バッファを介して前記ファンコネクタに接続され、前記電子デバイスの電源がオフになる時、連続的な方形波信号を生成し、前記ファンコネクタは、前記第一バッファによって前記連続的な方形波信号を受信し且つ該連続的な方形波信号によって前記ファンの回転速度を制御する。

従来技術と比較して、本考案に係るファンの遅延制御回路は、電子デバイスの電源がオフになった後、前記方形波生成回路によって連続的な方形波信号を生成し、前記ファンの回転速度を制御することにより、前記ファンは、電子デバイスの電源がオフになった場合でも適切な速度で回転し続けることができ、フル速度で回転する必要がない。従って、電力を節約し、前記ファンの寿命を延ばすことができる。

本考案の実施形態に係るファンの遅延制御回路のブロック図である。図１に示したファンの遅延制御回路の回転速度制御モジュールの回路図である。

図１を参照すると、本考案の実施形態に係るファンの遅延制御回路１００は、電子デバイスが電源がオフになった後、前記電子デバイスの内部の残りの熱を放熱するように前記電子デバイスの内部のファン２００を回転させ続ける。前記ファンの遅延制御回路１００は、ファンコネクタ１０と、電源供給モジュール２０と、電源制御モジュール３０と、回転速度制御モジュール４０と、回転速度検出モジュール５０と、を備える。本実施形態において、前記電子デバイスは、コンピュータである。

前記ファンコネクタ１０は、前記ファン２００に接続され、前記ファン２００に電力を提供するための電源端子Ｐ１と、前記ファンの回転速度を制御するための制御端子Ｐ２と、前記ファンの回転速度を検出するための検出端子Ｐ３と、接地端子Ｐ４と、を備える。

前記電源供給モジュール２０は、ファン電源Ｖ-ｃ１に接続される第一端子Ｓ１と、コンピュータのマザーボードの第一スタンバイ電源Ｖ-ｓ１に接続される第二端子Ｓ２と、前記ファンコネクタ１０の電源端子Ｐ１に接続される第三端子Ｓ３と、前記電源制御モジュール３０に接続される第四端子Ｓ４と、を備える。前記第三端子Ｓ３は、前記ファン電源Ｖ-ｃ１の電力を前記ファンコネクタ１０に提供する。本実施形態において、前記ファン電源Ｖ-ｃ１は、前記コンピュータのマザーボードに＋１２Ｖの電源を提供し、前記第一スタンバイ電源Ｖ-ｓ１は、前記コンピュータのマザーボードに＋５Ｖ_ＳＢ電源（＋５Ｖの予備電源）を提供する。

前記電源制御モジュール３０は、前記電源供給モジュール２０の第四端子Ｓ４と接続し、コンピュータの内部の温度を検出し、且つ、前記電源供給モジュール２０を制御する。コンピュータの内部の温度が所定の温度より低いと、前記電源制御モジュール３０は、前記電源供給モジュール２０を制御して前記ファンコネクタ１０に電力を供給することを停止する。

前記回転速度制御モジュール４０は、前記ファンコネクタ１０の制御端子Ｐ２と接続し、制御信号を前記ファンコネクタ１０に送信し、前記ファン２００の回転速度を制御する。

前記回転速度検出モジュール５０は、前記ファンコネクタ１０の検出端子Ｐ３と接続し、前記ファン２００の回転速度を検出する。

以下、本考案の実施形態に係るファンの遅延制御回路１００の作動過程を詳細に説明する。

前記コンピュータは、電源がオンになる時、前記ファン電源Ｖ-ｃ１は、コンピュータのマザーボードによって電力を提供し、この時、前記電源供給モジュール２０は、前記ファン電源Ｖ-ｃ１によって前記ファン２００に電力を提供する。

前記コンピュータは、電源がオフになる時、前記コンピュータのマザーボードは、前記ファン電源Ｖ-ｃ１に電力を提供することができなく、前記マザーボードの提供する＋５Ｖ_ＳＢ電圧が前記ファン２００の動作電圧１２Ｖより小さいため、前記電源供給モジュール２０は、前記第一スタンバイ電源Ｖ-ｓ１の電圧を１２Ｖに上昇した後、前記ファン２００に電力を提供する。

前記電源制御モジュール３０は、前記コンピュータの内部の温度を検出し、且つ、該温度を電圧値に変換する。前記電源制御モジュール３０は、さらに前記電圧値を所定電圧値と比較した後、前記電源供給モジュール２０を制御する。前記電圧値が所定電圧値より小さい時は、前記コンピュータの内部の温度が所定温度より低く、前記コンピュータの内部の残りの熱がもう放熱されることを示し、前記電源制御モジュール３０は、前記ファンコネクタ１０に電力供給を停止するように前記電源供給モジュール２０を制御する。従って、前記ファン２００をオフし、電気エネルギーを節約する。前記電圧値が所定電圧値より大きい時、前記コンピュータの内部の温度が所定温度より高いことを表示し、前記電源制御モジュール３０は、前記ファンコネクタ１０に電力を供給するように前記電源供給モジュール２０を制御する。

図２を参照すると、前記回転速度制御モジュール４０は、方形波生成回路４１と、第一バッファＵ１と、第二バッファＵ２と、電子スイッチ４３と、を備える。前記コンピュータの電源がオフになっている場合、前記方形波生成回路４１は、連続的な方形波信号生成し、且つ、前記第一バッファＵ１に送信し、前記ファンコネクタ１０は、前記第一バッファＵ１を介して前記連続的な方形波信号を受信し、前記ファン２００の回転速度を制御する。前記コンピュータの電源がオンになっている場合、前記第二バッファＵ２は、パルス幅変調（ＰＷＭ）信号を受信し、前記ファンコネクタ１０は、前記第二バッファＵ２を介して前記パルス幅変調信号を受信し、前記ファン２００の回転速度を制御する。前記電子スイッチ４３は、前記コンピュータの電源がオフになっている場合、前記第一バッファＵ１をオンさせ、前記コンピュータの電源がオンになっている場合、第一バッファＵ１をオフさせる。

前記方形波生成回路４１は、コンパレータＵ３と、プルアップ抵抗Ｒ１と、充放電抵抗Ｒ２と、コンデンサＣ１と、フィードバック抵抗Ｒ３と、第一分圧抵抗Ｒ４と、第二分圧抵抗Ｒ５と、を備える。前記コンパレータＵ３は、第一正入力端子ＩＮ１＋と、第一負入力端子ＩＮ１−と、第一出力端子ＯＵＴ１と、第二正入力端子ＩＮ２＋と、第二負入力端子ＩＮ２−と、第二出力端子ＯＵＴ２と、電源端子ＶＣＣと、接地端子ＧＮＤと、を備える。前記プルアップ抵抗Ｒ１は、一端が第二スタンバイ電源Ｖ-ｓ２に接続され、他端が前記第二出力端子ＯＵＴ２に接続される。前記プルアップ抵抗Ｒ１と前記第二出力端子ＯＵＴ２の間には、ノードＡが形成される。前記充放電抵抗Ｒ２は、一端が前記第二負入力端子ＩＮ２−に接続され、他端が前記ノードＡに接続される。前記コンデンサＣ１は、一端が前記充放電抵抗Ｒ２と前記第二負入力端子ＩＮ２−の間に接続され、他端が接地される。前記フィードバック抵抗Ｒ３は、一端が前記ノードＡに接続され、他端が第二正入力端子ＩＮ２＋に接続される。前記フィードバック抵抗Ｒ３と前記第二正入力端子ＩＮ２＋の間には、ノードＢが形成される。前記第一分圧抵抗Ｒ４は、前記電源端子ＶＣＣと前記ノードＢの間に接続され、前記第二分圧抵抗Ｒ５は、一端が前記ノードＢに接続され、他端が接地される。前記電源端子ＶＣＣは、さらに前記第二スタンバイ電源Ｖ-ｓ２に接続される。本実施方式において、前記第二スタンバイ電源Ｖ-ｓ２は、コンピュータのマザーボードに＋３．３Ｖ_ＳＢ電源（＋３．３Ｖの予備電源）である。

前記方形波生成回路４１が作動する時、前記コンパレータＵ３の第二正入力端子ＩＮ２＋の電圧値が前記第二負入力端子ＩＮ２−の電圧値より大きいと、前記第二出力端子ＯＵＴ２は、高電位の電圧を出力する。前記第二正入力端子ＩＮ２＋の電圧値が前記第二負入力端子ＩＮ２−の電圧値より小さいと、前記第二出力端子ＯＵＴ２は、低電位の電圧を出力する。前記充放電抵抗Ｒ２と前記コンデンサＣ１と前記第二出力端子ＯＵＴ２は、充放電回路を形成し、前記コンデンサＣ１に充電又は放電することによって、前記第二負入力端子ＩＮ２−の電圧値を変更し、これにより、前記第二負入力端子ＩＮ２−の電圧値は、交互に前記第二正入力端子ＩＮ２＋の電圧値の以上及び以下に位置される。従って、前記第二出力端子ＯＵＴ２は、連続的な方形波信号を出力することができる。

前記フィードバック抵抗Ｒ３と前記第一分圧抵抗Ｒ４と前記第二分圧抵抗Ｒ５は、前記コンパレータＵ３の第二正入力端子ＩＮ２＋の閾値電圧を設定するための分圧回路を形成する。前記フィードバック抵抗Ｒ３は、フィードバックを導入するために用いられ、これにより、前記第二出力端子ＯＵＴ２は、高電位の電圧及び低電位の電圧にそれぞれ対応する異なる閾値電圧を持つ。前記充放電抵抗Ｒ２と前記フィードバック抵抗Ｒ３と第一分圧抵抗Ｒ４と前記第二分圧抵抗Ｒ５の抵抗値及び前記コンデンサＣ１の容量値を設定することによって、前記第二出力端子ＯＵＴ２は、適切なデューティサイクルの方形波を出力し、従って、前記ファン２００の回転速度を制御する。

前記第一バッファＵ１は、電源端子ピン１１と、入力端子ピン１２と、接地端子ピン１３と、出力端子ピン１４と、を備える。前記電子スイッチ４３は、Ｐチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。前記電源端子ピン１１は、前記ＰチャネルＭＯＳＦＥＴのドレインＤに接続され、前記入力端子ピン１２は、前記ノードＡに接続され、前記接地端子ピン１３は、接地され、前記出力端子ピン１４は、前記ファン２００の制御端子Ｐ２に接続される。前記ＰチャネルＭＯＳＦＥＴのゲートＧは、ファン電源Ｖ-ｃ１に接続され、前記ＰチャネルＭＯＳＦＥＴのソースＳは、前記第二スタンバイ電源Ｖ-ｓ２に接続される。

前記第二バッファＵ２は、電源端子ピン２１と、入力端子ピン２２と、接地端子ピン２３と、出力端子ピン２４と、を備える。前記電源端子ピン２１は、電源Ｖ-ｃ２に接続され、前記入力端子ピン２２は、パルス幅変調信号を受信し、前記接地端子ピン２３は、接地され、前記出力端子ピン２４は、前記ファン２００の制御端子Ｐ２に接続される。前記電源Ｖ-ｃ２は、コンピュータのマザーボードの＋３．３Ｖ電源である。前記パルス幅変調信号は、前記コンピュータのマザーボードのＩ／Ｏ制御チップによって出力し、前記Ｉ／Ｏ制御チップは、コンピュータの内部の温度に基づいて該温度に対応するデューティサイクルを持つパルス幅変調信号を出力する。従って、前記ファン２００の回転速度を制御する。

前記コンピュータの電源がオンになっている場合、前記ＰチャネルＭＯＳＦＥＴのドレインＤの電圧は、前記ファン電源Ｖ-ｃ１からの１２Ｖであり、前記ＰチャネルＭＯＳＦＥＴのソースＳの電圧は、前記第二スタンバイ電源Ｖ-ｓ２からの＋３．３Ｖであり、従って、前記ＰチャネルＭＯＳＦＥＴは、オフになり、前記第一バッファＵ１は、動作を停止する。この時、前記回転速度制御モジュール４０は、前記電源Ｖ-ｃ２、パルス幅変調信号及び前記第二バッファＵ２によって前記ファン２００の回転速度を制御する。

前記コンピュータの電源がオフになっている場合、前記ＰチャネルＭＯＳＦＥＴのドレインＤの電圧は、０Ｖであり、前記ＰチャネルＭＯＳＦＥＴのソースＳの電圧は、前記第二スタンバイ電源Ｖ-ｓ２からの＋３．３Ｖであり、従って、前記ＰチャネルＭＯＳＦＥＴは、オンになり、前記第一バッファＵ１は、動作を始める。前記方形波生成回路４１が出力した連続的な方形波信号は、前記第一バッファＵ１によって前記ファン２００の制御端子Ｐ２に出力され、従って、前記ファン２００の回転速度を制御する。

前記ファンの遅延制御回路１００は、コンピュータの電源がオフになった後、前記方形波生成回路４１によって連続的な方形波信号を生成し、前記ファン２００の回転速度を制御し、これにより、前記ファン２００は、コンピュータの電源がオフになった場合でも適切な速度で回転し続けることができ、フル速度で回転する必要がない。従って、電力を節約し、前記ファン２００の寿命を延長することができる。

以上、本考案の好適な実施形態について詳細に説明したが、本考案は前記実施形態に限定されるものではなく、本考案の範囲内で種々の変形又は修正が可能であり、該変形又は修正も又、本考案の特許請求の範囲内に含まれるものであることは、いうまでもない。

１００ファンの遅延制御回路
１０ファンコネクタ
２０電源供給モジュール
３０電源制御モジュール
４０回転速度制御モジュール
４１方形波生成回路
４３電子スイッチ
５０回転速度検出モジュール
２００ファン
Ｕ１第一バッファ
Ｕ２第二バッファ
Ｕ３コンパレータ
Ｒ１プルアップ抵抗
Ｒ２充放電抵抗
Ｒ３フィードバック抵抗
Ｒ４第一分圧抵抗
Ｒ５第二分圧抵抗
Ｃ１コンデンサ
Ｖ-ｓ１第一スタンバイ電源
Ｖ-ｓ２第二スタンバイ電源
Ｖ-ｃ１ファン電源
Ｖ-ｃ２電源
Ｐ１、ＶＣＣ電源端子
Ｐ２制御端子
Ｐ３検出端子
Ｐ４、ＧＮＤ接地端子
ＩＮ１＋第一正入力端子
ＩＮ１− 第一負入力端子
ＯＵＴ１第一出力端子
ＩＮ２＋第二正入力端子
ＩＮ２− 第二負入力端子
ＯＵＴ２第二出力端子
１１、２１電源端子ピン
１３、２３接地端子ピン
１２、２２入力端子ピン
１４、２４出力端子ピン

Claims

電子デバイスの内部のファンを制御するために用いられ、前記ファンに接続されるファンコネクタと、前記ファンコネクタに接続される電源供給モジュールと、前記電源供給モジュールにそれぞれ接続されるファン電源及び第一スタンバイ電源と、を備え、前記電子デバイスの電源がオンになっている場合、前記電源供給モジュールは、前記ファン電源によって前記ファンに電力を供給し、前記電子デバイスの電源がオフになっている場合、前記電源供給モジュールは、前記第一スタンバイ電源の電圧を上昇させた後、前記ファンに電力を供給するファンの遅延制御回路において、
さらに方形波生成回路及び第一バッファを有した回転速度制御モジュールを備え、
前記方形波生成回路は、前記第一バッファを介して前記ファンコネクタに接続され、前記電子デバイスの電源がオフになる時、連続的な方形波信号を生成し、
前記ファンコネクタは、前記第一バッファを介して前記連続的な方形波信号を受信し且つ該連続的な方形波信号によって前記ファンの回転速度を制御することを特徴とするファンの遅延制御回路。
前記回転速度制御モジュールは、電子スイッチをさらに備え、前記電子スイッチは、前記電子デバイスの電源がオフになっている場合、前記第一バッファをオンさせ、前記電子デバイスの電源がオンになっている場合、第一バッファをオフさせることを特徴とする請求項１に記載のファンの遅延制御回路。
前記電子スイッチは、Ｐチャネル金属酸化膜半導体電界効果トランジスタであり、前記第一バッファは、電源端子ピンを備え、前記ファンの遅延制御回路は、さらに第二スタンバイ電源を備え、前記Ｐチャネル金属酸化膜半導体電界効果トランジスタは、そのドレインが前記第一バッファの電源端子ピンに接続され、そのゲートが前記ファン電源に接続され、そのソースが前記第二スタンバイ電源に接続されることを特徴とする請求項２に記載のファンの遅延制御回路。
前記方形波生成回路は、コンパレータと、プルアップ抵抗と、充放電抵抗と、コンデンサと、フィードバック抵抗と、第一分圧抵抗と、第二分圧抵抗と、を備え、前記コンパレータは、正入力端子と、負入力端子と、出力端子と、電源端子と、を備え、前記プルアップ抵抗は、前記第二スタンバイ電源と前記コンパレータの出力端子の間に接続され、前記充放電抵抗は、一端が前記コンパレータの負入力端子に接続され、他端が前記プルアップ抵抗と前記コンパレータの出力端子の間に接続され、前記コンデンサは、一端が前記充放電抵抗と前記コンパレータの出力端子の間に接続され、他端が接地され、前記コンパレータの電源端子は、さらに前記第二スタンバイ電源に接続され、前記第一バッファは、その入力端が前記コンパレータの出力端子と前記プルアップ抵抗の間に接続され、その出力端が前記ファンコネクタに接続され、前記フィードバック抵抗は、一端が前記プルアップ抵抗と前記コンパレータの出力端子の間に接続され、他端が前記正入力端子に接続され、前記第一分圧抵抗は、前記電源端子に接続され、他端が前記フィードバック抵抗と前記正入力端子の間に接続され、前記第二分圧抵抗は、一端が前記フィードバック抵抗と前記正入力端子の間に接続され、他端が接地されることを特徴とする請求項３に記載のファンの遅延制御回路。