KR100899263B1 - 모터 구동 회로 - Google Patents

모터 구동 회로 Download PDF

Info

Publication number
KR100899263B1
KR100899263B1 KR1020070024538A KR20070024538A KR100899263B1 KR 100899263 B1 KR100899263 B1 KR 100899263B1 KR 1020070024538 A KR1020070024538 A KR 1020070024538A KR 20070024538 A KR20070024538 A KR 20070024538A KR 100899263 B1 KR100899263 B1 KR 100899263B1
Authority
KR
South Korea
Prior art keywords
voltage
channel mosfet
power supply
supply line
transistor
Prior art date
Application number
KR1020070024538A
Other languages
English (en)
Other versions
KR20070093863A (ko
Inventor
조지 노이에
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070093863A publication Critical patent/KR20070093863A/ko
Application granted granted Critical
Publication of KR100899263B1 publication Critical patent/KR100899263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
    • H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
    • H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
    • H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
    • H02H7/0833—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors for electric motors with control arrangements
    • H02H7/0844—Fail safe control, e.g. by comparing control signal and controlled current, isolating motor on commutation error

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Direct Current Motors (AREA)

Abstract

킥백 발생 시의 전압 상승을 억제하여 MOSFET의 파괴를 방지 가능하고, 저코스트의 모터 구동 회로를 제공하기 위한 것으로, 모터 구동 회로는, 제1 전원 라인과, 제2 전원 라인과, 제1 및 제2 소스 트랜지스터 및 제1 및 제2 싱크 트랜지스터에 의해 구성되는 H브릿지 회로와, 제2 전원 라인과 제1 및 제2 소스 트랜지스터의 제어 전극과의 사이에 접속되고, 제1 및 제2 소스 트랜지스터의 제어 전극의 전압의 상승을, 제2 전원 라인의 전압에 따른 전압으로 억제하는 전압 억제 회로를 구비한다. 그리고, 제1 및 제2 소스 트랜지스터는, 제1 전원 라인 측의 전극 및 제어 전극의 전압차에 따라서 온 오프하는 트랜지스터이고, 제2 전원 라인의 전압은, 제1 소스 트랜지스터로부터 제2 싱크 트랜지스터에 전류가 흐르고 있는 경우에는, 제2 소스 트랜지스터가 오프로 되는 전압인 것으로 한다.
Figure R1020070024538
모터 코일, P채널 MOSFET, 전원 라인, 접지 라인, 다이오드, 컨덴서, NPN형 다이오드, PNP형 다이오드

Description

모터 구동 회로{MOTOR DRIVING CIRCUIT}
도 1은 본 발명의 제1 실시예인 모터 구동 회로의 구성예를 도시하는 도면.
도 2는 P채널 MOSFET(11) 및 N채널 MOSFET(14)이 온, P채널 MOSFET(12) 및 N채널 MOSFET(13)이 오프인 상태의 전류의 경로를 도시하는 도면.
도 3은 P채널 MOSFET(11) 및 N채널 MOSFET(14)이 오프로 되어, 킥백이 발생한 상태를 도시하는 도면.
도 4는 전원 라인(21)의 전압 Vm의 상승에 의해 P채널 MOSFET(11, 12)이 온으로 된 상태를 도시하는 도면.
도 5는 P채널 MOSFET(12) 및 N채널 MOSFET(13)이 온, P채널 MOSFET(11) 및 N채널 MOSFET(14)이 오프인 상태의 전류의 경로를 도시하는 도면.
도 6은 P채널 MOSFET(12) 및 N채널 MOSFET(13)이 오프로 되어, 킥백이 발생한 상태를 도시하는 도면.
도 7은 전원 라인(21)의 전압 Vm의 상승에 의해 P채널 MOSFET(11, 12)이 온으로 된 상태를 도시하는 도면.
도 8은 본 발명의 제2 실시예인 모터 구동 회로의 구성예를 도시하는 도면.
도 9는 본 발명의 제3 실시예인 모터 구동 회로의 구성예를 도시하는 도면.
도 10은 제너 다이오드를 이용하여 전압 상승을 억제하는 모터 구동 회로의 구성예를 도시하는 도면.
도 11은 P채널 MOSFET(101) 및 N채널 MOSFET(104)이 온, P채널 MOSFET(102) 및 N채널 MOSFET(103)이 오프인 상태의 전류의 경로를 도시하는 도면.
도 12는 P채널 MOSFET(101) 및 N채널 MOSFET(104)이 오프로 되어, 킥백이 발생한 상태를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 모터 코일
11, 12 : P채널 MOSFET
13, 14 : N채널 MOSFET
21, 22 : 전원 라인
23 : 접지 라인
24, 25 : 다이오드
26, 27 : 컨덴서
31, 32 : 전류원
33, 34 : 저항
41~48 : NPN형 다이오드
51, 52 : PNP형 다이오드
60 : 구동 회로
70 : 커넥터
80 : 전원
85, 86 : 다이오드
90~93 : P채널 MOSFET
95~98 : N채널 MOSFET
[특허 문헌1] 일본 특개 2005-269885호 공보
본 발명은, 모터 구동 회로에 관한 것이다.
모터를 구동하기 위한 회로로서, H브릿지 회로가 일반적으로 이용되고 있다. H브릿지 회로로 모터를 구동하는 경우, 킥백 발생 시의 전압 상승에 의해 MOSFET가 파괴되지 않도록, 제너 다이오드를 이용하여 전압 상승을 억제하는 것이 행하여지고 있다(예를 들면 특허 문헌1).
도 10은, 제너 다이오드를 이용하여 전압 상승을 억제하는 모터 구동 회로의 구성예를 도시하는 도면이다. 모터 구동 회로는, 전원 측이 P채널 MOSFET(101, 102)이고, 접지측이 N채널 MOSFET(103, 104)인 H브릿지 회로를 포함하여 구성되어 있다. 그리고, P채널 MOSFET(101) 및 N채널 MOSFET(103)의 접속점과, P채널 MOSFET(102) 및 N채널 MOSFET(104)의 접속점 사이에 모터 코일(105)이 접속된다.
전압 VA를 발생하는 전원(110)은, 커넥터(111)를 통하여, 전원 라인(112) 및 접지 라인(113)과 접속되어 있다. 그리고, P채널 MOSFET(101, 102)의 소스는 전원 라인(112)과 접속되고, N채널 MOSFET(103, 104)의 소스는 접지 라인(113)과 접속되어 있다. 또한, 전원 라인(112)에는, 전류가 전원(110)에 역류하는 것을 방지하기 위한 회로로서, 다이오드(114)가 설치되어 있다. 또한, H브릿지 회로에 킥백이 발생한 경우에 전원 라인(112)의 전압 Vm의 상승을 억제하기 위한 회로로서 제너 다이오드(120)가 설치되어 있다. 그리고, 킥백 시의 전류를 흡수하기 위한 회로로서 컨덴서(121)가 설치되어 있다.
P채널 MOSFET(101)의 온 오프를 제어하기 위한 회로로서, 전류원(130), NPN형 트랜지스터(131~133), 및 저항(134)이 설치되어 있다. 또한, P채널 MOSFET(101)의 게이트는, NPN형 트랜지스터(133)의 콜렉터와 접속됨과 함께, 저항(134)을 통하여 전원 라인(112)과 접속되어 있다.
여기서, NPN형 트랜지스터(131)가 오프인 경우, 전류원(130)으로부터 출력되는 전류는 NPN형 트랜지스터(132)에 유입되고, 전류 미러 접속되어 있는 NPN형 트랜지스터(133)에도 미러비에 따른 전류가 흐르게 된다. 이에 의해, 저항(134)에도 전류가 흘러서, 전원 라인(112)의 전압 Vm을 강하시킨 전압이 P채널 MOSFET(101)의 게이트에 인가되어, P채널 MOSFET(101)는 온으로 된다.
한편, NPN형 트랜지스터(131)가 온인 경우, 전류원(130)으로부터 출력되는 전류는 NPN형 트랜지스터(131)에 유입되기 때문에, 저항(134)에는 전류가 흐르지 않게 된다. 이에 의해, P채널 MOSFET(101)의 게이트 전압은 전원 라인(112)의 전압 Vm까지 끌어 올려져서, P채널 MOSFET(101)는 오프로 된다.
또한, N채널 MOSFET(103)의 온 오프를 제어하기 위한 회로로서, NPN형 트랜 지스터(140) 및 PNP형 트랜지스터(141)가 설치되어 있다. 그리고, N채널 MOSFET(103)의 게이트는, NPN형 트랜지스터(140) 및 PNP형 트랜지스터(141)의 접속점과 접속되어 있다.
여기서, NPN형 트랜지스터(140)가 온, PNP형 트랜지스터(141)가 오프인 경우, N채널 MOSFET(103)의 게이트 전압은 전원 라인(112)의 전압 Vm으로 끌어 올려져서, N채널 MOSFET(103)는 온으로 된다.
한편, NPN형 트랜지스터(140)가 오프, PNP형 트랜지스터(141)가 온인 경우, N채널 MOSFET(103)의 게이트 전압은 접지 라인(113)의 전압으로 끌어 내려져서, N채널 MOSFET(103)는 오프로 된다.
마찬가지로, P채널 MOSFET(102)의 온 오프를 제어하기 위한 회로로서, 전류원(150), NPN형 트랜지스터(151~153), 및 저항(154)이 설치되어 있다. 또한, N채널 MOSFET(104)의 온 오프를 제어하기 위한 회로로서, NPN형 트랜지스터(160) 및 PNP형 트랜지스터(161)가 설치되어 있다. 그리고, 이들 트랜지스터의 온 오프를 제어함으로써 모터의 구동을 제어하는 구동 회로(170)가 설치되어 있다.
이러한 모터 구동 회로에서, P채널 MOSFET(101) 및 N채널 MOSFET(104)를 온, P채널 MOSFET(102) 및 N채널 MOSFET(103)를 오프로 하면, 도 11의 파선으로 나타내는 경로에서 전류가 흘러서, 모터가 있는 방향으로 회전한다. 이 상태로부터, 적절한 타이밍에서 P채널 MOSFET(101) 및 N채널 MOSFET(104)를 오프로 하면, 코일(105)에 축적된 에너지에 의해, 전류는 계속해서 흐르려고 한다. 그 때문에, 도 12의 파선으로 나타내는 바와 같이, N채널 MOSFET(103)의 기생 다이오드(103d) 및 P채널 MOSFET(102)의 기생 다이오드(102d)를 경유한 킥백 전류가 발생한다.
이 킥백 전류는, 다이오드(114)가 있기 때문에 전원(110)에 회생할 수는 없고, 컨덴서(121)에 유입되게 된다. 이에 의해, 전원 라인(112)의 전압 Vm이 상승한다. 또한, 다이오드(114)가 없는 경우에도, 전원 라인(112)이 긴 경우 등에는, 전원 라인(112)의 전압 Vm이 상승한다. 이 때, 전원 라인(112)의 전압 Vm의 상승은, 제너 다이오드(120)에 의해 억제되어, P채널 MOSFET(101, 102)의 파괴가 방지된다.
그런데, 모터의 사이즈가 커질수록, 킥백이 발생하였을 때의 전원 라인(112)의 전압 Vm의 상승도 커지기 때문에, 제너 다이오드(120)의 사이즈를 크게 할 필요가 있다. 또한, 컨덴서(121)의 사이즈도 예를 들면 100μF~1000μF 정도로 크게 할 필요가 있다. 이와 같이, 제너 다이오드(120) 및 컨덴서(121)의 사이즈가 커지면, 코스트의 증대를 초래하게 된다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 킥백 발생 시의 전압 상승을 억제하여 MOSFET의 파괴를 방지 가능하여 저코스트의 모터 구동 회로를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 모터 구동 회로는, 제1 전원 라인과, 제2 전원 라인과, 직렬 접속되는 제1 소스 트랜지스터 및 제1 싱크 트랜지스터와, 직렬 접속되는 제2 소스 트랜지스터 및 제2 싱크 트랜지스터와, 상기 제1 소스 트 랜지스터 및 상기 제1 싱크 트랜지스터의 접속점에 접속되는 모터 코일과, 상기 제1 및 제2 소스 트랜지스터 및 상기 제1 및 제2 싱크 트랜지스터의 각각에 설치되는 제1~제4 회생 다이오드를 갖고, 상기 제1 전원 라인과 접지 사이에 접속되며, 상기 제1 소스 트랜지스터 및 상기 제2 싱크 트랜지스터와, 상기 제2 소스 트랜지스터 및 상기 제1 싱크 트랜지스터가 상보적으로 스위칭하는 H브릿지 회로와, 상기 제2 전원 라인과 상기 제1 및 제2 소스 트랜지스터의 제어 전극과의 사이에 접속되며, 상기 제1 및 제2 소스 트랜지스터의 제어 전극의 전압의 상승을, 상기 제2 전원 라인의 전압에 따른 전압으로 억제하는 전압 억제 회로를 구비하고, 상기 제1 및 제2 소스 트랜지스터는, 상기 제1 전원 라인 측의 전극 및 제어 전극의 전압차에 따라서 온 오프하는 트랜지스터이고, 상기 제2 전원 라인의 전압은, 상기 제1 소스 트랜지스터로부터 상기 제2 싱크 트랜지스터에 전류가 흐르고 있는 경우에는, 상기 제2 소스 트랜지스터가 오프로 되는 전압인 것으로 한다.
그리고, 상기 전압 억제 회로는, 일단이 상기 제2 전원 라인과 접속되며, 타단이 상기 제1 소스 트랜지스터의 제어 전극과 접속되는 제1 저항과, 일단이 상기 제2 전원 라인과 접속되며, 타단이 상기 제2 소스 트랜지스터의 제어 전극과 접속되는 제2 저항에 의해 구성되는 것으로 할 수 있다.
또한, 상기 모터 구동 회로는, 일단이 상기 제1 전원 라인과 접속되며, 타단이 상기 제1 소스 트랜지스터의 제어 전극과 접속되는 제1 저항과, 일단이 상기 제1 전원 라인과 접속되며, 타단이 상기 제2 소스 트랜지스터의 제어 전극과 접속되는 제2 저항을 구비하고, 상기 전압 억제 회로는, 캐소드 측이 상기 제2 전원 라인 과 접속되며, 애노드 측이 상기 제1 소스 트랜지스터의 제어 전극과 접속되는 제1 다이오드와, 캐소드 측이 상기 제2 전원 라인과 접속되며, 애노드 측이 상기 제2 소스 트랜지스터의 제어 전극과 접속되는 제2 다이오드에 의해 구성되는 것으로 할 수 있다.
또한, 상기 모터 구동 회로는, 입력 전극이 상기 제2 전원 라인과 접속되며, 출력 전극이 상기 제1 소스 트랜지스터의 제어 전극과 접속되고, 온으로 되면 상기 제2 전원 라인의 전압을 상기 제1 소스 트랜지스터의 제어 전극에 인가하여, 상기 제1 소스 트랜지스터를 오프로 하는 제1 제어 MOSFET와, 입력 전극이 상기 제2 전원 라인과 접속되며, 출력 전극이 상기 제2 소스 트랜지스터의 제어 전극과 접속되고, 온으로 되면 상기 제2 전원 라인의 전압을 상기 제2 소스 트랜지스터의 제어 전극에 인가하여, 상기 제2 소스 트랜지스터를 오프로 하는 제2 제어 MOSFET을 구비하고, 상기 제1 다이오드는, 상기 제1 제어 MOSFET의 기생 다이오드이고, 상기 제2 다이오드는, 상기 제2 제어 MOSFET의 기생 다이오드인 것으로 해도 된다.
또한, 상기 제1 전원 라인에는, 전류가 상기 전원에 역류하는 것을 방지하는 다이오드가 설치되어 있는 것으로 해도 된다.
<실시예>
==제1 실시예==
(1) 회로 구성
우선, 제1 실시예의 모터 구동 회로의 구성에 대하여 설명한다. 도 1은, 본 발명의 제1 실시예인 모터 구동 회로의 구성예를 도시하는 도면이다. 모터 구동 회로는, 예를 들면 팬 모터 등의 단상 모터를 구동하는 회로로서, 모터 코일(10)에 흐르는 전류를 제어한다. 본 실시예에서는, 모터 구동 회로는, P채널 MOSFET(11, 12), N채널 MOSFET(13,14), 전원 라인(21, 22), 접지 라인(23), 다이오드(24, 25), 컨덴서(26, 27), 전류원(31, 32), NPN형 트랜지스터(41~48), PNP형 트랜지스터(51, 52), 구동 회로(60), 및 커넥터(70)를 포함하여 구성되어 있다.
P채널 MOSFET(11, 12) 및 N채널 MOSFET(13, 14)는 H브릿지 회로를 구성하고 있고, 전원 측의 P채널 MOSFET(11)(제1 소스 트랜지스터) 및 P채널 MOSFET(12)(제2 소스 트랜지스터)의 소스가 전원 라인(21)(제1 전원 라인)에 접속되어 있다. 또한, 접지 측의 N채널 MOSFET(13)(제1 싱크 트랜지스터) 및, N채널 MOSFET(14)(제2 싱크 트랜지스터)의 소스가 접지 라인(23)에 접속되어 있다. P채널 MOSFET(11) 및 N채널 MOSFET(13)의 드레인끼리가 접속되고, P채널 MOSFET(12) 및 N채널 MOSFET(14)의 드레인끼리가 접속되어 있다. 그리고, P채널 MOSFET(11) 및 N채널 MOSFET(13)의 접속점과, P채널 MOSFET(12) 및 N채널 MOSFET(14)의 접속점 사이에, 모터 코일(10)이 접속된다.
그리고, P채널 MOSFET(11)에는 기생 다이오드(11d)(제1 회생 다이오드)가 설치되어 있고, P채널 MOSFET(12)에는 기생 다이오드(12d)(제2 회생 다이오드)가 설치되어 있다. 또한, N채널 MOSFET(13)에는 기생 다이오드(13d)(제3 회생 다이오드)가 설치되어 있고, N채널 MOSFET(14)에는 기생 다이오드(14d)(제3 회생 다이오드)가 설치되어 있다.
이러한 H브릿지 회로에서는, 예를 들면, P채널 MOSFET(11) 및 N채널 MOSFET(14)이 온, P채널 MOSFET(12) 및 N채널 MOSFET(13)이 오프로 됨으로써, 모터 코일(10)에 전류가 흘러서, 모터가 있는 방향으로 회전하게 된다. 또한, 예를 들면, P채널 MOSFET(11) 및 N채널 MOSFET(14)이 오프, P채널 MOSFET(12) 및 N채널 MOSFET(13)이 온으로 됨으로써, 모터 코일(10)에 역방향의 전류가 흐르게 된다.
전원 라인(21, 22)은, 전압 VA를 발생하는 전원(80)으로부터 분기된 것으로서, 커넥터(70)를 통하여 전원(80)의 플러스 측과 접속되어 있다. 또한, 접지 라인(23)은, 커넥터(70)를 통하여 전원(80)의 마이너스측(접지측)과 접속되어 있다. 전원 라인(21)에는, 다이오드(24)가 설치되어 있다. 이 다이오드(24)는, 예를 들면 전원(80)이 커넥터(70)에 역방향으로 접속된 경우 등에, 전원 라인(21)으로부터 전원(80)의 방향으로 전류가 흘러 회로가 파괴되는 것을 방지하기 위한 것이다. 마찬가지로, 전원 라인(22)에도, 다이오드(25)가 설치되어 있다. 또한, 전원 라인(21)에는, 컨덴서(26)가 설치되어 있다. 컨덴서(26)는, H브릿지 회로에서 킥백이 발생한 경우에 발생하는 전류를 흡수하기 위한 것이다. 또한, 전원 라인(22)에는, 전원 라인(22)의 전압 Vcc를 안정화시키기 위한 컨덴서(27)가 설치되어 있다. 또한, 컨덴서(27)는 전원 라인(22)의 전압 Vcc의 안정화를 목적으로 하기 위한 것이기 때문에, 대용량일 필요는 없으며, 예를 들면 0.1μF~1μF 정도로 할 수 있다.
전류원(31), 저항(33), 및 NPN형 트랜지스터(41~43)는, P채널 MOSFET(11)의 온 오프를 제어하는 제어 회로(제1 제어 회로)를 구성하고 있다. 전류원(31)은, 일단이 전원 라인(22)과 접속되고, 타단이 NPN형 트랜지스터(41, 42)의 콜렉터와 접속되어 있다. NPN형 트랜지스터(41~43)의 에미터는 접지 라인(23)과 접속되고, NPN형 트랜지스터(42, 43)는 전류 미러 접속되어 있다. NPN형 트랜지스터(41)의 베이스에는, 구동 회로(60)로부터 출력되는 전압 Vp1이 인가되어 있다. 그리고, P채널 MOSFET(11)의 게이트는, 저항(33)을 통하여 전원 라인(22)에 접속됨과 함께, NPN형 트랜지스터(43)의 콜렉터와 접속되어 있다.
여기서, 전압 Vp1이 L레벨인 경우, NPN형 트랜지스터(41)가 오프로 되어, 전류원(31)으로부터 출력되는 전류는 NPN형 트랜지스터(42)에 유입되고, 전류 미러 접속되어 있는 NPN형 트랜지스터(43)에도 미러비에 따른 전류가 흐르게 된다. 이에 의해, 저항(33)에도 전류가 흘러서, 전원 라인(22)의 전압 Vcc를 강하시킨 전압이 P채널 MOSFET(11)의 게이트에 인가되어, P채널 MOSFET(11)는 온으로 된다. 한편, 전압 Vp1이 H레벨인 경우, NPN형 트랜지스터(41)가 온으로 되어, 전류원(31)으로부터 출력되는 전류는 NPN형 트랜지스터(41)에 유입되며, NPN형 트랜지스터(42, 43)에는 전류가 흐르지 않게 된다. 따라서, 저항(33)에도 전류가 흐르지 않아서, P채널 MOSFET(11)의 게이트 전압은 전원 라인(22)의 전압 Vcc까지 끌어 올려져서, P채널 MOSFET(11)는 오프로 된다.
마찬가지로, 전류원(32), 저항(34), 및 NPN형 트랜지스터(45~47)는, P채널 MOSFET(12)의 온 오프를 제어하는 제어 회로(제2 제어 회로)를 구성하고 있다. 전류원(32)은, 일단이 전원 라인(22)과 접속되고, 타단이 NPN형 트랜지스터(45, 46)의 콜렉터와 접속되어 있다. NPN형 트랜지스터(45~47)의 에미터는 접지 라인(23)과 접속되고, NPN형 트랜지스터(46, 47)는 전류 미러 접속되어 있다. NPN형 트랜지스터(45)의 베이스에는, 구동 회로(60)로부터 출력되는 전압 Vp2가 인가되어 있 다. 그리고, P채널 MOSFET(12)의 게이트는, 저항(34)을 통하여 전원 라인(22)에 접속됨과 함께, NPN형 트랜지스터(47)의 콜렉터와 접속되어 있다.
여기서, 전압 Vp2가 L레벨인 경우, NPN형 트랜지스터(45)가 오프로 되어, 전류원(31)으로부터 출력되는 전류는 NPN형 트랜지스터(46)에 유입되며, 전류 미러 접속되어 있는 NPN형 트랜지스터(47)에도 미러비에 따른 전류가 흐르게 된다. 이에 의해, 저항(34)에도 전류가 흘러서, 전원 라인(22)의 전압 Vcc를 강하시킨 전압이 P채널 MOSFET(12)의 게이트에 인가되어, P채널 MOSFET(12)는 온으로 된다. 한편, 전압 Vp2가 H레벨인 경우, NPN형 트랜지스터(45)가 온으로 되어, 전류원(32)으로부터 출력되는 전류는 NPN형 트랜지스터(45)에 유입되며, NPN형 트랜지스터(46, 47)에는 전류가 흐르지 않게 된다. 따라서, 저항(34)에도 전류가 흐르지 않아서, P채널 MOSFET(12)의 게이트 전압은 전원 라인(22)의 전압 Vcc까지 끌어 올려져서, P채널 MOSFET(12)는 오프로 된다.
또한, P채널 MOSFET(11)의 게이트는 저항(33)을 통하여 전원 라인(22)과 접속되어 있기 때문에, P채널 MOSFET(11)의 게이트 전압은 전원 라인(22)의 전압 Vcc 이하로 억제된다. 또한, P채널 MOSFET(12)의 게이트는 저항(34)을 통하여 전원 라인(22)과 접속되어 있기 때문에, P채널 MOSFET(12)의 게이트 전압은 전원 라인(22)의 전압 Vcc 이하로 억제된다. 즉, 저항(33)(제1 저항) 및 저항(34)(제2 저항)이 본 발명의 전압 억제 회로에 상당한다.
NPN형 트랜지스터(44) 및 PNP형 트랜지스터(51)는, N채널 MOSFET(13)의 온 오프를 제어하는 제어 회로(제3 제어 회로)를 구성하고 있다. NPN형 트랜지스 터(44) 및 PNP형 트랜지스터(51)는 에미터끼리가 접속되고, NPN형 트랜지스터(44)의 콜렉터가 전원 라인(22)과 접속되며, PNP형 트랜지스터(51)의 콜렉터가 접지 라인(23)과 접속되어 있다. NPN형 트랜지스터(44)의 베이스에는, 구동 회로(60)로부터 출력되는 전압 Vn1_1이 인가되고, PNP형 트랜지스터(51)의 베이스에는, 구동 회로(60)로부터 출력되는 전압 Vn1_2가 인가되어 있다. 그리고, NPN형 트랜지스터(44) 및 PNP형 트랜지스터(51)의 접속점과, N채널 MOSFET(13)의 게이트가 접속되어 있다.
여기서, 전압 Vn1_1, Vn1_2가 H레벨인 경우, NPN형 트랜지스터(44)가 온, PNP형 트랜지스터(51)가 오프로 되어, N채널 MOSFET(13)의 게이트 전압은 전원 라인(22)의 전압 Vcc까지 끌어 올려져서, N채널 MOSFET(13)는 온으로 된다. 한편, 전압 Vn1_1, Vn1_2가 L레벨인 경우, NPN형 트랜지스터(44)가 오프, PNP형 트랜지스터(51)가 온으로 되어, N채널 MOSFET(13)의 게이트 전압은 접지 라인(23)의 전압으로 끌어 내려져서, N채널 MOSFET(13)는 오프로 된다.
마찬가지로, NPN형 트랜지스터(48) 및 PNP형 트랜지스터(52)는, N채널 MO SFET(14)의 온 오프를 제어하는 제어 회로(제4 제어 회로)를 구성하고 있다. NPN형 트랜지스터(48) 및 PNP형 트랜지스터(52)는 에미터끼리가 접속되고, NPN형 트랜지스터(48)의 콜렉터가 전원 라인(22)과 접속되며, PNP형 트랜지스터(52)의 콜렉터가 접지 라인(23)과 접속되어 있다. NPN형 트랜지스터(48)의 베이스에는, 구동 회로(60)로부터 출력되는 전압 Vn2_1이 인가되고, PNP형 트랜지스터(52)의 베이스에는, 구동 회로(60)로부터 출력되는 전압 Vn2_2가 인가되어 있다. 그리고, NPN형 트랜지스터(48) 및 PNP형 트랜지스터(52)의 접속점과, N채널 MOSFET(14)의 게이트가 접속되어 있다.
여기서, 전압 Vn2_1, Vn2_2가 H레벨인 경우, NPN형 트랜지스터(48)가 온, PNP형 트랜지스터(52)가 오프로 되어, N채널 MOSFET(14)의 게이트 전압은 전원 라인(22)의 전압 Vcc까지 끌어 올려져서, N채널 MOSFET(14)는 온으로 된다. 한편, 전압 Vn2_1, Vn2_2가 L레벨인 경우, NPN형 트랜지스터(48)가 오프, PNP형 트랜지스터(52)가 온으로 되어, N채널 MOSFET(14)의 게이트 전압은 접지 라인(23)의 전압으로 끌어 내려져서, N채널 MOSFET(14)는 오프로 된다.
구동 회로(60)는, 전압 Vp1, Vp2, Vn1_1, Vn1_2, Vn2_1, Vn2_2에 의해 P채널 MOSFET(11, 12) 및 N채널 MOSFET(13, 14)의 온 오프를 행하여, 모터의 구동을 제어한다.
(2) 동작 설명
다음으로, 제1 실시예의 모터 구동 회로의 동작에 대하여 설명한다. 우선, 도 2에 도시하는 바와 같이, P채널 MOSFET(11) 및 N채널 MOSFET(14)이 온, P채널 M OSFET(12) 및 N채널 MOSFET(13)이 오프의 상태인 것으로 한다. 이 때, 도면의 파선으로 나타내는 바와 같이, 전원 라인(21)으로부터 P채널 MOSFET(11), 모터 코일(10), N채널 MOSFET(14)의 방향으로 전류가 흘러서, 모터가 있는 방향으로 회전한다. 그리고, 적절한 타이밍에서 P채널 MOSFET(11) 및 N채널 MOSFET(14)이 오프로 된 것으로 한다. 이 때, 모터 코일(10)에는 에너지가 축적되어 있어, 전류를 계속 흘리려고 한다. 그 때문에, 도 3에 도시하는 바와 같이, N채널 MOSFET(13)의 기생 다이오드(13d), 모터 코일(10), P채널 MOSFET(12)의 기생 다이오드(12d)를 통하여 전류가 흐르게 된다. 즉, 킥백이 발생하게 된다.
킥백에 의해 발생한 전류는, 다이오드(24)가 있기 때문에 전원(80)에 회생할 수는 없고, 컨덴서(26)에 유입되게 된다. 이에 의해, 전원 라인(21)의 전압 Vm은 상승하게 된다. 또한, 다이오드(24)가 없는 경우에도, 전원 라인(21)이 긴 경우 등에는, 전원 라인(21)의 전압 Vm이 상승하게 된다. 그리고, 전원 라인(21)의 전압 Vm이 상승하여, P채널 MOSFET(11, 12)의 게이트 소스간의 전압이 임계값 전압을 초과하면, 도 4에 도시하는 바와 같이, P채널 MOSFET(11, 12)이 자동적으로 온의 상태로 된다. 그 때문에, 모터 코일(10)로부터 출력되는 전류는, P채널 MOSFET(12), P채널 MOSFET(11)를 흘러 모터 코일(10)로 되돌아간다. 즉, 모터 코일(10)에 축적된 에너지는, 모터 코일(10), P채널 MOSFET(12), 및 P채널 MOSFET(11)에 의해 구성되는, H브릿지 회로의 전원 측의 루프에서 소비되게 된다. 그리고, 모터 코일(10)에 축적된 에너지가 소비되어, P채널 MOSFET(11, 12)의 게이트 소스간의 전압이 임계값 전압보다 작아지면, P채널 MOSFET(11, 12)는 자동적으로 오프로 된다.
그 후, 도 5에 도시하는 바와 같이, P채널 MOSFET(12) 및 N채널 MOSFET(13)이 온, P채널 MOSFET(11) 및 N채널 MOSFET(14)이 오프로 되면, 도면의 파선으로 나타내는 바와 같이, 전원 라인(21)으로부터 P채널 MOSFET(12), 모터 코일(10), N채널 MOSFET(13)의 방향으로 전류가 흐른다. 그리고, 적절한 타이밍에서 P채널 MOSFET(12) 및 N채널 MOSFET(13)이 오프로 된 것으로 한다. 이 때, 모터 코일(10) 에는 에너지가 축적되어 있어, 전류를 계속 흘리려고 한다. 그 때문에, 도 6에 도시하는 바와 같이, N채널 MOSFET(14)의 기생 다이오드(14d), 모터 코일(10), P채널 MOSFET(11)의 기생 다이오드(11d)를 통하여 전류가 흐르게 된다.
이 경우도, 킥백에 의해 발생한 전류는, 다이오드(24)가 있기 때문에 전원(80)에 회생할 수는 없고, 컨덴서(26)에 유입되어, 전원 라인(21)의 전압 Vm이 상승해 간다. 그리고, 전원 라인(21)의 전압 Vm이 상승하여, P채널 MOSFET(11, 12)의 게이트 소스간의 전압이 임계값 전압을 초과하면, 도 7에 도시하는 바와 같이, P채널 MOSFET(11, 12)이 자동적으로 온의 상태로 된다. 그 때문에, 모터 코일(10)로부터 출력되는 전류는, P채널 MOSFET(11), P채널 MOSFET(12)를 흘러 모터 코일(10)로 되돌아간다. 즉, 도 4의 경우와 마찬가지로, 모터 코일(10)에 축적된 에너지는, H브릿지 회로의 전원 측의 루프에서 소비되게 된다. 그리고, 모터 코일(10)에 축적된 에너지가 소비되어, P채널 MOSFET(11, 12)의 게이트 소스간의 전압이 임계값 전압보다 작아지면, P채널 MOSFET(11, 12)는 자동적으로 오프로 된다.
따라서, 도 1에 도시하는 모터 구동 회로에서는, 킥백의 발생에 의한 전원 라인(21)의 전압 Vm의 상승은, P채널 MOSFET(11, 12)의 임계값 전압과 동일 레벨로 억제된다. 그 때문에, 전원 라인(21)의 전압 Vm의 상승을 억제하기 위해 큰 사이즈의 제너 다이오드를 이용할 필요가 없다. 또한, 킥백에 의해 발생하는 전류는, 모터 코일(10), P채널 MOSFET(11), 및 P채널 MOSFET(12)에 의해 구성되는, H브릿지 회로의 전원 측의 루프를 돌게 되기 때문에, 컨덴서(26)의 사이즈를 예를 들면 1μF~10μF 정도로 작게 할 수도 있다. 즉, 킥백 발생 시의 전원 라인(21)의 전압 Vm 의 상승을 억제하여 P채널 MOSFET(11, 12)의 파괴를 방지 가능하여, 저코스트의 모터 구동 회로를 실현할 수 있다.
또한, 도 4에 도시하는 상태의 경우에, 구동 회로(60)의 제어에 의해 P채널 MOSFET(12) 및 N채널 MOSFET(13)이 온으로 되었다고 해도, 모터 코일(10)로부터 출력되는 전류는, P채널 MOSFET(11)로부터 N채널 MOSFET(13)에 흐르는 일은 없이, 모터 코일(10)로 되돌아가게 된다. 이것은, 킥백 발생에 의해 전원 라인(21)의 전압 Vm이 상승해 있어, 다이오드(24)에 순방향의 전류를 흐르게 할 수 없기 때문이다. 마찬가지로, 도 7에 도시하는 상태의 경우에도, 가령 구동 회로(60)의 제어에 의해 P채널 MOSFET(11) 및 N채널 MOSFET(14)이 온으로 되었다고 해도, 모터 코일(10)로부터 출력되는 전류는, P채널 MOSFET(12)로부터 N채널 MOSFET(14)에 흐르는 일은 없이, 모터 코일(10)로 되돌아가게 된다.
==제2 실시예==
다음으로, 본 발명의 제2 실시예의 모터 구동 회로의 구성에 대하여 설명한다. 도 8은, 본 발명의 제2 실시예인 모터 구동 회로의 구성예를 도시하는 도면이다. 도 8에 도시하는 모터 구동 회로는, 도 1에 도시한 모터 구동 회로의 구성 외에, 다이오드(85, 86)를 구비하고 있다. 다이오드(85)(제1 다이오드)는, 캐소드 측이 전원 라인(22)과 접속되고, 애노드 측이 P채널 MOSFET(11)의 게이트와 접속되어 있다. 또한, 다이오드(86)(제2 다이오드)는, 캐소드 측이 전원 라인(22)과 접속되고, 애노드 측이 P채널 MOSFET(12)의 게이트와 접속되어 있다. 또한, 제1 실시예와는 달리, 저항(33)은, 일단이 전원 라인(21)과 접속되고, 타단이 P채널 MOSFET(11)의 게이트와 접속되어 있다. 그리고, 저항(34)은, 일단이 전원 라인(21)과 접속되고, 타단이 P채널 MOSFET(12)의 게이트와 접속되어 있다.
이러한 구성의 모터 구동 회로에서는, 킥백의 발생에 의해 전원 라인(21)의 전압 Vm이 상승하면, P채널 MOSFET(11, 12)의 소스 전압 및 게이트 전압도 상승하게 된다. 그러나, P채널 MOSFET(11)의 게이트는, 다이오드(85)를 통하여 전원 라인(22)에 접속되어 있기 때문에, P채널 MOSFET(11)의 게이트의 전압은, 전원 라인(22)의 전압 Vcc에 다이오드(85)의 순방향 전압 Vf를 부가한 전압 Vcc+Vf로 억제되게 된다. 마찬가지로, P채널 MOSFET(12)의 게이트는, 다이오드(86)를 통하여 전원 라인(22)에 접속되어 있기 때문에, P채널 MOSFET(12)의 게이트 전압은, 전원 라인(22)의 전압 Vcc에 다이오드(86)의 순방향 전압 Vf를 부가한 전압 Vcc+Vf로 억제되게 된다. 즉, 다이오드(85, 86)가 본 발명의 전압 억제 회로에 상당한다.
그리고, 전원 라인(21)의 전압 Vm이 계속하여 상승하면, P채널 MOSFET(11, 12)의 게이트 소스간의 전압이 임계값 전압을 초과하여, P채널 MOSFET(11, 12)이 온의 상태로 된다. 따라서, 킥백 발생 시에는, 전원 라인(21)의 전압 Vm이 상승하면 P채널 MOSFET(11, 12)이 온으로 되어, 제1 실시예의 경우와 마찬가지로, 킥백에 의해 발생하는 전류는 H브릿지 회로의 전원 측의 루프를 돌게 된다. 이에 의해, 킥백의 발생에 의한 전원 라인(21)의 전압 Vm의 상승은, P채널 MOSFET(11, 12)의 임계값 전압과 동일 레벨로 억제된다. 그 때문에, 전원 라인(21)의 전압 Vm의 상승을 억제하기 위해 큰 사이즈의 제너 다이오드를 이용할 필요가 없다. 또한, 킥백에 의해 발생하는 전류는 H브릿지 회로의 전원 측의 루프를 돌게 되기 때문에, 컨덴서(26)의 사이즈를 작게 할 수도 있다. 즉, 킥백 발생 시의 전원 라인(21)의 전압 Vm의 상승을 억제하여 P채널 MOSFET(11, 12)의 파괴를 방지 가능하여, 저코스트의 모터 구동 회로를 실현할 수 있다.
==제3 실시예==
다음으로, 본 발명의 제3 실시예의 모터 구동 회로의 구성에 대하여 설명한다. 도 9는, 본 발명의 제3 실시예인 모터 구동 회로의 구성예를 도시하는 도면이다. 도 9에 도시하는 모터 구동 회로는, 도 1에 도시한 전류원(31, 32), NPN형 트랜지스터(41~48), 및 PNP형 트랜지스터(51, 52) 대신에, P채널 MOSFET(90~93) 및 N채널 MOSFET(95~98)를 구비하고 있다. 또한, 제1 실시예와는 달리, 저항(33)은, 일단이 전원 라인(21)과 접속되고, 타단이 P채널 MOSFET(11)의 게이트와 접속되어 있다. 그리고, 저항(34)은, 일단이 전원 라인(21)과 접속되고, 타단이 P채널 MOSFET(12)의 게이트와 접속되어 있다.
P채널 MOSFET(90)(제1 제어 MOSFET), N채널 MOSFET(95), 및 저항(33)은, P채널 MOSFET(11)의 온 오프를 제어하는 제어 회로(제1 제어 회로)를 구성하고 있다. P채널 MOSFET(90)는, 소스(입력 전극)가 전원 라인(22)과 접속되고, 드레인(출력 전극)이 N채널 MOSFET(95)의 드레인과 접속되어 있다. 또한, N채널 MOSFET(95)의 소스는 접지 라인(23)과 접속되어 있다. 그리고, P채널 MOSFET(90) 및 N채널 MOSFET(95)의 게이트에는, 구동 회로(60)로부터 출력되는 전압 Vp1이 인가되어 있다. 그리고, P채널 MOSFET(90) 및 N채널 MOSFET(95)의 접속점과, P채널 MOSFET(11)의 게이트가 접속되어 있다.
여기서, 전압 Vp1이 H레벨인 경우, P채널 MOSFET(90)이 오프, N채널 MOSFET(95)이 온으로 되어, P채널 MOSFET(11)의 게이트 전압은 접지 라인(23)의 전압까지 끌어 내려져서, P채널 MOSFET(11)는 온으로 된다. 한편, 전압 Vp1이 L레벨인 경우, P채널 MOSFET(90)이 온, N채널 MOSFET(95)이 오프로 되어, P채널 MOSFET(11)의 게이트 전압은 전원 라인(22)의 전압 Vcc까지 끌어 올려져서, P채널 MOSFET(11)는 오프로 된다.
마찬가지로, P채널 MOSFET(92)(제2 제어 MOSFET), N채널 MOSFET(97), 및 저항(34)은, P채널 MOSFET(12)의 온 오프를 제어하는 제어 회로(제2 제어 회로)를 구성하고 있다. P채널 MOSFET(92)은, 소스(입력 전극)가 전원 라인(22)과 접속되고, 드레인(출력)이 N채널 MOSFET(97)의 드레인과 접속되어 있다. 또한, N채널 MOSFET(97)의 소스는 접지 라인(23)과 접속되어 있다. 그리고, P채널 MOSFET(92) 및 N채널 MOSFET(97)의 게이트에는, 구동 회로(60)로부터 출력되는 전압 Vp2가 인가되어 있다. 그리고, P채널 MOSFET(92) 및 N채널 MOSFET(97)의 접속점과, P채널 MOSFET(12)의 게이트가 접속되어 있다.
여기서, 전압 Vp2가 H레벨인 경우, P채널 MOSFET(92)이 오프, N채널 MOSFET(97)이 온으로 되어, P채널 MOSFET(12)의 게이트 전압은 접지 라인(23)의 전압까지 끌어 내려져서, P채널 MOSFET(12)는 온으로 된다. 한편, 전압 Vp2가 L레벨인 경우, P채널 MOSFET(92)이 온, N채널 MOSFET(97)이 오프로 되어, P채널 MOSFET(12)의 게이트 전압은 전원 라인(22)의 전압 Vcc까지 끌어 올려져서, P채널 MOSFET(12)는 오프로 된다.
또한, P채널 MOSFET(91) 및 N채널 MOSFET(96)는, N채널 MOSFET(13)의 온 오프를 제어하는 제어 회로(제3 제어 회로)를 구성하고 있다. p 채널 MOSFET(91)는, 소스가 전원 라인(22)과 접속되고, 드레인이 N채널 MOSFET(96)의 드레인과 접속되어 있다. 또한, N채널 MOSFET(96)의 소스는 접지 라인(23)과 접속되어 있다. 그리고, P채널 MOSFET(91) 및 N채널 MOSFET(96)의 게이트에는, 구동 회로(60)로부터 출력되는 전압 Vn1이 인가되어 있다. 그리고, P채널 MOSFET(91) 및 N채널 MOSFET(96)의 접속점과, N채널 MOSFET(13)의 게이트가 접속되어 있다.
여기서, 전압 Vn1이 L레벨인 경우, P채널 MOSFET(91)이 온, N채널 MOSFET(96)이 오프로 되어, N채널 MOSFET(13)의 게이트 전압은 전원 라인(22)의 전압 Vcc까지 끌어 올려져서, N채널 MOSFET(13)는 온으로 된다. 한편, 전압 Vn1이 H레벨인 경우, P채널 MOSFET(91)이 오프, N채널 MOSFET(96)이 온으로 되어, N채널 MOSFET(13)의 게이트 전압은 접지 라인(23)의 전압까지 끌어 내려져서, N채널 MOSFET(13)는 오프로 된다.
마찬가지로, P채널 MOSFET(93) 및 N채널 MOSFET(98)는, N채널 MOSFET(14)의 온 오프를 제어하는 제어 회로(제4 제어 회로)를 구성하고 있다. P채널 MOSFET(93)는, 소스가 전원 라인(22)과 접속되고, 드레인이 N채널 MOSFET(98)의 드레인과 접속되어 있다. 또한, N채널 MOSFET(98)의 소스는 접지 라인(23)과 접속되어 있다. 그리고, P채널 MOSFET(93) 및 N채널 MOSFET(98)의 게이트에는, 구동 회로(60)로부터 출력되는 전압 Vn2가 인가되어 있다. 그리고, P채널 MOSFET(93) 및 N채널 MOSFET(98)의 접속점과, N채널 MOSFET(14)의 게이트가 접속되어 있다.
여기서, 전압 Vn2가 L레벨인 경우, P채널 MOSFET(93)이 온, N채널 MOSFET(98)이 오프로 되어, N채널 MOSFET(14)의 게이트 전압은 전원 라인(22)의 전압 Vcc까지 끌어 올려져서, N채널 MOSFET(14)는 온으로 된다. 한편, 전압 Vn2가 H레벨인 경우, P채널 MOSFET(93)이 오프, N채널 MOSFET(98)이 온으로 되어, N채널 MOSFET(14)의 게이트 전압은 접지 라인(23)의 전압까지 끌어 내려져서, N채널 MOSFET(14)는 오프로 된다.
이러한 구성의 모터 구동 회로에서는, 킥백의 발생에 의해 전원 라인(21)의 전압 Vm이 상승하면, P채널 MOSFET(11, 12)의 소스 전압 및 게이트 전압도 상승하게 된다. 그러나, P채널 MOSFET(11)의 게이트는, P채널 MOSFET(90)의 드레인과 접속되어 있기 때문에, P채널 MOSFET(11)의 게이트 전압은, 전원 라인(22)의 전압 Vcc에 P채널 MOSFET(90)의 기생 다이오드(90d)(제1 다이오드)의 순방향 전압 Vf를 부가한 전압 Vcc+Vf로 억제되게 된다. 마찬가지로, P채널 MOSFET(12)의 게이트는, P채널 MOSFET(92)의 드레인과 접속되어 있기 때문에, P채널 MOSFET(12)의 게이트 전압은, 전원 라인(22)의 전압 Vcc에 P채널 MOSFET(92)의 기생 다이오드(92d)(제2 다이오드)의 순방향 전압 Vf를 부가한 전압 Vcc+Vf로 억제되게 된다.
그리고, 전원 라인(21)의 전압 Vm이 계속 상승하면, P채널 MOSFET(11, 12)의 게이트 소스간의 전압이 임계값 전압을 초과하여, P채널 MOSFET(11, 12)이 온의 상태로 된다. 따라서, 킥백 발생 시에는, 전원 라인(21)의 전압 Vm이 상승하면 P채널 MOSFET(11, 12)이 온으로 되어, 제1 실시예의 경우와 마찬가지로, 킥백에 의해 발생하는 전류는 H브릿지 회로의 전원 측의 루프를 돌게 된다.
이에 의해, 킥백의 발생에 의한 전원 라인(21)의 전압 Vm의 상승은, P채널 MOSFET(11, 12)의 임계값 전압과 동일 레벨로 억제된다. 그 때문에, 전원 라인(21)의 전압 Vm의 상승을 억제하기 위해 큰 사이즈의 제너 다이오드를 이용할 필요가 없다. 또한, 킥백에 의해 발생하는 전류는 H브릿지 회로의 전원 측의 루프를 돌게 되기 때문에, 컨덴서(26)의 사이즈를 작게 할 수도 있다. 즉, 킥백 발생 시의 전원 라인(21)의 전압 Vm의 상승을 억제하여 P채널 MOSFET(11, 12)의 파괴를 방지 가능하여, 저코스트의 모터 구동 회로를 실현할 수 있다.
또한, P채널 MOSFET(11, 12)의 온 오프를 제어하는 P채널 MOSFET(90, 92)의 기생 다이오드(90d, 92d)를 이용하여 P채널 MOSFET(11, 12)의 게이트 전압의 상승을 억제하고 있기 때문에, 제2 실시예에 설명한 P채널 MOSFET(11, 12)의 게이트 전압을 억제하기 위한 전용의 다이오드(85, 86)가 불필요하여, 부품 개수를 삭감할 수 있다.
이상, 본 발명의 제1~제3 실시예에 대하여 설명하였다. 전술한 바와 같이, 킥백 발생 시에 전원 라인(21)의 전압 Vm이 상승해도, P채널 MOSFET(11, 12)의 게이트 전압은 전원 라인(22)의 전압 Vcc에 따른 전압으로 억제되기 때문에, P채널 MOSFET(11, 12)이 자동적으로 온으로 되어, 킥백에 의해 발생하는 전류는 H브릿지 회로의 전원 측의 루프를 돌게 된다. 이에 의해, 전원 라인(21)의 전압 Vm의 상승은, P채널 MOSFET(11, 12)의 임계값 전압과 동일 레벨로 억제된다. 따라서, 전원 라인(21)의 전압 Vm의 상승을 억제하기 위해 큰 사이즈의 제너 다이오드를 이용할 필요가 없어, 컨덴서(26)의 사이즈도 예를 들면 1μF~10μF 정도로 작게 할 수 있 다. 즉, 킥백 발생 시의 전원 라인(21)의 전압 Vm의 상승을 억제하여 P채널 MOSFET(11, 12)의 파괴를 방지 가능하여, 저코스트의 모터 구동 회로를 실현할 수 있다.
그리고, 제1 실시예에 설명한 바와 같이, 저항(33, 34)의 일단을 전원 라인(22)과 접속함으로써, P채널 MOSFET(11, 12)의 게이트 전압의 상승을 전원 라인(22)의 전압 Vcc까지 억제할 수 있다. 이 저항(33, 34)은 P채널 MOSFET(11, 12)의 온 오프를 제어할 때에도 이용되는 회로이기 때문에, 부품 개수를 늘리는 일없이, 킥백 발생 시의 전원 라인(21)의 전압 Vm의 상승을 억제하여 P채널 MOSFET(11, 12)의 파괴를 방지 가능한 모터 구동 회로를 실현할 수 있다.
또한, 제2 실시예에 설명한 바와 같이, 다이오드(85, 86)를 이용하여 P채널 MOSFET(11, 12)의 게이트 전압의 상승을 전원 라인(22)의 전압 Vcc에 따른 전압으로 억제할 수 있다.
또한, 제3 실시예에 설명한 바와 같이, P채널 MOSFET(90, 92)의 기생 다이오드(90d, 92d)에 의해, 제2 실시예의 다이오드(85, 86)를 대체할 수 있다. 즉, P채널 MOSFET(90, 92)는 P채널 MOSFET(11, 12)의 온 오프를 제어할 때에도 이용되는 회로이기 때문에, 부품 개수를 늘리는 일없이, 킥백 발생 시의 전원 라인(21)의 전압 Vm의 상승을 억제하여 P채널 MOSFET(11, 12)의 파괴를 방지 가능한 모터 구동 회로를 실현할 수 있다.
또한, 전원(80)이 커넥터(70)에 역방향으로 접속된 경우 등에 전원 라인(21)으로부터 전원(80)에 전류가 역류하는 것을 방지하는 다이오드(24)가 설치되어 있 는 경우에는, 킥백 발생 시의 전원 라인(21)의 전압 Vm의 상승이 현저하게 된다. 그 때문에, 본 실시예에 설명한 구성으로 함으로써 전원 라인(21)의 전압 Vm의 상승을 억제하는 것이 특히 유효하게 된다.
또한, 상기 실시예는 본 발명의 이해를 용이하게 하기 위한 것으로서, 본 발명을 한정하여 해석하기 위한 것이 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경, 개량될 수 있음과 함께, 본 발명에는 그 등가물도 포함된다.
예를 들면, 본 실시예에서는 H브릿지 회로를 이용하여 단상 팬 모터의 모터 코일에 흐르는 전류를 제어하는 것으로 하였지만, 적용되는 모터는 팬 모터에 한정되지 않고, 또한, 단상에도 한정되지 않는다.
또한, 본 실시예에서는 H브릿지 회로에서의 소스 트랜지스터를 P채널 MOSFET로 하였지만, 소스 트랜지스터를 PNP형 트랜지스터로 하는 것도 가능하다. 즉, H브릿지 회로에서의 소스 트랜지스터는, 전원 라인(21) 측의 전극 및 제어 전극의 전압차에 따라서 온 오프하는 트랜지스터이면 된다. 또한, 소스 트랜지스터를 PNP형 트랜지스터로 하는 경우, 회생용의 다이오드(제1 및 제2 회생 다이오드)를 PNP형 트랜지스터와 병렬로 설치하면 된다.
또한, 본 실시예에서는 H브릿지 회로에서의 싱크 트랜지스터를 N채널 MOSFET로 하였지만, 이것에 한정되는 것이 아니라, P채널 MOSFET로 할 수도 있고, 바이폴라 트랜지스터로 할 수도 있다. 예를 들면, 싱크 트랜지스터를 NPN형 트랜지스터로 하는 것도 가능하다. 또한, 싱크 트랜지스터를 바이폴라 트랜지스터로 하는 경우, 회생용의 다이오드(제3 및 제4 회생 다이오드)를 바이폴라 트랜지스터와 병렬 로 설치하면 된다.
또한, 본 실시예에서는, 전원 라인(21)(제1 전원 라인) 및 제2 전원 라인(22)(제2 전원 라인)은 동일한 전원(80)으로부터 분기된 것인 것으로 하였지만, 이것에 한정되는 것이 아니라, 전원 라인(21)과 전원 라인(22)이 서로 다른 전원에 접속되는 것으로 해도 된다. 전원 라인(21)과 전원 라인(22)이 서로 다른 전원에 접속되는 경우, 전원 라인(22)의 전압은, 예를 들면 도 2에 도시한 바와 같이 P채널 MOSFET(11)(제1 소스 트랜지스터)로부터 N채널 MOSFET(14)(제2 싱크 트랜지스터)에 전류가 흐르고 있는 경우에 P채널 MOSFET(12)(제2 소스 트랜지스터)이 오프로 되는 전압이면 된다. 예를 들면, 전압 VA를 발생하는 2개의 전원의 한 쪽에 전원 라인(21)이 접속되고, 다른 쪽에 전원 라인(22)이 접속되는 것으로 할 수 있다.
킥백 발생 시의 전압 상승을 억제하여 MOSFET의 파괴를 방지 가능하여, 저코스트의 모터 구동 회로를 제공할 수 있다.

Claims (5)

  1. 제1 전원 라인과,
    제2 전원 라인과,
    직렬 접속되는 제1 소스 트랜지스터 및 제1 싱크 트랜지스터와, 직렬 접속되는 제2 소스 트랜지스터 및 제2 싱크 트랜지스터와, 상기 제1 소스 트랜지스터 및 상기 제1 싱크 트랜지스터의 접속점과 상기 제2 소스 트랜지스터 및 상기 제2 싱크 트랜지스터의 접속점에 접속되는 모터 코일과, 상기 제1 및 제2 소스 트랜지스터 및 상기 제1 및 제2 싱크 트랜지스터의 각각에 설치되는 제1~제4 회생 다이오드를 갖고, 상기 제1 전원 라인과 접지 사이에 접속되고, 상기 제1 소스 트랜지스터 및 상기 제2 싱크 트랜지스터와, 상기 제2 소스 트랜지스터 및 상기 제1 싱크 트랜지스터가 상보적으로 스위칭하는 H브릿지 회로와,
    상기 제2 전원 라인과 상기 제1 및 제2 소스 트랜지스터의 제어 전극과의 사이에 접속되고, 상기 제1 및 제2 소스 트랜지스터의 제어 전극의 전압의 상승을, 상기 제2 전원 라인의 전압에 따른 전압으로 억제하는 전압 억제 회로
    를 구비하고,
    상기 제1 및 제2 소스 트랜지스터는, 상기 제1 전원 라인 측의 전극 및 제어 전극의 전압차에 따라서 온 오프하는 트랜지스터이며,
    상기 제2 전원 라인의 전압은, 상기 제1 소스 트랜지스터로부터 상기 제2 싱크 트랜지스터에 전류가 흐르고 있는 경우에는, 상기 제2 소스 트랜지스터가 오프로 되는 전압인 것을 특징으로 하는 모터 구동 회로.
  2. 제1항에 있어서,
    상기 전압 억제 회로는,
    일단이 상기 제2 전원 라인과 접속되고, 타단이 상기 제1 소스 트랜지스터의 제어 전극과 접속되는 제1 저항과,
    일단이 상기 제2 전원 라인과 접속되고, 타단이 상기 제2 소스 트랜지스터의 제어 전극과 접속되는 제2 저항에 의해 구성되는 것을 특징으로 하는 모터 구동 회로.
  3. 제1항에 있어서,
    일단이 상기 제1 전원 라인과 접속되고, 타단이 상기 제1 소스 트랜지스터의 제어 전극과 접속되는 제1 저항과,
    일단이 상기 제1 전원 라인과 접속되고, 타단이 상기 제2 소스 트랜지스터의 제어 전극과 접속되는 제2 저항
    을 구비하고,
    상기 전압 억제 회로는,
    캐소드 측이 상기 제2 전원 라인과 접속되고, 애노드 측이 상기 제1 소스 트랜지스터의 제어 전극과 접속되는 제1 다이오드와,
    캐소드 측이 상기 제2 전원 라인과 접속되고, 애노드 측이 상기 제2 소스 트랜지스터의 제어 전극과 접속되는 제2 다이오드에 의해 구성되는 것을 특징으로 하 는 모터 구동 회로.
  4. 제3항에 있어서,
    입력 전극이 상기 제2 전원 라인과 접속되고, 출력 전극이 상기 제1 소스 트랜지스터의 제어 전극과 접속되며, 온으로 되면 상기 제2 전원 라인의 전압을 상기 제1 소스 트랜지스터의 제어 전극에 인가하여, 상기 제1 소스 트랜지스터를 오프로 하는 제1 제어 MOSFET와,
    입력 전극이 상기 제2 전원 라인과 접속되고, 출력 전극이 상기 제2 소스 트랜지스터의 제어 전극과 접속되며, 온으로 되면 상기 제2 전원 라인의 전압을 상기 제2 소스 트랜지스터의 제어 전극에 인가하여, 상기 제2 소스 트랜지스터를 오프로 하는 제2 제어 MOSFET
    을 구비하고,
    상기 제1 다이오드는, 상기 제1 제어 MOSFET의 기생 다이오드이며,
    상기 제2 다이오드는, 상기 제2 제어 MOSFET의 기생 다이오드인 것을 특징으로 하는 모터 구동 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 전원 라인에는, 전류가 상기 전원에 역류하는 것을 방지하는 다이오드가 설치되어 있는 것을 특징으로 하는 모터 구동 회로.
KR1020070024538A 2006-03-14 2007-03-13 모터 구동 회로 KR100899263B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00083617 2006-03-14
JP2006083617A JP4938326B2 (ja) 2006-03-24 2006-03-24 モータ駆動回路

Publications (2)

Publication Number Publication Date
KR20070093863A KR20070093863A (ko) 2007-09-19
KR100899263B1 true KR100899263B1 (ko) 2009-05-27

Family

ID=38604215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024538A KR100899263B1 (ko) 2006-03-14 2007-03-13 모터 구동 회로

Country Status (5)

Country Link
US (1) US7535189B2 (ko)
JP (1) JP4938326B2 (ko)
KR (1) KR100899263B1 (ko)
CN (1) CN100559696C (ko)
TW (1) TWI327815B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5087376B2 (ja) * 2007-11-28 2012-12-05 オンセミコンダクター・トレーディング・リミテッド モータ駆動回路、ファンモータ、電子機器、及びノート型パーソナルコンピュータ
JP5297641B2 (ja) * 2007-11-29 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー モータ駆動回路
CN101515714B (zh) * 2008-02-22 2012-11-21 德信科技股份有限公司 反冲电压抑制电路
KR101010780B1 (ko) * 2008-05-19 2011-01-25 최윤아 자동차의 전동 시트의 구동 드라이버
JP5337533B2 (ja) * 2009-02-27 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー モータ駆動回路
JP2012070540A (ja) * 2010-09-24 2012-04-05 Nidec Techno Motor Holdings Corp モータ
US8552672B2 (en) * 2010-10-19 2013-10-08 Teknic, Inc. Method and apparatus to drive two-phase motors from a three-phase bridge
JP2013183482A (ja) * 2012-02-29 2013-09-12 Keihin Corp モータの制御装置及びスロットルバルブ装置
TWI436582B (zh) 2012-05-15 2014-05-01 Anpec Electronics Corp 馬達驅動電路及其驅動方法
CN104283488B (zh) * 2013-07-03 2016-12-28 远翔科技股份有限公司 应用于马达的驱动切换系统
CN104883101B (zh) * 2015-05-06 2018-10-19 青岛歌尔声学科技有限公司 一种直流电动机转速控制电路及具有该电路的电子设备
CN105048414B (zh) * 2015-07-29 2018-07-27 中国科学院长春光学精密机械与物理研究所 步进电机驱动器中igbt保护电路及保护方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003348880A (ja) * 2002-05-24 2003-12-05 Fujitsu General Ltd モータの制御装置およびその制御方法
JP2005269885A (ja) * 2004-02-16 2005-09-29 Denso Corp Ｈブリッジ回路の駆動装置及びｈブリッジ回路の保護方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217864A (ja) * 1986-03-14 1987-09-25 Fuji Electric Co Ltd インバ−タのスナバ回路
JPH0919186A (ja) * 1995-06-30 1997-01-17 Ricoh Co Ltd モータ駆動装置
US5859519A (en) * 1997-05-29 1999-01-12 General Electric Company Single phase motor drive
JP3034508B1 (ja) * 1998-11-12 2000-04-17 本田技研工業株式会社 電動機駆動装置
US6175204B1 (en) * 1998-11-25 2001-01-16 Westinghouse Air Brake Company Dynamic brake for power door
US20010048278A1 (en) * 1999-02-04 2001-12-06 Glen C. Young Cross coupled motor gate drive
US6943510B2 (en) * 2001-08-06 2005-09-13 Black & Decker Inc. Excitation circuit and control method for flux switching motor
JP3932409B2 (ja) * 2002-05-23 2007-06-20 ミネベア株式会社 ブラシレス直流１相モータのドライブ回路
JP4291991B2 (ja) * 2002-10-08 2009-07-08 オリエンタルモーター株式会社 単相ブラシレスモータの駆動装置
JP2006080024A (ja) * 2004-09-13 2006-03-23 Mitsubishi Electric Corp 放電灯点灯装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003348880A (ja) * 2002-05-24 2003-12-05 Fujitsu General Ltd モータの制御装置およびその制御方法
JP2005269885A (ja) * 2004-02-16 2005-09-29 Denso Corp Ｈブリッジ回路の駆動装置及びｈブリッジ回路の保護方法

Also Published As

Publication number Publication date
KR20070093863A (ko) 2007-09-19
JP4938326B2 (ja) 2012-05-23
CN101056082A (zh) 2007-10-17
US7535189B2 (en) 2009-05-19
TW200737685A (en) 2007-10-01
US20070241701A1 (en) 2007-10-18
JP2007259657A (ja) 2007-10-04
TWI327815B (en) 2010-07-21
CN100559696C (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
KR100899263B1 (ko) 모터 구동 회로
US9019000B2 (en) Driver circuit having a storage device for driving switching device
US10063224B2 (en) Driver circuit and semiconductor module having same
JP4317825B2 (ja) インバータ装置
KR101069485B1 (ko) 모터 구동 회로
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
JP2007336694A (ja) 絶縁ゲート型半導体素子の駆動回路
JP5767734B2 (ja) 電力用半導体装置
JP2005160268A (ja) インバータ回路
JP6361531B2 (ja) 半導体装置およびモータ制御装置
JP2020127267A (ja) 過電流保護回路及びスイッチング回路
JPH1075164A (ja) 電圧制御形スイッチング素子のゲート駆動回路
JP2010028522A (ja) 半導体装置
JP5034919B2 (ja) 温度センサ回路
JP6122542B1 (ja) アクティブクランプ回路
US11496125B2 (en) Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation
JP4821394B2 (ja) 半導体素子駆動回路
US6683777B2 (en) Semiconductor protective control unit for controlling output transistors connected to inductive load
JP5133648B2 (ja) 電圧制御形スイッチングデバイスのゲート駆動装置
KR20110139886A (ko) 인버터의 게이트 드라이브 회로
KR20190108785A (ko) 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치
CN114977744A (zh) 一种驱动电路及控制方法
US20210126449A1 (en) Electronic circuit and electronic apparatus
JP5226474B2 (ja) 半導体出力回路
JP4012524B2 (ja) 逆循環保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee