KR20160021847A - 파워 반도체소자의 구동 회로 - Google Patents

파워 반도체소자의 구동 회로 Download PDF

Info

Publication number
KR20160021847A
KR20160021847A KR1020167001369A KR20167001369A KR20160021847A KR 20160021847 A KR20160021847 A KR 20160021847A KR 1020167001369 A KR1020167001369 A KR 1020167001369A KR 20167001369 A KR20167001369 A KR 20167001369A KR 20160021847 A KR20160021847 A KR 20160021847A
Authority
KR
South Korea
Prior art keywords
voltage
gate current
gate
terminal
command
Prior art date
Application number
KR1020167001369A
Other languages
English (en)
Other versions
KR101706901B1 (ko
Inventor
요시토모 하야시
마사히로 오자와
도시키 다나카
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160021847A publication Critical patent/KR20160021847A/ko
Application granted granted Critical
Publication of KR101706901B1 publication Critical patent/KR101706901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M2001/0054—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y02B70/1491—

Abstract

파워 반도체소자(1)의 게이트 단자-이미터 단자간에의 충전 지령인 전압 지령 VGEref를 생성하는 전압 지령 생성부(2), 전압 지령 VGEref와 파워 반도체소자(1)의 게이트 단자-이미터 단자 간 전압의 편차 전압 Verr를 산출하는 감산기(3), 편차 전압 Verr가 입력되어 파워 반도체소자(1)의 게이트 단자에 흘리는 게이트 전류를 결정하는 게이트 전류 지령 전압 VIGref를 산출하는 게이트 전류 제어기(4), 게이트 전류 지령 전압 VIGref를 제한하는 게이트 전류 지령 제한기(19) 및, 게이트 전류 지령 제한기(19)의 출력인 실게이트 전류 지령 전압 VIGout이 입력되어 파워 반도체소자(1)의 게이트 단자에 게이트 전류를 공급하는 게이트 전류 공급기를 구비한다.

Description

파워 반도체소자의 구동 회로{DRIVE CIRCUIT FOR POWER SEMICONDUCTOR ELEMENT}
본 발명은, 파워 반도체소자의 구동 회로에 관한 것이다.
직류를 교류로 변환하는 인버터 장치, 교류를 직류로 변환하는 전력 변환 장치 등에는, IGBT(절연 게이트 바이폴러 트랜지스터), MOSFET(절연 게이트형 전계 효과 트랜지스터)이라고 하는 파워 반도체소자가 이용되고 있다. 이러한 파워 반도체소자에서는, IGBT에서는 컬렉터 단자로부터 이미터 단자, MOSFET에서는 드레인 단자로부터 소스 단자에 흐르는 전류를, 게이트 단자-이미터 단자 간(이후, 「GE간」이라고 한다) 또는 게이트 단자-소스 단자 간(이후, 「GS간」이라고 한다)에 있어서, 전하를 충전 혹은 방전함으로써 게이트 단자-이미터 단자 간 전압(이후, 「VGE 전압」이라고 한다) 또는 게이트 단자-소스 단자 간 전압(이후, 「VGS 전압」이라고 한다)을 변화시킴으로써 제어를 실시한다.
상기와 같은 파워 반도체소자에 있어서의 VGE 전압 및 VGS 전압의 제어를 행하기 위한 구동 회로, 즉 파워 반도체소자의 구동 회로는, 일반적으로 제어 회로로부터 보내지는 펄스 신호인 턴온 신호, 턴 오프 신호에 기초하여 동작을 실시한다. 구동 회로에 턴온 신호가 보내졌을 경우, 구동 회로는, 구동 대상인 IGBT의 GE간 또는 MOSFET의 GS간에 전하를 충전하도록 동작해, VGE 전압 혹은 VGS 전압을 상승시킨다. 한편, 구동 회로에 턴 오프 신호가 보내졌을 경우, 구동 회로는, IGBT의 GE간 또는 MOSFET의 GS간부터 전하를 방전하도록 동작해, VGE 전압 혹은 VGS 전압을 저하시킨다.
파워 반도체소자의 구동 회로로서는, 하기 비특허 문헌 1에 기재된 것과 같은, 정전압 구동 회로가 있다. 정전압 구동 회로는, 제어 회로로부터 구동 회로에 대해서 턴온 신호가 보내졌을 경우, 게이트 저항을 통해서 양전원과 IGBT 또는 MOSFET의 게이트 단자의 사이를 전기적으로 접속하여, GE간이나 GS간에 전하를 충전해, VGE 전압이나 VGS 전압을 상승시켜, IGBT나 MOSFET를 턴온 시킨다. 또한, 제어 회로로부터 구동 회로에 대해서 턴 오프 신호가 보내졌을 경우, 정전압 구동 회로는, 게이트 저항을 통해서 음전원(또는 그라운드 0 V)과 게이트 단자와의 사이를 전기적으로 접속하여, GE간이나 GS간에 충전된 전하를 방전해, VGE 전압이나 VGS 전압을 저하시킨다.
또한, 특허 문헌 1에는, 게이트 단자에 일정한 전류를 공급하기 위한 정전류 구동 회로를 마련해 정전류 구동 회로의 출력 단자에 접속된 파워 반도체소자의 GE간에 충전된 VGE 전압과 소정의 전압치를 비교하여, VGE 전압이 설정 전압치보다 높아지면, 정전류 구동 회로의 전류를 감소시키는 기술이 개시되어 있다.
특허 문헌 1에 나타난 기술에 의하면, 턴온 시의 편차를 억제할 수 있는 것과 동시에, 필요한 때만 전류를 증가시키기 때문에, 파워 반도체소자의 저손실화 및 구동 회로의 전력 절약화가 도모될 수 있다고 나타내고 있다.
특허문헌 1: 국제 공개 제2009/044602호
비특허문헌 1: 일본인터 주식회사 IGBT 어플리케이션 노트 Reｖ. 1. 01(제20－22 페이지)
그런데, 한마디로 VGE 전압이라고 해도, 파워 반도체소자의 턴온시에 컬렉터 전류가 흐르기 시작하는 VGE 전압(이후 「문턱 전압 VGEth」라고 한다)과, 미러 기간에 들어가는 VGE 전압(이후 「미러 기간 전압 VGEon」라고 한다)이 있다. 비특허 문헌 1에 나타난 정전압 구동 회로의 경우, 게이트 저항의 저항값에 의해, 스위칭 손실 및 전도 노이즈나 방사 노이즈라고 하는 EMI 노이즈(이후 「EMI」라고 한다)가 결정된다.
예를 들어, 게이트 저항을 작게 하면, 게이트 단자에 흐르는 전류가 커지기 때문에, VGE 전압의 충전 시간은 짧아져, 스위칭 손실은 작아진다. 그렇지만, 파워 반도체소자의 컬렉터 전류의 전류 변화율 di/dt가 커지기 때문에, EMI 노이즈가 커진다.
이것에 대해, 게이트 저항을 크게 하면, 게이트 단자에 흐르는 전류는 작아지기 때문에, VGE 전압의 충전 시간은 길어져, 스위칭 손실은 커지는 한편으로, 파워 반도체소자의 컬렉터 전류의 전류 변화율 di/dt는 작아지기 때문에, EMI 노이즈를 저감할 수 있다. 즉, 정전압 구동 회로를 이용했을 경우, 스위칭 손실과 EMI 노이즈와는 트레이드 오프의 관계가 된다.
특허 문헌 1에 나타난 기술에 의하면, 전술한 바와 같이 게이트 단자에 흐르는 전류는 일정하기 때문에, di/dt를 크게 하는 일 없이, VGE 전압의 충전 시간을 단축할 수 있다. 추가로 VGE 전압이 소정의 전압을 넘으면, 정전류 구동 회로의 전류치를 감소시키는 제어를 실시하고 있기 때문에, 구동 회로의 전력 절약화도 도모할 수 있다고 나타내고 있다.
그렇지만, 일반적으로, VGE 전압은, 스위칭 전원등에서 생성된 전원에 기초한 값으로 되어 있어, 스위칭 전원의 편차 등으로, VGE 전압이 전술의 소정의 전압까지 도달하지 않았던 경우에는, 정전류 구동 회로의 전류치를 감소시킬 수 없다고 하는 과제가 있다.
또한, 소정의 전압과의 비교 결과에 기초한 시퀀스를 구성하기 때문에, 제어도 복잡하게 된다고 하는 과제도 남는다.
본 발명은, 상기를 감안하여 이루어진 것으로서, 턴온시의 파워 반도체소자의 스위칭 손실의 저감과 EMI 노이즈의 저감의 양립을 도모할 수 있는 파워 반도체소자의 구동 회로를 제공하는 것을 목적으로 한다.
상술한 과제를 해결하여, 목적을 달성하기 위해서, 본 발명은, 파워 반도체소자의 게이트 단자-이미터 단자간의 충전 지령인 전압 지령을 생성하는 전압 지령 생성부와, 전압 지령과, 상기 파워 반도체소자의 게이트 단자-이미터 단자간 전압과의 편차 전압을 산출하는 편차 산출부와, 상기 편차 전압이 입력되어 상기 파워 반도체 소자의 게이트 단자에 흐르는 게이트 전류를 결정하는 게이트 전류 지령 전압을 산출하는 게이트 전류 제어기와, 상기 게이트 전류 지령 전압을 제한하는 게이트 전류 지령 제한기와, 상기 게이트 전류 지령 제한기의 출력인 실게이트 전류 지령 전압이 입력되어 상기 파워 반도체소자의 게이트 단자에 게이트 전류를 공급하는 게이트 전류 공급기를 구비하는 것을 특징으로 한다.
이 발명에 의하면, 턴온시의 파워 반도체소자의 스위칭 손실의 저감 및 EMI 노이즈의 저감의 양립을 도모하고, 또한, 전원 등의 외부 요인이나 파워 반도체소자 그 자체의 편차에 대해서도 견고하고(robust), 구동 회로 그 자체의 전력 절약화도 도모할 수 있다는 효과를 달성한다.
도 1은, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로의 구성예를 나타내는 블록도이다.
도 2는, 파워 반도체소자의 구동 회로가 제어하는 일례로서의 모터 구동용 전력 변환 장치의 구성을 나타내는 도면이다.
도 3a는, 전압 지령 생성부의 내부 구성예를 나타내는 블록도이다.
도 3b는, 양전원 VCCP 및 음전원 VCCN의 접속 구성예를 나타내는 도면이다.
도 4는, 게이트 전류 공급기의 구성예를 나타내는 블록도이다.
도 5a는, 게이트 전류 공급기의 입출력 특성의 일례를 나타내는 도면이다.
도 5b는, 게이트 전류 공급기의 주파수 특성(게인 및 위상)의 일례를 나타내는 도면이다.
도 6은, 파워 반도체소자에 IGBT를 이용해 정전압 구동 회로로 구성했을 경우의 일례를 나타내는 도면이다.
도 7은, 도 6에 나타나는 정전압 구동 회로의 동작 특성을 나타내는 도면이다.
도 8은, 본 실시의 형태에 따른 구동 회로에 있어서의 게이트 전류 지령 제한기의 유무에 따른 동작을 비교하여 나타내는 타임 차트이다.
도 9는, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로의 보다 상세한 구성예를 나타내는 도면이다.
도 10은, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로의 변형예를 나타내는 도면이다.
이하에 첨부 도면을 참조하여, 본 발명의 실시 형태와 관련되는 파워 반도체소자의 구동 회로에 대해 설명한다. 덧붙여, 이하에 나타나는 실시 형태에 의해 본 발명이 한정되는 것은 아니다.
도 1은, 이 발명의 실시 형태에 따른 파워 반도체소자의 구동 회로의 구성예를 나타내는 블록도이다. 본 실시의 형태에 따른 파워 반도체소자의 구동 회로는, 도 1에 나타나는 바와 같이, 파워 반도체소자로서의 IGBT1, IGBT1의 게이트 단자-이미터 단자간을 충전할 때의 지령치인 전압 지령 VGEref를 생성하는 전압 지령 생성부(2), 전압 지령 VGEref와 IGBT1의 게이트 단자-이미터 단자간 전압(이후 「전압치 VGE」혹은 「VGE 전압」이라고 한다)과의 편차(이후 「편차 전압 Verr」라고 한다)를 생성해 출력하는 편차 전압 생성부 또는 편차 산출부로서의 감산기(3), 편차 전압 Verr를 입력해, IGBT1의 게이트 단자에 흘리는 게이트 전류를 결정하는 지령 전압(이후 「게이트 전류 지령 전압 VIGref」라고 한다)을 산출하는 게이트 전류 제어기(4), 게이트 전류 지령 전압 VIGref를 제한하는 게이트 전류 지령 제한기(19) 및, 게이트 전류 지령 제한기(19)의 출력인 실게이트 전류 지령 전압 VIGout를 입력해, IGBT1의 게이트 단자에 게이트 전류 IG를 공급하는 게이트 전류 공급기(5)를 포함하여 구성된다.
본 발명의 파워 반도체소자의 구동 회로는, 예를 들면 도 2에 나타나는 모터 구동용 전력 변환 장치 등, 각종 전력 변환기에 이용할 수 있다. 도 2에 나타나는 예에서는, 다이오드(22a~22f)가 각각 역병렬에 접속된 전력용 반도체소자(IGBT, 1a~1f)에 의해서 삼상의 인버터 회로가 구성되어 있다. 전력용 반도체소자(1a~1f)의 각각을, 본 발명의 파워 반도체소자의 구동 회로(20a~20f)가 스위칭 제어하는 것에 의해서, 평활 콘덴서(23)에 축적된 전력이, 부하의 일례로서의 모터(24)에 공급되어 모터(24)의 구동 제어가 행해진다.
도 1에 나타나는 파워 반도체소자의 구동 회로 전체의 동작에 대해 설명한다. 전압 지령 생성부(2)에서 출력되는 전압 지령 VGEref는 감산기(3)의 플러스 단자에 입력된다. IGBT1의 게이트 단자-이미터 단자 간의 전압인 전압치 VGE는 감산기(3)의 마이너스 단자에 각각 입력된다. 즉, 전압치 VGE는, 게이트 전류 제어기(4)의 입력 측에 피드백된다.
감산기(3)는, 전압 지령 VGEref 및 전압치 VGE를 이용하여 편차 전압 Verr를을 생성하여, 게이트 전류 제어기(4)에 출력한다. 게이트 전류 제어기(4)는, 감산기(3)의 출력인 편차 전압 Verr가 작아지도록 하는 게이트 전류 지령 전압 VIGref를 생성하여, 게이트 전류 지령 제한기(19)에 출력한다. 게이트 전류 지령 제한기(19)는, 게이트 전류 지령 전압 VIGref를 제한하기 위한 기능을 구비한다. 즉, 게이트 전류 지령 제한기(19)는, 게이트 전류 제어기(4)의 출력인 게이트 전류 지령 전압 VIGref의 출력을 제한한 실게이트 전류 지령 전압 VIGout을 게이트 전류 공급기(5)에 출력한다. 게이트 전류 공급기(5)는, 실게이트 전류 지령 전압 VIGout에 근기초하여 IGBT1의 게이트 단자에 공급하는 게이트 전류 IG를 생성한다. 게이트 전류 공급기(5)에 의해서 생성된 게이트 전류 IG에 의해, IGBT1의 게이트 단자-이미터 단자 간에 전하가 충전되어 전압치 VGE가 상승한다. 이상의 동작에 의해, IGBT1이 턴온한다.
전압 지령 생성부(2)의 동작에 대해 설명한다. 도 3a는, 전압 지령 생성부의 내부 구성예를 나타내는 블록도이고, 도 3b는, 양전원 VCCP 및 음전원 VCCN의 접속 구성예를 나타내는 도면이다.
전압 지령 생성부(2)는, IGBT1의 동작 신호를 출력하는 제어 회로(8)의 구동 신호에 기초하여 동작을 실시한다. 양전원 VCCP, 음전원 VCCN(혹은 그라운드(GND) 0 V), NPN 트랜지스터(6) 및 PNP 트랜지스터(7)를 포함하여 구성된다. NPN 트랜지스터(6) 및 PNP 트랜지스터(7)의 각 베이스 단자끼리 접속되고, NPN 트랜지스터(6) 및 PNP 트랜지스터(7)의 각 이미터 단자끼리는 접속된다. 또한, 양전원 VCCP와 NPN 트랜지스터(6)의 컬렉터 단자가 접속되고, 음전원 VCCN와 PNP 트랜지스터(7)의 컬렉터 단자가 접속된다. IGBT1을 구동하기 위한 제어 신호 CS가 제어 회로(8)로부터 출력되어 NPN 트랜지스터(6) 및 PNP 트랜지스터(7)의 각 베이스 단자끼리 접속단에 입력된다. NPN 트랜지스터(6) 및 PNP 트랜지스터(7)의 각 이미터 단자에 출력되는 전압치가 전압 지령 VGEref로서 사용된다. 덧붙여 도 3b에서는 음전원 VCCN가 부전위가 되는 경우를 일례로서 나타내고 있지만, 음전원 VCCN가 그라운드(GND) 전위, 즉 영전위라도 괜찮다.
제어 회로(8)로부터 출력되는 제어 신호 CS가 IGBT1을 온 시키기 위한 신호, 즉 턴온 신호인 경우, NPN 트랜지스터(6)가 온되고, PNP 트랜지스터(7)는 오프된다. 이것에 의해, NPN 트랜지스터(6) 및 PNP 트랜지스터(7)의 이미터 단자에는 양전원 VCCP의 전압(전위)이 인가되어, 이 전압이 전압 지령 VGEref가 된다. 한편, 제어 회로(8)로부터 출력되는 제어 신호 CS가 IGBT1을 오프시키기 위한 신호, 즉 턴 오프 신호가 출력되는 경우, NPN 트랜지스터(6)가 오프되고, PNP 트랜지스터(7)가 온된다. 이것에 의해, NPN 트랜지스터(6)와 PNP 트랜지스터(7)의 이미터 단자에는 음전원 VCCN의 전압(전위)이 인가되어, 이 전압이 전압 지령 VGEref가 된다.
게이트 전류 제어기(4)에 대해 설명한다. 게이트 전류 제어기(4)는, 도 1에 나타나는 파워 반도체소자의 구동 회로의 응답성을 결정하는 부분이며, 비례 제어기(P제어기)로 구성한다. 게이트 전류 제어기(4)를 P제어기로 구성하는 경우, 게이트 전류 제어기(4)의 전달 함수 GI(s)는, 비례 게인을 Kp로 하면, 식(1)로 표현할 수 있다.
GI(s)=Kp (1)
식(1)에서, 게이트 전류 제어기(4)의 응답성은 결정되어 입력된 신호를, 비례 게인 Kp에 기초해 게이트 전류 지령 전압 VIGref로서 산출하여 출력한다.
게이트 전류 지령 제한기(19)에 대해 설명한다. 게이트 전류 지령 제한기(19)는, 게이트 전류 지령 전압 VIGref를 제한하는 기능을 구비한다. 출력 상한치를 VIGrefmax, 출력 하한치를 VIGrefmin로 하면, 게이트 전류 지령 제한기(19)의 출력인 실게이트 전류 지령 전압 VIGout는, 식(2)로 표현할 수 있다.
VIGrefmin≤VIGout≤VIGrefmax (2)
게이트 전류 공급기(5)에 대해 설명한다. 도 4는, 게이트 전류 공급기(5)의 구성예를 나타내는 블록도이다. 게이트 전류 공급기(5)는, 실게이트 전류 지령 전압 VIGout에 기초하고, IGBT1의 게이트 단자에 게이트 전류 IG를 공급하는 기능을 가지는 구성으로서, 도 4에 나타나는 바와 같이, PNP 트랜지스터(9, 10)를 구비하는 커런트 미러 회로, N채널형 MOSFET(11), 저항(12, 14) 및 OP AMP(13)를 갖추어 구성된다.
OP AMP(13)의 플러스 단자에는, 전술의 실게이트 전류 지령 전압 VIGout이 입력된다. OP AMP(13)의 출력 단자는, 저항(14)을 통해서 N채널형 MOSFET(11)의 게이트 단자에 접속된다. N채널형 MOSFET(11)의 소스 단자는 저항(12)을 통해서 GND 전위(0 V)로 되고 저항(12)의 경우에 GND 전위측이 아닌 단이 OP AMP(13)의 마이너스 단자에 접속된다.
PNP 트랜지스터(9, 10)에 의해서 구성되는 커런트 미러 회로에 대해 설명한다. PNP 트랜지스터(9, 10)의 이미터 단자는 VCCP와 접속되고, PNP 트랜지스터(9)의 베이스 단자는 PNP 트랜지스터(10)의 베이스 단자와 접속되는 것과 동시에, PNP 트랜지스터(9)의 컬렉터 단자와 접속된다. PNP 트랜지스터(9)의 컬렉터 단자는 N채널형 MOSFET(11)의 드레인 단자와 접속되고, PNP 트랜지스터(10)의 컬렉터 단자는 IGBT1의 게이트 단자에 접속된다.
게이트 전류 공급기(5)는, OP AMP(13)의 플러스 단자에 입력되는 실게이트 전류 지령 IGref에 기초하여, PNP 트랜지스터(9)에 흘리는 전류 I1를 결정하고 있다. 전술된 바와 같이, PNP 트랜지스터(9, 10)는 커런트 미러 회로를 구성하고 있어, PNP 트랜지스터(9)에 흐르는 전류 I1와 PNP 트랜지스터(10)에 흐르는 전류 I2는 같은 값이 된다. PNP 트랜지스터(10)의 컬렉터 단자는, IGBT1의 게이트 단자에 접속되고 있어 게이트 단자에 흐르는 게이트 전류 IG는, PNP 트랜지스터(10)에 흐르는 전류 I2가 된다.
게이트 전류 공급기(5)에 입력되는 실게이트 전류 지령 전압 VIGout는, 게이트 전류 제어기(4)의 출력이며 전압치이다. 이것에 대해, 게이트 전류 공급기(5)의 출력인 게이트 전류 IG는 전류치이다. 즉, 게이트 전류 공급기(5)는, 전압-전류 변환기의 역할을 이루고 있고, 실게이트 전류 지령 전압 VIGout라고 하는 전압치가 입력되어 IGBT1의 게이트 단자에 게이트 전류 IG를 출력하고 있다.
도 5a는, 게이트 전류 공급기(5)의 입출력 특성(정(靜)특성)의 일례를 나타내는 도면(그래프)이며, 세로축에 게이트 전류 IG, 가로축에 실게이트 전류 지령 전압 VIGout를 취하고 있다. 입출력 변환 게인을 K2(K2는 양의 실수로 한다)로 할 때, 도 5a에 나타나는 예에서는, 실게이트 전류 지령 전압 VIGout과 게이트 전류 IG 사이에, 식(3)의 관계가 성립한다.
IG=K2×VIGout (3)
도 5b는, 게이트 전류 공급기(5)의 주파수 특성(게인 및 위상)의 일례를 나타내는 도면(그래프)이다.
덧붙여 전압-전류 변환기로서의 기능을 하는 게이트 전류 공급기(5)는, 여기서 나타난 구성 및 특성에 한정되지 않고, 다른 구성으로 실현되어도 괜찮다.
여기서, IGBT, MOSFET라고 하는 파워 반도체소자의 턴 온시의 동작 특성에 대해 설명한다. 도 6은, 파워 반도체소자에 IGBT를 이용해 정전압 구동 회로로 구성했을 경우의 일례를 나타내는 도면이다. 도 7은, 도 6에 나타나는 정전압 구동 회로의 동작 특성을 나타내는 도면이며, IGBT 턴 온시의 게이트 단자-이미터 단자간 전압 VGE, 게이트 전류 IG, 컬렉터 전류 IC 및 컬렉터 단자-이미터 단자간 전압 VCE의 타임 차트를 나타내고 있다.
도 6에 대해 설명한다. 도 6에 나타나는 정전압 구동 회로는, NPN 트랜지스터(15), PNP 트랜지스터(16) 및 게이트 저항(17)을 포함하여 구성된다. NPN 트랜지스터(15) 및 PNP 트랜지스터(16)의 각 베이스 단자끼리는 접속되고, 그 접속단은 제어 회로(8)의 출력과 접속된다. NPN 트랜지스터(15)의 컬렉터 단자는 양전원 VCCP에 접속되어 PNP 트랜지스터(16)의 컬렉터 단자는 음전원 VCCN(혹은 그라운드 0 V)에 접속된다. NPN 트랜지스터(15) 및 PNP 트랜지스터(16)의 각 이미터 단자끼리는 접속되어 그 접속단은 게이트 저항(17)을 통해서 IGBT1의 게이트 단자에 접속된다. 덧붙여 제어 회로(8)는 IGBT1의 구동 신호를 생성 출력하는 기능을 구비하고 있다.
제어 회로(8)로부터 턴온 신호가 출력되면, NPN 트랜지스터(15)가 온되고, PNP 트랜지스터(16)가 오프된다. NPN 트랜지스터(15)가 온 되었기 때문에, 게이트 저항(17)을 통해서 IGBT1의 게이트 단자에 양전원 VCCP로부터의 전류가 흘러 게이트 단자-이미터 단자간에 전하가 충전된다. 한편, 제어 회로(8)로부터 턴 오프 신호가 출력되면, NPN 트랜지스터(15)가 오프되고, PNP 트랜지스터가 온된다. PNP 트랜지스터가 온되었기 때문에, 게이트 저항(17)을 통해서 음전원 VCCN에 대해 전류가 흘러 게이트 단자-이미터 단자간의 전하가 방전된다.
도 7에 대해 설명한다. 전술한 바와 같이 제어 회로(8)으로부터 턴온 신호가 출력되면, NPN 트랜지스터(15)가 온되어, 게이트 저항(17)을 통해서 IGBT1의 게이트 단자에 전류가 흐른다.
타임 차트의 t0~t1구간에 대해 설명한다. 시각 t0는 GE간의 전하의 충전을 개시한 시각, 시각 t1은 IGBT1의 컬렉터 전류 IC가 흐르기 시작하는 시각이다. 게이트 전류의 피크치는 양전원 VCCP를 게이트 저항(17)으로 나눈 값이다. 게이트 저항(17)의 저항값을 RG로 하면, 턴온 동작 개시시각 t0의 게이트 전류 피크치 IGpeak는 식(4)로 표현할 수 있다.
IGpeak=VCCP/RG (4)
급격한 게이트 전류 IG가 흐름으로써, 게이트 단자-이미터 단자간 전압 VGE도 상승한다. 시각 t1에서 게이트 단자-이미터 단자간 전압 VGE가, 문턱 전압 VGEth에 도달하여, 컬렉터 전류 IC가 급격하게 흐르기 시작해 컬렉터 단자-이미터 단자간 전압 VCE가 하강하기 시작한다.
타임 차트의 t1~t2구간에 대해 설명한다. 시각 t2는 IGBT1이 미러 효과가 생기는 기간(이후 「미러 기간」이라고 한다)에 들어가는 시각이다. 시각 t1 이후, 게이트 전류 IG가 저하해서, 게이트 단자-이미터 단자간 전압 VGE의 상승도 완만하게 된다. 시각 t2에 도달하면, 미러 기간이 시작된다.
타임 차트의 t2~t3구간에 대해 설명한다. 시각 t3는 IGBT1이 미러 기간을 끝내는 시각이다. 이 시각 t2~t3의 사이, 미러 효과에 의해 게이트 단자-이미터 단자간 전압 VGE는 일정하게 된다. 이 미러 기간은, 게이트 단자-컬렉터 단자간 용량의 충전이 끝날 때까지 계속되어, 게이트 전류 IG도 일정하게 된다. 미러 기간중, 컬렉터 단자-이미터 단자간 전압 VCE는 하강하는 데에 반해, 컬렉터 전류 IC는 일정하다. 덧붙여 t2~t3구간에 흐르는 게이트 전류 IG는 식(5)로 표현할 수 있다.
IG=(VCCP-VGEon)/RG (5)
타임 차트의 t3~t4구간에 대해 설명한다. 시각 t4는 게이트 단자-이미터 단자간 전압 VGE가 양전원 VCCP까지 다 충전한 시간이다. 미러 기간이 끝난 시각 t3 이후, 재차 게이트 단자-이미터 단자간 전압 VGE가 상승하기 시작해 게이트 전류 IG는 감소하고, 시각 t4에서 게이트 단자-이미터 단자간 전압 VGE는 양전원 VCCP에 도달한다.
전술한 바와 같이, 파워 반도체소자를 정전압 구동 회로로 구동하는 경우, 스위칭 손실의 저감에는, 게이트 단자-이미터 단자간 전압 VGE의 충전을 빠르게 끝내는 것이 필요하다. 그러기 위해서는, 게이트 저항의 저항값을 작게 하고, 게이트 전류를 크게 하면 바람직하다. 그렇지만, 게이트 전류를 크게 하면, 급격한 컬렉터 전류 IC가 흘러 발생 노이즈가 악화된다. 이것은, 게이트 단자-이미터 단자간 전압 VGE의 충전 개시시의 상승이 크면 컬렉터 전류 IC의 시간 변화율(이후 「di/dt」라고 표기)이 커져, 발생 노이즈가 커지기 때문이다.
한편, 미러 기간 중은, 전술바와 같이, 컬렉터 단자-이미터 단자간 전압 VCE가 감소해 나가는 것과 동시에, 게이트 단자-이미터 단자간 전압 VGE는 일정하고, 컬렉터 전류 IC의 di/dt는 작다. 미러 기간이 길면, 컬렉터 단자-이미터 단자간 전압 VCE의 감소가 완만하다. 미러 기간을 짧게 하면, 컬렉터 단자-이미터 단자간 전압 VCE의 감소가 빨라진다. 이것은, 미러 기간을 짧게함으로써 스위칭 손실을 작게 할 수 있는 것을 나타내고 있다.
이상으로부터, 턴온시의 스위칭 손실 저감 및 발생 노이즈 저감에는, 이하에 나타나는 제어 기능을 가지는 파워 반도체소자의 구동 회로가 필요해진다.
(1) 게이트 단자-이미터 단자간 전압 VGE가 문턱 전압 VGEth까지는 충전 속도를 떨어뜨린다. 즉, 게이트 단자에 공급하는 게이트 전류를 억제한다.
(2) 게이트 단자-이미터 단자간 전압 VGE가 일정하게 되는 미러 기간을 단축한다. 즉, 미러 기간에 들어가면 게이트 전류를 증가시킨다.
본 실시의 형태에 따른 파워 반도체소자의 구동 회로는, VGE 전압과 GE간에 인가하는 전압 지령 VGEref에 의한 편차 전압 Verr에 기초하여, IGBT1의 게이트 단자에 공급하는 게이트 전류 IG를 산출하고 있다.
도 8(a)에, 게이트 전류 제어기(4)를 비례 제어로 하여, 게이트 전류 지령 제한기(19)가 없는 경우의 각부 파형으로서, 제어 신호 CS, 전압 지령 VGEref, 편차 전압 Verr, 게이트 전류 IG, VGE 전압, 컬렉터 전류 IC 및 컬렉터 단자-이미터 단자간 전압 VCE를 나타내고 있다.
타임 차트 t0~t1에 대해 설명한다. 시각 t0에, 제어 신호 CS가 "H"가 되어, 전압 지령 생성부(2)에 턴온 신호가 입력된다. 이것에 의해, 전압 지령 VGEref가 스텝적으로 VCCP까지 변화한다. 이 때, VGE 전압은 0이기 때문에, 편차 전압 Verr는 VCCP까지 도달한다. 편차 전압 Verr는, 게이트 전류 제어기(4)에 입력되어 게이트 전류 지령 전압 VIGref를 산출한다. 이 때의 게이트 전류 지령 전압 VIGref는, 식(1)으로부터 이하와 같이 표현할 수 있다.
VIGref=Kp×Verr (6)
식(6)으로부터도 알 수 있듯이, 게이트 전류 지령 전압 VIGref는, 편차 전압 Verr에 게인 Kp를 곱셈한 것이 된다. 게이트 전류 지령 전압 VIGref는, 게이트 전류 공급기(5)에 입력되어 게이트 전류 IG를 IGBT1의 게이트 단자에 공급한다.
시각 t1까지의 사이에, VGE 전압이 증가하는 것에 따라, 편차 전압 Verr가 저감 하여, 그것에 따라, 게이트 전류 IG가 저감하고 있다. 시각 t1에서 게이트 단자-이미터 단자간 전압 VGE가, 문턱 전압 VGEth에 도달하면, 컬렉터 전류 IC가 급격하게 흐르기 시작하여 컬렉터 단자-이미터 단자간 전압 VCE가 하강하기 시작한다.
타임 차트의 t1~t2구간에 대해 설명한다. 시각 t2는 IGBT1이 미러 효과에 들어가는 시각이다. 시각 t1 이후, 게이트 전류 IG가 저하해 가 게이트 단자-이미터 단자간 전압 VGE의 상승도 완만하게 된다. 시각 t2에 도달하면, 미러 효과가 시작된다. VGE 전압의 상승이 완만하게 되기 때문에, 편차 전압 Verr의 하강도 완만하게 된다.
타임 차트의 t2~t3 구간에 대해 설명한다. 시각 t3는 IGBT1가 미러 효과를 끝내는 시각이다. 시각 t2~t3의 사이, 미러 효과에 의해 게이트 단자-이미터 단자간 전압 VGE는 일정하게 된다. VGE 전압이 일정하기 때문에, 편차 전압 Verr도 일정하게 되어, 편차 전압 Verr에 기초하여, 게이트 전류 IG도 일정하게 된다. 즉, 미러 기간이라고 부르지만 끝날 때까지, 게이트 전류 IG도 일정하게 된다. 미러 기간 중에는, 컬렉터 단자-이미터 단자전압은 하강한다.
타임 차트의 t3~t4구간에 대해 설명한다. 시각 t4는 게이트 단자-이미터 단자간 전압 VGE가 전압 지령 VGEref, 즉 VCCP까지 다 충전한 시각이다. 미러 기간이 끝난 시각 t3 이후, 재차 게이트 단자-이미터 단자간 전압 VGE가 상승하기 시작한다. 그 때문에, 편차 전압 Verr는 감소하기 때문에, 게이트 전류 IG는 감소하여, 시각 t4에서 게이트 단자-이미터 단자간 전압 VGE는 VCCP에 도달한다.
그런데, 도 7과 도 8(a)의 비교에서 분명하듯이, 게이트 전류 IG, VGE 전압, 컬렉터 전류 IC, 컬렉터 단자-이미터 단자간 전압 VCE는 같은 파형이 된다.
도 6에 나타나는 정전압 구동 회로의 게이트 저항(17)이, 도 1에 나타나는 게이트 전류 제어기(4)의 비례 게인에 해당한다. 구체적으로 설명하면, 게이트 저항(17)의 저항값을 떨어뜨리는 것이 게이트 전류 제어기(4)의 비례 게인을 올리는 것과 등가가 되고, 게이트 저항(17)의 저항값을 올리는 것이 게이트 전류 제어기(4)의 비례 게인을 내리는 것과 등가가 된다.
즉, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로는, 내부에 게이트 전류 제어기(4)와 게이트 전류 공급기(5)를 포함해, 전압 지령 VGEref와 피드백한 VGE 전압과의 편차 전압 Verr가 작아지도록, 게이트 전류 IG를 제어하여, VGE 전압의 제어를 실시하고 있다. 이 때, 게이트 전류 제어기(4)의 비례 게인을 크게 하면, 게이트 전류 IG를 크게 할 수 있기 때문에, VGE 전압의 충전 시간을 단축할 수 있어 턴온시의 스위칭 손실을 작게 하는 것이 가능해진다.
한편, 게이트 전류 제어기(4)의 비례 게인을 크게하는 것은, 게이트 저항을 작게 하는 것과 등가이며, EMI 노이즈를 악화시키게 된다. 여기서, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로는, 게이트 전류 제어기(4)의 비례 게인을 크게 해도, 게이트 전류 IG의 최대치를 제한하기 위해서, 도 1과 같이 게이트 전류 지령 제한기(19)를 부가하고 있다.
도 8(b)는, 게이트 전류 지령 제한기(19)를 부가하여, 게이트 전류 제어기(4)의 비례 게인을 크게 했을 경우의 파형을 나타내는 도면이다. 도 8(a)와 같이, 제어 신호 CS, 전압 지령 VGEref, 편차 전압 Verr, 게이트 전류 제어 IG, VGE 전압, 컬렉터 전류 IC 및, 컬렉터 단자-이미터 단자간 전압 VCE를 나타내고 있다.
타임 차트 t0~t1의 구간에 대해 설명한다. 시각 t0에 있어서, 제어 신호 CS가 "H"가 되어, 전압 지령 생성부(2)에 턴온 신호가 입력된다. 이것에 의해, 지령 전압 VGEref가 스텝적으로 VCCP까지 변화한다. 이 때, VGE 전압은 0이기 때문에, 편차 전압 Verr는 VCCP까지 도달한다. 편차 전압 Verr는, 게이트 전류 제어기(4)에 입력되어 게이트 전류 지령 전압 VIGref를 산출한다. 한편, 게이트 전류 지령 전압 VIGref는, 게이트 전류 지령 제한기(19)에 의해서 실게이트 전류 지령 전압 VIGout으로 제한되어 게이트 전류 공급기(5)로부터 게이트 전류 IG가 공급된다. 시각 t0~t1의 사이에서, 게이트 전류 지령 제한기(19)에 의해서 게이트 전류 IG는 제한된다. 게이트 전류 IG는 일정하게 제한됨으로써, VGE 전압은 급격하게는 충전되지 않고, 일정한 기울기로 충전된다.
타임 차트 t1~t2의 구간에 대해 설명한다. 시각 t1에 있어서, VGE 전압이 VGEth에 도달해, IGBT1의 컬렉터 전류 IC가 흐르기 시작하여 IGBT1의 컬렉터 단자-이미터 단자간 전압 VCE가 저하하기 시작한다. 이 기간의 사이도, 게이트 전류 IG는 일정하게 제한되어 VGE 전압은 시각 t0~t1기간과 같게, 일정한 기울기로 충전된다. 그리고, 시각 t2에 있어서, VGE 전압이 VGEon에 도달하고, 미러 기간에 들어간다.
타임 차트 t2~t3의 구간에 대해 설명한다. 시각 t2에서는 미러 기간에 들어가기 때문에, VGE 전압은 일정하다. 이 미러 기간에 있어서도, 게이트 전류 지령 제한기(19)에 의해 게이트 전류 IG는 일정하게 제한된다. 이 때, IGBT1의 컬렉터 단자-이미터 단자간 전압 VCE는 서서히 저감한다. 시각 t3에서는, 미러 기간이 종료한다.
타임 차트 t3~t4의 구간에 대해 설명한다. 시각 t3로부터 VGE 전압의 상승이 재개된다. 이것에 수반해, 편차 전압 Verr가 저감되어 편차 전압 Verr에 기초하여 생성되는 게이트 전류 IG도 저감 된다. 시각 t4에 대해서는, VGE 전압이 전압 지령 VGEref의 출력치인 VCCP에 도달하여, 편차 전압 Verr 및 게이트 전류 IG는 0이 된다.
도 8(a)와 도 8(b)를 비교하면, 시각 t0~t1, 즉 턴온 신호가 입력되고 나서, VGE 전압이 IGBT1의 컬렉터 전류 IC가 흐르기 시작하는 VGE 전압인 VGEth에 도달할 때까지의 기간에 있어서, 게이트 전류 지령 제한기(19)를 부가하지 않는 도 8(a)가, VGEth에 도달하는 시간이 빠르다. 시각 t1~t2, 즉 VGE 전압이 VGEth로부터 VGEon에 도달해, 미러 기간에 들어갈 때까지의 기간에 있어서도, 게이트 전류 지령 제한기(19)를 부가하지 않는 도 8(a)가, VGEon에 도달하는 시간이 빠르다. 이상에서, 게이트 전류 지령 제한기(19)를 부가하지 않는 경우, 게이트 전류 지령 제한기(19)를 부가했을 경우보다도, 컬렉터 전류 IC의 전류 변화율 di/dt가 커져, EMI 노이즈가 커진다.
이것에 대해, 게이트 전류 지령 제한기(19)를 부가한 도 8(b)의 경우, 게이트 전류 IG의 최대치를 제한하고 있기 때문에, VGE 전압의 충전 시간이 완만하게 되어, 도 8(a)과 비교하여, 컬렉터 전류 IC의 전류 변화율 di/dt를 작게 할 수 있어 EMI 노이즈를 저감할 수 있다.
또한, 시각 t2~t3, 즉 미러 기간에 있어서는, 게이트 전류 지령 제한기(19)를 부가한 도 8(b)가, 미러 기간을 단축하는 것이 가능하다. 이것은, 게이트 전류 제어기(4)의 비례 게인을 크게 함으로써, 게이트 전류 IG를 도 8(a)보다 많이 흘릴 수 있기 때문이다.
또한, 시각 t3~t4, 즉 VGE 전압이 전압 지령 VGEref인 VCCP에 도달할 때까지의 기간에 있어서는, 도 8(a), 도 8(b) 모두 편차 전압 Verr에 기초한 게이트 전류 IG를 흘리게 되지만, 도 8(b)에서는, 게이트 전류 제어기(4)의 비례 게인을 크게 설정하고 있기 때문에, 도 8(a) 보다도 편차 전압 Verr가 생기는 기간을 짧게 하는 것이 가능하다.
이상의 설명에 의해, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로에 있어서, 게이트 전류 지령 제한기(19)를 부가하여, 게이트 전류 제어기(4)의 비례 게인을 크게 설정했을 경우, 이하의 효과를 달성한다.
·턴온 신호가 입력되고 나서 VGE 전압이 VGEth에 도달하는, 즉 IGBT1이 미러 기간에 들어갈 때까지의 기간에 있어서, 컬렉터 전류 IC의 전류 변화율 di/dt를 억제할 수 있기 때문에 EMI 노이즈의 악화를 막는 것이 가능해진다.
·미러 기간 이후의 VGE 전압의 충전 전압을 단축할 수 있다. 이 때문에, IGBT1의 컬렉터 단자-이미터 단자간 전압 VCE를 재빠르게 저감할 수 있기 때문에, 스위칭 손실에 해당하는 Pm=IC×VCE를 저감 하는 것이 가능해진다.
·편차 전압 Verr와 게이트 전류 지령 제한기(19)에 기초하여 게이트 전류 IG를 생성하고 있기 때문에, 편차 전압 Verr가 큰 동안은, 게이트 전류 지령 제한기(19)의 출력 최대치에 기초한 게이트 전류로 제한되어, 편차 전압 Verr가, 게이트 전류 지령 제한기(19)의 출력 최대치보다 작아지면, 편차 전압 Verr에 근거한 게이트 전류 IG가 공급된다. 이것에 의해, 게이트 전류 IG는 필요한 때만 공급되도록 되기 때문에, 구동 회로 그 자체도 전력 절약화를 도모하는 것이 가능해진다.
또한, 전술한 바와 같이 도 8(a)는, 정전압 구동 회로와 등가인 동작(도 7 참조)을 하고 있다. 이 때문에, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로는, 비특허 문헌 1에 개시되는 정전압 구동 회로보다도 뛰어난 동작을 하고 있다고 할 수 있다.
또한, 도 1에 나타나는 파워 반도체소자의 구동 회로는, 게이트 전류 지령 제한기(19) 및 게이트 전류 제어기(4)를 이하와 같이 설정함으로써, 턴온시의 EMI 노이즈와 스위칭 손실 저감의 양립을 도모할 수 있다.
·게이트 전류 지령 제한기(19)의 출력 최대치, 즉 IGBT1의 게이트 단자에 공급하는 게이트 전류 IG를, 컬렉터 전류 IC의 전류 변화율 di/dt가 EMI 노이즈를 악화시키지 않는 레벨로 설정한다. 또는, 게이트 전류 지령 제한기(19)에 의해 게이트 전류 IG를 제한하여, EMI 노이즈를 억제하는 레벨로 설정한다.
·게이트 전류 제어기(4)의 출력인 게이트 전류 지령 전압이, 게이트 전류 지령 제한기(19)에 의해 설정된 제한치를 넘도록 비례 게인을 설정한다.
상기와 같이, 게이트 전류 지령 제한기(19) 및 게이트 전류 제어기(4)를 설정함으로써, 턴온 지령 입력시부터 미러 기간 종료까지의 사이는, 일정한 게이트 전류 IG를 공급하고, 미러 기간 종료 후는, 편차 전압 Verr에 기초하여 게이트 전류 IG를 공급하도록 할 수 있어 턴온시의 EMI 노이즈 및 스위칭 손실 저감의 양립을 도모하는 것과 동시에, 구동 회로 그 자체의 전력 절약화도 도모할 수 있다.
또한, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로는, VGE 전압을 피드백해, 전압 지령 VGEref와의 편차 전압 Verr를 산출해, 편차 전압 Verr를 작게 하도록 게이트 전류 IG를 제어하는 피드백 제어계를 구성하고 있기 때문에, 다양한 편차에도 강하고 견고한 구동 회로가 된다. 이하, 편차에 대해서 보충한다.
편차에 관한 요인의 하나로서, 우선, 외부 요인에 대해 설명한다. 일반적으로 파워 반도체소자의 구동 회로는, 외부의 전원 회로로부터 공급되는 전원 전압을 전력원으로서 동작을 하고 있다. 여기서, 도 2에 나타나는 양전원 VCCP는, 외부의 전원 회로로부터 공급되는 양전원 VCCP가, 전원 회로의 편차에 따른 소정의 전압 보다도 △V1만큼 큰 경우를 생각한다. 이 때, 정전압 구동 회로에 있어서는, 게이트 전류 IG의 피크 전류 IGpeak는, 턴온 동작 개시시의 식(4)로 이하와 같이 표현할 수 있다.
IGpeak=(VCCP＋ △V1)/RG (7)
식(7)과 같이 되는 경우, VGE 전압이 VGEth 및 VGEon까지 도달하는 시간이 빠르게 되기 때문에, 컬렉터 전류 IC의 전류 변화율 di/dt가 생각 보다도 커져, EMI 노이즈가 악화된다.
한편, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로의 경우, 게이트 전류 지령 제한기(19)에 의해, 게이트 전류 IG를 제한하기 때문에, VGE 전압이 VGEth 및 VGEon까지 도달하는 시간을 일정하게 할 수 있다. 이 때문에, 컬렉터 전류 IC의 전류 변화율 di/dt가 커지는 일은 없어, EMI 노이즈가 악화되는 것을 막을 수 있다.
또한, 편차에 관한 다른 요인으로서 IGBT1과 같은 파워 반도체소자 그 자체의 편차에 대해서 설명한다. IGBT나 MOSFET과 같은 파워 반도체소자는, 주위 온도나 소자 그 자체의 편차에 의해, VGEth, VGEon가 변동한다. 예를 들어, VGEon이 ΔV2만큼 커졌을 경우, 정전압 구동 회로에 대해서는, 미러 기간에 흐르는 게이트 전류 IG는, 식(5)로부터 이하와 같다.
IG=(VCCP-(VGEon＋ΔV2))/RG (8)
식(8)로부터, VGEon이 흩어지는 것으로, 미러 기간에 흐르는 게이트 전류 IG에 편차가 발생한다. 이 게이트 전류 IG의 편차에 의해, 미러 기간에 편차가 발생한다. 도 7 및 도 8(a)로부터도 알 수 있듯이, 미러 기간에 있어서, IGBT1의 컬렉터 단자-이미터 단자간 전압 VCE가 저감된다. 미러 기간에 편차가 발생하면, 컬렉터 단자-이미터 단자간 전압 VCE가 저감할 때까지의 시간이 흩어지기 때문에, 이 미러 기간중의 손실 Pm=IC×VCE도 흩어지게 된다.
한편, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로의 경우, 전술한바와 같이 미러 기간 종료 후까지는, 일정한 게이트 전류 IG를 공급할 수 있기 때문에, 미러 기간의 편차를 억제할 수 있어 그 결과, 미러 기간 중의 손실 Pm의 편차를 억제할 수 있다.
도 9는, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로보다 상세한 구성예를 나타내는 도면이다. 도 1과의 비교로부터 알 수 있듯이, 예를 들어 게이트 전류 제어기(4)는 비반전 증폭기를 이용할 수 있고, 또한, 게이트 전류 지령 제한기(19)는, 예를 들어 제너 다이오드(18)의 캐소드를 출력 라인에 접속하고, 제너 다이오드(18)의 애노드를 그라운드 전위에 접속함으로써 실현할 수 있다.
도 10은, 본 실시의 형태에 따른 파워 반도체소자의 구동 회로의 변형예를 나타내는 도면이다. 도 10에 나타나는 바와 같이, 게이트 전류 제어기(4)를 생략하여 구성해도 괜찮다. 이 구성의 경우, 편차 전압 생성부로서의 감산기(3)는, 전압 지령 VGEref와 VGE 전압과의 사이의 편차 전압 Verr를 산출해, 이 편차 전압 Verr를 증폭해 출력한다. 게이트 전류 지령 제한기(19)는, 편차 전압 생성부로서의 감산기(3)로부터의 출력인 편차 전압 Verr를 파워 반도체소자의 게이트 단자에 흘리는 게이트 전류를 결정하는 게이트 전류 지령 전압 VIGref로서 인식해, 이 게이트 전류 지령 전압 VIGref의 값을 제한한 실게이트 전류 지령 전압 VIGout을 생성하게 된다.
다음으로, 파워 반도체소자의 소재에 대해 설명한다. 파워 반도체소자로서는, 규소(Si)를 소재로 하는 것이 일반적이다. 한편, 본 실시의 형태에 따른 기술은, 규소를 소재로서 형성된 파워 반도체소자로 한정되는 것은 아니다. 이 규소에 대신해 근래 주목받고 있는 탄화규소(SiC)를 소재로 하는 파워 반도체소자에 적용하는 것도 물론 가능하다.
여기서, 탄화규소(SiC)를 이용한 스위칭 소자는, 규소(Si)를 이용한 IGBT와 비교해 고속 스위칭을 도모할 수 있다고 하는 특징을 가지고 있기 때문에, 캐리어 주파수를 높이는 것이 가능하다. 그러나, 상술한 바와 같이 스위칭 속도를 빠르게 하면, EMI 노이즈가 악화된다고 하는 문제에 더하여, 캐리어 주파수를 높이는 것에 의한 EMI 노이즈의 증대도 문제가 된다. 이 때문에, EMI 노이즈 증대의 문제에 대해 조치를 취하지 않고, 단순하게 캐리어 주파수를 높이는 제어를 실시하는 것은 어렵다.
상술한 바와 같이, 본 실시의 형태와 관련되는 기술에 의하면, 컬렉터 전류 IC의 전류 변화율 di/dt를 억제할 수 있기 때문에, 캐리어 주파수를 높일 때에 문제가 되는 EMI 노이즈의 악화를 억제하는 것이 가능해진다.
덧붙여 탄화규소(SiC)는, 규소(Si) 보다도 밴드 갭이 크다는 특성에 기초하여, 와이드 밴드 갭 반도체라고 불리는 반도체의 일례이다. 이 탄화규소 이외에도, 예를 들면 질화 갈륨계 재료 또는, 다이아몬드를 이용해 형성되는 반도체도 와이드 밴드 갭 반도체에 속하며, 이들 특성도 탄화규소에 유사한 점이 많다. 따라서, 탄화규소 이외의 다른 와이드 밴드 갭 반도체를 이용하는 구성도, 본 발명의 요지를 이루는 것이다.
또한, 이러한 와이드 밴드 갭 반도체에 의해서 형성된 파워 반도체소자는, 내전압성이 높고, 허용 전류 밀도도 높기 때문에, 파워 반도체소자의 소형화가 가능하고, 이것들 소형화된 파워 반도체소자를 이용함으로써, 이 파워 반도체소자를 편입한 반도체 모듈의 소형화가 가능해진다.
또한, 와이드 밴드 갭 반도체에 의해서 형성된 파워 반도체소자는, 내열성도 높기 때문에, 방열기나 냉각기의 소형화가 가능해진다.
덧붙여 이상의 실시 형태에 나타낸 구성은, 본 발명의 구성의 일례이며, 다른 공지의 기술과 조합되는 것도 가능하고, 본 발명의 요지를 일탈하지 않는 범위에서, 일부를 생략하는 등 변경하여 구성하는 것도 가능하다는 것은 말할 필요도 없다.
이상과 같이, 본 발명은, 턴온시의 파워 반도체소자의 스위칭 손실 저감 및 EMI 노이즈 저감의 양립을 도모할 수 있는 파워 반도체소자의 구동 회로로서 유용하다.
1 파워 반도체소자, 2 전압 지령 생성부,
3 감산기, 4 게이트 전류 제어기,
5 게이트 전류 공급기, 6, 15 NPN 트랜지스터,
7, 9, 10, 16 PNP 트랜지스터, 8 제어 회로,
11 N채널형 MOSFET, 12, 14 저항,
13 OP AMP, 17 게이트 저항,
18 제너 다이오드(zener diode), 19 게이트 전류 지령 제한기,
CS 제어 신호, IG게이트 전류,
VGEref 전압 지령, Verr 편차 전압,
VIGref 게이트 전류 지령 전압, VIGout 실게이트 전류 지령 전압.

Claims (3)

  1. 파워 반도체소자의 게이트 단자-이미터 단자간의 충전 지령인 전압 지령을 생성하는 전압 지령 생성부와,
    전압 지령과 상기 파워 반도체소자의 게이트 단자-이미터 단자 간 전압의 편차 전압을 산출하는 편차 산출부와,
    상기 편차 전압이 입력되어 상기 파워 반도체소자의 게이트 단자에 흘리는 게이트 전류를 결정하는 게이트 전류 지령 전압을 산출하는 게이트 전류 제어기와,
    상기 게이트 전류 지령 전압을 제한하는 게이트 전류 지령 제한기와,
    상기 게이트 전류 지령 제한기의 출력인 실게이트 전류 지령 전압이 입력되어 상기 파워 반도체소자의 게이트 단자에 게이트 전류를 공급하는 게이트 전류 공급기를 구비한 것을 특징으로 하는 파워 반도체소자의 구동 회로.
  2. 청구항 1에 있어서,
    상기 게이트 전류 제어기를 비례 제어기로 구성하는 것을 특징으로 하는 파워 반도체소자의 구동 회로.
  3. 파워 반도체소자의 게이트 단자-이미터 단자 간을 충전할 때의 지령치인 전압 지령을 생성하는 전압 지령 생성부와,
    전압 지령과 상기 파워 반도체소자의 게이트 단자-이미터 단자 간 전압의 편차 전압을 산출해, 상기 편차 전압을 증폭하여 출력하는 편차 전압 생성부와,
    상기 편차 전압 생성부로부터의 편차 전압을 상기 파워 반도체소자의 게이트 단자에 흘리는 게이트 전류를 결정하는 게이트 전류 지령 전압으로서 인식해, 해당 게이트 전류 지령 전압의 값을 제한한 실게이트 전류 지령 전압을 생성하는 게이트 전류 지령 제한기와,
    상기 실게이트 전류 지령 전압이 입력되어, 상기 파워 반도체소자의 게이트 단자에 게이트 전류를 공급하는 게이트 전류 공급기를 구비한 것을 특징으로 하는 파워 반도체소자의 구동 회로.
KR1020167001369A 2013-06-24 2013-06-24 파워 반도체소자의 구동 회로 KR101706901B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/067287 WO2014207811A1 (ja) 2013-06-24 2013-06-24 パワー半導体素子の駆動回路

Publications (2)

Publication Number Publication Date
KR20160021847A true KR20160021847A (ko) 2016-02-26
KR101706901B1 KR101706901B1 (ko) 2017-02-14

Family

ID=52141218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001369A KR101706901B1 (ko) 2013-06-24 2013-06-24 파워 반도체소자의 구동 회로

Country Status (7)

Country Link
US (1) US9712155B2 (ko)
JP (1) JP5976215B2 (ko)
KR (1) KR101706901B1 (ko)
CN (1) CN105324923B (ko)
DE (1) DE112013007189T5 (ko)
TW (1) TWI511448B (ko)
WO (1) WO2014207811A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064947B2 (ja) * 2014-06-04 2017-01-25 トヨタ自動車株式会社 ゲート電位制御回路
KR101721107B1 (ko) * 2015-07-15 2017-03-29 엘에스산전 주식회사 게이트 드라이버 구동장치
CN105811903A (zh) * 2016-04-05 2016-07-27 全球能源互联网研究院 一种全模拟功率放大驱动电路
CN109842279B (zh) * 2019-02-22 2021-07-02 湖南大学 一种SiC MOSFET开环主动驱动电路
CN112290780B (zh) * 2020-12-22 2021-03-16 上海南芯半导体科技有限公司 基于输入线电压补偿的功率管恒定驱动控制电路及方法
JP7087138B2 (ja) * 2021-02-16 2022-06-20 株式会社東芝 電子回路、半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
JPWO2023119411A1 (ko) * 2021-12-21 2023-06-29
CN114744858B (zh) * 2022-04-11 2022-11-29 北京伽略电子股份有限公司 一种双极型功率管的驱动电路以及开关电源

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044602A (ja) 2007-08-10 2009-02-26 Olympus Imaging Corp 撮像装置、撮像システム及び撮像方法
WO2009044602A1 (ja) * 2007-10-02 2009-04-09 Mitsubishi Electric Corporation ゲート駆動回路
JP2009141690A (ja) * 2007-12-06 2009-06-25 Fuji Electric Device Technology Co Ltd ドライバ回路
WO2012153459A1 (ja) * 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760590B2 (ja) * 1989-09-04 1998-06-04 株式会社東芝 電圧駆動形素子の駆動回路
JPH1051285A (ja) * 1996-05-28 1998-02-20 Mitsubishi Electric Corp 電圧制御型トランジスタの駆動回路
KR100433799B1 (ko) 1998-12-03 2004-06-04 가부시키가이샤 히타치세이사쿠쇼 전압구동형 스위칭 소자의 게이트 구동회로
JP3941309B2 (ja) * 1998-12-03 2007-07-04 株式会社日立製作所 電圧駆動形スイッチング素子のゲート駆動回路
US7579880B2 (en) * 2006-03-23 2009-08-25 Denso Corporation Circuit for driving a semiconductor element
JP4573843B2 (ja) * 2007-01-18 2010-11-04 株式会社豊田中央研究所 電力用半導体素子の駆動回路
JP5138287B2 (ja) 2007-06-27 2013-02-06 三菱電機株式会社 ゲート駆動装置
JP5188511B2 (ja) * 2008-01-18 2013-04-24 三菱電機株式会社 電力変換器の制御装置
JP2009225506A (ja) 2008-03-13 2009-10-01 Toshiba Corp 電力変換器
JP5289565B2 (ja) * 2009-05-19 2013-09-11 三菱電機株式会社 ゲート駆動回路
US8633755B2 (en) * 2010-11-22 2014-01-21 Denso Corporation Load driver with constant current variable structure
JP5344056B2 (ja) * 2011-03-28 2013-11-20 株式会社デンソー スイッチング素子の駆動回路
JP5736243B2 (ja) 2011-06-13 2015-06-17 本田技研工業株式会社 電源回路
KR101707366B1 (ko) * 2013-04-02 2017-02-15 미쓰비시덴키 가부시키가이샤 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044602A (ja) 2007-08-10 2009-02-26 Olympus Imaging Corp 撮像装置、撮像システム及び撮像方法
WO2009044602A1 (ja) * 2007-10-02 2009-04-09 Mitsubishi Electric Corporation ゲート駆動回路
JP2009141690A (ja) * 2007-12-06 2009-06-25 Fuji Electric Device Technology Co Ltd ドライバ回路
WO2012153459A1 (ja) * 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1: 일본인터 주식회사 IGBT 어플리케이션 노트 Reｖ. 1. 01(제20－22 페이지)

Also Published As

Publication number Publication date
WO2014207811A1 (ja) 2014-12-31
TW201501466A (zh) 2015-01-01
CN105324923B (zh) 2018-04-17
US9712155B2 (en) 2017-07-18
CN105324923A (zh) 2016-02-10
DE112013007189T5 (de) 2016-03-24
JPWO2014207811A1 (ja) 2017-02-23
KR101706901B1 (ko) 2017-02-14
US20160134277A1 (en) 2016-05-12
JP5976215B2 (ja) 2016-08-23
TWI511448B (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
KR101706901B1 (ko) 파워 반도체소자의 구동 회로
JP6045611B2 (ja) ゲート駆動回路
US8773177B2 (en) Drive circuit
US20120032710A1 (en) Semiconductor device driving unit and method
EP2665169A1 (en) Apparatus for driving semiconductor switch element
JP7268507B2 (ja) ゲート駆動装置及び電力変換装置
JP2007166734A (ja) 電力変換装置
CN112583389A (zh) 栅极驱动器电路以及驱动晶体管的方法
US10862479B2 (en) Drive circuit, power module and electric power conversion system
JPWO2012014314A1 (ja) 電圧駆動型素子を駆動する駆動装置
JPWO2010070899A1 (ja) 電力変換回路
US20170099046A1 (en) Gate voltage control apparatus
JP2009011013A (ja) 電力変換装置
JP2005086940A (ja) ゲート駆動回路
JP6122542B1 (ja) アクティブクランプ回路
JP2017163681A (ja) 電圧駆動形半導体スイッチ素子の駆動回路
JP6847641B2 (ja) ゲート駆動回路
JP6706875B2 (ja) パワーモジュール及び半導体装置
JP2018098849A (ja) パワーモジュール
JP2018078533A (ja) パワーモジュール
JP2009060709A (ja) ゲート駆動回路
JP2009273244A (ja) スイッチング回路
EP3955464A1 (en) Drive circuit of power semiconductor element
JP5950961B2 (ja) ゲート駆動回路
JP2014171354A (ja) 半導体スイッチング素子のゲート駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant