JP6791250B2 - 絶縁ゲート型半導体素子の駆動回路 - Google Patents

Description

本発明は、出力電流特性を簡易に検査することのできる絶縁ゲート型半導体素子の駆動回路に関する。

絶縁ゲート型半導体素子、例えばＩＧＢＴをオン・オフ駆動する駆動回路として、例えば図５に示すように、駆動信号に応じてＩＧＢＴのゲートに供給する出力電流Ｉoutを制御する絶縁ゲート型半導体素子の駆動回路１が知られている。この駆動回路１は、概略的にはＩＧＢＴ２のゲートに供給する出力電流Ｉoutを生成する電流源３と、電流源３が生成した出力電流ＩoutのＩＧＢＴ２のゲートへの供給を、駆動信号に応じて制御する電流出力回路４とを備える。

ちなみに駆動回路１は、電流源３が出力する出力電流Ｉoutの大きさを規定する為の出力電流制御回路５を備える。この出力電流制御回路５は、例えばＮ型のＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoを制御するオペアンプＯＰ１と、ＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoに応じた電流検出電圧を生起する基準抵抗（Ｒref）５ｂとを備えて構成される。オペアンプＯＰ１は、基準抵抗５ｂの両端間に生起される電流検出電圧と、所定の基準電圧Ｖrefとの電圧の差分に応じてＭＯＳ-ＦＥＴ５ａのゲート電圧を制御することで、ＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoを一定化する役割を担う。

一方、電流源３は、ＭＯＳ-ＦＥＴ５ａの負荷として該ＭＯＳ-ＦＥＴ５ａのドレインに接続されたＰ型のＭＯＳ-ＦＥＴ５ｃとの間でカレント・ミラー回路を構成し、電流Ｉoに比例した出力電流Ｉoutを生成するＰ型のＭＯＳ-ＦＥＴ３ａとして実現される。

ここで電流出力回路４は、ＩＧＢＴ２のゲートと接地（ＧＮＤ）との間に介装され、駆動信号を入力するバッファ４ａによりオン・オフされるＮ型のＭＯＳ-ＦＥＴ４ｂを備える。更に電流出力回路４は、電流源３を構成するＭＯＳ-ＦＥＴ３ａに並列に接続されたＰ型のＭＯＳ-ＦＥＴ４ｃと、駆動信号に応じてＭＯＳ-ＦＥＴ４ｃをオン・オフするレベル・シフト回路４ｄとを備える。

この電流出力回路４は、駆動信号がハイ（Ｈ）のとき、レベル・シフト回路４ｄを介してＭＯＳ-ＦＥＴ４ｃをオンにし、これによってカレント・ミラー回路の機能を停止させて電流源３からの電流出力を停止させると共に、バッファ４ａを介してＭＯＳ-ＦＥＴ４ｂをオンにする。そしてＭＯＳ-ＦＥＴ４ｂを介してＩＧＢＴ２のゲートに蓄積されている電荷を放電させてＩＧＢＴ２をオフする役割を担う。

また電流出力回路４は、駆動信号がロー（Ｌ）のとき、レベル・シフト回路４ｄを介してＭＯＳ-ＦＥＴ４ｃをオフにして電流源３から出力電流Ｉoutを出力させると共に、バッファ４ａを介してＭＯＳ-ＦＥＴ４ｂをオフにする。この結果、電流源３からの出力電流ＩoutがＩＧＢＴ２のゲートに供給されてＩＧＢＴ２をオンする。従ってこの電流出力回路４により、駆動信号に応じてＩＧＢＴ２のオン・オフが制御される。

ところで上述した駆動回路１によってオン・オフ駆動されるＩＧＢＴ２のスイッチング特性は、ＩＧＢＴ２の動作温度（温度Ｔ）によって変化する。特にＩＧＢＴ２のターン・オン時おけるスイッチング損失は、該ＩＧＢＴ２のゲートに供給される出力電流Ｉoutとその動作温度の変化の影響を受け易い。

そこで従来の駆動回路１においては、例えば特許文献１に開示されるように、ＩＧＢＴ２の動作温度の情報を電流出力回路４にフィードバックし、ＩＧＢＴ２の動作温度に応じて電流源３が生成する出力電流Ｉoutをフィードバック制御することが提唱されている。このようなＩＧＢＴ２の動作温度に応じた出力電流Ｉoutのフィードバック制御により、ＩＧＢＴ２のスイッチング損失が低減されると共に、スイッチング・ノイズの低減を図ることが可能となる。

ところでこのように構成された駆動回路１の出力電流特性の評価する場合、専ら、駆動回路１の出力電流Ｉoutを計測し得る電流検出回路（検査装置）を用いることが必要である。この種の電流検出回路（検査装置）については、例えば特許文献２等に詳しく開示される。ちなみに特許文献２に開示される電流検出回路（検査装置）は、その図３に示されるように計測対象（この場合には駆動回路１）の出力電流Ｉoutをサンプリングして、その大きさを評価するように構成される。

特開２０１３−２１９６３３号公報 特開２０１４−２１２２３４号公報

しかしながら特許文献２に開示されるような電流検出回路（検査装置）を用いて駆動回路１の出力電流特性の評価する場合、駆動回路１の出力電流Ｉoutそのものを直接的に計測する必要がある。しかも駆動回路１がＩＧＢＴ２のゲートに供給する出力電流Ｉoutが大きいので、一般的には入力電流容量の大きい大掛かりな構成の電流検出回路（検査装置）を用いざるを得ない。しかも駆動回路１がＩＧＢＴ２のゲートに供給する出力電流Ｉoutそのものを直接的に計測する必要がある。これ故、駆動回路１の出力電流特性を簡易に評価することができないと言う問題があった。

本発明はこのような事情を考慮してなされたもので、その目的は、駆動回路の出力電流特性を簡易に評価することを可能とする簡易な構成の絶縁ゲート型半導体素子の駆動回路を提供することにある。

上述した目的を達成するべく本発明に係る絶縁ゲート型半導体素子の駆動回路は、
絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、
駆動信号に応じて前記電流源が生成した電流の前記絶縁ゲート型半導体素子のゲートへの供給を制御する電流出力回路と、
前記絶縁ゲート型半導体素子の動作温度に応じた制御電圧に従って前記電流源が生成する電流の大きさを制御する出力電流制御回路と、
この出力電流制御回路に設けられて前記制御電圧の外部からの検出を可能とする制御電圧検出端子と
を備えたことを特徴としている。

ちなみに前記絶縁ゲート型半導体素子の動作温度は、例えば該絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出されるものからなる。そして前記出力電流制御回路は、例えば前記温度検出電圧と基準電圧との電圧の差分を前記制御電圧として前記電流源が生成する電流の大きさを制御するように構成される。

好ましくは前記出力電流制御回路は、前記制御電圧に応じた出力電流を生成するように構成される。そして前記電流源は、例えば前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタとして実現され、前記出力電流制御回路の出力電流に比例した電流を出力するように構成される。更に前記出力電流制御回路は、例えば前記基準電圧を可変設定する手段を備えることが好ましい。

或いは前記出力電流制御回路は、例えば前記温度検出電圧を所定の電圧閾値で弁別して前記制御電圧を生成し、この制御電圧と基準電圧との電圧の差分に応じて前記電流源が生成する電流の大きさを制御するように構成される。好ましくは前記出力電流制御回路は、前記温度検出電圧を多段階に設定された電圧閾値でそれぞれ弁別して前記制御電圧を多段階に生成するように構成される。更に前記出力電流制御回路は、例えば前記電圧閾値を可変設定する手段を備えることが好ましい。

この場合、前記出力電流制御回路は、前記制御電圧と基準電圧との電圧の差分に応じた出力電流を生成するように構成される。このように前記出力電流制御回路を構成する場合においても、前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタとして実現され、前記出力電流制御回路の出力電流に比例した電流を出力するように構成される。

このように構成された絶縁ゲート型半導体素子の駆動回路によれば、出力電流制御回路に設けた制御電圧検出端子を介して、電流源が絶縁ゲート型半導体素子のゲートに供給する出力電流を規定する為の制御電圧を容易に検出することができる。換言すれば制御電圧検出端子を介して制御電圧を検出することで、駆動回路が出力する出力電流を直接的に検出しなくても、前記制御電圧から駆動回路が出力する出力電流を間接的に、しかも精度良く検出することができる。

従って駆動回路が出力する出力電流を直接的に計測する場合に比較して、一般的に構成の簡単な、いわゆる電圧計測装置を用いて駆動回路の出力電流特性を簡易に評価することが可能となる。しかも駆動回路においては、出力電流を規定する制御電圧の外部からの検出を可能とする制御電圧検出端子を新たに設けるだけなので、その構成が複雑化することがない。従って簡易にして効果的に、その出力電流特性を簡易に検査することのできる絶縁ゲート型半導体素子の駆動回路を提供することができる等の実用上多大なる効果が奏せられる。

本発明の一実施形態に係る絶縁ゲート型半導体素子の駆動回路の概略構成図。 図１に示す駆動回路における出力電流および制御電圧の温度特性を示す図。 本発明の別の実施形態に係る絶縁ゲート型半導体素子の駆動回路の概略構成図。 図３に示す駆動回路における出力電流および制御電圧の温度特性を示す図。 従来の絶縁ゲート型半導体素子の駆動回路の一例を示す概略構成図。

以下、図面を参照して本発明に係る絶縁ゲート型半導体素子の駆動回路について説明する。

図１は本発明の一実施形態に係る絶縁ゲート型半導体素子の駆動回路１０の概略構成図である。尚、ここでは図５に示した従来の駆動回路１と同一構成部分には同一符号を付し、その説明を省略する。

絶縁ゲート型半導体素子としてのＩＧＢＴ２は、例えば温度センサとしてのダイオードＤ１を一体に備えたものからなり、駆動回路１０はダイオードＤ１を一定電流で駆動する定電流源６を備えている。このダイオードＤ１は、一定電流で駆動されてＩＧＢＴ２の動作温度に応じた温度検出電圧ＶＦを生起する。この温度検出電圧ＶＦがＩＧＢＴ２の動作温度を示す情報として駆動回路１０の出力電流制御回路５にフィードバックされる。

出力電流制御回路５は、前述したオペアンプＯＰ１、ＭＯＳ-ＦＥＴ５ａ、および基準抵抗（Ｒref）５ｂに加えて、動作温度Ｔを示す温度検出電圧ＶＦと基準電圧源５ｄが出力する基準電圧Ｖrefとの差電圧を検出するオペアンプＯＰ２を備える。ちなみにオペアンプＯＰ２は、その反転入力端子および非反転入力端子に入力抵抗Ｒ１,Ｒ１をそれぞれ設けると共に、抵抗Ｒ２を介して非反転入力端子を接地し、更にその出力端子と反転入力端子との間に帰還抵抗Ｒ２を介装したものである。

このオペアンプＯＰ２は、入力抵抗Ｒ１,Ｒ１をそれぞれ介して与えられる温度検出電圧ＶＦと基準電圧Ｖrefとの電圧の差分に応じて制御電圧Ｖo２を生成する増幅器を構成する。そしてオペアンプＯＰ２が出力する制御電圧Ｖo２は、オペアンプＯＰ１に与えられ、このオペアンプＯＰ１の出力によりＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが制御される。また制御電圧Ｖo２が加えられるオペアンプＯＰ１の非反転端子には、制御電圧検出端子７が接続されている。この制御電圧検出端子７は、制御電圧Ｖo２の外部からの検出を可能とするものである。

尚、基準電圧源５ｄは、例えば外部から電気的に出力を切り替え可能なＥＰＲＯＭを備え、ＥＰＲＯＭの出力に応じて基準電圧Ｖrefを可変設定することが可能となっている。

上述した如く構成された駆動回路１０によれば、ＩＧＢＴ２と一体に設けられたダイオードＤ１を介してＩＧＢＴ２の動作温度Ｔに応じた温度検出電圧ＶＦが検出されて出力電流制御回路５にフィードバックされる。すると出力電流制御回路５は、温度検出電圧ＶＦと基準電圧Ｖrefとの差電圧に応じた制御電圧Ｖo２を生成し、この制御電圧Ｖo２と基準抵抗（Ｒref）５ｂを介して検出される電圧との差に応じてＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoを制御する。この結果、電流源３は、ＩＧＢＴ２の動作温度Ｔに応じて出力電流制御回路５により設定された電流Ｉoに比例した出力電流Ｉoutを生成し、この出力電流ＩoutをＩＧＢＴ２のゲートに供給することになる。

従ってＩＧＢＴ２のゲートに供給される電流源３からの出力電流Ｉoutは、図２に示すようにＩＧＢＴ２の動作温度Ｔに応じて出力電流制御回路５が設定した電流Ｉo、ひいてはオペアンプＯＰ１に加えられる制御電圧Ｖo２に比例したものとなる。しかも出力電流Ｉoutおよび制御電圧Ｖo２のそれぞれは、ＩＧＢＴ２の動作温度Ｔに応じて変化するものであり、ＩＧＢＴ２の温度特性そのものを示している。

従って電流源３が生成する出力電流Ｉoutと、出力電流制御回路５が設定する電流Ｉoを規定する制御電圧Ｖo２とは互いに密接に関連しており、むしろ出力電流Ｉoutと制御電圧Ｖo２とは比例していると言える。従って制御電圧検出端子７を介して出力電流制御回路５における制御電圧Ｖo２を検出すれば、これによって出力電流Ｉoutを間接的に検出すること可能となる。

故に、制御電圧検出端子７を備えて構成される駆動回路１０によれば、大掛かりな構成の電流検出回路（検査装置）を用いて駆動回路１０がＩＧＢＴ２のゲートに出力する出力電流Ｉoutを直接的に計測しなくても、簡易な構成の電圧検出回路（検査装置）を用いて駆動回路１０が出力する出力電流Ｉoutを間接的に計測することができる。従って駆動回路１０の出力電流特性を簡易に計測することが可能となる。

またその計測結果に応じて、例えば基準電圧源５ｄが生成する基準電圧Ｖrefを変更設定し、これによって図２に破線で示すように出力電流Ｉoutと制御電圧Ｖo２との比例関係を調整することも可能である。従って基準電圧Ｖrefの変更設定により電流源の出力電流Ｉoutを可変設定し、これによってＩＧＢＴ２の駆動条件の最適化を図ってスイッチング損失の低減を図ることが可能となる。換言すればＩＧＢＴ２のゲートに加える出力電流Ｉoutを最適化し、ＩＧＢＴ２のターン・オンおよびターン・オフ時におけるスイッチング損失を低減することが可能となる等の効果が奏せられる。

次に本発明に係る絶縁ゲート型半導体素子の駆動回路の別の実施形態について説明する。

図３は本発明の別の実施形態に係る絶縁ゲート型半導体素子の駆動回路２０の概略構成図出る。尚、この別の実施形態の説明においても図５に示した従来の駆動回路１、および図１に示した本発明の実施形態に係る駆動回路１０と同一構成部分には同一符号を付し、その説明を省略する。

この実施形態に係る駆動回路２０は、出力電流制御回路５として、ＩＧＢＴ２と一体に設けられたダイオードＤ１を介して検出されたＩＧＢＴ２の動作温度Ｔに応じた温度検出電圧ＶＦを第１および第２の電圧閾値Ｖref１,Ｖref２とそれぞれ比較する第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２を備える。ちなみに第１の電圧閾値Ｖref１は、温度Ｔｂに対応したものであり、第２の電圧閾値Ｖref２は、温度Ｔａ（＜Ｔｂ）に対応したものである。これらの第１および第２の電圧閾値Ｖref１,Ｖref２は、基準電圧源５ｅ,５ｆによってそれぞれ生成されるもので、例えば［Ｖref１＞Ｖref２］として設定されている。これらの基準電圧源５ｅ,５ｆもまた、前述した実施形態における基準電圧源５ｄと同様に、第１および第２の電圧閾値Ｖref１,Ｖref２をそれぞれ個別に可変設定可能に構成されている。

第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２は、第１および第２の電圧閾値Ｖref１,Ｖref２と温度検出電圧ＶＦとの比較結果に応じてＮ型のＭＯＳ-ＦＥＴ５ｇ,５ｈをオン・オフするものである。ちなみにＭＯＳ-ＦＥＴ５ｇ,５ｈは、直列に接続された３つの抵抗Ｒref１,Ｒref２,Ｒref３からなる基準抵抗５ｂにおける抵抗Ｒref１、または抵抗Ｒref１,Ｒref２を短絡する役割を担う。

具体的には温度検出電圧ＶＦが第２の電圧閾値Ｖref２に満たないときには第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２の出力によってＭＯＳ-ＦＥＴ５ｇ,５ｈがそれぞれオフ状態に保たれる。この結果、直列に接続された抵抗Ｒref１,Ｒref２,Ｒref３の和（Ｒref１＋Ｒref２＋Ｒref３）が基準抵抗５ｂとして設定される。

これに対して温度検出電圧ＶＦが第２の電圧閾値Ｖref２を超え、第１の電圧閾値Ｖref１に満たない場合には、第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２の出力によってＭＯＳ-ＦＥＴ５ｈがオンとなる。するとＭＯＳ-ＦＥＴ５ｈのオンに伴って抵抗Ｒref２が短絡される。この結果、直列に接続された抵抗Ｒref１,Ｒref３の和（Ｒref１＋Ｒref３）が基準抵抗５ｂとして設定される。

また温度検出電圧ＶＦが第１の電圧閾値Ｖref１を超えたときには、第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２の出力によってＭＯＳ-ＦＥＴ５ｇ,５ｈがそれぞれオンとなる。この結果、抵抗Ｒref１,Ｒref２がそれぞれ短絡され、抵抗Ｒref３が基準抵抗５ｂとして設定される。この結果、ＩＧＢＴ２の動作温度Ｔを示す温度検出電圧ＶＦに応じて第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２の制御の下でＭＯＳ-ＦＥＴ５ｇ,５ｆがオン・オフされ、基準抵抗５ｂの抵抗値が段階的に変更される。

具体的にはＩＧＢＴ２の動作温度を示す温度検出電圧ＶＦが高くなるに従って基準抵抗５ｂの抵抗値が段階的に小さく設定される。そして基準抵抗５ｂの抵抗値の変化に伴って該基準抵抗５ｂの両端間に生起される電圧ＶＩが図４に示すように段階的に小さくなる。この電圧ＶＩがオペアンプＯＰ１の反転入力端子に制御電圧として与えられる。するとオペアンプＯＰ１は、非反転入力端子に与えられる基準電圧Ｖrefと電圧（制御電圧）ＶＩとの差電圧が零（０）となるようにＭＯＳ-ＦＥＴ５ａのゲート電圧を制御する。

この結果、ＩＧＢＴ２の動作温度Ｔを示す温度検出電圧ＶＦが高くなり、これに伴って電圧（制御電圧）ＶＩが低くなるに従ってオペアンプＯＰ１はＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが大きくなるように動作する。換言すればオペアンプＯＰ１は、基準抵抗５ｂの抵抗値が小さく設定された分、ＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが大きくなるように制御する。するとＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが大きく設定されるに伴って電流源３の出力電流Ｉoutが大きく設定される。

また逆にＩＧＢＴ２の動作温度を示す温度検出電圧ＶＦが低くなり、これに伴って電圧（制御電圧）ＶＩが高くなるに従ってオペアンプＯＰ１はＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが小さくなるように動作する。換言すればオペアンプＯＰ１は、基準抵抗５ｂの抵抗値が大きく設定された分、ＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが小さくなるように制御する。そしてＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが小さく設定されるに伴って電流源３の出力電流Ｉoutが小さく設定される。

従って図４に示すように、ＩＧＢＴ２の動作温度に応じて変化する電流源３の出力電流Ｉoutと、ＩＧＢＴ２の動作温度を示す温度検出電圧ＶＦに応じて設定されて出力電流制御回路５に与えられる制御電圧ＶＩとは、１対１に対応する密接な関係を持つことになる。そしてこの駆動回路２０においては、オペアンプＯＰ１の反転入力端子に与えられる制御電圧ＶＩの外部からの検出を可能とする制御電圧検出端子７が設けられている。

従って制御電圧検出端子７を介して制御電圧ＶＩを検出すれば、検出した制御電圧ＶＩから電流源３の出力電流Ｉoutを間接的に検出することができる。故に先の実施形態と同様に簡易な構成の電圧検出回路（検査装置）を用いて駆動回路２０が出力する出力電流Ｉoutを検出し、駆動回路２０の出力電流特性を簡易に計測することが可能となる。

またその計測結果に応じて、例えば基準電圧源５ｅ,５ｆがそれぞれ生成する第１および第２の電圧閾値Ｖref１,Ｖref２を変更設定すれば、図４に示すように出力電流Ｉoutおよび制御電圧ＶＩの温度特性を調整することができる。そしてこれらの温度特性をＩＧＢＴ２の実際の温度特性に、より精度良く近似させることが可能となる。

従って電圧閾値Ｖref１,Ｖref２の変更設定によりＩＧＢＴ２の実際の温度特性に合わせて電流源３の出力電流Ｉoutを可変設定し、これによってＩＧＢＴ２の駆動条件の最適化を図ってスイッチング損失の低減を図ることが可能となる。換言すればＩＧＢＴ２のゲートに加える出力電流Ｉoutを最適化し、ＩＧＢＴ２のターン・オンおよびターン・オフ時におけるスイッチング損失を低減することが可能となる等の効果が奏せられる。

尚、本発明は上述した各実施形態に限定されるものではない。例えば図３に示す実施形態においては第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２を用いてＩＧＢＴ２の動作温度を示す温度検出電圧ＶＦを３段階に分けて検出したが、更に多段階に温度検出電圧ＶＦを検出することも勿論可能である。また駆動回路１０,２０自体の構成についても従来より種々提唱されている電流出力型の駆動回路を適宜採用可能である。更に絶縁ゲート型半導体素子としてＩＧＢＴのみならず、パワーＭＯＳ-ＦＥＴをオン・オフ駆動する駆動回路にも本発明を同様に適用することができる。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１,１０,２０ 駆動回路
２ 絶縁ゲート型半導体素子（ＩＧＢＴ）
３ 電流源
４ 電流出力回路
５ 出力電流制御回路
５ｄ 基準電圧源（基準電圧Ｖref）
５ｅ,５ｆ 基準電圧源（電圧閾値Ｖref１,Ｖref２）
５ｇ,５ｈ Ｎ型のＭＯＳ-ＦＥＴ
６ 定電流源
７ 制御電圧検出端子

Claims (4)

1. 絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、
   駆動信号に応じて前記電流源が生成した電流を前記絶縁ゲート型半導体素子のゲートへ供給するか否かを制御する電流出力回路と、
   前記絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出される前記絶縁ゲート型半導体素子の動作温度に応じた制御電圧に従って前記電流源が生成する電流の大きさを制御する出力電流制御回路と、
   を具備した絶縁ゲート型半導体素子の駆動回路であって、
   前記出力電流制御回路は、基準電圧を可変設定可能な基準電圧源を備え、前記温度検出電圧と前記基準電圧との差分を前記制御電圧として、該制御電圧に応じた出力電流を生成するものであり、
   前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタを備え、前記出力電流制御回路の前記出力電流に比例した電流を出力するものであり、
   前記出力電流制御回路に設けられて前記制御電圧の外部からの検出を可能とする制御電圧検出端子を備えたことを特徴とする絶縁ゲート型半導体素子の駆動回路。
2. 絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、
   駆動信号に応じて前記電流源が生成した電流を前記絶縁ゲート型半導体素子のゲートへ供給するか否かを制御する電流出力回路と、
   前記絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出される前記絶縁ゲート型半導体素子の動作温度に応じた前記電流源が生成する電流の大きさを制御する出力電流制御回路と、
   を具備した絶縁ゲート型半導体素子の駆動回路であって、
   前記出力電流制御回路は、電圧閾値を可変設定可能な基準電圧源を備え、前記温度検出電圧を前記電圧閾値で比較し、この比較結果に従った電圧電流変換レートに従って基準電圧を電圧電流変換して出力電流を生成するものであり、
   前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタを備え、前記出力電流制御回路の前記出力電流に比例した電流を出力するものであり、
   前記出力電流制御回路に設けられて前記基準電圧に対応する制御電圧の外部からの検出を可能とする制御電圧検出端子を備えたことを特徴とする絶縁ゲート型半導体素子の駆動回路。
3. 前記出力電流制御回路は、前記温度検出電圧を多段階に設定された電圧閾値でそれぞれ比較して前記電圧電流変換レートを多段階に定めるものである請求項２に記載の絶縁ゲート型半導体素子の駆動回路。
4. 前記基準電圧が入力されるオペアンプと、前記オペアンプの出力をゲートに受けるトランジスタと、前記トランジスタから電流を受ける可変抵抗とを有し、
   前記可変抵抗はグラウンド電源と、前記トラジスタとの間に配置され、
   前記オペアンプは前記基準電圧と、前記可変抵抗と前記トランジスタとの接続点の電圧が同一となるように、前記トランジスタのゲート電圧を制御し、
   前記可変抵抗は前記比較結果に従って抵抗値が変更されることで、前記接続点の電圧により定められる電圧電流変換レートが変更されて前記出力電流が定められる請求項２に記載の絶縁ゲート型半導体素子の駆動回路。

Images