JP6791250B2 - 絶縁ゲート型半導体素子の駆動回路 - Google Patents

絶縁ゲート型半導体素子の駆動回路 Download PDF

Info

Publication number
JP6791250B2
JP6791250B2 JP2018536989A JP2018536989A JP6791250B2 JP 6791250 B2 JP6791250 B2 JP 6791250B2 JP 2018536989 A JP2018536989 A JP 2018536989A JP 2018536989 A JP2018536989 A JP 2018536989A JP 6791250 B2 JP6791250 B2 JP 6791250B2
Authority
JP
Japan
Prior art keywords
current
voltage
semiconductor element
type semiconductor
output current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018536989A
Other languages
English (en)
Other versions
JPWO2018042873A1 (ja
Inventor
貴浩 森
貴浩 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2018042873A1 publication Critical patent/JPWO2018042873A1/ja
Application granted granted Critical
Publication of JP6791250B2 publication Critical patent/JP6791250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors
    • G01R31/2619Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/168Modifications for eliminating interference voltages or currents in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、出力電流特性を簡易に検査することのできる絶縁ゲート型半導体素子の駆動回路に関する。
絶縁ゲート型半導体素子、例えばIGBTをオン・オフ駆動する駆動回路として、例えば図5に示すように、駆動信号に応じてIGBTのゲートに供給する出力電流Ioutを制御する絶縁ゲート型半導体素子の駆動回路1が知られている。この駆動回路1は、概略的にはIGBT2のゲートに供給する出力電流Ioutを生成する電流源3と、電流源3が生成した出力電流IoutのIGBT2のゲートへの供給を、駆動信号に応じて制御する電流出力回路4とを備える。
ちなみに駆動回路1は、電流源3が出力する出力電流Ioutの大きさを規定する為の出力電流制御回路5を備える。この出力電流制御回路5は、例えばN型のMOS-FET5aを介して流れる電流Ioを制御するオペアンプOP1と、MOS-FET5aを介して流れる電流Ioに応じた電流検出電圧を生起する基準抵抗(Rref)5bとを備えて構成される。オペアンプOP1は、基準抵抗5bの両端間に生起される電流検出電圧と、所定の基準電圧Vrefとの電圧の差分に応じてMOS-FET5aのゲート電圧を制御することで、MOS-FET5aを介して流れる電流Ioを一定化する役割を担う。
一方、電流源3は、MOS-FET5aの負荷として該MOS-FET5aのドレインに接続されたP型のMOS-FET5cとの間でカレント・ミラー回路を構成し、電流Ioに比例した出力電流Ioutを生成するP型のMOS-FET3aとして実現される。
ここで電流出力回路4は、IGBT2のゲートと接地(GND)との間に介装され、駆動信号を入力するバッファ4aによりオン・オフされるN型のMOS-FET4bを備える。更に電流出力回路4は、電流源3を構成するMOS-FET3aに並列に接続されたP型のMOS-FET4cと、駆動信号に応じてMOS-FET4cをオン・オフするレベル・シフト回路4dとを備える。
この電流出力回路4は、駆動信号がハイ(H)のとき、レベル・シフト回路4dを介してMOS-FET4cをオンにし、これによってカレント・ミラー回路の機能を停止させて電流源3からの電流出力を停止させると共に、バッファ4aを介してMOS-FET4bをオンにする。そしてMOS-FET4bを介してIGBT2のゲートに蓄積されている電荷を放電させてIGBT2をオフする役割を担う。
また電流出力回路4は、駆動信号がロー(L)のとき、レベル・シフト回路4dを介してMOS-FET4cをオフにして電流源3から出力電流Ioutを出力させると共に、バッファ4aを介してMOS-FET4bをオフにする。この結果、電流源3からの出力電流IoutがIGBT2のゲートに供給されてIGBT2をオンする。従ってこの電流出力回路4により、駆動信号に応じてIGBT2のオン・オフが制御される。
ところで上述した駆動回路1によってオン・オフ駆動されるIGBT2のスイッチング特性は、IGBT2の動作温度(温度T)によって変化する。特にIGBT2のターン・オン時おけるスイッチング損失は、該IGBT2のゲートに供給される出力電流Ioutとその動作温度の変化の影響を受け易い。
そこで従来の駆動回路1においては、例えば特許文献1に開示されるように、IGBT2の動作温度の情報を電流出力回路4にフィードバックし、IGBT2の動作温度に応じて電流源3が生成する出力電流Ioutをフィードバック制御することが提唱されている。このようなIGBT2の動作温度に応じた出力電流Ioutのフィードバック制御により、IGBT2のスイッチング損失が低減されると共に、スイッチング・ノイズの低減を図ることが可能となる。
ところでこのように構成された駆動回路1の出力電流特性の評価する場合、専ら、駆動回路1の出力電流Ioutを計測し得る電流検出回路(検査装置)を用いることが必要である。この種の電流検出回路(検査装置)については、例えば特許文献2等に詳しく開示される。ちなみに特許文献2に開示される電流検出回路(検査装置)は、その図3に示されるように計測対象(この場合には駆動回路1)の出力電流Ioutをサンプリングして、その大きさを評価するように構成される。
特開2013−219633号公報 特開2014−212234号公報
しかしながら特許文献2に開示されるような電流検出回路(検査装置)を用いて駆動回路1の出力電流特性の評価する場合、駆動回路1の出力電流Ioutそのものを直接的に計測する必要がある。しかも駆動回路1がIGBT2のゲートに供給する出力電流Ioutが大きいので、一般的には入力電流容量の大きい大掛かりな構成の電流検出回路(検査装置)を用いざるを得ない。しかも駆動回路1がIGBT2のゲートに供給する出力電流Ioutそのものを直接的に計測する必要がある。これ故、駆動回路1の出力電流特性を簡易に評価することができないと言う問題があった。
本発明はこのような事情を考慮してなされたもので、その目的は、駆動回路の出力電流特性を簡易に評価することを可能とする簡易な構成の絶縁ゲート型半導体素子の駆動回路を提供することにある。
上述した目的を達成するべく本発明に係る絶縁ゲート型半導体素子の駆動回路は、
絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、
駆動信号に応じて前記電流源が生成した電流の前記絶縁ゲート型半導体素子のゲートへの供給を制御する電流出力回路と、
前記絶縁ゲート型半導体素子の動作温度に応じた制御電圧に従って前記電流源が生成する電流の大きさを制御する出力電流制御回路と、
この出力電流制御回路に設けられて前記制御電圧の外部からの検出を可能とする制御電圧検出端子と
を備えたことを特徴としている。
ちなみに前記絶縁ゲート型半導体素子の動作温度は、例えば該絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出されるものからなる。そして前記出力電流制御回路は、例えば前記温度検出電圧と基準電圧との電圧の差分を前記制御電圧として前記電流源が生成する電流の大きさを制御するように構成される。
好ましくは前記出力電流制御回路は、前記制御電圧に応じた出力電流を生成するように構成される。そして前記電流源は、例えば前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタとして実現され、前記出力電流制御回路の出力電流に比例した電流を出力するように構成される。更に前記出力電流制御回路は、例えば前記基準電圧を可変設定する手段を備えることが好ましい。
或いは前記出力電流制御回路は、例えば前記温度検出電圧を所定の電圧閾値で弁別して前記制御電圧を生成し、この制御電圧と基準電圧との電圧の差分に応じて前記電流源が生成する電流の大きさを制御するように構成される。好ましくは前記出力電流制御回路は、前記温度検出電圧を多段階に設定された電圧閾値でそれぞれ弁別して前記制御電圧を多段階に生成するように構成される。更に前記出力電流制御回路は、例えば前記電圧閾値を可変設定する手段を備えることが好ましい。
この場合、前記出力電流制御回路は、前記制御電圧と基準電圧との電圧の差分に応じた出力電流を生成するように構成される。このように前記出力電流制御回路を構成する場合においても、前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタとして実現され、前記出力電流制御回路の出力電流に比例した電流を出力するように構成される。
このように構成された絶縁ゲート型半導体素子の駆動回路によれば、出力電流制御回路に設けた制御電圧検出端子を介して、電流源が絶縁ゲート型半導体素子のゲートに供給する出力電流を規定する為の制御電圧を容易に検出することができる。換言すれば制御電圧検出端子を介して制御電圧を検出することで、駆動回路が出力する出力電流を直接的に検出しなくても、前記制御電圧から駆動回路が出力する出力電流を間接的に、しかも精度良く検出することができる。
従って駆動回路が出力する出力電流を直接的に計測する場合に比較して、一般的に構成の簡単な、いわゆる電圧計測装置を用いて駆動回路の出力電流特性を簡易に評価することが可能となる。しかも駆動回路においては、出力電流を規定する制御電圧の外部からの検出を可能とする制御電圧検出端子を新たに設けるだけなので、その構成が複雑化することがない。従って簡易にして効果的に、その出力電流特性を簡易に検査することのできる絶縁ゲート型半導体素子の駆動回路を提供することができる等の実用上多大なる効果が奏せられる。
本発明の一実施形態に係る絶縁ゲート型半導体素子の駆動回路の概略構成図。 図1に示す駆動回路における出力電流および制御電圧の温度特性を示す図。 本発明の別の実施形態に係る絶縁ゲート型半導体素子の駆動回路の概略構成図。 図3に示す駆動回路における出力電流および制御電圧の温度特性を示す図。 従来の絶縁ゲート型半導体素子の駆動回路の一例を示す概略構成図。
以下、図面を参照して本発明に係る絶縁ゲート型半導体素子の駆動回路について説明する。
図1は本発明の一実施形態に係る絶縁ゲート型半導体素子の駆動回路10の概略構成図である。尚、ここでは図5に示した従来の駆動回路1と同一構成部分には同一符号を付し、その説明を省略する。
絶縁ゲート型半導体素子としてのIGBT2は、例えば温度センサとしてのダイオードD1を一体に備えたものからなり、駆動回路10はダイオードD1を一定電流で駆動する定電流源6を備えている。このダイオードD1は、一定電流で駆動されてIGBT2の動作温度に応じた温度検出電圧VFを生起する。この温度検出電圧VFがIGBT2の動作温度を示す情報として駆動回路10の出力電流制御回路5にフィードバックされる。
出力電流制御回路5は、前述したオペアンプOP1、MOS-FET5a、および基準抵抗(Rref)5bに加えて、動作温度Tを示す温度検出電圧VFと基準電圧源5dが出力する基準電圧Vrefとの差電圧を検出するオペアンプOP2を備える。ちなみにオペアンプOP2は、その反転入力端子および非反転入力端子に入力抵抗R1,R1をそれぞれ設けると共に、抵抗R2を介して非反転入力端子を接地し、更にその出力端子と反転入力端子との間に帰還抵抗R2を介装したものである。
このオペアンプOP2は、入力抵抗R1,R1をそれぞれ介して与えられる温度検出電圧VFと基準電圧Vrefとの電圧の差分に応じて制御電圧Vo2を生成する増幅器を構成する。そしてオペアンプOP2が出力する制御電圧Vo2は、オペアンプOP1に与えられ、このオペアンプOP1の出力によりMOS-FET5aを介して流れる電流Ioが制御される。また制御電圧Vo2が加えられるオペアンプOP1の非反転端子には、制御電圧検出端子7が接続されている。この制御電圧検出端子7は、制御電圧Vo2の外部からの検出を可能とするものである。
尚、基準電圧源5dは、例えば外部から電気的に出力を切り替え可能なEPROMを備え、EPROMの出力に応じて基準電圧Vrefを可変設定することが可能となっている。
上述した如く構成された駆動回路10によれば、IGBT2と一体に設けられたダイオードD1を介してIGBT2の動作温度Tに応じた温度検出電圧VFが検出されて出力電流制御回路5にフィードバックされる。すると出力電流制御回路5は、温度検出電圧VFと基準電圧Vrefとの差電圧に応じた制御電圧Vo2を生成し、この制御電圧Vo2と基準抵抗(Rref)5bを介して検出される電圧との差に応じてMOS-FET5aを介して流れる電流Ioを制御する。この結果、電流源3は、IGBT2の動作温度Tに応じて出力電流制御回路5により設定された電流Ioに比例した出力電流Ioutを生成し、この出力電流IoutをIGBT2のゲートに供給することになる。
従ってIGBT2のゲートに供給される電流源3からの出力電流Ioutは、図2に示すようにIGBT2の動作温度Tに応じて出力電流制御回路5が設定した電流Io、ひいてはオペアンプOP1に加えられる制御電圧Vo2に比例したものとなる。しかも出力電流Ioutおよび制御電圧Vo2のそれぞれは、IGBT2の動作温度Tに応じて変化するものであり、IGBT2の温度特性そのものを示している。
従って電流源3が生成する出力電流Ioutと、出力電流制御回路5が設定する電流Ioを規定する制御電圧Vo2とは互いに密接に関連しており、むしろ出力電流Ioutと制御電圧Vo2とは比例していると言える。従って制御電圧検出端子7を介して出力電流制御回路5における制御電圧Vo2を検出すれば、これによって出力電流Ioutを間接的に検出すること可能となる。
故に、制御電圧検出端子7を備えて構成される駆動回路10によれば、大掛かりな構成の電流検出回路(検査装置)を用いて駆動回路10がIGBT2のゲートに出力する出力電流Ioutを直接的に計測しなくても、簡易な構成の電圧検出回路(検査装置)を用いて駆動回路10が出力する出力電流Ioutを間接的に計測することができる。従って駆動回路10の出力電流特性を簡易に計測することが可能となる。
またその計測結果に応じて、例えば基準電圧源5dが生成する基準電圧Vrefを変更設定し、これによって図2に破線で示すように出力電流Ioutと制御電圧Vo2との比例関係を調整することも可能である。従って基準電圧Vrefの変更設定により電流源の出力電流Ioutを可変設定し、これによってIGBT2の駆動条件の最適化を図ってスイッチング損失の低減を図ることが可能となる。換言すればIGBT2のゲートに加える出力電流Ioutを最適化し、IGBT2のターン・オンおよびターン・オフ時におけるスイッチング損失を低減することが可能となる等の効果が奏せられる。
次に本発明に係る絶縁ゲート型半導体素子の駆動回路の別の実施形態について説明する。
図3は本発明の別の実施形態に係る絶縁ゲート型半導体素子の駆動回路20の概略構成図出る。尚、この別の実施形態の説明においても図5に示した従来の駆動回路1、および図1に示した本発明の実施形態に係る駆動回路10と同一構成部分には同一符号を付し、その説明を省略する。
この実施形態に係る駆動回路20は、出力電流制御回路5として、IGBT2と一体に設けられたダイオードD1を介して検出されたIGBT2の動作温度Tに応じた温度検出電圧VFを第1および第2の電圧閾値Vref1,Vref2とそれぞれ比較する第1および第2の比較器COMP1,COMP2を備える。ちなみに第1の電圧閾値Vref1は、温度Tbに対応したものであり、第2の電圧閾値Vref2は、温度Ta(<Tb)に対応したものである。これらの第1および第2の電圧閾値Vref1,Vref2は、基準電圧源5e,5fによってそれぞれ生成されるもので、例えば[Vref1>Vref2]として設定されている。これらの基準電圧源5e,5fもまた、前述した実施形態における基準電圧源5dと同様に、第1および第2の電圧閾値Vref1,Vref2をそれぞれ個別に可変設定可能に構成されている。
第1および第2の比較器COMP1,COMP2は、第1および第2の電圧閾値Vref1,Vref2と温度検出電圧VFとの比較結果に応じてN型のMOS-FET5g,5hをオン・オフするものである。ちなみにMOS-FET5g,5hは、直列に接続された3つの抵抗Rref1,Rref2,Rref3からなる基準抵抗5bにおける抵抗Rref1、または抵抗Rref1,Rref2を短絡する役割を担う。
具体的には温度検出電圧VFが第2の電圧閾値Vref2に満たないときには第1および第2の比較器COMP1,COMP2の出力によってMOS-FET5g,5hがそれぞれオフ状態に保たれる。この結果、直列に接続された抵抗Rref1,Rref2,Rref3の和(Rref1+Rref2+Rref3)が基準抵抗5bとして設定される。
これに対して温度検出電圧VFが第2の電圧閾値Vref2を超え、第1の電圧閾値Vref1に満たない場合には、第1および第2の比較器COMP1,COMP2の出力によってMOS-FET5hがオンとなる。するとMOS-FET5hのオンに伴って抵抗Rref2が短絡される。この結果、直列に接続された抵抗Rref1,Rref3の和(Rref1+Rref3)が基準抵抗5bとして設定される。
また温度検出電圧VFが第1の電圧閾値Vref1を超えたときには、第1および第2の比較器COMP1,COMP2の出力によってMOS-FET5g,5hがそれぞれオンとなる。この結果、抵抗Rref1,Rref2がそれぞれ短絡され、抵抗Rref3が基準抵抗5bとして設定される。この結果、IGBT2の動作温度Tを示す温度検出電圧VFに応じて第1および第2の比較器COMP1,COMP2の制御の下でMOS-FET5g,5fがオン・オフされ、基準抵抗5bの抵抗値が段階的に変更される。
具体的にはIGBT2の動作温度を示す温度検出電圧VFが高くなるに従って基準抵抗5bの抵抗値が段階的に小さく設定される。そして基準抵抗5bの抵抗値の変化に伴って該基準抵抗5bの両端間に生起される電圧VIが図4に示すように段階的に小さくなる。この電圧VIがオペアンプOP1の反転入力端子に制御電圧として与えられる。するとオペアンプOP1は、非反転入力端子に与えられる基準電圧Vrefと電圧(制御電圧)VIとの差電圧が零(0)となるようにMOS-FET5aのゲート電圧を制御する。
この結果、IGBT2の動作温度Tを示す温度検出電圧VFが高くなり、これに伴って電圧(制御電圧)VIが低くなるに従ってオペアンプOP1はMOS-FET5aを介して流れる電流Ioが大きくなるように動作する。換言すればオペアンプOP1は、基準抵抗5bの抵抗値が小さく設定された分、MOS-FET5aを介して流れる電流Ioが大きくなるように制御する。するとMOS-FET5aを介して流れる電流Ioが大きく設定されるに伴って電流源3の出力電流Ioutが大きく設定される。
また逆にIGBT2の動作温度を示す温度検出電圧VFが低くなり、これに伴って電圧(制御電圧)VIが高くなるに従ってオペアンプOP1はMOS-FET5aを介して流れる電流Ioが小さくなるように動作する。換言すればオペアンプOP1は、基準抵抗5bの抵抗値が大きく設定された分、MOS-FET5aを介して流れる電流Ioが小さくなるように制御する。そしてMOS-FET5aを介して流れる電流Ioが小さく設定されるに伴って電流源3の出力電流Ioutが小さく設定される。
従って図4に示すように、IGBT2の動作温度に応じて変化する電流源3の出力電流Ioutと、IGBT2の動作温度を示す温度検出電圧VFに応じて設定されて出力電流制御回路5に与えられる制御電圧VIとは、1対1に対応する密接な関係を持つことになる。そしてこの駆動回路20においては、オペアンプOP1の反転入力端子に与えられる制御電圧VIの外部からの検出を可能とする制御電圧検出端子7が設けられている。
従って制御電圧検出端子7を介して制御電圧VIを検出すれば、検出した制御電圧VIから電流源3の出力電流Ioutを間接的に検出することができる。故に先の実施形態と同様に簡易な構成の電圧検出回路(検査装置)を用いて駆動回路20が出力する出力電流Ioutを検出し、駆動回路20の出力電流特性を簡易に計測することが可能となる。
またその計測結果に応じて、例えば基準電圧源5e,5fがそれぞれ生成する第1および第2の電圧閾値Vref1,Vref2を変更設定すれば、図4に示すように出力電流Ioutおよび制御電圧VIの温度特性を調整することができる。そしてこれらの温度特性をIGBT2の実際の温度特性に、より精度良く近似させることが可能となる。
従って電圧閾値Vref1,Vref2の変更設定によりIGBT2の実際の温度特性に合わせて電流源3の出力電流Ioutを可変設定し、これによってIGBT2の駆動条件の最適化を図ってスイッチング損失の低減を図ることが可能となる。換言すればIGBT2のゲートに加える出力電流Ioutを最適化し、IGBT2のターン・オンおよびターン・オフ時におけるスイッチング損失を低減することが可能となる等の効果が奏せられる。
尚、本発明は上述した各実施形態に限定されるものではない。例えば図3に示す実施形態においては第1および第2の比較器COMP1,COMP2を用いてIGBT2の動作温度を示す温度検出電圧VFを3段階に分けて検出したが、更に多段階に温度検出電圧VFを検出することも勿論可能である。また駆動回路10,20自体の構成についても従来より種々提唱されている電流出力型の駆動回路を適宜採用可能である。更に絶縁ゲート型半導体素子としてIGBTのみならず、パワーMOS-FETをオン・オフ駆動する駆動回路にも本発明を同様に適用することができる。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
1,10,20 駆動回路
2 絶縁ゲート型半導体素子(IGBT)
3 電流源
4 電流出力回路
5 出力電流制御回路
5d 基準電圧源(基準電圧Vref)
5e,5f 基準電圧源(電圧閾値Vref1,Vref2)
5g,5h N型のMOS-FET
6 定電流源
7 制御電圧検出端子

Claims (4)

  1. 絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、
    駆動信号に応じて前記電流源が生成した電流を前記絶縁ゲート型半導体素子のゲートへ供給するか否かを制御する電流出力回路と、
    前記絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出される前記絶縁ゲート型半導体素子の動作温度に応じた制御電圧に従って前記電流源が生成する電流の大きさを制御する出力電流制御回路と、
    を具備した絶縁ゲート型半導体素子の駆動回路であって、
    前記出力電流制御回路は、基準電圧を可変設定可能な基準電圧源を備え、前記温度検出電圧と前記基準電圧との差分を前記制御電圧として、該制御電圧に応じた出力電流を生成するものであり、
    前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタを備え、前記出力電流制御回路の前記出力電流に比例した電流を出力するものであり、
    前記出力電流制御回路に設けられて前記制御電圧の外部からの検出を可能とする制御電圧検出端子を備えたことを特徴とする絶縁ゲート型半導体素子の駆動回路。
  2. 絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、
    駆動信号に応じて前記電流源が生成した電流を前記絶縁ゲート型半導体素子のゲートへ供給するか否かを制御する電流出力回路と、
    前記絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出される前記絶縁ゲート型半導体素子の動作温度に応じた前記電流源が生成する電流の大きさを制御する出力電流制御回路と、
    を具備した絶縁ゲート型半導体素子の駆動回路であって、
    前記出力電流制御回路は、電圧閾値を可変設定可能な基準電圧源を備え、前記温度検出電圧を前記電圧閾値で比較し、この比較結果に従った電圧電流変換レートに従って基準電圧を電圧電流変換して出力電流を生成するものであり、
    前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタを備え、前記出力電流制御回路の前記出力電流に比例した電流を出力するものであり、
    前記出力電流制御回路に設けられて前記基準電圧に対応する制御電圧の外部からの検出を可能とする制御電圧検出端子を備えたことを特徴とする絶縁ゲート型半導体素子の駆動回路。
  3. 前記出力電流制御回路は、前記温度検出電圧を多段階に設定された電圧閾値でそれぞれ比較して前記電圧電流変換レートを多段階に定めるものである請求項2に記載の絶縁ゲート型半導体素子の駆動回路。
  4. 前記基準電圧が入力されるオペアンプと、前記オペアンプの出力をゲートに受けるトランジスタと、前記トランジスタから電流を受ける可変抵抗とを有し、
    前記可変抵抗はグラウンド電源と、前記トラジスタとの間に配置され、
    前記オペアンプは前記基準電圧と、前記可変抵抗と前記トランジスタとの接続点の電圧が同一となるように、前記トランジスタのゲート電圧を制御し、
    前記可変抵抗は前記比較結果に従って抵抗値が変更されることで、前記接続点の電圧により定められる電圧電流変換レートが変更されて前記出力電流が定められる請求項2に記載の絶縁ゲート型半導体素子の駆動回路。
JP2018536989A 2016-08-29 2017-07-05 絶縁ゲート型半導体素子の駆動回路 Active JP6791250B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016167023 2016-08-29
JP2016167023 2016-08-29
PCT/JP2017/024692 WO2018042873A1 (ja) 2016-08-29 2017-07-05 絶縁ゲート型半導体素子の駆動回路

Publications (2)

Publication Number Publication Date
JPWO2018042873A1 JPWO2018042873A1 (ja) 2018-12-06
JP6791250B2 true JP6791250B2 (ja) 2020-11-25

Family

ID=61300580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018536989A Active JP6791250B2 (ja) 2016-08-29 2017-07-05 絶縁ゲート型半導体素子の駆動回路

Country Status (4)

Country Link
US (1) US10578664B2 (ja)
JP (1) JP6791250B2 (ja)
CN (1) CN108604897B (ja)
WO (1) WO2018042873A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114764116A (zh) * 2020-12-31 2022-07-19 浙江杭可仪器有限公司 一种mosfet管的测试电路及其测试方法
US11716072B1 (en) * 2022-02-28 2023-08-01 Texas Instruments Incorporated Time multiplexing voltage clamping in coil driving circuit for a contactor during quick turn off

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338632B2 (ja) * 1997-05-15 2002-10-28 モトローラ株式会社 温度検出回路
JP3574394B2 (ja) * 2000-10-02 2004-10-06 シャープ株式会社 スイッチング電源装置
JP3786856B2 (ja) 2001-10-12 2006-06-14 株式会社ルネサステクノロジ 出力回路および半導体集積回路
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
JP4814705B2 (ja) * 2005-10-13 2011-11-16 パナソニック株式会社 半導体集積回路装置及び電子装置
JP4935294B2 (ja) 2006-10-18 2012-05-23 富士電機株式会社 絶縁ゲート型デバイスの駆動回路
JP4924086B2 (ja) * 2007-02-21 2012-04-25 三菱電機株式会社 半導体装置
TW200849784A (en) * 2007-06-12 2008-12-16 Vastview Tech Inc DC-DC converter with temperature compensation circuit
CN101325366A (zh) * 2007-06-14 2008-12-17 海尔集团公司 一种具有保护电路的有源功率因素校正电路
JP5691158B2 (ja) * 2009-11-13 2015-04-01 ミツミ電機株式会社 出力電流検出回路および送信回路
JP5029678B2 (ja) * 2009-12-07 2012-09-19 株式会社デンソー スイッチング素子の駆動装置
JP2012048552A (ja) * 2010-08-27 2012-03-08 On Semiconductor Trading Ltd スイッチング素子の制御回路
JP5146555B2 (ja) * 2011-02-28 2013-02-20 株式会社デンソー スイッチング素子の駆動回路
US20120242376A1 (en) * 2011-03-24 2012-09-27 Denso Corporation Load drive apparatus and semiconductor switching device drive apparatus
JP5767018B2 (ja) * 2011-05-17 2015-08-19 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子のゲートの電位を制御する回路
JP5878340B2 (ja) * 2011-11-15 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及びセンサシステム
JP5477407B2 (ja) * 2012-02-16 2014-04-23 株式会社デンソー ゲート駆動回路
JP5862434B2 (ja) * 2012-04-10 2016-02-16 富士電機株式会社 パワートランジスタの駆動回路
JP5644830B2 (ja) * 2012-10-18 2014-12-24 株式会社デンソー 駆動対象スイッチング素子の駆動回路
JP6089599B2 (ja) * 2012-11-01 2017-03-08 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置
JP6045611B2 (ja) * 2013-02-08 2016-12-14 三菱電機株式会社 ゲート駆動回路
JP2014212234A (ja) 2013-04-19 2014-11-13 住友電気工業株式会社 光送信機および発光素子の寿命予測方法
US9728580B2 (en) * 2013-05-13 2017-08-08 Infineon Technologies Ag Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit
WO2014199816A1 (ja) * 2013-06-11 2014-12-18 富士電機株式会社 過電流検出回路
JP6286899B2 (ja) * 2013-07-03 2018-03-07 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置および電力変換装置
DE112013007602T5 (de) * 2013-11-14 2016-08-18 Mitsubishi Electric Corporation Halbleiterelement-Treiberschaltung
JP6484936B2 (ja) * 2014-06-24 2019-03-20 住友電気工業株式会社 トランスインピーダンス増幅器
JP6265099B2 (ja) * 2014-10-08 2018-01-24 三菱電機株式会社 半導体装置
JP2016127435A (ja) * 2015-01-05 2016-07-11 三菱電機株式会社 半導体装置
JP6500694B2 (ja) * 2015-08-19 2019-04-17 富士電機株式会社 電力変換装置用制御装置および電力変換装置
CN105811944B (zh) * 2016-04-12 2019-02-15 重庆大学 用于igbt结温估计的驱动装置及方法
JP6696308B2 (ja) * 2016-06-09 2020-05-20 富士電機株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
JPWO2018042873A1 (ja) 2018-12-06
CN108604897A (zh) 2018-09-28
WO2018042873A1 (ja) 2018-03-08
US20180335469A1 (en) 2018-11-22
US10578664B2 (en) 2020-03-03
CN108604897B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
JP6468368B2 (ja) 電圧生成回路および過電流検出回路
JP6089599B2 (ja) 絶縁ゲート型半導体素子の駆動装置
US7675487B2 (en) Simplified light-emitting diode (LED) hysteretic current controller
JP5093037B2 (ja) 負荷駆動回路
JP5464204B2 (ja) 発光駆動装置
JP6365467B2 (ja) 断線検出装置
JP6151295B2 (ja) デューティサイクリングを用いる広範囲の電流計測
WO2015001883A1 (ja) 絶縁ゲート型半導体素子の駆動装置および電力変換装置
JP2017198646A (ja) 温度測定信号補正装置
KR20150106044A (ko) 스위치 제어 회로, 스위치 제어 방법 및 이를 이용한 변환기
US11575371B2 (en) Semiconductor device
JP6791250B2 (ja) 絶縁ゲート型半導体素子の駆動回路
JP6151296B2 (ja) 可変抵抗を用いる広範囲の電流計測
KR20160122730A (ko) 전류 검출 장치 및 전류 검출 방법
WO2020003842A1 (ja) 電流検出装置
JP5516350B2 (ja) 負荷駆動回路
WO2013027342A1 (ja) 電磁石コイルの駆動装置
JP2013242281A (ja) 二次電池監視装置
JP7374328B2 (ja) 電力用半導体素子のゲート駆動回路
JP7126931B2 (ja) 過熱保護回路及び半導体装置
JP5605306B2 (ja) 電流制御装置及び照明制御装置
KR101027938B1 (ko) Led 접합온도의 보상 구동회로
CN116893015A (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6791250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250