JP6151296B2 - 可変抵抗を用いる広範囲の電流計測 - Google Patents

Description

特定の回路では、金属酸化膜半導体電界効果トランジスタ（MOSFET）等のトランジスタデバイスを通る大電流を、広い電流範囲にわたって正確に検出できることが有用である。広い電流範囲にわたる高精度なセンシングは、高電流バッテリ電源を用いる自動車用途で特に有用である。特定の効率レベルを維持するために、センシング機構による実質的損失無しに、電流を検出することが望ましい。

既知のセンシング技術の大部分では、メインMOSFETデバイスに接続する検出MOSFETを設けて、主電流に比例する小さなセンサ電流を引き出す。一般に、検出MOSFETはメインMOSFETデバイスより特定の比率だけ小さく、この比率は検出MOSFETが引き出す電流の割合を決定する。正確なセンシングを達成するために、この比率は一般的に小さい。しかしながら、高効率を達成するためには、この比率を高くすべきである。高効率とは一般に、検出MOSFETによる電力損失が非常に小さいことを意味する。したがって、既知の電流センサ回路では、精度と効率との間に困難な設計上のトレードオフが存在する。

現在の検出MOSFETは一般に、高電流でシングルポイントヒューズとしてのみ用いられるか、又は非常に小さな範囲の電流を検出するために用いられる。さらに、既知の電流検出回路は、精度と効率との間の難解なトレードオフを適切に解決できない。このように、電流のセンシングは、計測可能な電流が狭い範囲に限られており、得られる分解能は非常に小さい。

トランジスタデバイスを流れる電流を検出する装置の実施形態では、検出のためにトランジスタデバイスから電流を受け取るように構成されるインタフェースを備えることができる。ある実施形態では、装置は、インタフェースに接続されトランジスタデバイスから電流を受け取って応答センサ電圧を発生させるように構成されるセンサ要素を備えることもできる。センサ要素は調整可能な抵抗要素を備え、調整可能な抵抗要素の抵抗値はインタフェースで受け取った電流のレベルに応じて選択可能である。

トランジスタデバイスを流れる電流を検出する集積回路の実施形態では、検出のためにトランジスタデバイスから電流を受け取るように構成されるインタフェースを備えることができる。また集積回路は、インタフェースに接続され、トランジスタデバイスから電流を受け取って応答センサ電圧を発生させるように構成されるセンサ要素を備えることができる。センサ要素は調整可能な抵抗要素を備え、調整可能な抵抗要素の抵抗値はインタフェースで受け取った電流のレベルに応じて選択可能である。

さらに、トランジスタデバイスを流れる電流を検出する方法の実施形態では、トランジスタデバイスから電流を受け取るように構成されるインタフェースにて、検出のためにトランジスタデバイスから電流を受け取るステップを含むことができる。当該方法は、センサ要素によってセンサ電圧を発生させるステップを含むこともできる。センサ要素は調整可能な抵抗要素を備える。また当該方法は、インタフェースで受け取った電流のレベルに応じて調整可能な抵抗要素の抵抗値を選択するステップを含むことができる。

添付図面と併用して、発明の原理の例示を目的とした以下の詳細な説明から、本発明に従う他の態様が明らかになるであろう。

電流検出トランジスタを備えるトランジスタ回路の一実施形態の基本回路図である。 トランジスタデバイスの電流を検出するためのシステムの実施形態の基本ブロック図である。 可変抵抗を用いて広範囲の電流を計測するシステムの実施形態の基本ブロック図である。 可変抵抗を用いて広範囲の電流を計測するデューティサイクルの実施形態である。 複数チャネルの電流検出のためのシステムの実施形態の基本ブロック図である。 可変抵抗を用いて広範囲の電流を計測する方法の一実施形態を示すフローチャート図である。 可変抵抗を用いて広範囲の電流を検出する方法の他の実施形態を示すフローチャート図である。

本明細書の全体にわたり、同様の符号を用いて同様の構成要素を特定することができる。

本明細書で一般的に説明され、添付図面で一般的に図示される実施形態の構成要素を、広い範囲の様々な構成に配置して設計できることが容易に理解される。従って、図面に表される、以下の様々な実施形態のより詳細な説明は、本開示の範囲を限定する意図はなく、単に様々な実施形態を表すものである。本実施形態の様々な態様を図面に表しているが、明示しない限り、図面は縮尺通りに描かれる必要はない。

本発明を、その精神又は本質的特性から離れることなく、他の具体的な構造で具現化することができる。説明する実施形態は、あらゆる点で単なる例示であり、限定的なものではないとみなされる。したがって、本発明の範囲は、この詳細な説明ではなく、添付した特許請求の範囲によって示される。特許請求の範囲内及び特許請求の均等の範囲内のすべての変形は、本発明の範囲に含まれる。

本明細書全体における構成、効果又は同様の用語への言及は、本発明が実現する構成及び効果のすべてを本発明の１つの実施形態で実現することを意味するものではない。むしろ、構成及び効果に対する言及は、実施形態と関連して説明する特定の構成、効果又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味すると理解される。したがって、本明細書全体における、構成及び効果並びにこれらと同様の用語の議論が、同様の実施形態を示す必要はない。

さらに、１つ以上の実施形態において、説明する本発明の構成、効果及び特性を、任意の適切な方法で組み合わせることができる。本明細書の説明を踏まえて、特定の実施形態の、特定の構成及び効果の１つ以上が無い状態で、本発明を実施できることを、当業者は理解できるであろう。他の例として、本発明の全ての実施形態では示していない、特定の実施形態における追加の構成及び効果を理解することができる。

本明細書全体において、「一実施形態」、「ある実施形態」又は同様の用語は、当該実施形態に関連して説明する特定の構成、構造又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体において、用語「一実施形態では」、「ある実施形態では」及び同様の用語がすべて、同一の実施形態を示す必要はない。

本明細書では多数の実施形態を説明しているが、説明する実施形態の少なくともいくつかは、可変抵抗を用いる、パワーMOSFET等のトランジスタデバイス用の広範囲の電流計測を可能とする。かかる実施形態は有利には、正確かつ高分解能の電流計測を可能とする。さらに、かかる実施形態は、引き出される電流が比較的小さいため、効率を非常に高くすることができる。特に、デューティサイクルによる電流計測は、デューティサイクル比によって、計測に起因する電力消費を低減させることができ、それにより、システムの効率を向上させることができる。

可変抵抗を用いて広範囲の電流を計測するデバイスの実施形態を、様々な種類の多数の電子デバイスで実現することができる。電子デバイスの例には、自動車用途又は船舶用途の半導体デバイス、ファクトリーオートメーションシステム用コントローラ、代替動力システムの構成要素等を含む。本明細書で説明する技術の実施形態を組み込む用途の一般的な種類は限定されない。

実施形態の効果には、高精度で高効率な単一のセンサ回路で、電流を検出できることが含まれる。実施形態の他の効果は、複数チャネル間でアナログ・デジタル変換器（ADC）を共用できるため、回路のフットプリントを大きくする必要がないことである。さらに、ハイサイドドメインとローサイドドメインとの間のデジタルレベルシフタを、センサ回路の構成要素で機能的に置換することができるため、デジタルレベルシフタが必要とする回路のフットプリントを削減することができる。

図１は、トランジスタ回路100の一実施形態の基本回路図を示す。ある実施形態では、トランジスタ回路100は、メイントランジスタ102と検出トランジスタ104とを備える。メイントランジスタ102を例えばMOSFETデバイスとすることができる。他の実施形態では、MOSFETデバイスを、例えば自動車用途で高電流を伝導するように構成される、パワーMOSFETとすることができる。検出トランジスタ104をMOSFETデバイスとすることもできる。

ある実施形態では、メイントランジスタ102及び検出トランジスタ104のそれぞれを、ドレインノード(D)106とゲートノード（G）108とに接続する。ある実施形態では、メイントランジスタ102は、メイントランジスタ102のソースノード110での電位を正確に計測するためのケルビンノード（K）112を備える。さらに、検出トランジスタ104は検出電流（I_SENSE）を検出回路ノード114へ供給することができる。

図１の実施形態は、電流（I_SOURCE）を伝導するように構成されるメイントランジスタ102と、電流（I_SOURCE）の一部とすることができる、外部センシングのための計測可能な検出電流（I_SENSE）を供給するように構成される検出トランジスタ104とを提供する。説明する実施形態では、検出トランジスタ104を、主電流より所定の比率だけ小さい検出電流を供給するように構成することができる。例えば、この比率を、メイントランジスタ102の検出トランジスタ104との相対的な大きさによって決定することができる。例えば、メイントランジスタ102が検出トランジスタ104よりも n 倍大きい場合に、主電流の 1 / n 倍の検出電流を供給するように検出トランジスタ104を構成することができる。

図２は、トランジスタ回路100の電流を検出するためのシステム200の基本ブロック図を示す。一実施形態では、システム200を集積回路内で実装する。ある実施形態では、図１に示すように、トランジスタ回路100は、主電流（I_SOURCE）を伝導するように構成されるMOSFETである。図１に示すように、トランジスタ回路100は、メイントランジスタ102及び検出トランジスタ104の両方を備えることができる。かかる実施形態では、メイントランジスタ102及び検出トランジスタ104を、図２のトランジスタ回路100で示すトランジスタデバイスパッケージに統合することができる。

ある実施形態では、システム200は電流検出デバイス202を備える。電流検出デバイス202をトランジスタ回路100に接続することができる。例えば、電流検出デバイスは、トランジスタデバイスのドレインノード106に接続するためのバッテリインタフェース220を備えることができる。また、電流検出デバイス202は、ゲートインタフェース222と、ソースインタフェース226と、ケルビンインタフェース224と、検出電流インタフェース228とを備えることができる。これらのインタフェースをそれぞれ、トランジスタ回路100のゲートノード108、ソースノード110、ケルビンノード112及び検出電流ノード114に接続するように構成する。ある実施形態では、電流検出デバイス202を、ゲートインタフェース222、ソースインタフェース226、ケルビンインタフェース224及び検出電流インタフェース228に対応する入出力ピンを持つスタンドアロン型集積回路デバイスとすることができる。

ある実施形態では、検出デバイスは、ケルビンインタフェース224及び検出電流インタフェース228の電圧を強制的に等しくして、メイントランジスタ102及び検出トランジスタ104が同じゲ―ト・ソース電圧差で動作するように構成されるオペアンプ204を備える。メイントランジスタ102及び検出トランジスタ104のゲート・ソース電圧が等しいために、検出トランジスタ104がメインデバイス102の n 分の１の場合には、メイントランジスタ102を流れる電流の n 分の１の電流が検出トランジスタ104を流れることになり、検出トランジスタ104を流れる電流は電流検出デバイス202で検出される。ある実施形態では、検出電流はトランジスタ（M1）218を流れて、検出抵抗216の両端に、さらに処理され得る大電圧を発生させる。本明細書において、図示した電流検出デバイス202は、特定の構成要素を持つように示し、特定の機能を持つように説明したが、他の実施形態の半導体チップ及び対応システムは、より少数又はより多数の構成要素を備えて、同等、より少ない又はより多くの機能を実装することができる。

ある実施形態では、ゲートドライバ214がトランジスタ回路100のゲ―トノード108を駆動する。チャージポンプ（CP）208を、トランジスタ回路100用の電圧電源を提供するように構成することができる。チャージポンプ（CP）208は、ハイサイド形態で動作するように構成される、１つ以上のnMOSFETデバイスを備えることができる。ハイサイド形態では、ゲート電圧を、チャージポンプ208が発生させる、電源電圧（バッテリ電圧、ＶＢＡＴ）よりも大きくすることができる。ある実施形態では、過電流比較器（OC Comp）212は、公称電流範囲よりも大きな電流を検知する。ある実施形態では、バッテリ端子220とソース端子226との間の電圧比較器によって過電流を検知することができる。ある実施形態では、電流センシングブロック210は、検出抵抗216の電流検出電圧をデジタルコントローラ等の外部デジタル要素が使用できるデジタルセンサデータに変換するように構成される、アナログ・デジタル変換器（ADC）を備えることができる。

図２の実施形態では、ソース抵抗（Rsource）230の両端の電圧（I * Rsource）を、図３〜図４の実施形態と比較して小さくすることができる。例えばある実施形態では、Rsource 230の両端の電圧を５μＶ以上、約２０ｍＶ以下とできる。かかる実施形態では、Rsource 230両端の電圧を、オペアンプ204の非反転入力とするだけでなく、オペアンプ204の反転入力とすることもでき、これによりM1 218及び検出抵抗Rsense 216の最大限のヘッドルームが利用できる。ゆえに、検出抵抗216の両端の電圧を、Rsource 230でのレベルよりも効果的に小さくすることができる。例えば、検出抵抗216での電圧を、Rsource 230での電圧の半分だけとすることができる。したがって、５μＶと１０ｍＶとの間の電圧を高精度かつ高分解能で検出する回路を魅力的に設計できる。

図３は、可変抵抗を用いて、広範囲の電流を計測するシステム300の他の実施形態を示す。システム300において、オペアンプ204は、Kインタフェース224及び検出電流インタフェース228での電圧レベルを同等とさせる。検出電流は、主電流（I）の 1 / n 倍であり、検出電流は、センサ要素302の検出抵抗216a〜216n（Rsense 1〜Rsense n）を通ってグランドへ流れることができる。かかる実施形態では、センサ要素302内の検出抵抗216a〜216nの両端の電圧レベルを、図２の回路200よりも大幅に高くすることができる。かかる実施形態では、センサデバイス202を、EMC暴露の影響を受けにくくすることができる。

更なる実施形態では、センサ要素302を制御するように検出制御回路310を構成して、電流（I）及び検出電流（ I / n ）の絶対値によって、センサ要素302の抵抗の値を調整することができる。更なる実施形態では、検出制御回路310は、基準比較器304とオートレンジ回路306とを備えることができる。かかる実施形態では、調整可能な抵抗によって、広い電流範囲を高精度かつ高分解能で計測することができる。

例えば、センサ要素302の出力電圧と基準電圧とを比較して、オートレンジ回路306にフィードバックを供給するように基準比較器304を構成することができる。一実施形態では、基準電圧を１．８Ｖとすることができる。しかしながら、他の適切な基準電圧を用いることができることを、当業者は理解できるであろう。その後オートレンジ回路306は、センサ要素302の他の検出抵抗216a〜216nを作動させることができる。例えば、オートレンジ回路306は、対応する検出抵抗216a〜216nに電流を流すスイッチトランジスタ308a〜308n（Mrange 1〜Mrange n）に、電圧を印加することができる。

この一例では、検出電流を、検出電流インタフェース228で受け取り、トランジスタ218（M1）を通じてセンサ要素302まで伝導することができる。対応する第１抵抗216aに電流を流す、第１スイッチトランジスタ308a（Mrange1）を作動させることができる。基準比較器304は、第１検出抵抗216aの両端の電圧と基準電圧とを比較し、第１検出抵抗216aの電圧が高すぎると判定することができる。これに応じて、フィードバック信号を検出制御回路310へ送信することができる。フィードバック信号により、オートレンジ回路306は、第１スイッチトランジスタ308aを停止させ、第２スイッチトランジスタ308bを作動させる。第２スイッチトランジスタ308bを作動させることで、その後、第２検出抵抗216bに電流を流すことができる。第２検出抵抗216bは、第１検出抵抗216aとは異なる抵抗値を持つ。このように、検出電流インタフェース228で受け取った電流値に応じて、センサ要素302の抵抗値を自動的に調整又は拡縮することができる。代替的実施形態では、スイッチトランジスタ308a〜308nを順次にではなく同時に作動させることができる。

かかる実施形態は高精度要求を満たすことができるが、電力消費量は依然として受け入れ難いものである。ある実施形態では、センシング回路の消費は次の式で表される。
P_diss= I / n * V_BAT （１）
ここで、V_BATはバッテリインタフェース220での電圧レベルである。特定の実施形態では、精度を高めるために比率 I / n における値nを小さくする場合に、電力消費量が高くなることがある。

特定の実施形態では、図４を参照して説明するように、デューティサイクルに基づいた計測を実施することができ、次の式に従うディーティーサイクル比によって、電流検出要素302の電力消費を抑える。
P_diss= δ * ( I / n * V_BAT ) （２）
ここで、δはデューティサイクル比であり、総計測期間（T）に対するセンサ作動期間（t_on）の割合である。

図４に示すように、検出要素302を周期的に作動し、停止することができる。例えば、図４のグラフは、時刻404に対するセンサ出力電圧402を示す。センサ要素302は、期間410（T）の一部408（t_on）で活性化し、期間410（T）の残りで非活性化する、センサ出力信号406を生成することができる。かかる実施形態では、オートレンジ回路306は、あらかじめ設定したデューティサイクル期間に従って、スイッチトランジスタ308a〜308nのオン及びオフを周期的に切り換えることで、センサ要素302のデューティサイクルを制御することができる。例えばある実施形態では、オートレンジ回路306を、センサ要素302のデューティサイクルを所定のデューティサイクル機能に従って制御するように、あらかじめ設定することができる。

ある実施形態では、検出MOSFETのサイズを小さくしてもサイズ比nが小さくならないため、デューティサイクルに基づく計測に悪影響を及ぼさないことがある。それどころか、デューティサイクルに基づく計測により、当該比nを効果的に向上させることができる。かかる実施形態では、精度及び分解能の両方のパラメータを、他のシステムと比較して向上させることができる。

特定の実施形態では、デューティサイクルに基づく計測は、主電流（I_SOURCE）の変化に対する電流検出デバイス202の応答速度を減少させるであろう。それでもなお、デューティサイクル比を40%まで下げることが、本実施形態での使用に好適となり得る。

図５は、４チャネルの高精度かつ高効率な電流計測デバイス502を持つシステム500を示す。ある実施形態では、４チャネルの電流計測デバイス502は、４つの個別チャネルを通る電流I1〜I4を高精度かつ高効率で検出することができる。ある実施形態では、各チャネルを別個のトランジスタ回路100に接続する。例えば、第１トランジスタ回路100aを第１電流センシングデバイス202aに接続することができ、第２トランジスタ回路100bを第２電流センシングデバイス202bに接続することができ、第３トランジスタ回路100cを第３電流センシングデバイス202cに接続することができ、第４トランジスタ回路100dを第４電流センシングデバイス202dに接続することができる。また、各チャネルはそれぞれ、共用ADC504に接続される、電流センシングデバイス202a〜202dを備えることができる。ADC504は、各チャネルで１つのADC210と比較して、より面積効率に優れた解決策である。

更なる実施形態では、共用ADC504のデジタル出力を、メインデジタルブロック508へ伝達することができる。メインデジタルブロック508は、発振器506が生成した周波数情報を用いて、外部マイクロプロセッサと、例えばシリアル・ペリフェラル・インタフェース（SPI）バスインタフェース510を通じて、通信するためのデジタルセンサ信号を再構成することができる。一実施形態では、シリアル・ペリフェラル・インタフェース（SPI）バスインタフェース510は、複数の個別の通信線を備えることができる。ある実施形態では、電流計測デバイス502をスタンドアロン型集積回路デバイスとすることができる。

図６は、可変抵抗を用いて、広範囲の電流を計測する方法600の一実施形態のフローチャート図を示す。ある実施形態では、方法600は初めにブロック602で、トランジスタデバイスから電流を受け取るように構成されるインタフェースで、センシング用トランジスタデバイスから電流を受け取る。ブロック604で、当該方法はセンサ要素によってセンサ電圧を発生させるステップを含む。このセンサ電圧はトランジスタデバイスからの電流に対応する。ブロック606で、当該方法は検出制御回路によってセンサ要素のデューティサイクルを制御するステップを含む。

例えばブロック602で示すように、ゲートドライバ214はゲートノード108で電圧を印加して、電流I_SOURCEをバッテリインタフェース220からメイントランジスタ102を通りソースノード110へと流すことができる。そして、ある実施形態では、検出トランジスタ104は同時に、検出電流I_Sを検出電流ノード114へ伝導することができる。検出電流I_SENSEはそれから検出電流インタフェース228を通りオペアンプ204の反転端子へ流れ、センサトランジスタ218を流れることができる。ある実施形態では、K端子224及び検出電流インタフェース228でのポテンシャルエネルギが同等の場合のみに、検出電流はセンサトランジスタ218を流れる。かかる実施形態では、電流は、センサトランジスタ218を通ってセンサ要素302へ流れ、１つ以上のセンサ抵抗216a〜216n（Rsense 1〜Rsense n）に電圧を発生させる。この電圧をその後ADC210によって変換し、デジタルセンサデータを外部要素へ供給する。

さらなる実施形態では、図４を参照して説明したように、センシングをデューティサイクルで動作させることができる。例えば、センサ制御回路310のデューティサイクル設定で制御される、センシング期間410のt_on部分408の間のみで、電圧を検出することができる。さらに他の実施形態では、図５を参照して説明したように、複数の電流を、複数のトランジスタ回路100a〜100dに流し、複数チャネルの電流センサデバイス502に当該複数の電流を検出させることができる。

図７は、可変抵抗を用いて、広範囲の電流を計測する方法700の他の実施形態を示す。ある実施形態では、方法700は初めにブロック702で、トランジスタデバイスから電流を受け取るように構成されるインタフェースで、検出のためにトランジスタデバイスから電流を受け取る。ブロック704で、当該方法はセンサ要素によって応答センサ電圧を発生させるステップを含む。センサ要素は調整可能な抵抗要素を備える。方法700は、ブロック706で示すように、インタフェースで受け取った電流のレベルに応じて、調整可能な抵抗要素の値を選択するステップを更に含む。

なお、本明細書で説明した方法の動作の少なくともいくつかを、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、プログラマブルロジックチップ（PLC）又はプロセッサ等のプログラマブルロジックデバイスによって実行するための、読み取り可能な記憶媒体に格納されたファームウェア又はソフトウェア命令を用いて、実施することができる。例えば、プログラム製品の実施形態には、フラッシュメモリデバイスに格納され、本明細書で説明した動作をFPGAに実行させるように構成されるファームウェアパッケージを含む。

上述した説明において、様々な実施形態の詳細な具体策を提供する。しかしながら、これらの詳細な具体策のすべてよりも少ない具体策を備える実施形態を実施することができる。他の例では、説明を簡潔かつ明瞭にするため、特定の方法、プロシージャ、要素、構造及び／又は機能を、本発明の様々な実施形態が実施可能な程度以上に詳細には説明しない。

本明細書の方法の動作を特定の順序で図示し説明したが、各方法の動作の順序を変更して、特定の動作を逆の順序で実施すること、又は特定の動作を少なくとも部分的に他の動作と同時に実施することができる。他の実施形態では、命令、又は別個の動作のサブ動作を、周期的に及び／又は交互に、実施することができる。

本発明の特定の実施形態を説明し図示したが、本発明は、説明し図示した、特定の構成又は部品の特定の配置に限定されるものではない。本発明の範囲は、本明細書に添付した特許請求の範囲、及び特許請求の範囲の均等物によって決定される。

Claims (17)

1. トランジスタデバイスを流れる電流を検出する装置であり、
   検出のために前記トランジスタデバイスから電流を受け取るように構成されるインタフェースと、
   前記インタフェースに接続され、前記トランジスタデバイスから前記電流を受け取って応答センサ電圧を発生させるように構成されるセンサ要素とを備え、
   前記センサ要素は調整可能な抵抗要素を備え、前記調整可能な抵抗要素の抵抗値は前記インタフェースで受け取った前記電流のレベルに応じて選択可能であり、
   前記応答センサ電圧が基準電圧よりも高い場合にフィードバック信号を出力する基準比較器と、
   前記基準比較器に接続され、前記フィードバック信号が入力された時に前記調整可能な抵抗要素の前記抵抗値を自動的に調整する、オートレンジ回路と、
   前記センサ要素のデューティサイクルを制御するように構成される検出制御回路とを更に備える、装置。
2. 前記検出制御回路は、前記電流の値の大きさに応じて前記抵抗を自動的に拡縮するように構成される自動レンジングデバイスを更に備える、請求項１に記載の装置。
3. 前記自動レンジングデバイスは、前記センサ要素の前記デューティサイクルに従って、前記センサ要素の抵抗への電流のオン及びオフを切り換えるように構成される、請求項２に記載の装置。
4. 前記検出制御回路は、前記センサ要素の出力電圧が基準電圧により設定されるしきい値を超えたことに応じて、前記調整可能な抵抗要素の調整を開始させるように構成される比較器を更に備える、請求項１に記載の装置。
5. トランジスタデバイスを流れる電流を検出する集積回路であり、
   検出のために前記トランジスタデバイスから電流を受け取るように構成されるインタフェースと、
   前記インタフェースに接続され、前記トランジスタデバイスから前記電流を受け取って応答センサ電圧を発生させるように構成されるセンサ要素と、
   前記センサ要素のデューティサイクルを制御するように構成される検出制御回路と、を備え、
   前記センサ要素は調整可能な抵抗要素を備え、前記調整可能な抵抗要素の抵抗値は前記インタフェースで受け取った前記電流のレベルに応じて選択可能である、集積回路。
6. 前記検出制御回路は、前記電流の値の大きさに応じて抵抗を自動的に拡縮するように構成される自動レンジングデバイスを更に備える、請求項５に記載の集積回路。
7. 前記自動レンジングデバイスは、前記センサ要素の前記デューティサイクルに従って、前記センサ要素の抵抗への電流のオン及びオフを切り換えるように構成される、請求項６に記載の集積回路。
8. 前記検出制御回路は、前記センサ要素の出力電圧が基準電圧により設定されるしきい値を超えたことに応じて、調整可能な抵抗要素の調整を開始させるように構成される比較器を更に備える、請求項５に記載の集積回路。
9. 前記インタフェースが、
   前記トランジスタデバイスのゲートノードにつながれるように構成されるゲートノードインタフェースと、
   前記トランジスタデバイスのドレインノードにつながれるように構成されるドレインノードインタフェースと、
   ソースノードにつながれるように構成されるソースノードインタフェースと、
   前記トランジスタデバイスのケルビンノードにつながれるように構成されるケルビンノードインタフェースと、
   前記トランジスタデバイスの検出電流ノードから電流を受け取るように構成される検出電流ノードインタフェースとを備え、
   前記電流は、前記トランジスタデバイスを流れる主電流よりも、所定の比率だけ小さい検出電流である、請求項５に記載の集積回路。
10. 前記検出電流ノードインタフェース及び前記ケルビンノードインタフェースに接続され、前記検出電流ノードインタフェース及び前記ケルビンノードインタフェースでの電圧値を同等のレベルとさせるように構成される演算増幅器（オペアンプ）を更に備える、請求項９に記載の集積回路。
11. 前記オペアンプに接続される電流検出トランジスタを更に備え、前記電流検出トランジスタは、電流検出要素の両端でセンサ電圧を発生させるために、前記センサ要素へ電流を流すように構成される、請求項１０に記載の集積回路。
12. 前記集積回路が、
    複数のインタフェースであり、それぞれのインタフェースは検出のために複数のトランジスタデバイスの一つから電流を受け取るように構成される、複数のインタフェースと、
    複数のセンサ要素であり、それぞれのセンサ要素は前記複数のインタフェースの一つと接続される、複数のセンサ要素と、
    前記複数のセンサ要素のそれぞれに接続される共用アナログ・デジタル変換器（ADC）とを更に備え、
    前記ADCはアナログセンサデータをデジタルセンサデータに変換するように構成される、請求項５に記載の集積回路。
13. 前記デジタルセンサデータを、外部データ処理デバイスが読み取り可能なデジタルデータフォーマットに再構成するように構成されるデジタルフォーマット変換器を更に備える、請求項１２に記載の集積回路。
14. トランジスタデバイスを流れる電流を検出する方法であり、
    前記トランジスタデバイスから電流を受け取るように構成されるインタフェースにて、検出のために前記トランジスタデバイスから前記電流を受け取るステップと、
    前記受け取った電流をセンサ要素に流すことでセンサ電圧を発生させるステップであり、前記センサ要素は調整可能な抵抗要素を備える、センサ電圧を発生させるステップと、
    前記センサ電圧が基準電圧よりも高い場合に基準比較器がフィードバック信号を出力して、オートレンジ回路に前記調整可能な抵抗要素の抵抗値を自動的に調整させるステップと、
    検出制御回路を用いて前記センサ要素のデューティサイクルを制御するステップとを含む、方法。
15. 前記電流の値の大きさに応じて前記抵抗を自動的に拡縮するステップを更に含み、前記検出制御回路は前記自動的に拡縮するステップを制御するように構成される自動レンジングデバイスを更に備える、請求項１４に記載の方法。
16. 前記センサ要素のデューティサイクルに従って、前記センサ要素の抵抗への電流のオン及びオフを、前記自動レンジングデバイスを用いて切り換えるステップを更に含む、請求項１５に記載の方法。
17. 前記センサ要素の出力電圧が基準電圧により設定されるしきい値を超えたことに応じて、前記調整可能な抵抗要素の調整を開始させるステップを更に含む、請求項１４に記載の方法。

Images